KR950034256A - 반도체 장치의 입력회로 - Google Patents

반도체 장치의 입력회로 Download PDF

Info

Publication number
KR950034256A
KR950034256A KR1019950003845A KR19950003845A KR950034256A KR 950034256 A KR950034256 A KR 950034256A KR 1019950003845 A KR1019950003845 A KR 1019950003845A KR 19950003845 A KR19950003845 A KR 19950003845A KR 950034256 A KR950034256 A KR 950034256A
Authority
KR
South Korea
Prior art keywords
pair
input
differential
signal
outputting
Prior art date
Application number
KR1019950003845A
Other languages
English (en)
Inventor
마사시 호리구찌
쥰 에또
다께시 사까따
간 다께우찌
가쯔미 마쯔노
마사까즈 아오끼
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950034256A publication Critical patent/KR950034256A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

반도체장치의 입력회로에 관한 것으로 입력신호의 페치에서 래치, 출력까지의 타이밍 마진을 불필요하게 해서 고속화를 도모하기 위해서, 입력신호를 받아서 1쌍의 차동신호를 출력하는 차동증폭기와 차동신호중 빨리변화한 쪽을 검출해서 래치, 출력하는 빠른것 우선래치회로에 으해서 어드레스버퍼를 구성하고, 또 차동증폭기의 활성화/비활성화를 Set신호에 의한 N채널 MOS트랜지스터의 온/오프에 의해서 실행하도록 구성하고, 활성화되어 있을 때는 차동신호사이에 전위차를 발생시키고 비활성화되어 있을 때는 차동신호가 모두 저레벨로 되도록 구성하였다.
이것에 의해 입력신호의 페치에서 래치, 출력까지의 타이밍마진이 불필요하게 되어 입력회로를 고속화할 수 있다는 효과가 얻어진다.

Description

반도체 장치의 입력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반도체장치의 입력회로의 1실시예인 어드레스버퍼를 도시한 회로도, 제2도는 제1도에 도시한 어드레스버퍼의 동작파형의 1예를 도시한 동작파형도, 제3도는 제1도에 도시한 어드레스버퍼에서 사용하는 차동증폭회로의 다른 구성예를 도시한 회로도, 제4도는 제1도에 도시한 어드레스버퍼에서 사용하는 빠른것 우선 래치회로의 다른 구성예를 도시한 회로도.

Claims (9)

  1. 입력신호를 받아서 1쌍의 차동신호를 출력하는 차동증폭기와 상기 1쌍의 차동신호중 빨리 변화한 쪽을 검출해서 래치, 출력하는 래치수단을 적어도 갖는 것을 특징으로 하는 반도체장치의 입력회로.
  2. 입력신호를 받아서 1쌍의 차동신호를 출력하는 차동증폭기와 상기 1쌍의 입력신호중 빨리 변화한 쪽을 검출해서 래치, 출력하는 래치수단을 여러개 구비함과 동시에 , 이들 여러개의 래치수단에 상기 차동증폭기의 1쌍의 차동신호가 공통으로 입력되도록 접속배치한 것을 특징으로 하는 반도체장치의 입력회로.
  3. 입력신호를 받아서 1쌍의 차동신호를 출력하는 차동증폭기를 여러개 구비함과 동시에, 여러쌍의 상기 차동신호를 입력으로 해서 이들 여러쌍의 차동신호를 디코드한 조합중 가장 빨리 변화한 것을 검출하여 래치, 출력하는 래치수단을 적어도 갖는 것을 특징으로 하는 반도체장치의 입력회로.
  4. 제1항 또는 제2항에 있어서, 상기 입력신호는 어드레스 입력신호이고, 상기 래치수단의 출력은 1쌍의 상보관계에 있는 내부어드레스신호인 반도체장치의 입력회로.
  5. 제1항∼제4항중 어느 한 항에 있어서, 상기 차동증폭기는 상기 1쌍의 차동신호 사이에 전위치를 발생시키는 활성화와 상기 1쌍의 차동신호를 동일전위로 하는 비활성화를 실행하는 활성화/비활성화수단을 갖는 반도체 장치의 입력회로.
  6. 제5항에 있어서, 상기 활성화/비활성화수단은 차동증폭기의 전원을 온/오프하는 수단인 반도체장치의 입력회로.
  7. 입력신호를 받아서 1쌍의 차동신호를 출력하는 차동증폭기와 상기 1쌍의 차동신호중 빨리 변화한 쪽을 검출해서 래치, 출력하는 래치수단을 여러조 구비함과 동시에 , 각 조의 차동증폭기의 입력신호단자를 공통접속한 공통입력단자에 시분할적으로 입력된 각조용의 입력신호에 대응하여 각 차동증폭기가 활성화/비활성화되는 수단을 갖는 것을 특징으로 하는 반도체장치의 입력회로.
  8. 제7항에 있어서, 상기 차동증폭기에 입력되는 신호는 시분할된 어드레스 다중신호이고, 상기 각래치수단의 출력은 각각 1쌍의 상보관계에 있는 내부어드레스신호인 반도체장치의 입력회로.
  9. 어드레스입력신호를 받아서 1쌍의 차동신호를 출력하는 차동증폭기, 1쌍의 상보신호출력으로 변환하는 수단을 구비한 어드레스 카운터, 상기 처동증폭기의 1쌍의 출력을 유효하게 하는 통상동작모드와 카운터의 출력을 유효하게 하는 재생모드를 전환하는 모드전환수단, 상기 차동증폭기의 1쌍의 출력과 상기 카운터의 1쌍의 출력을 입력으로 하고 상기 모드전환수단에 의해 유효하게 되는 1쌍의 출력중의 빨리 변화한 쪽을 래치해서 상보 관계에 있는 1쌍의 내부어드레스신호를 출력하는 래치수단을 적어도 갖는 것을 특징으로 하는 반도체장치의 입력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003845A 1994-03-03 1995-02-27 반도체 장치의 입력회로 KR950034256A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6033305A JPH07245558A (ja) 1994-03-03 1994-03-03 半導体装置の入力回路
JP94-33305 1994-03-03

Publications (1)

Publication Number Publication Date
KR950034256A true KR950034256A (ko) 1995-12-26

Family

ID=12382850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003845A KR950034256A (ko) 1994-03-03 1995-02-27 반도체 장치의 입력회로

Country Status (3)

Country Link
US (1) US5955896A (ko)
JP (1) JPH07245558A (ko)
KR (1) KR950034256A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760948B1 (ko) * 2001-07-19 2007-09-21 매그나칩 반도체 유한회사 입력 변화 감지 회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415444B2 (ja) * 1998-06-12 2003-06-09 Ｎｅｃエレクトロニクス株式会社 クロック制御方法および回路
JP4216415B2 (ja) 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
DE19944248C2 (de) * 1999-09-15 2002-04-11 Infineon Technologies Ag Inputbuffer einer integrierten Halbleiterschaltung
JP2002111451A (ja) * 2000-09-27 2002-04-12 Sony Corp ラッチ、およびｄ型フリップフロップ
JP4560204B2 (ja) * 2000-11-24 2010-10-13 Ｏｋｉセミコンダクタ株式会社 同期型メモリのアドレスバッファ回路
JP4514945B2 (ja) 2000-12-22 2010-07-28 富士通セミコンダクター株式会社 半導体装置
DE10101735C1 (de) * 2001-01-16 2002-04-04 Infineon Technologies Ag Schaltstufe
US6466055B1 (en) * 2001-06-15 2002-10-15 Xilinx, Inc. Integrated circuit buffer system
KR100930400B1 (ko) 2007-08-13 2009-12-08 주식회사 하이닉스반도체 차동 증폭기 및 이를 이용한 입력 회로
KR101047051B1 (ko) 2009-05-20 2011-07-06 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
IT1403945B1 (it) * 2011-02-17 2013-11-08 St Microelectronics Srl Comparatore di una differenza di tensioni di ingresso con almeno una soglia
JP5566941B2 (ja) * 2011-03-31 2014-08-06 株式会社東芝 入力回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757310A (en) * 1972-01-03 1973-09-04 Honeywell Inf Systems Memory address selction apparatus including isolation circuits
JPS51142925A (en) * 1975-06-04 1976-12-08 Hitachi Ltd Address buffer circuit
US4096402A (en) * 1975-12-29 1978-06-20 Mostek Corporation MOSFET buffer for TTL logic input and method of operation
US4441039A (en) * 1981-11-20 1984-04-03 International Business Machines Corporation Input buffer circuit for semiconductor memory
US4561702A (en) * 1984-05-09 1985-12-31 Texas Instruments Incorporated CMOS Address buffer circuit
KR910002967B1 (ko) * 1986-12-12 1991-05-11 가부시끼가이샤 히다찌세이사꾸쇼 바이폴라 트랜지스터와 mos 트랜지스터를 조합한 반도체 집적회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760948B1 (ko) * 2001-07-19 2007-09-21 매그나칩 반도체 유한회사 입력 변화 감지 회로

Also Published As

Publication number Publication date
JPH07245558A (ja) 1995-09-19
US5955896A (en) 1999-09-21

Similar Documents

Publication Publication Date Title
KR950034256A (ko) 반도체 장치의 입력회로
KR850003610A (ko) 반도체 메모리 장치
KR880012014A (ko) Bimos 논리회로
KR960030248A (ko) 센스 증폭기
KR940017180A (ko) 고전압 노이즈 감소용 데이타 출력 버퍼회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR950023885A (ko) 복수의 입력을 받아 그 중의 하나를 선택적으로 출력하는 전압 선택장치
KR890013769A (ko) 중간전위생성회로
KR850002638A (ko) 센스증폭기
KR940010532A (ko) 인터페이스회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
US5455531A (en) Flip-flop circuit
KR930005367A (ko) 잡음제거회로
NO20032984D0 (no) Kontrollanordning basert på buss-teknologi
KR950033825A (ko) 신호선 절환 회로
KR940003164A (ko) 연산증폭기
KR970049123A (ko) 이미지센서의 구동회로
KR970701450A (ko) 광범위의 전원에서 동작하는데 적합한 저전압 바이씨모스 디지탈 지연 체인(Low-voltage BiCMOS digital delay chain suitable for operation over a wide power supply range)
KR970024601A (ko) 배타적 논리합 회로
KR970051112A (ko) 듀얼 출력 포트를 가지는 싱크 램
KR970072645A (ko) 이중형 직렬 연산증폭회로
KR970018990A (ko) 부하에 무관한 출력회로를 가진 증폭기
KR970078012A (ko) 오프셋이 제거된 버퍼 회로
KR950002201A (ko) 차동 증폭기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid