KR960009408A - 노이즈 감소 출력 버퍼 - Google Patents

Abstract

본 발명은 NOR 연산수단(10);인버팅 수단(20);노이즈 감소 제어 수단(20);노이즈 감소 수단(30)을 구비하는 노이즈 감소 출력 버퍼에 있어서, 상기 NOR 연산 수단(10)에 입력되는 데이타 신호를 소정시간 동안 지연시키는 신호 지연수단(50)을 포함하는 것을 특징으로 하는 노이즈 감소 출력 버퍼에 관한 것으로, 특히, 노이즈 감소부의 온 타이밍을 효과적으로 제어하여, 노이즈 감소 효과가 우수하며, 그 출력 속도가 빠른 특유의 효과가 있다.

Description

노이즈 감소 출력 버퍼

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 일실시예에 따른 노이즈 감소 출력 버퍼의 상세 회로도.

Claims (4)

1. 데이타 신호를 일입력으로하고 인에이블 신호를 타입력으로 하여 NOR 연산하는 NOR 연산 수단(10);상기 데이타 신호의 반전 신호를 풀업 트랜지스터의 게이트 신호로, 상기 NOR 연산 수단(10)의 출력 신호를 풀다운 트랜지스터의 게이트 신호로 각각 입력받아 최종 데이타를 출력하는 인버텅 수단(40);정상 전압 이상의 구동전압이 인가되면 상기 데이타 신호에 따라 노이즈 감소 신호를 출력하는 노이즈 감소 제어 수단(20);상기 노이즈 감소 신호와 인버팅 수단(40)의 출력 신호가 인가되면 상기 NOR 연산 수단(10)의 출력단과 접지단 사이에 전류 패스를 형성하는 노이즈 감소 수단(30)을 구비하는 노이즈 감소 출력 버퍼에 있어서, 상기 NOR 연산 수단(10)에 입력되는 데이타 신호를 소정 시간 동안 지연시키는 신호 지연 수단(50)을 포함하는 것을 특징으로 하는 노이즈 감소 출력 버퍼.
2. 제1항에 있어서, 상기 신호 지연 수단(50)은 직렬 연결된 다수의 인버터를 구비하는 것을 특징으로 하는 노이즈 감소 출력 버퍼.
3. 제1항에 있어서, 상기 노이즈 감소 제어 수단(20)은 데이타 신호를 게이트신호로 하는 제1PMOS 트랜지스터; 데이타신호를 각각의 게이트 신호로 하여 상기 NOR 연산 수단(10)의 출력단과 상기 제1PMOS 트랜지스터의 드레인단 사이에 직렬 연결된 다수의 NMOS 트랜지스터; 구동전압(V_CC)인가단과 상기 제1PMOS 트랜지스터의 소스단 사이에 직렬 연결되고, 각각의 게이트단과 드레인단이 쇼트된 다수의 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 노이즈 감소 출력버퍼.
4. 제1항 또는 제3항에 있어서, 상기 노이즈 감소 수단(30)은 상기 노이즈 감소 제어 수단(20)으로부터 출력되는 노이즈 감소신호를 게이트 신호로 하고, 상기 NOR 게이트(10)의 출력을 한 입·출력단으로 인가받는 제1NMOS 트랜지스터, 상기 인버터(40)의 출력을 각각의 게이트 신호로 하여, 상기 제1NMOS 트랜지스터의 타 입·출력단과 접지단을 쇼트나 오픈시키도록 직렬 연결된 다수의 제2NMOS 트랜지스터를 구비하는 것을 특징으로 하는 노이즈 감소 출력 버퍼.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.