KR970024592A - 출력 버퍼 - Google Patents
출력 버퍼 Download PDFInfo
- Publication number
- KR970024592A KR970024592A KR1019950035408A KR19950035408A KR970024592A KR 970024592 A KR970024592 A KR 970024592A KR 1019950035408 A KR1019950035408 A KR 1019950035408A KR 19950035408 A KR19950035408 A KR 19950035408A KR 970024592 A KR970024592 A KR 970024592A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- gate
- inverter
- output signal
- signal
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 잡음을 억제시키는 출력버퍼에 관한 것으로, 특히 피크 전류(Peak Current)와 시간에 대해 흐르는 전류량(di/dt)을 억제시켜 높은 전원(Vdd)에서의 동작을 개선시켜 주는 출력 버퍼에 관한 것이다. 본 발명은 출력 버퍼의 풀업 PMOS트랜지스터를 구동시키는 신호 레벨을 0V에서 |vtp|로 만들고 풀다운 NMOS 트랜지스터를 구동시키는 신호 레벨을 Vdd에서 Vdd-Vtn으로 만들어 주므로써 출력 버퍼의 피크 전류 및 시간에 대해 흐르는 전류량을 감소시켜 주어 잡음을 감소시키며 고속 SRAM에 적용할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 출력 버퍼의 구성도,
제3도(가)는 제1도의 풀업 및 풀 다운 트랜지스터의 전류량을 나타낸 도면.
Claims (3)
- 입력되는 출력 인에이블 신호(OE)와 출력 버퍼를 통해 출력하려는 신호(SA)를 부정 논리곱하는 제1 낸드 게이트(12), 상기 제1 낸드 게이트(12)의 출력신호를 이용하여 풀업 레벨을 조절하는 풀업 조절부(13), 전원에 소오스가 연결되고 상기 풀업 조절부(13)의 출력신호를 게이트 입력으로 하고 최종 출력단에 드레인이 연결된 제1PMOS 트랜지스터(P11), 입력되는 출력 인에이블 신호(OE)를 반전시키는 제1 인버터(11), 상기 제1 인버터(11)의 출력신호와 출력 버퍼를 통해 출력하려는 신호(SA)를 부정 논리합하는 제1 노아 게이트(14), 상기 제1 노아 게이트(14)의 출력신호를 이용하여 풀 다운 레벨을 조절하는 풀 다운 조절부(15), 및 상기 제1 PMOS 트랜지스터(P11)의 드레인에 드레인이 연결되고 상기 풀 다운 조절부(13)의 출력신호를 게이트 입력으로 하고 접지에 소오스가 연결된 제1 NMOS 트랜지스터(N11)를 포함하여 구성되는 것을 특징으로 하는 출력 버퍼.
- 제1항에 있어서, 상기 풀업 조절부(13)는 상기 제1 낸드 게이트(12)의 출력신호를 지연시키는 제1 지연부(16), 상기 제1 낸드 게이트(12)의 출력신호와 제1 지연부(16)의 출력신호를 부정 논리합하는 제2 노아 게이트(18), 상기 제2 노아 게이트(18)의 출력신호를 반전시키는 제2 인버터(19), 상기 제2 인버터(19)의 출력신호를 게이트 입력으로 하고 전원에 소오스가 연결되고 상기 제1 PMOS 트랜지스터(P11)의 게이트에 드레인이 연결된 제2 PMOS 트랜지스터(P12), 상기 제1낸드 게이트(12)의 출력신호를 지연시키는 제2 지연부(17), 상기 제2 지연부(17)의 출력신호를 반전시키는 제3 인버터(20), 상기 제3인버터(20)의 출력신호를 반전시키는 제4인버터(21), 및 상기 제2지연부(17)와 제3 인버터(20)의 출력신호에 따라 상기 제4 인버터(21)의 출력신호를 입력으로 상기 제1PM0S 트랜지스터(P11)의 게이트로 출력시키는 패스부(pass1)를 포함하여 구성되는 것을 특징으로 하는 출력 버퍼.
- 제1항에 있어서, 상기 풀 다운 조절부(15)는 상기 제1 노아 게이트(14)의 출력신호를 지연시키는 제1 지연부(22), 상기 제1 지연부(22)의 출력신호를 반전시키는 제2 인버터(24), 상기 제2 인버터(24)의 출력신호를 반전시키는 제3 인버터(25), 상기 제1 지연부(22)와 제2 인버터(24)의 출력신호에 따라 상기 제3 인버터(25)의 출력신호를 입력으로 상기 제1 NMOS 트랜지스터(N11)의 게이드로 출력시키는 패스부(pass2), 상기 제1 노아 게이트(14)의 출력신호를 지연시키는 제2 지연부(23), 상기 제2 지연부(23)와 제1 노아 게이트(14)의 출력신호를 부정 논리곱하는 제2 낸드 게이트(26), 상기 제2 낸드 게이트(26)의 출력신호를 반전시키는 제4 인버터(27), 및 상기 제4 인버터(27)의 출력신호를 게이트 입력으로 하고 상기 제1 MOS 트랜지스터(N11)의 게이트에 드레인이 연결되고 접지에 소오스가 연결된 제2 NMOS 트랜지스터(N12)를 포함하여 구성되는 것을 특징으로 하는 출력 버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035408A KR970024592A (ko) | 1995-10-13 | 1995-10-13 | 출력 버퍼 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035408A KR970024592A (ko) | 1995-10-13 | 1995-10-13 | 출력 버퍼 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970024592A true KR970024592A (ko) | 1997-05-30 |
Family
ID=66582600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950035408A KR970024592A (ko) | 1995-10-13 | 1995-10-13 | 출력 버퍼 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970024592A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100500927B1 (ko) * | 1998-10-28 | 2005-10-24 | 주식회사 하이닉스반도체 | 반도체소자의 출력버퍼 |
KR100802072B1 (ko) * | 2006-05-31 | 2008-02-12 | 주식회사 하이닉스반도체 | 전압 디스차징장치 및 그를 포함하는 내부전원 공급장치 |
-
1995
- 1995-10-13 KR KR1019950035408A patent/KR970024592A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100500927B1 (ko) * | 1998-10-28 | 2005-10-24 | 주식회사 하이닉스반도체 | 반도체소자의 출력버퍼 |
KR100802072B1 (ko) * | 2006-05-31 | 2008-02-12 | 주식회사 하이닉스반도체 | 전압 디스차징장치 및 그를 포함하는 내부전원 공급장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930003555A (ko) | 프로그램 가능한 출력 구동회로 | |
KR900001042A (ko) | Cmos 인버터를 구비한 반도체 집적회로 | |
KR970055474A (ko) | 프리차지회로를 내장한 씨모스(cmos) 출력회로 | |
KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
KR940017201A (ko) | 데이타 출력 버퍼 | |
US5572146A (en) | Noise attenuation output buffer | |
US7053662B1 (en) | Method and circuit for high speed transmission gate logic | |
US5541527A (en) | PECL buffer | |
KR19990029274A (ko) | 펄스 정형기 회로 | |
KR970024592A (ko) | 출력 버퍼 | |
KR100422821B1 (ko) | 출력 버퍼 장치 | |
KR910015113A (ko) | BiCMOS 풀 스윙 구동회로 | |
KR0179776B1 (ko) | 워드라인 구동장치 | |
KR970013802A (ko) | 출력 버퍼 회로 | |
KR970019061A (ko) | 데이타 출력버퍼 | |
KR960043519A (ko) | 잡음을 억제시키는 출력 버퍼 | |
KR960043516A (ko) | 고속 데이타 출력 버퍼 | |
KR970055507A (ko) | 개선된 집적회로용 출력 버퍼 | |
KR20010018246A (ko) | 포트 회로 | |
KR100369343B1 (ko) | 일정하이레벨출력을갖는고속출력버퍼 | |
KR970023437A (ko) | 비트라인 프리챠아지회로 | |
KR950022125A (ko) | 데이타 출력버퍼 | |
KR930005370A (ko) | 입력 회로 | |
KR970055470A (ko) | 레벨 쉬프트회로 | |
KR970013735A (ko) | 출력버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |