KR950022125A - 데이타 출력버퍼 - Google Patents

데이타 출력버퍼 Download PDF

Info

Publication number
KR950022125A
KR950022125A KR1019930031921A KR930031921A KR950022125A KR 950022125 A KR950022125 A KR 950022125A KR 1019930031921 A KR1019930031921 A KR 1019930031921A KR 930031921 A KR930031921 A KR 930031921A KR 950022125 A KR950022125 A KR 950022125A
Authority
KR
South Korea
Prior art keywords
node
output
gate
output buffer
pull
Prior art date
Application number
KR1019930031921A
Other languages
English (en)
Other versions
KR960013857B1 (ko
Inventor
김홍석
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930031921A priority Critical patent/KR960013857B1/ko
Publication of KR950022125A publication Critical patent/KR950022125A/ko
Application granted granted Critical
Publication of KR960013857B1 publication Critical patent/KR960013857B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 출력단에 로우 데이타를 출력하는 경우에 구동단의 풀-다운 트랜지스, 터의 게이트 전압을 다단계로 제어하는 풀-다운 전류량을 동작 시간대에 따라 다르게 조절함으로써, 출력단에서 발생하는 접지 노이즈를 감소시킨 데이타 출력버퍼에 관한 기술이다.

Description

데이타 출력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 데이타 출력버퍼의 실시예로 도시한 회로도.

Claims (2)

  1. 풀-업 트랜지스터와 풀-다운 트랜지스터로 구성된 출력 구동단을 포함하고 있는 데이타 출력버퍼에 있어서, 상기 풀-다운 트랜지스터의 게이트 전압을 다단계의 기울기로 변화시켜 출력하는 게이트 전압 제어회로를 구현한여, 출력버퍼의 출력단에 로우 데이타 출력시에 접지 노이즈가 발생하지 않도록 풀-다운 전류량을 적절히 조절하는 것을 특징으로 하는 데이타 출력버퍼.
  2. 제1항에 있어서, 상기 게이트 전압 제어회로는 전원전위와 제1 노드 사이에 접속되며 게이트가 입력노드에 연결된 제1 NMOS형 트랜지스터와, 전원전위와 출력노드 사이에 차례대로 직렬 접속되며 각각의 게이트가 입력 노드와 상기 제1 노드에 각각 접속된 제1 및 제2 PMOS형 트랜지스터와, 상기 제1 노드와 접지전위 사이에 접속되며 게이트가 제2 노드에 연결된 제2 NMOS형 트랜지스터와, 상기 제2 노드와 출력노드사이에 접속되며 게이트가 출력노드에 연결된 제3 NMOS형 트랜지스터와 상기 제2 노드와 접지전위 사이에 접속되며 게이트가 입력노드에 연결된 제4 NMOS형 트랜지스터와, 출력노드와 접지전위 사이에 접속되며 게이트가 입력노드에 연결된 제5 NMOS형 트랜지스터를 포함하고 있으며, 상기 입력노드는 데이타 출력버퍼의 입력 데이타(/D)와 출력버퍼 제어신호(TRI)에 의해 출력된 신호이고, 상기 출력노드는 출력버퍼의 풀-다운 트랜지스터의 게이트에 연결되는 노드인 것을 특징으로 하는 데이타 출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930031921A 1993-12-31 1993-12-31 데이타 출력버퍼 KR960013857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031921A KR960013857B1 (ko) 1993-12-31 1993-12-31 데이타 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031921A KR960013857B1 (ko) 1993-12-31 1993-12-31 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR950022125A true KR950022125A (ko) 1995-07-26
KR960013857B1 KR960013857B1 (ko) 1996-10-10

Family

ID=19374844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031921A KR960013857B1 (ko) 1993-12-31 1993-12-31 데이타 출력버퍼

Country Status (1)

Country Link
KR (1) KR960013857B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486209B1 (ko) * 1997-09-12 2005-09-08 삼성전자주식회사 임피던스조절기능을갖는출력드라이버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486209B1 (ko) * 1997-09-12 2005-09-08 삼성전자주식회사 임피던스조절기능을갖는출력드라이버

Also Published As

Publication number Publication date
KR960013857B1 (ko) 1996-10-10

Similar Documents

Publication Publication Date Title
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR970055264A (ko) 차동 증폭기
KR940017201A (ko) 데이타 출력 버퍼
US5489859A (en) CMOS output circuit with high speed high impedance mode
KR890013769A (ko) 중간전위생성회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR920005479A (ko) Mos드라이버회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR950022125A (ko) 데이타 출력버퍼
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR950002725B1 (ko) 3상태 출력버퍼
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
JPH06268456A (ja) 差動増幅器
KR0147469B1 (ko) 출력 노이즈 감소회로
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR950013039A (ko) 신호 입력장치
KR0152352B1 (ko) 논리 레벨 천이기
KR950004521A (ko) 다이렉트 전류를 감소시킨 씨모스(cmos)회로
KR100369343B1 (ko) 일정하이레벨출력을갖는고속출력버퍼
KR950022113A (ko) 데이타 출력버퍼
KR970076798A (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR950020695A (ko) 고전위 전달회로
KR940017183A (ko) 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee