KR970055264A - 차동 증폭기 - Google Patents

차동 증폭기 Download PDF

Info

Publication number
KR970055264A
KR970055264A KR1019950066003A KR19950066003A KR970055264A KR 970055264 A KR970055264 A KR 970055264A KR 1019950066003 A KR1019950066003 A KR 1019950066003A KR 19950066003 A KR19950066003 A KR 19950066003A KR 970055264 A KR970055264 A KR 970055264A
Authority
KR
South Korea
Prior art keywords
potential
differential amplifier
switch means
node
gate
Prior art date
Application number
KR1019950066003A
Other languages
English (en)
Other versions
KR100190763B1 (ko
Inventor
김정필
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066003A priority Critical patent/KR100190763B1/ko
Priority to US08/770,818 priority patent/US5834974A/en
Priority to JP34614696A priority patent/JP3474068B2/ja
Priority to DE19654544A priority patent/DE19654544C2/de
Priority to GB9627060A priority patent/GB2308704B/en
Publication of KR970055264A publication Critical patent/KR970055264A/ko
Application granted granted Critical
Publication of KR100190763B1 publication Critical patent/KR100190763B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 메모리 장치의 차동 증폭기에 관한 것으로, 특히 SDRAM에서 입력버퍼로 사용되는 차동증폭기에 관한 것이다. 본 발명의 NMOS 및 PMOS 타입의 차동 증폭기는 입력 신호에 의해 동작이 제어되는 스위치 소자를 차동 증폭기의 풀-업 또는 풀-다운 드라이버단에 구현되어 입력 신호가 입력되지 않을 경우에는 상기 차동 증폭기의 동작을 제어함으로써, 대기시 전류 소모를 줄일 수 있는 효과가 있다.

Description

차동증폭기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 의한 차동 증폭기의 회로도이다.
제3도는 본 발명의 제2실시예에 의한 차동 증폭기의 회로도이다.

Claims (17)

  1. 제1전원전압원 및 제1, 제2노드 사이에 접속되어 상기 제1, 제2노드로 일정한 전류를 공급하기 위한 커런트 미러 수단과, 상기 제1, 제2노드 및 제3노드 사이에 접속되며 게이트로 각각 입력되는 제1전위와 제2전위를 비교하여 증폭하는 비교 수단과, 상기 제3노드 및 제2전원전압원 사이에 접속되며 게이트로 인에이블 신호가 인가되는 제1스위치 수단과, 상기 제3노드 및 제1스위치 수단 사이에 접속되며 게이트로 상기 제2전위가 인가되는 제2스위치 수단을 구비하는 것을 특징으로 하는 차동 증폭기.
  2. 제1항에 있어서, 상기 제1전원전압원은 전원전위(Vcc)이고, 상기 제2전원전압원은 접지전위(Vss)인 것을 특징으로 하는 차동 증폭기.
  3. 제1항에 있어서, 상기 제1전위는 기준전위(Vref)이고, 상기 제2전위는 입력전위인 것을 특징으로 하는 차동 증폭기.
  4. 제1항에 있어서, 상기 커런트 미러 수단은 PMOS트랜지스터로 각각 구성된 것을 특징으로 하는 차동 증폭기.
  5. 제1항에 있어서, 상기 비교 수단은 NMOS트랜지스터로 각각 구성된 것을 특징으로 하는 차동 증폭기.
  6. 제1항에 있어서, 상기 제1, 제2스위치 수단은 NMOS트랜지스터인 것을 특징으로 하는 차동 증폭기.
  7. 제1항에 있어서, 상기 제2스위치 수단 및 제1스위치 수단 사이에 접속되며 게이트로 상기 제1전위가 인가되는 제3스위치 수단을 추가로 구비하는 것을 특징으로 하는 차동 증폭기.
  8. 제1항 또는 제7항에 있어서, 상기 제1전위 및 제2전위는 둘다 입력전위인 것을 특징으로 하는 차동 증폭기.
  9. 제7항에 있어서, 상기 제3스위치 수단은 NMOS트랜지스터인 것을 특징으로 하는 차동 증폭기.
  10. 제1전원전압원 및 제1노드 사이에 접속되며 게이트로 인에이블신호가 인가되는 제1스위치 수단과, 상기 제1노드 및 제2, 제3노드 사이에 접속되며 게이트로 각각 입력되는 제1전위와 제2전위를 비교하여 증폭하는 비교 수단과, 상기 제2, 제3노드 및 제2전원전압원 사이에 접속되며 게이트가 공통으로 상기 제2노드에 연결된 커런트 미러 수단과, 상기 제1스위치 수단 및 제1노드 사이에 접속되며 게이트로 상기 제2전위가 인가되는 제2스위치 수단을 구비하는 것을 특징으로 하는 차동 증폭기.
  11. 제10항에 있어서, 상기 제1전위는 기준전위(Vref)이고, 상기 제2전위는 압력전위인 것을 특징으로 하는 차동 증폭기.
  12. 제10항에 있어서, 상기 비교 수단은 PMOS트랜지스터로 각각 구성된 것을 특징으로 하는 차동 증폭기.
  13. 제10항에 있어서, 상기 커런트 미러 수단은 NMOS트랜지스터로 각각 구성된 것을 특징으로 하는 차동 증폭기.
  14. 제10항에 있어서, 상기 제1, 제2스위치 수단은 PMOS트랜지스터인 것을 특징으로 하는 차동 증폭기.
  15. 제10항에 있어서, 상기 제1스위치 수단 및 제2스위치 수단 사이에 접속되며 게이트로 상기 제1전위가 인가되는 제3스위치 수단을 추가로 구비하는 것을 특징으로 하는 차동 증폭기.
  16. 제10항 또는 제15항에 있어서, 상기 제1전위 및 제2전위는 둘다 입력전위인 것을 특징으로 하는 차동 증폭기.
  17. 제15항에 있어서, 상기 제3스위치 수단은 PMOS트랜지스터인 것을 특징으로 하는 차동 증폭기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066003A 1995-12-29 1995-12-29 차동 증폭기 KR100190763B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950066003A KR100190763B1 (ko) 1995-12-29 1995-12-29 차동 증폭기
US08/770,818 US5834974A (en) 1995-12-29 1996-12-20 Differential amplifier with reduced current consumption
JP34614696A JP3474068B2 (ja) 1995-12-29 1996-12-25 差動増幅器
DE19654544A DE19654544C2 (de) 1995-12-29 1996-12-27 Differenzverstärker
GB9627060A GB2308704B (en) 1995-12-29 1996-12-30 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066003A KR100190763B1 (ko) 1995-12-29 1995-12-29 차동 증폭기

Publications (2)

Publication Number Publication Date
KR970055264A true KR970055264A (ko) 1997-07-31
KR100190763B1 KR100190763B1 (ko) 1999-06-01

Family

ID=19447184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066003A KR100190763B1 (ko) 1995-12-29 1995-12-29 차동 증폭기

Country Status (5)

Country Link
US (1) US5834974A (ko)
JP (1) JP3474068B2 (ko)
KR (1) KR100190763B1 (ko)
DE (1) DE19654544C2 (ko)
GB (1) GB2308704B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088543A (ko) * 1998-05-25 1999-12-27 핫토리 쥰이치 온/오프기능을갖는비교회로
KR100821470B1 (ko) * 2002-03-29 2008-04-10 매그나칩 반도체 유한회사 선형성을 향상시킨 상호 컨덕턴스 연산 증폭 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076258B2 (ja) * 1997-01-30 2000-08-14 日本電気アイシーマイコンシステム株式会社 入力初段回路
US6281714B1 (en) 1997-06-25 2001-08-28 Sun Microsystems, Inc. Differential receiver
KR100293446B1 (ko) * 1997-12-30 2001-07-12 김영환 메인증폭기
JP2000134085A (ja) * 1998-09-16 2000-05-12 Microchip Technol Inc 低電力デジタル入力回路
KR100370233B1 (ko) * 1999-05-19 2003-01-29 삼성전자 주식회사 입력버퍼 회로
US20020149400A1 (en) * 2001-04-16 2002-10-17 Namik Kocaman Low voltage differential to single-ended converter
EP1351391A1 (en) * 2002-04-02 2003-10-08 Dialog Semiconductor GmbH Dynamic biasing cuicuit for continuous time comparators
JP2005182494A (ja) * 2003-12-19 2005-07-07 Mitsubishi Electric Corp 電流増幅回路およびそれを備える液晶表示装置
US7327620B2 (en) * 2004-06-10 2008-02-05 Mircon Technology, Inc. Differential input buffer for receiving signals relevant to low power
US7199657B2 (en) * 2004-09-30 2007-04-03 Intel Corporation Amplification gain stages having replica stages for DC bias control
DE102005054216B4 (de) * 2004-11-25 2017-10-12 Infineon Technologies Ag Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe
JP4261507B2 (ja) * 2005-03-31 2009-04-30 富士通マイクロエレクトロニクス株式会社 クロックネットワークの消費電力低減回路
WO2009013814A1 (ja) * 2007-07-24 2009-01-29 Fujitsu Limited 半導体装置
KR100930406B1 (ko) * 2008-01-18 2009-12-08 주식회사 하이닉스반도체 입력회로를 가지는 반도체 집적회로
US8766696B2 (en) * 2010-01-27 2014-07-01 Solaredge Technologies Ltd. Fast voltage level shifter circuit
KR101096269B1 (ko) * 2010-04-06 2011-12-22 주식회사 하이닉스반도체 입력버퍼
US9473163B1 (en) * 2015-07-29 2016-10-18 Mediatek Inc. Preamplifier circuit and SAR ADC using the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665754B2 (ja) * 1987-12-21 1997-10-22 セイコー電子工業株式会社 増幅回路
US5039881A (en) * 1989-06-23 1991-08-13 Motorola, Inc. High speed, low power input buffer
EP0575124B1 (en) * 1992-06-15 2001-05-16 Fujitsu Limited Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
US5309039A (en) * 1992-09-29 1994-05-03 Motorola, Inc. Power supply dependent input buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088543A (ko) * 1998-05-25 1999-12-27 핫토리 쥰이치 온/오프기능을갖는비교회로
KR100821470B1 (ko) * 2002-03-29 2008-04-10 매그나칩 반도체 유한회사 선형성을 향상시킨 상호 컨덕턴스 연산 증폭 장치

Also Published As

Publication number Publication date
DE19654544A1 (de) 1997-07-03
DE19654544C2 (de) 2001-10-31
GB9627060D0 (en) 1997-02-19
JP3474068B2 (ja) 2003-12-08
KR100190763B1 (ko) 1999-06-01
GB2308704B (en) 2000-03-22
GB2308704A (en) 1997-07-02
JPH09200007A (ja) 1997-07-31
US5834974A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR970055264A (ko) 차동 증폭기
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR930008848A (ko) 반도체 집적회로
KR100223849B1 (ko) 반도체 메모리장치
KR980004951A (ko) 오판독 동작을 방지할 수 있는 감지 증폭기 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
KR970023402A (ko) 반도체 메모리 장치의 데이타 고속 전송회로
KR970076798A (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR950020695A (ko) 고전위 전달회로
KR910006974A (ko) 다출력 메모리 소자의 독출 제어회로
KR19980046509A (ko) 외부전원전압 변화에 안정된 동작을 가지는 반도체 메모리 장치
KR960003071A (ko) 차동증폭기
KR950020717A (ko) 온도 보상 특성을 갖는 내부전압 강하회로
KR980005001A (ko) 센스앰프 드라이버 및 그 제어회로
KR960008841A (ko) 반도체 집적회로장치
KR970008171A (ko) 반도체 메모리 소자의 펄스 폭 제어 회로
KR970063938A (ko) 반도체 소자의 출력버퍼 회로
KR970049242A (ko) 동기형 디램의 클럭 인에이블 버퍼
KR970055498A (ko) 데이타 입력버퍼
KR970013646A (ko) 와이드 입력 범위를 가진 차동 증폭 회로
KR970016874A (ko) 전압 폴로워
KR950022125A (ko) 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee