KR930008848A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR930008848A
KR930008848A KR1019920018242A KR920018242A KR930008848A KR 930008848 A KR930008848 A KR 930008848A KR 1019920018242 A KR1019920018242 A KR 1019920018242A KR 920018242 A KR920018242 A KR 920018242A KR 930008848 A KR930008848 A KR 930008848A
Authority
KR
South Korea
Prior art keywords
data input
mos transistor
precharge
node
semiconductor integrated
Prior art date
Application number
KR1019920018242A
Other languages
English (en)
Other versions
KR960004737B1 (ko
Inventor
마사끼 모모도미
야스오 이또
요시히사 이와따
도모하루 다나까
요시유끼 다나까
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR930008848A publication Critical patent/KR930008848A/ko
Application granted granted Critical
Publication of KR960004737B1 publication Critical patent/KR960004737B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 소비 전류를 삭감할 수 있음과 동시에 노이즈 발생을 억제할 수 있으며 억세스 타입의 고속화를 도모할 수 있는 반도체 집적회로를 제공한다.
한쌍의 데이터 입출력선(IO 및 IO)에 프리차지 회로(20)이 접속되고, 이 프리차지 회로(20)은 상기 한쪽의 데이터 입출력선(IO)와 프리차니 전압(HVCC)의 노드와의 사이에 접속된 MOS트랜지스터(23)과 상기 다른쪽의 데이터 입출력선(IO)와 프라차지 전압(HVCC)의 노드와의 사이에 접속된 MOS트랜지스터 (24)를 구비하고, 프리차지시 2개의 MOS 트랜지스터 (23 및 24)rk 온되도록 그 게이트에는 제어 신호(ΦC)가 입력되고, 또 데이터 입출력선(IO 및 IO)상호간에는 등화용의 MOS트랜지스터(22)가 접속되고, 상기 프리차지 전압(HVCC)의 값은 전원 전압(Vcc)에서 MOS 트랜지스터의 임계값 전압을 뺀 값의 1/2로 되도록 설정된다.

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예의 반도체 집적회로의 전체 구성을 도시하는 회로도.
제2도는 본 발명의 한 실시예의 반도체 집적회로의 전체 구성을 도시하는 회로도.

Claims (1)

  1. 제1 및 제2신호선(100 및 200), 상기 제2신호선에 대해 각각 트랜지스터(18 및 19)를 통해 접속되고 서로 쌍을 이루는 제3 및 제4신호선(IO 및 IO), 상기 제3 및 제4신호선의 각 신호가 입력르오 공급되는 차동 증폭 회로(21), 및 상기 제3 및 제4신호선에 대해 전원 전압에서 상기 트랜지스터의 임계값 전원을 뺀 값의 1/2의 값의 전압을 프리차지 전압으로서 공급하는 프리차지 수단(20)을 구비한 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018242A 1991-10-07 1992-10-06 반도체 집적 회로 KR960004737B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-259470 1991-10-07
JP25947091A JP2991546B2 (ja) 1991-10-07 1991-10-07 半導体集積回路

Publications (2)

Publication Number Publication Date
KR930008848A true KR930008848A (ko) 1993-05-22
KR960004737B1 KR960004737B1 (ko) 1996-04-12

Family

ID=17334526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018242A KR960004737B1 (ko) 1991-10-07 1992-10-06 반도체 집적 회로

Country Status (3)

Country Link
US (1) US5268867A (ko)
JP (1) JP2991546B2 (ko)
KR (1) KR960004737B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218244B1 (ko) * 1995-05-27 1999-09-01 윤종용 불휘발성 반도체 메모리의 데이터 독출회로
KR0172403B1 (ko) * 1995-11-15 1999-03-30 김광호 불휘발성 반도체 메모리의 데이타 리드회로
US5726934A (en) * 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
DE10001648C2 (de) * 2000-01-17 2002-03-14 Infineon Technologies Ag Integrierte Schaltung mit mehreren Teilschaltungen
KR20030056004A (ko) * 2001-12-27 2003-07-04 삼성전자주식회사 외부 전원전압의 레벨에 따라 이득이 가변되는 입출력라인감지증폭기를 구비하는 반도체 메모리장치
KR100762905B1 (ko) * 2006-06-30 2007-10-08 주식회사 하이닉스반도체 입출력 라인 프리차지 회로 및 그를 포함하는 반도체메모리 장치
JP2009043357A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 半導体記憶装置
JP5342027B2 (ja) * 2012-01-30 2013-11-13 凸版印刷株式会社 不揮発性メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282993A (ja) * 1987-05-15 1988-11-18 Mitsubishi Electric Corp 半導体ダイナミック・ランダム・アクセス・メモリ
JPS63304491A (ja) * 1987-06-04 1988-12-12 Mitsubishi Electric Corp 半導体メモリ
JPS6410493A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Charge transfer type sense amplifier
KR0127680B1 (ko) * 1987-08-07 1998-04-03 미다 가쓰시게 반도체 기억장치
JPH0760600B2 (ja) * 1987-08-19 1995-06-28 三菱電機株式会社 同期型記憶装置
US4943944A (en) * 1987-11-25 1990-07-24 Kabushiki Kaisha Toshiba Semiconductor memory using dynamic ram cells
KR930000963B1 (ko) * 1988-03-09 1993-02-11 가부시기가이샤 도오시바 불휘발성 메모리 회로장치
JPH0262785A (ja) * 1988-08-29 1990-03-02 Nec Corp ダイナミック型半導体メモリ
JPH0713861B2 (ja) * 1988-12-05 1995-02-15 三菱電機株式会社 半導体記憶装置
JPH03160689A (ja) * 1989-11-17 1991-07-10 Nec Corp 半導体メモリ

Also Published As

Publication number Publication date
JP2991546B2 (ja) 1999-12-20
KR960004737B1 (ko) 1996-04-12
JPH05101662A (ja) 1993-04-23
US5268867A (en) 1993-12-07

Similar Documents

Publication Publication Date Title
KR100190763B1 (ko) 차동 증폭기
KR950020702A (ko) 반도체 메모리장치
KR960042742A (ko) 센스앰프회로
KR950009718A (ko) 고속 감지 증폭기
KR920017116A (ko) 전류 감지 증폭회로
US4253163A (en) Sense amplifier-detector circuit
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR950034259A (ko) 전류차 감지 방식의 고속 감지 증폭기
KR930008848A (ko) 반도체 집적회로
KR970051189A (ko) 메모리의 데이타 읽기회로
KR890013769A (ko) 중간전위생성회로
KR940025178A (ko) 데이터 출력회로
KR980005008A (ko) 감지 증폭기 구동 회로
KR970023402A (ko) 반도체 메모리 장치의 데이타 고속 전송회로
KR930020442A (ko) 데이타의 고속 액세스가 이루어지는 비트라인 제어회로
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
JPH04278295A (ja) 半導体メモリ
JPS63877B2 (ko)
KR950020721A (ko) 반도체 기억소자의 감지 증폭기
JPH03272089A (ja) センスアンプ回路
KR970017608A (ko) 센스 증폭기
KR940026947A (ko) 비트라인 감지증폭기 제어신호 프리챠지 회로
KR970049242A (ko) 동기형 디램의 클럭 인에이블 버퍼
JPH0636317B2 (ja) 差動増幅器
JPH01130619A (ja) センスアンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee