KR930020442A - 데이타의 고속 액세스가 이루어지는 비트라인 제어회로 - Google Patents

데이타의 고속 액세스가 이루어지는 비트라인 제어회로 Download PDF

Info

Publication number
KR930020442A
KR930020442A KR1019920004121A KR920004121A KR930020442A KR 930020442 A KR930020442 A KR 930020442A KR 1019920004121 A KR1019920004121 A KR 1019920004121A KR 920004121 A KR920004121 A KR 920004121A KR 930020442 A KR930020442 A KR 930020442A
Authority
KR
South Korea
Prior art keywords
bit line
circuit
control circuit
line control
control signal
Prior art date
Application number
KR1019920004121A
Other languages
English (en)
Inventor
한교진
곽충근
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004121A priority Critical patent/KR930020442A/ko
Priority to DE4239121A priority patent/DE4239121A1/de
Priority to GB9226863A priority patent/GB2265034A/en
Priority to JP4346563A priority patent/JPH05282866A/ja
Publication of KR930020442A publication Critical patent/KR930020442A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 자치에서 특히 메모리 쎌 데이타의 센싱동작이 이루어지는 비트라인의 제어회로에 관한 것으로, 본 발명에 의한 비트 라인 제어회로의 구성방법 및 장치는 프리차아지회로와 이퀄라이즈회로와 센싱가속용회로를 서로 동일한 모오스 트랜지스터로 구성하고 상기 리드동작시에 상기 센싱가속용회로의 차아지셰어링동작을 디세이블시키도록 하여, 라이트동작이 고속화되고, 또한 직류전류의 발생을 억제하고, 또한 소요 면적이 적게되어 고집적화에 유리하게 되는 비트라인 제어회로를 제공하므로서, 고집적 반도체 메모리 장치의 성능을 향상시키는 효과가 있다.

Description

데이타의 고속 액세스가 이루어지는 비트라인 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 비트라인 제어회로.
제4도는 제3도의 동작타이밍도.

Claims (3)

  1. 반도체 메모리 장치의 메모리 쎌에 결된 비트라인의 전압레벨을 소정의 제1제어신호에 의해 프리차아지하기 위한 프리차아지회로와, 상기 비트라인의 전압레벨을 등화하기 위한 이퀄라이즈회로와, 리드동작시 상기 비트라인의 센싱전압레벨의 디벨로프를 소정의 제2제어신호에 의해 가속화하기 위한 센싱가속용회로를 구성함에 있어서, 상기 프리차아지회로와 이퀄라이즈회로와 센싱가속용회로를 서로 동일한 모오스 트랜지스터로 구성하고 상기 리드동작시에 상기 제2제어신호의 제어로 센싱가속용회로의 차아지셰어링동작을 디세이블시킴을 특징으로 하는 비트라인 제어회로.
  2. 제1항에 있어서, 상기 제1제어신호와 제2제어신호는 각각 비트라인 프리차아지 및 이퀄라이즈신호로서, 서로 상보적인 논리베벨동작을 가지는 신호임을 특징으로 하는 비트라인 제어회로.
  3. 제1항에 있어서, 상기 모오스 트랜지스터가 각각 피모오스 트랜지스터로 이루어짐을 특징으로 하는 비트라인 제어회로.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019920004121A 1992-03-13 1992-03-13 데이타의 고속 액세스가 이루어지는 비트라인 제어회로 KR930020442A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920004121A KR930020442A (ko) 1992-03-13 1992-03-13 데이타의 고속 액세스가 이루어지는 비트라인 제어회로
DE4239121A DE4239121A1 (ko) 1992-03-13 1992-11-20
GB9226863A GB2265034A (en) 1992-03-13 1992-12-23 Bit line control circuit
JP4346563A JPH05282866A (ja) 1992-03-13 1992-12-25 ビットライン制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004121A KR930020442A (ko) 1992-03-13 1992-03-13 데이타의 고속 액세스가 이루어지는 비트라인 제어회로

Publications (1)

Publication Number Publication Date
KR930020442A true KR930020442A (ko) 1993-10-19

Family

ID=19330333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004121A KR930020442A (ko) 1992-03-13 1992-03-13 데이타의 고속 액세스가 이루어지는 비트라인 제어회로

Country Status (4)

Country Link
JP (1) JPH05282866A (ko)
KR (1) KR930020442A (ko)
DE (1) DE4239121A1 (ko)
GB (1) GB2265034A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147712B1 (ko) * 1995-06-30 1998-11-02 김주용 에스램의 저전압 동작용 비트 라인 회로
US6496437B2 (en) 1999-01-20 2002-12-17 Monolithic Systems Technology, Inc. Method and apparatus for forcing idle cycles to enable refresh operations in a semiconductor memory
CN115691587B (zh) * 2022-10-31 2024-05-17 长鑫存储技术有限公司 灵敏放大器及控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730279A (en) * 1985-03-30 1988-03-08 Kabushiki Kaisha Toshiba Static semiconductor memory device
JPH0750554B2 (ja) * 1985-09-06 1995-05-31 株式会社東芝 スタテイツク型メモリ
KR900006293B1 (ko) * 1987-06-20 1990-08-27 삼성전자 주식회사 씨모오스 디램의 데이터 전송회로

Also Published As

Publication number Publication date
GB2265034A (en) 1993-09-15
GB9226863D0 (en) 1993-02-17
DE4239121A1 (ko) 1993-09-16
JPH05282866A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
US4852064A (en) Precharge circuit for use in a semiconductor memory device
KR960001107B1 (ko) 메모리 장치
US4751683A (en) Static semiconductor memory device comprising word lines each operating at three different voltage levels
KR0167295B1 (ko) 저전력용 센스앰프회로
US5144162A (en) High speed signal driving scheme
US20050007813A1 (en) Lower power and reduced device split local and continuous bitline for domino read SRAMs
KR850008563A (ko) 반도체 메모리 장치
US5305272A (en) Sense amplifier circuit
KR0155986B1 (ko) 반도체 기억장치
JP3783889B2 (ja) ビットラインプリチャージ回路
US4606012A (en) Sense amplifier
KR960013401B1 (ko) 스태틱 랜덤 억세스 메모리
KR930020442A (ko) 데이타의 고속 액세스가 이루어지는 비트라인 제어회로
KR930008848A (ko) 반도체 집적회로
EP1018745B1 (en) Improved driver circuit
US20060062313A1 (en) Circuit and method for reducing noise interference in digital differential input receivers
US5946225A (en) SRAM device having negative voltage generator for performing stable data latch operation
JP2523736B2 (ja) 半導体記憶装置
EP0262850A2 (en) Memory cell circuit
KR980005008A (ko) 감지 증폭기 구동 회로
JPH0697393A (ja) ２ポートｒａｍセル
KR940016234A (ko) 데이타 전송회로
GB1484941A (en) High density high speed random access memory device
KR900005447A (ko) 반도체 정적 기억장치
KR100365563B1 (ko) 비트라인 센스앰프 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920313

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920313

Comment text: Request for Examination of Application

PG1501 Laying open of application
PC1902 Submission of document of abandonment before decision of registration
SUBM Surrender of laid-open application requested