DE102005054216B4 - Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe - Google Patents
Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe Download PDFInfo
- Publication number
- DE102005054216B4 DE102005054216B4 DE102005054216.6A DE102005054216A DE102005054216B4 DE 102005054216 B4 DE102005054216 B4 DE 102005054216B4 DE 102005054216 A DE102005054216 A DE 102005054216A DE 102005054216 B4 DE102005054216 B4 DE 102005054216B4
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- output stage
- current mirror
- transistors
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
- H03F3/3432—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45326—Indexing scheme relating to differential amplifiers the AAC comprising one or more extra diodes, e.g. as level shifter, as diode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
Abstract
Ausgangsstufe, umfassend: – einen Signaleingang (1), einen Stelleingang (6) und einen Signalausgang (3); – ein erstes Transistorpaar (P11, P12) mit einem ersten Leitfähigkeitstyp, wobei ein erster Transistor (P11) und ein zweiter Transistor (P12) des ersten Transistorpaares (P11, P12) mit jeweils einem ersten Anschluss (114, 115) an einen ersten Schaltungsknoten (7) angeschlossen sind; – eine erste Stromquelle, die an den ersten Schaltungsknoten (7) angeschlossen ist; – ein zweites Transistorpaar (N11, N12) mit einem zweiten Leitfähigkeitstyp, wobei ein erster Transistor (N11) und ein zweiter Transistor (N12) des zweiten Transistorpaares (N11, N12) mit jeweils einem ersten Anschluss (111, 112) an einen zweiten Schaltungsknoten (8) angeschlossen sind; – eine zweite Stromquelle, die an den zweiten Schaltungsknoten (8) angeschlossen ist; – einen ersten Stromspiegel (4) mit einem Stromspiegeltransistor (P22) von dem ersten Leitfähigkeitstyp, der mit dem Signalausgang (3) verbunden ist; – einen zweiten Stromspiegel (5) mit einem Stromspiegeltransistor (N22) von dem zweiten Leitfähigkeitstyp, der mit dem Signalausgang (3) verbunden ist; wobei – der Signaleingang (1) mit Steueranschlüssen der ersten Transistoren (P11, N11) des ersten und zweiten Transistorpaares verbunden ist; – der Stelleingang (6) mit Steueranschlüssen der zweiten Transistoren (P12, N12) des ersten und zweiten Transistorpaares verbunden ist; – ein zweiter Anschluss des zweiten Transistors (P12) des ersten Transistorpaares (P11, P12) mit dem zweiten Stromspiegel (5) verbunden ist und – ein zweiter Anschluss des zweiten Transistors (N12) des zweiten Transistorpaares (N11, N12) mit dem ersten Stromspiegel (4) verbunden ist, dadurch gekennzeichnet, dass der erste Transistor (P11, N11) und der zweite Transistor (P12, N12) von zumindest einem von dem ersten Transistorpaar (P11, P12) und dem zweiten Transistorpaar (N11, N12) unterschiedliche Geometrieparameter aufweisen.
Description
- Die Erfindung betrifft eine Ausgangsstufe sowie eine Verstärkerregelschleife mit der Ausgangsstufe. Die Erfindung betrifft weiterhin eine Verwendung der Ausgangsstufe.
- Ausgangsstufen sind Bestandteil der Verstärkerschaltungen und zählen zu den wichtigsten Grundschaltungen der analogen Schaltungstechnik.
- Ausgangsstufen lassen sich anhand verschiedener Charakteristika, beispielsweise durch ihr Kleinsignalverstärkungsverhalten weiter unterscheiden. Ein Ausführungsbeispiel einer sogenannten Gegentakt AB-Ausgangsstufe zeigt
5 . Die dargestellte Ausgangsstufe umfasst zwei in Reihe geschaltete Feldeffekttransistoren unterschiedlichen Leitfähigkeitstyps. Im einzelnen ist ein p-Kanal-Feldeffekttransistor900 mit einem Anschluss an ein Versorgungspotenzial VDD und mit dem anderen Anschluss an den Ausgang905 angeschlossen. Dazu ist in Reihe ein n-Kanal-Feldeffekttransistor901 geschaltet. Die beiden Feldeffekttransistoren900 und901 werden durch ein Gegentaktsignal an den Signalanschlüssen gegenphasig angesteuert. - Zur Einstellung des Arbeitspunktes sind zusätzlich Stromquellen
904 vorgesehen, die mit den Steueranschlüssen der beiden Transistoren zur Einstellung des Arbeitspunktes der Gegentakt AB-Ausgangsstufe verbunden sind. Der Arbeitspunkt ist dabei so gewählt, dass über den gesamten Eingangs- und Ausgangsspannungsbereich eine Verstärkung in jeweils einem der beiden Feldeffekttransistoren gegeben ist. -
6 zeigt die Abhängigkeit der beiden durch die Transistoren fließenden Ströme I1 und I2 in Abhängigkeit der Eingangsspannung VIN. Um Verzerrungen im Kleinsignalbetrieb um den Arbeitspunkt V0 zu vermindern wird über die Dioden der Ausgangsruhestrom IQ so eingestellt, dass dieser stets größer Null ist. Nachteilig ist die große Abhängigkeit des Ausgangsstroms von der Versorgungsspannung und äußeren nicht beeinflussbaren Parametern. Dazu gehört beispielsweise die Temperatur. Wenn die Spannungsversorgung VDD schwankt und nicht konstant ist, übertragen sich diese direkt auf das Verhalten der Schaltung gemäß5 . Das Problem tritt auch auf, wenn die Spannung zur Einstellung des Arbeitspunktes von der Versorgungsspannung abgeleitet ist. Eine Begrenzung des Ausgangsstroms Iout ist bei der in5 dargestellten Ausgangsstufe der Klasse AB nicht vorhanden. - Aus dem Dokument
US 6 798 292 B1 ist eine Verstärkerschaltung bekannt, aufweisend ein erstes Differentialpaar eines ersten Leitfähigkeitstyps mit einem ersten Stromzweig und einem zweiten Stromzweig, ein zweites Differentialpaar eines zweiten Leitfähigkeitstyps mit einem ersten Stromzweig und einem zweiten Stromzweig, eine erster Stromspiegel, der zwischen dem ersten Zweig des ersten Differentialpaares und dem zweiten Zweig des zweiten Differenzpaares gekoppelt ist, um die Ströme von diesen beiden Zweigen zu kombinieren, und einem zweiten Stromspiegel, der zwischen dem ersten Zweig des zweiten Differenzpaares und dem zweiten Zweig des ersten Differentialpaares zum Kombinieren der Ströme von diesen beiden Zweigen gekoppelt sind. - Der Erfindung stellt sich die Aufgabe, einen Verstärker und im besonderen eine Ausgangsstufe vorzusehen, deren Ausgangsruhestrom gering ist und die gleichzeitig einen definierten maximalen Ausgangsstrom aufweist. Weiterhin ist es Aufgabe der Erfindung, eine Verwendung für eine solche Ausgangsstufe anzugeben.
- Diese Aufgaben werden mit den Gegenständen der nebengeordneten unabhängigen Patentansprüche 1, 17 und 18 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Nach dem vorgeschlagenen Prinzip umfasst die Ausgangsstufe neben einem Signaleingang, einem Stelleingang und einem Signalausgang ein erstes Transistorpaar mit einem ersten Leitfähigkeitstyp sowie ein zweites Transistorpaar mit einem zweiten Leitfähigkeitstyp. Ein erster und ein zweiter Transistor des ersten Transistorpaares sind mit jeweils einem ersten Anschluss an einen ersten Schaltungsknoten angeschlossen. Ein erster und eine zweiter Transistor des zweiten Transistorpaares sind mit jeweils einem ersten Anschluss an einen zweiten Schaltungsknoten angeschlossen. Zudem ist ein erster Stromspiegel mit Transistoren von dem ersten Leitfähigkeitstyp und ein zweiter Stromspiegel mit Transistoren von dem zweiten Leitfähigkeitstyp vorgesehen. Die Stromspiegeltransistoren des ersten und des zweiten Stromspiegels sind mit dem Signalausgang verbunden. Der Signaleingang der Ausgangsstufe ist mit einem Steueranschluss des ersten Transistors des ersten Transistorpaares und mit einem Steueranschluss des ersten Transistors des zweiten Transistorpaares verbunden. Gleichzeitig ist der Stelleingang mit Steueranschlüssen der jeweils zweiten Transistoren des ersten und des zweiten Transistorpaares gekoppelt. Ein zweiter Anschluss des zweiten Transistors des ersten Transistorpaares ist an den zweiten Stromspiegel angeschlossen, und ein zweiter Anschluss des zweiten Transistors des zweiten Transistorpaares ist mit dem ersten Stromspiegel verbunden. Der erste Transistor und der zweite Transistor von zumindest einem Transistorpaar weisen unterschiedliche Geometrieparameter auf.
- Erfindungsgemäß bilden das erste und das zweite Transistorpaar jeweils komplementär zueinander angeordnete Differenzverstärker, die auch als Stromwippen bezeichnet werden. Die Ausbildung der Anordnung mit ebenfalls komplementären Stromspiegeln und die besondere gekreuzte Verschaltung der Stromspiegel mit den Ausgangsanschlüssen der Differenzverstärker ermöglichen eine genaue Einstellung eines Ausgangsruhestroms und eines maximalen Ausgangsstroms bei gleichzeitig weitgehender Unabhängigkeit von der Versorgungsspannung. Da zudem der Ausgang mit Stromspiegeln realisiert ist, wird eine Ausgangsrestspannung reduziert. Die Ausgangsstufe kann so auch bei Spannungen nahe der Versorgungsspannungen betrieben werden.
- In einer Weiterbildung der Erfindung ist der Signaleingang über einen Ladungsspeicher mit dem Signalausgang gekoppelt. Durch den Ladungsspeicher wird vorteilhaft eine geeignete Phasendrehung erzeugt und die Stabilität der gesamten Anordnung verbessert.
- In einer Ausführung ist das erste Transistorpaar mit p-Kanal-Feldeffekttransistoren und das zweite Transistorpaar mit n-Kanal-Feldeffekttransistoren ausgebildet. In einer anderen Ausgestaltung der Erfindung ist dem zweiten Transistor des ersten Transistorpaares ein Geometrieparameter aus einer Kanalweite und einer Kanallänge zugeordnet. Der zweite Transistor ist so mit einer bekannten und vorbestimmten Kanalweite und Kanallänge ausgebildet, wobei Kanalweite und Kanallänge einen Geometrieparameter bilden. Bevorzugt unterscheidet sich dieser Geometrieparameter von einem Geometrieparameter des ersten Transistors des ersten Transistorpaares um einen ersten Faktor.
- In einer Ausführung ist wenigstens eines der Transistorpaare mit Bipolartransistoren ausgeführt. Dabei kann es sich um pnp oder auch npn-Bipolartransistoren handeln. In einer Ausgestaltung weisen die jeweils ersten Transistoren der beiden Transistorpaare bezüglich des jeweils zweiten Transistors unterschiedliche Emitterflächen auf. Diese Emitterflächen stellen einen Geometrieparameter der Transistoren des Transistorpaares dar.
- In einer Ausführung ist der Geometrieparameter des zweiten Transistors um einen ersten Faktor geringer als der Geometrieparameter des ersten Transistors des ersten Transistorpaares. Durch die unterschiedlichen Geometrieparameter lässt sich der Ausgangsruhestrom reduzieren.
- In einer anderen Weiterbildung der Erfindung ist auch der erste und der zweite Transistor des zweiten Transistorpaares mit einer vorbestimmten Kanalweite und einer Kanallänge ausgebildet. Den Transistoren ist so ein Geometrieparameter aus einer Kanalweite und einer Kanallänge zugeordnet. Auch diese Geometrieparameter unterscheiden sich durch einen Faktor. Der Faktor ist bevorzugt größer als eins, liegt beispielsweise im Bereich von 1 bis zu 100 und hat in einer vorteilhaften Ausführungsform den Wert 24.
- In einer Weiterbildung der Erfindung enthält der erste und der zweite Stromspiegel jeweils einen Transistor und den Stromspiegeltransistor. Den Transistoren und den Stromspiegeltransistoren ist jeweils ein Geometrieparameter zugeordnet, die aus den geometrischen Abmessungen der Transistoren und der Stromspiegeltransistoren abgeleitet sind. Der Geometrieparameter des Spiegeltransistors des ersten und des zweiten Stromspiegels ist um einen bekannten Faktor größer als der Geometrieparameter der Transistoren. Dadurch ist es möglich, mit einem geringen Strom durch die Differenzverstärker aus den beiden Transistorpaaren der erfindungsgemäßen Ausgangsstufe einen hohen Ausgangsstrom zu erzeugen.
- In einer Ausführung sind der Transistor und der Stromspiegeltransistor jeweils mit Bipolartransistoren ausgeführt. Diese können unterschiedliche Emitterflächen als Geometrieparameter aufweisen.
- Der maximale Ausgangsstrom ist dann durch den Strom begrenzt, der durch die Differenzverstärker fließt, multipliziert mit dem Faktor, der sich aus dem Verhältnis der beiden Geometrieparameter der Transistoren und der Stromspiegeltransistoren ergibt. Das durch den Faktor angegebene Übersetzungsverhältnis der ersten und zweiten Stromspiegel ermöglicht so die Erzeugung eines hohen Ausgangsstroms bei gleichzeitig geringem Eingangsstromverbrauch.
- Bevorzugt ist die Ausgangsstufe in einer Verstärkerregelschleife einsetzbar, wobei in der Verstärkerregelschleife ein drittes Transistorpaar mit dem ersten Leitfähigkeitstyp und ein viertes Transistorpaar mit dem zweiten Leitfähigkeitstyp vorgesehen ist. Ein zweiter Signaleingang ist mit einem Steueranschluss eines ersten Transistors des dritten und vierten Transistorpaares verbunden. Der Signalausgang der Ausgangsstufe ist unter Bildung eines Rückkoppelpfades an einen Steueranschluss des zweiten Transistors des dritten und vierten Transistorpaares angeschlossen. Zudem ist ein Anschluss der ersten Transistoren des dritten und vierten Transistorpaares mit dem Signaleingang der Ausgangsstufe gekoppelt.
- Erfindungsgemäß wird so eine Verstärkerregelschleife gebildet, die einen sehr geringen Ausgangsruhestrom bei gleichzeitig maximalen durch die komplementären Wippschaltungen und die komplementären Stromspiegel definierten Ausgangsstrom aufweist.
- Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen im Detail erläutert. Es zeigen:
-
1A ein Ausführungsbeispiel der Ausgangsstufe, -
1B ein Ausführungsbeispiel der Ausgangsstufe mit Bipolartransistoren -
2 eine Kennlinie der Ausgangsströme in Abhängigkeit der Eingangsspannung, -
3 ein Ausführungsbeispiel der Verstärkerregelschleife, -
4 ein Blockschaltbild der Regelschleife sowie eine Kennlinie einer Ausgangsspannung in Abhängigkeit der Eingangsspannung, -
5 eine bekannte Gegentakt AB-Ausgangsstufe, -
6 eine Kennlinie eines Ausgangsstroms in Abhängigkeit der Eingangsstroms der bekannten Ausgangsstufe. -
1 zeigt eine erfindungsgemäße Ausgangsstufe, die in CMOS-Technologie realisiert ist. Die Ausgangsstufe enthält einen Signaleingang1 zur Zuführung eines Eintaktspannungssignals VIN. Der Signaleingang ist an den Steueranschluss eines p-Kanal Feldeffekttransistors P11 eines ersten Transistorpaares sowie an den Steueranschluss eines ersten n-Kanal Feldeffekttransistors N11 eines zweiten Transistorpaares angeschlossen. Das erste Transistorpaar und das zweite Transistorpaar stellen jeweils einen Differenzverstärker dar. Die zweiten Transistoren P12 und N12 des ersten und des zweiten Transistorpaares sind mit ihren Steueranschlüssen an einen Stelleingang6 angeschlossen. An diesem liegt ein Bias-Potenzial Vb zur Einstellung des Arbeitspunktes der erfindungsgemäßen Ausgangsstufe an. - Die beiden p-Kanal Feldeffekttransistoren P12 und P11 des ersten Transistorpaares sind mit ihren Sourceanschlüssen
114 und115 in dem Knoten7 zusammengeschaltet. Der Knoten7 ist über eine Stromquelle Ib an einen Versorgungsanschluss2 zur Zuführung eines Versorgungspotenzials VDD angeschlossen. Der Drainanschluss des Transistor P11 ist an einen Anschluss9 für ein Bezugspotenzial VSS geführt. - In gleicher Weise sind die Sourceanschlüsse
111 und112 der ersten und zweiten Transistoren N11, N12 mit einem gemeinsamen Knoten S verbunden. Dieser führt über eine Stromquelle Ib an den Anschluss9 für das Bezugspotenzial VSS. Der zweite Anschluss des ersten Transistors N11 ist an den Versorgungspotenzialanschluss2 und damit an das Versorgungspotenzial VDD angeschlossen. - Die p-Kanal-Feldeffekttransistoren P11 und P12 sind mit einer bestimmten Kanalweite WP1 sowie einer bestimmten Kanallänge LP1 ausgeführt. Entsprechend sind auch die n-Kanal-Feldeffekttransistoren mit einer bestimmten Kanallänge LN1 und einer bestimmten Kanalbreite WN1 ausgeführt. Das Verhältnis aus Weite zu Länge W/L des Kanals bildet einen charakteristischen Geometrieparameter und wird als Transkonduktanzkoeffizient bezeichnet. Dieser ist ein Maß für die Steigung der Übertragungslinie eines Feldeffekttransistors. Der Geometrieparameter beeinflusst darüber hinaus auch den durch den Feldeffekttransistor fließenden Strom bei einer vorgegebenen Spannung.
- Die Transistoren P11 bzw. N11 unterscheiden sich in ihren Geometrieparametern von den Transistoren P12 und N12 durch den Faktor x und y. Die zusätzlichen Faktor x und y besitzen im vorliegenden Ausführungsbeispiel einen Wert deutlich größer als 1. Der Faktor beträgt beispielsweise 24, kann jedoch auch andere Werte annehmen, beispielsweise im Bereich von 1 bis 100 annehmen. Das Verhältnis der Kanalweite zur Kanallänge ist in
1 neben den Transistoren angegeben. - Die unterschiedlichen Geometrieparameter zwischen den Transistoren P11 und P12 bzw. N11 und N12 ergeben einen unterschiedlichen Stromfluss durch die beiden Transistoren der jeweiligen Differenzverstärker. Somit führt bei gleicher Eingangsspannung VIN und Steuerspannung Vb der unterschiedliche Geometrieparameter zu einer unsymmetrischen Aufteilung des durch die Transistorpaare fließenden Stroms Ib. Dadurch wird der Ausgangsruhestrom IQ der gesamten Ausgangsstufe sehr gering. Im Einzelnen fließt durch den Transistor P11 des ersten Paares bzw. durch den Transistor N11 des zweiten Paares ein um den Faktor x bzw. y größerer Strom als durch die entsprechenden Transistoren P12 und N12.
- Der Transistor P12 ist mit seinem Drainanschluss an einen Stromspiegel
5 angeschlossen. Dieser umfasst zwei n-Kanal Feldeffekttransistoren N21 und N22. Mit ihren Sourceanschlüsen sind sie an den Anschluss9 angeschlossen. Durch den Stromspiegel wird ein von dem Transistor P12 kommender Strom in den Transistor N22 gespiegelt. Der Stromspiegeltransistor N22 ist mit seinem zweiten Anschluss an den Signalausgang3 geführt. Ein Abgriff 5/2 ist an die Steueranschlüsse der beiden Transistoren N21 und N22 angeschlossen. - Ebenso führt der Drainanschluss des Transistors N12 zu einem Stromspiegel
4 , der mit zwei p-Kanal Feldeffekttransistoren221 und222 ausgebildet ist. Der Abgriff53 verbindet die Steueranschlüsse der beiden p-Kanal Feldeffekttransistoren P21 und P22 mit dem zweiten Anschluss des Transistors N12. Der Stromspiegeltransistor P22 ist mit einem Sourceanschluss zusammen mit dem Transistor P21 an den Versorgungsanschluss2 zur Zuführung des Versorgungspotenzials VDD angeschlossen. Der zweite Anschluss des Stromspiegeltransistors P22 ist mit dem Signalausgang3 verbunden. Im Ausführungsbeispiel ist an den Signalausgang3 eine komplexe Last ZL gegen Masse angeschlossen Auch die Transistoren des Stromspiegel enthalten jeweils unsymmetrische Geometrieparameter aus dem Verhältnis der Kanalweite WP2 zu der Kanallänge LP2 bzw. der Kanalweite WN2 zu der Kanallänge LN2. Im Einzelnen weisen die Stromspiegeltransistoren P22 und N22 einen um den Faktor n bzw. m größeren Geometrieparameter auf. Der unterschiedliche Geometrieparameter beeinflusst die Stromspiegelung. Bei gleichem Geometrieparameter wird auch der gleiche Strom in die Stromspiegeltransistoren P22 und N22 gespiegelt. Das um den Faktor m bzw. n größere Verhältnis führt zu einem um diesen Faktor größeren Stromfluss durch die Stromspiegeltransistoren P22 und N22. - Durch die Ausbildung mit den beiden Stromspiegeln
4 und5 , die eingangsseitig mit den Ausgängen der als schneller Differenzverstärker arbeitenden Transistorpaare gekoppelt sind, wird eine Ausgangsstrombegrenzung erreicht. Der maximale Ausgangsstrom IOUT,max wird durch den Strom Ib einer der komplementären Wippschaltungen und dem Stromspiegelverhältnis n bzw. m eingestellt. Die Ausgangsströme I1 und I2 in den beiden Stromspiegelpfaden der Stromspiegel4 und5 in Abhängigkeit der Eingangsspannung zeigt das Diagramm gemäß2 . - Im Bereich hoher Eingangssignale tritt demnach eine Sättigung des Ausgangsstroms ein. Gleichzeitig ist eine definierte Einstellung des Ausgangsruhestroms IQ und des maximalen Ausgangsstroms im Vergleich zu herkömmlichen Klasse AB-Verstärkern gemäß
6 zu erkennen. Der Ausgangsruhestrom IQ ergibt sich aus dem Verhältnis des definierten Stroms Ib multipliziert mit dem Stromspiegelverhältnis n, m und dividiert durch das Stromspiegelverhältnis x, y. Es gilt bei gleichen Verhältnissen m, n und x, y:IQ ≈ Ib·n/x - Die Stromspiegelverhältnisse n und m sind daher bevorzugt gleich groß und befinden sich in einem Übersetzungsverhältnis im Bereich von 1 bis 200. Jedoch lassen sich auch andere Werte einstellen.
-
1A zeigt eine Ausgestaltungsform der erfindungsgemäßen Ausgangsstufe, die mit Bipolartransistoren implementiert ist. Wirkungs- bzw. funktionsgleiche Bauelemente tragen die gleichen Bezugszeichen. In dieser Ausgestaltungsform ist das erste Transistorpaar P11a, P12a mit jeweils pnp-Bipolartransistoren ausgeführt. Der erste Transistor P11A umfasst dabei mehrere parallel geschaltete Bipolartransistoren gleicher Emitterfläche. Dabei ist die Emitterfläche eines jeden der parallel geschalteten Bipolartransistoren gleich groß der Emitterfläche des Bipolartransistors P12a. Bei insgesamt Y parallel angeordnete pnp-Bipolartransistoren entspricht demnach die gesamte Emitterfläche des Transistors P11a dem y-fachen der Emitterfläche des Bipolartransistors P12a. Der Steueranschluss des Bipolartransistors P11a ist über eine Diode D2 an den Signaleingang1 angeschlossen. In gleicher Weise ist der Steueranschluss des Bipolartransistors P11B über eine Diode D1 an den Stelleingang6 zur Zuführung des BIOS-Potentials VBIOS angeschlossen. Die beiden Dioden D1, D2 werden für die hier dargestellte Realisierung mit pnp-Bipolartransistoren zur Arbeitspunktanpassung an eine Spannungsversorgung im Bereich von 3 V benötigt. In anderen Ausgestaltungsformen, die andere Versorgungsspannungen bzw. Spannungen zur Arbeitspunkteinstellung verwenden, können die Dioden D1, D2 entfallen. - Das zweite Transistorpaar mit den Transistoren M11A, M12A ist mit npn-Bipolartransistoren ausgeführt. Dabei umfasst der Transistor N11a wieder mehrere parallel angeordnete einzelne npn-Bipolartransistoren. Die Emitterfläche eines jeden einzelnen npn-Bipolartransistors des Transistors N11a entspricht wiederum der Emitterfläche des npn-Bipolartransistors N12a. Bei insgesamt X parallel angeordneten Bipolartransistoren ist die gesamte Emitterfläche des Transistors M11A um den Faktor X größer als die Emitterfläche des Bipolartransistors N12a. Durch die Implementierung mehrerer parallel angeordneter Bipolartransistoren lässt sich so der Gesamtgeometrieparameter, in diesem Fall die Emitterfläche, entsprechend variieren. Durch die unterschiedliche Emitterfläche zwischen den Transistoren N11a, N12a bzw. P11a, P12a ergeben sich unterschiedliche Stromflüsse durch die Transistoren der jeweiligen Differenzverstärker. Eine gleiche Eingangsspannung VIN sowie Steuerspannung VBIAS führen daher zu einer unsymmetrischen Aufteilung des durch die Transistoren fließenden Stroms. Auch hier wird demnach der Ausgangsruhestrom IQ der erfindungsgemäßen Ausgangsstufe gering.
- In gleicher Weise sind auch die Stromspiegeltransistoren der Stromspiegel
4A und5A ausgeführt. Der Stromspiegel5A umfasst npn-Bipolartransistoren. Dabei ist der Stromspiegeltransistor N22a wiederum mit mehreren parallel angeordneten npn-Bipolartransistoren ausgeführt, wodurch sich die n-fache Emitterfläche bezüglich des Transistors N21a ergibt. In gleicher Weise umfasst der Stromspiegeltransistor P22a des Stromspiegels4A insgesamt n parallel angeordnete pnp-Bipolartransistoren, die in ihrer Gesamtheit den Stromspiegeltransistor darstellen. Die Emitterfläche des Stromspiegeltransistors überträgt demnach das n-fache der Emitterfläche des Transistors P21A. Auch hier beeinflusst der unterschiedliche Geometrieparameter die Stromspiegelung. Ein entsprechend größeres Verhältnis führt zu einem in diesem Faktor größeren Stromfluss. - In der dargestellten in keiner Weise einschränkenden Ausführungsform der Erfindung sind die Verhältnisse der Faktoren x, y bzw. n und m gleich eingestellt. Natürlich lassen sich auch hier unterschiedliche Werte für die einzelnen Geometrieparameter x, y und m, n wählen, sodass insgesamt eine umfangreiche Flexibilität gewährleistet ist. Der zusätzliche Kondensator CRK zwischen dem Ausgangsanschluss
3 und dem Eingangsanschluss1 ermöglicht eine zusätzliche Linearisierung des Ausgangssignals. - Eine Anwendung der Erfindung in Form eines rückgekoppelten Leistungsverstärkers zeigt
3 . - Funktions- bzw. wirkungsgleiche Bauelemente tragen die gleichen Bezugszeichen. Eingangsseitig wird der Ausgangsstufe ein Gegentaktstromsignal mit den beiden Komponenten In und Ip zugeführt. Der Kondensator CRK erzeugt eine Phasendrehung und dient zur Stabilisierung der erfindungsgemäßen Ausgangsstufe. Zur Einstellung des Arbeitspunktes sind die Steueranschlüsse der Feldeffekttransistoren P12 und N12 mit einer Stromquelle Id und über zwei in Flussrichtung geschaltete Dioden mit dem Bezugspotenzialanschluss verbunden. Die beiden in Flussrichtung geschaltete Dioden leiten das Bias-Potenzial Vb von einem Bezugspotenzial VSS am Anschluss
9 ab. Störungen auf dem Versorgungspotenzial VDD wirken sich somit auf das Ausgangssignal kaum aus. - Die Verstärkerregelschleife enthält einen Signaleingang
20 zur Zuführung eines Eingangssignals VIN das mit den Steueranschlüssen der Feldeffekttransistoren P01 und N01 verbunden ist. Diese sind Teil eines komplementären Differenzverstärkerpaares aus den Transistorpaaren P01, P02 und N01, N02. Die beiden Feldeffekttransistoren N01 und N02 sind mit ihren Drainanschlüssen über eine Stromquelle I an den Bezugspotenzialanschluss9 angeschlossen. Die jeweils zweiten Anschlüsse führen zu Knoten zwischen einer Kaskodeschaltung81 und den Stromquellen82 und83 . Die Stromquellen sind ebenfalls mit Versorgungsanschluss2 verbunden. - Quellenseitig ist die Kaskodeschaltung mit einem Stromspiegel
80 verbunden, der ein Stromübersetzungsverhältnis von 1:1 aufweist und mit dem Anschluss9 gekoppelt ist. - Die Quellenanschlüsse der beiden Feldeffekttransistoren P01 und P02 sind gemeinsam über eine Stromquelle
184 an das Versorgungspotenzial VDD angeschlossen. Die Drainanschlüsse führen an eine Kaskodeschaltung70 , die ihrerseits über einen Stromspiegel mit dem Übersetzungsverhältnis 1:1 mit dem Versorgungspotenzial VDD verbunden ist. Die Kaskodeschaltungen70 und81 werden zur Arbeitspunkteinstellung der Eingangstransistoren benötigt. Abgriffe zwischen den Kaskodeschaltungen81 und70 und den Stromspiegeln71 und80 führen die Stromsignale In und Ip an den Signaleingang1 der Ausgangsstufe. - Die in
3 dargestellte Verstärkerschleife bildet einen rückgekoppelten Operationsverstärker dessen Blockschaltbild in4 zu sehen ist. Der invertierende Eingang ”–” ist durch die beiden Steueranschlüsse der Transistoren P02 und N02 gegeben. In dem Diagramm gemäß Teilfigur 4b ist deutlich zu erkennen, dass die Ausgangsrestspannung Vdrop,P bzw. Vdrop,N nur geringfügig von null bzw. der Versorgungsspannung VDD abweichen. Die erfindungsgemäße Verstärkerregelschleife, die den Operationsverstärker bildet, kann so bis zu einer Spannung nahe an der Versorgungsspannung betrieben werden. - Die erfindungsgemäße Ausgangsstufe lässt sich aufgrund des im Arbeitspunkt definiert einstellbaren geringen Ruhestromes und bei Aussteuerung des definiert einstellbaren maximalem Ausgangsstromes bevorzugt in (Low-Power) Verstärkerschaltungen und insbesondere, wie in
3 gezeigt, in Operationsverstärkern einsetzen. Die hier dargestellte Ausführungsbeispiele können auch mit Bipolartransistoren oder einer Kombination aus Feldeffekt- und Bipolartransistoren ausgebildet werden. - Bezugszeichenliste
-
- 1
- Signaleingang
- 2
- Versorgungsanschluss
- 3
- Signalausgang
- 4, 5
- Stromspiegel
- 6
- Stelleingang
- 7, 8
- Knoten
- 9
- Versorgungsanschluss, Bezugspotenzialanschluss
- P11, P12
- erstes Transistorpaar
- N11, N12
- zweites Transistorpaar
- P22, N22
- Stromspiegeltransistoren
- 51, 52, 53
- Abgriffe
- 111, 112
- Quellenanschlüsse
- 114, 115
- Quellenanschlüsse
- WP1, WP2
- Kanalweiten
- WN1, WN2
- Kanalweiten
- LP1, LP2
- Kanallängen
- LN1, LN2
- Kanallängen
- 71, 80
- Stromspiegel
- 82, 83
- Stromquellen
- 70, 81
- Kaskodeschaltungen
- 20
- Signaleingang
- VDD
- Versorgungspotenzial
- VSS
- Bezugspotenzial
Claims (18)
- Ausgangsstufe, umfassend: – einen Signaleingang (
1 ), einen Stelleingang (6 ) und einen Signalausgang (3 ); – ein erstes Transistorpaar (P11, P12) mit einem ersten Leitfähigkeitstyp, wobei ein erster Transistor (P11) und ein zweiter Transistor (P12) des ersten Transistorpaares (P11, P12) mit jeweils einem ersten Anschluss (114 ,115 ) an einen ersten Schaltungsknoten (7 ) angeschlossen sind; – eine erste Stromquelle, die an den ersten Schaltungsknoten (7 ) angeschlossen ist; – ein zweites Transistorpaar (N11, N12) mit einem zweiten Leitfähigkeitstyp, wobei ein erster Transistor (N11) und ein zweiter Transistor (N12) des zweiten Transistorpaares (N11, N12) mit jeweils einem ersten Anschluss (111 ,112 ) an einen zweiten Schaltungsknoten (8 ) angeschlossen sind; – eine zweite Stromquelle, die an den zweiten Schaltungsknoten (8 ) angeschlossen ist; – einen ersten Stromspiegel (4 ) mit einem Stromspiegeltransistor (P22) von dem ersten Leitfähigkeitstyp, der mit dem Signalausgang (3 ) verbunden ist; – einen zweiten Stromspiegel (5 ) mit einem Stromspiegeltransistor (N22) von dem zweiten Leitfähigkeitstyp, der mit dem Signalausgang (3 ) verbunden ist; wobei – der Signaleingang (1 ) mit Steueranschlüssen der ersten Transistoren (P11, N11) des ersten und zweiten Transistorpaares verbunden ist; – der Stelleingang (6 ) mit Steueranschlüssen der zweiten Transistoren (P12, N12) des ersten und zweiten Transistorpaares verbunden ist; – ein zweiter Anschluss des zweiten Transistors (P12) des ersten Transistorpaares (P11, P12) mit dem zweiten Stromspiegel (5 ) verbunden ist und – ein zweiter Anschluss des zweiten Transistors (N12) des zweiten Transistorpaares (N11, N12) mit dem ersten Stromspiegel (4 ) verbunden ist, dadurch gekennzeichnet, dass der erste Transistor (P11, N11) und der zweite Transistor (P12, N12) von zumindest einem von dem ersten Transistorpaar (P11, P12) und dem zweiten Transistorpaar (N11, N12) unterschiedliche Geometrieparameter aufweisen. - Ausgangsstufe nach Anspruch 1, dadurch gekennzeichnet, dass der Signaleingang (
1 ) über einen Ladungsspeicher (CRK) mit dem Signalausgang (3 ) gekoppelt ist. - Ausgangsstufe nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der erste und der zweite Stromspiegel (
4a ,5a ) mit Bipolartransistoren gebildet sind. - Ausgangsstufe nach Anspruch 3, dadurch gekennzeichnet, dass eine Emitterfläche des Stromspiegeltransistors (P22, P22a, N22, N22a) des ersten und zweiten Stromspiegels (
4 ,4a ,5 ,5a ) um einen Faktor (n, m) grösser ist als eine Emitterfläche eines weiteren Transistors (P21, P21a, N21, N21a) des ersten und zweiten Stromspiegels (4 ,4a ,5 ,5a ). - Ausgangsstufe nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das erste Transistorpaar (P11, P12) mit p-Kanal Feldeffekttransistoren und das zweite Transistorpaar (N11, N12) mit n-Kanal Feldeffekttransistoren ausgebildet ist.
- Ausgangsstufe nach Anspruch 5, dadurch gekennzeichnet, dass der erste Transistor (P11) des ersten Transistorpaares eine Kanalweite und eine Kanallänge aufweist, deren Verhältnis den Geometrieparameter bildet und sich der Geometrieparameter von einem aus einer Kanalweite (WP1) und einer Kanallänge (LP1) des zweiten Transistors (P12) des ersten Transistorpaares gebildeten Geometrieparameter um einen ersten Faktor (x) unterscheidet.
- Ausgangsstufe nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass der erste Transistor (N11) des zweiten Transistorpaares eine Kanalweite und eine Kanallänge aufweist, deren Verhältnis den Geometrieparameter bildet und sich der Geometrieparameter von einem aus einer Kanalweite (WN1) und einer Kanallänge (WL1) des zweiten Transistors (N12) des zweiten Transistorpaares gebildeten Geometrieparameter um einen zweiten Faktor (y) unterscheidet.
- Ausgangsstufe nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass wenigstens eines der ersten und der zweiten Transistorpaare (P11a, P12a, N11a, N12a) mit Bipolartransistoren gebildet sind.
- Ausgangsstufe nach Anspruch 8, dadurch gekennzeichnet, dass das erste Transistorpaar (P11a, P12a) mit pnp-Bipolartransistoren und das zweite Transistorpaar (N11a, N12a) mit npn-Bipolartransistoren gebildet sind.
- Ausgangsstufe nach einem der Ansprüche 8 bis 9, dadurch gekennzeichnet, dass eine Emitterfläche des ersten Transistors (P11a) des ersten Transistorpaares (P11a, P12a) sich um einen Faktor (x) von einer Emitterfläche des zweiten Transistors (P12a) des ersten Transistorpaares (P11a, P12a) unterscheidet.
- Ausgangsstufe nach einem der Ansprüche 8 bis 9, dadurch gekennzeichnet, dass eine Emitterfläche des ersten Transistors (N11a) des zweiten Transistorpaares (N11a, N12a) sich um einen Faktor (y) von einer Emitterfläche des zweiten Transistors (N12a) des zweiten Transistorpaares (N11a, N12a) unterscheidet.
- Ausgangsstufe nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass der erste Faktor (x) und der zweite Faktor (y) gleich sind.
- Ausgangsstufe nach einem der Ansprüche 6, 7 oder 12, dadurch gekennzeichnet, dass der erste Faktor (x) und/oder der zweite Faktor (y) grösser als der Wert 1 sind.
- Ausgangsstufe nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass – der erste Stromspiegel einen Transistor (P21) mit dem ersten Leitfähigkeitstyp umfasst, dessen Steueranschluss an einen Steueranschluss des Stromspiegeltransistors (P22) des ersten Stromspiegels angeschlossen ist; – der zweite Stromspiegel einen Transistor (N21) mit dem zweiten Leitfähigkeitstyp umfasst, dessen Steueranschluss an einen Steueranschluss des Stromspiegeltransistors (N22) des zweiten Stromspiegels angeschlossen ist; – den Transistoren (P21, N21) und den Stromspiegeltransistoren (P22, N22) jeweils ein Geometrieparameter zugeordnet ist, der aus geometrischen Abmessungen der jeweiligen Transistoren und Spiegelstromtransistoren abgeleitet ist; – der Geometrieparameter des Stromspiegeltransistors (P22, N22) des ersten und zweiten Stromspiegels um einen Faktor (n, m) grösser als der Geometrieparameter der Transistoren (P21, N21) ist.
- Ausgangsstufe nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der erste Schaltungsknoten (
7 ) über die erste Stromquelle mit einem ersten Versorgungsanschluss (2 ) zur Zuführung eines Versorgungspotentials (VDD) und der zweite Schaltungsknoten (8 ) über die zweite Stromquelle mit einem zweiten Versorgungsanschluss (9 ) zur Zuführung eines Bezugspotenzials gekoppelt ist. - Ausgangsstufe nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass ein zweiter Anschluss des ersten Transistors (P11) des ersten Transistorpaares an den zweiten Versorgungsanschluss (
9 ) und ein zweiter Anschluss des ersten Transistors (N11) des zweiten Transistorpaares an den ersten Versorgungsanschluss (2 ) angeschlossen ist. - Verstärkerregelschleife mit einer Ausgangsstufe nach einem der Ansprüche 1 bis 16, wobei – ein drittes Transistorpaar (P01, P02) mit dem ersten Leitfähigkeitstyp, vorgesehen ist; – ein viertes Transistorpaar (N01, N02) mit dem zweiten Leitfähigkeitstyp vorgesehen ist; – ein zweiter Signaleingang (
20 ) mit einem Steueranschluss eines ersten Transistors (P01, N01) des dritten und vierten Transistorpaares verbunden ist; – der Signalausgang (3 ) der Ausgangsstufe unter Bildung eines Rückkoppelpfades mit einem Steueranschluss des zweiten Transistors (P02, N02) des dritten und vierten Transistorpaares verbunden ist; und – ein Anschluss der ersten Transistoren (P01, N01) des dritten und vierten Transistorpaares mit dem Signaleingang (1 ) der Ausgangsstufe gekoppelt sind. - Verwendung einer Ausgangsstufe nach einem der Ansprüche 1 bis 16 zum Verstärken eines Funksignals in einem Sendepfad.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005054216.6A DE102005054216B4 (de) | 2004-11-25 | 2005-11-14 | Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe |
US11/286,562 US8063668B2 (en) | 2004-11-25 | 2005-11-23 | Output stage, amplifier control loop and use of the output stage |
KR1020050112781A KR100781139B1 (ko) | 2004-11-25 | 2005-11-24 | 출력 스테이지 및 증폭기 제어 루프 |
US13/287,893 US20120105109A1 (en) | 2004-11-25 | 2011-11-02 | Output stage, amplifier control loop and use of the output stage |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004057009.4 | 2004-11-25 | ||
DE102004057009 | 2004-11-25 | ||
DE102005054216.6A DE102005054216B4 (de) | 2004-11-25 | 2005-11-14 | Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005054216A1 DE102005054216A1 (de) | 2006-06-01 |
DE102005054216B4 true DE102005054216B4 (de) | 2017-10-12 |
Family
ID=36371557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005054216.6A Expired - Fee Related DE102005054216B4 (de) | 2004-11-25 | 2005-11-14 | Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe |
Country Status (3)
Country | Link |
---|---|
US (2) | US8063668B2 (de) |
KR (1) | KR100781139B1 (de) |
DE (1) | DE102005054216B4 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2693287C1 (ru) * | 2018-03-12 | 2019-07-02 | Виктор Геннадьевич Тимофеев | Ламповый усилитель низкой частоты |
RU2683185C1 (ru) * | 2018-07-09 | 2019-03-26 | федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский политехнический университет Петра Великого" (ФГАОУ ВО "СПбПУ") | Операционный транскондуктивный усилитель с дифференциальным выходом |
RU2688223C1 (ru) * | 2018-07-20 | 2019-05-21 | федеральное государственное бюджетное образовательное учреждение высшего образования Донской государственный технический университет (ДГТУ) | Дифференциальный операционный усилитель |
RU2683851C1 (ru) * | 2018-07-20 | 2019-04-02 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Многоканальный быстродействующий операционный усилитель |
RU2688225C1 (ru) * | 2018-07-23 | 2019-05-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2688227C1 (ru) * | 2018-07-23 | 2019-05-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Быстродействующий дифференциальный операционный усилитель |
RU2684473C1 (ru) * | 2018-07-23 | 2019-04-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный каскад на комплементарных полевых транзисторах |
JP2020136902A (ja) * | 2019-02-19 | 2020-08-31 | キオクシア株式会社 | 半導体装置及びメモリシステム |
US11570612B2 (en) | 2019-11-25 | 2023-01-31 | Apple Inc. | Flexible electronic subscriber identity module deployment |
RU2732583C1 (ru) * | 2020-01-30 | 2020-09-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный операционный усилитель с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2721943C1 (ru) * | 2020-01-31 | 2020-05-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный входной каскад операционного усилителя с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291149A (en) * | 1992-03-30 | 1994-03-01 | Murata Manufacturing Co., Ltd. | Operational amplifier |
US5963062A (en) * | 1996-10-18 | 1999-10-05 | Nec Corporation | Window comparator |
EP0827272B1 (de) * | 1996-08-29 | 2003-05-02 | Fujitsu Limited | Operationsverstärker |
US6798292B1 (en) * | 2003-03-07 | 2004-09-28 | Texas Instruments Incorporated | Highly linear low voltage rail-to-rail input/output operational amplifier |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US415663A (en) | 1889-11-19 | aiken | ||
NL7700969A (nl) * | 1977-01-31 | 1978-08-02 | Philips Nv | Versterkerschakeling. |
EP0102946B1 (de) * | 1982-03-04 | 1987-10-14 | Stc Plc | Verstärkungsregelungsschaltung |
DE69110065T2 (de) * | 1990-02-14 | 1996-01-18 | Philips Electronics Nv | Stromausgleichschaltung. |
DE4302221C1 (de) * | 1993-01-27 | 1994-02-17 | Siemens Ag | Integrierbare Stromquellenschaltung unter Verwendung von bipolaren pnp-Transistoren |
JP3924318B2 (ja) * | 1994-10-28 | 2007-06-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 利得制御可能な増幅器、利得制御可能な増幅器からなる受信機、及び信号振幅を制御する方法 |
FR2728743B1 (fr) * | 1994-12-21 | 1997-03-14 | Sgs Thomson Microelectronics | Amplificateur a grande excursion de mode commun et a transconductance constante |
KR100190763B1 (ko) * | 1995-12-29 | 1999-06-01 | 김영환 | 차동 증폭기 |
US5801564A (en) * | 1996-06-28 | 1998-09-01 | Symbios, Inc. | Reduced skew differential receiver |
IT1291676B1 (it) * | 1997-04-28 | 1999-01-19 | Sgs Thomson Microelectronics | Stadio di uscita a cmos esente da fenomeni di deriva |
US6344651B1 (en) * | 1999-04-20 | 2002-02-05 | Indigo Systems Corporation | Differential current mode output circuit for electro-optical sensor arrays |
DE10039438C2 (de) | 2000-08-11 | 2002-06-20 | Infineon Technologies Ag | Zweistufiger Operationsverstärker |
US6313667B1 (en) * | 2000-11-01 | 2001-11-06 | National Semiconductor Corporation | Apparatus and method for a turn around stage having reduced power consumption, Class AB behavior, low noise and low offset |
US6583995B2 (en) * | 2000-12-21 | 2003-06-24 | Honeywell International Inc. | Permanent magnet generator and generator control |
US6617926B2 (en) * | 2001-06-29 | 2003-09-09 | Intel Corporation | Tail current node equalization for a variable offset amplifier |
US6549072B1 (en) * | 2002-01-16 | 2003-04-15 | Medtronic, Inc. | Operational amplifier having improved input offset performance |
-
2005
- 2005-11-14 DE DE102005054216.6A patent/DE102005054216B4/de not_active Expired - Fee Related
- 2005-11-23 US US11/286,562 patent/US8063668B2/en not_active Expired - Fee Related
- 2005-11-24 KR KR1020050112781A patent/KR100781139B1/ko active IP Right Grant
-
2011
- 2011-11-02 US US13/287,893 patent/US20120105109A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291149A (en) * | 1992-03-30 | 1994-03-01 | Murata Manufacturing Co., Ltd. | Operational amplifier |
EP0827272B1 (de) * | 1996-08-29 | 2003-05-02 | Fujitsu Limited | Operationsverstärker |
US5963062A (en) * | 1996-10-18 | 1999-10-05 | Nec Corporation | Window comparator |
US6798292B1 (en) * | 2003-03-07 | 2004-09-28 | Texas Instruments Incorporated | Highly linear low voltage rail-to-rail input/output operational amplifier |
Also Published As
Publication number | Publication date |
---|---|
US20120105109A1 (en) | 2012-05-03 |
KR20060058644A (ko) | 2006-05-30 |
KR100781139B1 (ko) | 2007-11-30 |
DE102005054216A1 (de) | 2006-06-01 |
US20060125522A1 (en) | 2006-06-15 |
US8063668B2 (en) | 2011-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005054216B4 (de) | Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe | |
DE3725323C2 (de) | Volldifferential-, CMOS-Operations-Leistungsverstärker | |
WO2007118540A1 (de) | Schneller cmos-stromspiegel | |
DE10154170A1 (de) | Differentialverstärker konstanter Transkonduktanz | |
DE102009033414B4 (de) | Integrierter Schaltkreis mit einpoligem Eingang und differenziellem Ausgang, Verfahren und elektronische Vorrichtung | |
DE10344878B4 (de) | Differenzverstärkeranordnung mit Stromregelkreis und Verfahren zum Betreiben einer Differenzverstärkeranordnung | |
DE10005044A1 (de) | Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren | |
DE19533768C1 (de) | Stromtreiberschaltung mit Querstromregelung | |
DE10042170A1 (de) | Differentieller, komplementärer Verstärker | |
EP1101279B1 (de) | Verstärkerausgangsstufe | |
EP1784701A1 (de) | Stromspiegelanordnung | |
DE102006034560B4 (de) | Verstärkerstufe, Operationsverstärker und Verfahren zur Signalverstärkung | |
DE3436302A1 (de) | Rauschfreie, die bauelementflaeche beeinflussende kaskodenschaltung | |
DE19962811B4 (de) | Gegentaktverstärkerschaltung | |
EP0642217B1 (de) | Gegentaktendstufe mit einer Einstellung des Querstroms der Gegentaktendstufe | |
DE102004022991B3 (de) | Abtast-Differenzverstärker und Abtast-Verstärker | |
EP0776087B1 (de) | CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt | |
EP0277377A1 (de) | Schaltungsanordnung zur Bildung eines begrenzten Stromes | |
DE4136605A1 (de) | Verstaerker | |
DE10054971B4 (de) | Pufferschaltung und Halteschaltung | |
DE102004019345A1 (de) | Ausgangsstufenanordnung | |
EP0237605B1 (de) | Differenzverstärker mit N-Kanal-Isolierschicht-Feldeffekttransistoren | |
DE102006023710B4 (de) | Klasse-AB-Verstärkerschaltung mit kombinierter Ruhestrom- und Gleichtaktregelung | |
EP0719474B1 (de) | BiCMOS-OPERATIONSVERSTÄRKER FÜR SCHALTER-KONDENSATOR-SCHALTUNGEN | |
DE10060842A1 (de) | Stromspiegelschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |