DE10054971B4

DE10054971B4 - Pufferschaltung und Halteschaltung

Info

Publication number: DE10054971B4
Application number: DE10054971A
Authority: DE
Inventors: Yukio Yasuda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-02-28
Filing date: 2000-11-06
Publication date: 2006-06-01
Anticipated expiration: 2020-11-07
Also published as: DE10054971A1; JP4087544B2; KR20010085243A; JP2001244758A; US6255868B1; KR100386060B1

Abstract

Pufferschaltung,
die folgendes aufweist:
einen ersten Transistor (Q1, Q71, Q81) mit einer ersten Hauptelektrode, einer zweiten Hauptelektrode und einer Steuerelektrode, wobei die Steuerelektrode des ersten Transistors (Q1, Q71, Q81) mit der Eingangssignalleitung (IN) verbunden ist;
einen zweiten Transistor (Q2, Q72, Q82) vom gleichen Leitfähigkeits-Typ wie der erste Transistor (Q1, Q71, Q81) und mit einer ersten Hauptelektrode, die mit der ersten Hauptelektrode des ersten Transistors (Q1, Q71, Q81) verbunden ist, einer zweiten Hauptelektrode und einer Steuerelektrode, wobei der erste Transistor (Q1, Q71, Q81) und der zweite Transistor (Q2, Q72, Q82) ein Größenverhältnis zueinander von m:n aufweisen und m, n positive reelle Zahlen sind, und wobei die zweite Hauptelektrode des zweiten Transistors (Q2, Q72, Q82) mit der Ausgangssignalleitung (OUT) verbunden ist;
eine erste Stromversorgungsleitung (GND, VCC), die mit der zweiten Hauptelektrode des ersten Transistors (Q1, Q71, Q81) direkt oder indirekt verbunden ist;
einen dritten Transistor (Q3, Q73,...

Description

Die vorliegende Erfindung bezieht sich auf Pufferschaltungen sowie auf diese verwendende Halteschaltungen und betrifft im spezielleren eine Verbesserung zum Reduzieren der Offsetspannung zwischen dem Eingang und dem Ausgang in einem großen Ausgangsstrombereich.
Pufferschaltungen werden häufig in elektronischen Schaltungen verwendet, die verschiedene Signalverarbeitungsvorgänge unter Verwendung von Spannungssignalen durchführen. Die Aufgabe der Pufferschaltungen besteht in der Übertragung eines Spannungssignals, so wie es ist, ohne Verstärkung, und insbesondere in der Übertragung des gleichen Spannungssignals mit einer reduzierten Impedanz.
Aus diesem Grund wird die Pufferschaltung häufig mit dem Ausgang eines Spannungssignals-Erzeugungsbereichs verbunden, bei dem es sich um einen Schaltungsbereich zum Erzeugen eines Spannungssignals handelt, wenn der Spannungssignal-Erzeugungsbereich eine hohe Ausgangsimpedanz aufweist.
Wenn eine weitere Schaltung direkt mit dem Ausgang eines Spannungssignal-Erzeugungsbereichs mit hoher Ausgangsimpedanz verbunden wird, kann das Spannungssignal aufgrund der Wirkung der Eingangsimpedanz der angeschlossenen Schaltung variieren bzw. schwanken. Da die Pufferschaltung ein Spannungssignal mit einer hohen Eingangsimpedanz empfängt und das empfangene Spannungssignal mit einer niedrigen Ausgangsimpedanz ohne Verzerrung des Spannungssignals abgibt, läßt sich das vorstehend beschriebene Problem durch Anordnen der Pufferschaltung in dem Übertragungsweg des Spannungssignals zwischen dem Spannungssignal-Erzeugungsbereich und der weiteren Schaltung lösen.
Während die Pufferschaltungen bei einigen Anwendungen als Gegenkopplungsschaltungen ausgebildet sind, die Operationsverstärker verwenden, können sie in anderen Beispielen auch als einfache Schaltung ausgebildet sein, wie dies in 19 gezeigt ist. Die in 19 gezeigte Pufferschaltung ist aufgrund ihrer einfachen Ausbildung von Vorteil.
Bei dieser Pufferschaltung wird ein als Eingangssignal empfangenes Spannungssignal über eine Eingangssignalleitung IN an die Basiselektrode eines pnp-Transistors Q51 angelegt, und ein Spannungssignal wird als Ausgangssignal über eine Ausgangssignalleitung OUT abgegeben, die mit der Verbindung zwischen der Emitterelektrode eines npn-Transistors Q57 und einer Konstantstromquelle I2 verbunden ist.
Der Transistor Q51 ist mit seiner Emitterelektrode mit der Basiselektrode des Transistors Q57 und ferner durch eine Konstantstromquelle I1 mit der Stromversorgungsleitung VCC mit höherem Potential verbunden. Der Transistor Q51 ist mit seiner Kollektorelektrode an die Massepotential-Stromversorgungsleitung GND angeschlossen.
Der Transistor Q57 ist mit seiner Emitterelektrode mit der Massepotential-Stromversorgungsleitung GND über die Konstantstromquelle I2 verbunden und mit seiner Kollektorelektrode mit der Stromversorgungsleitung VCC mit höherem Potential verbunden.
Die Konstantstromquelle I1 liefert einen Emitterstrom an den Transistor Q51, so daß das Potential der Emitterelektrode des Transistors Q51 höher ist als das Potential seiner Basiselektrode. Die Emitter-Basis-Spannung V_EB, die der Potentialdifferenz dazwischen entspricht, ergibt sich durch die nachfolgende Gleichung (1): VEB = kT/q·ln(Ic/Is) (1)
Dabei bedeuten: k die Boltzmann-Konstante, T die absolute Temperatur (K), q die Elektronenladung, Ic der Kollektorstrom und Is der dem Transistor eigene Sättigungsstrom. Gemäß Gleichung (1) ist die Emitter-Basis-Spannung V_EB in eindeutiger Weise durch den Kollektorstrom Ic bestimmt, jedoch variiert sie selbst dann nicht sehr, wenn der Kollektorstrom Ic variiert, da sie durch die Logarithmusfunktion des Kollektorstroms Ic dargestellt wird.
In diesem Betriebszustand ist aufgrund der Sromverstärkungswirkung des Transistors der Basisstrom um den Stromverstärkungsfaktor des Transistors geringer als der Emitterstrom. Da ein in einer integrierten Halbleiterschaltung verwendeter pnp-Lateraltransistor normalerweise einen in Zehnern ausgedrückten Stromverstärkungsfaktor besitzt, wird eine Schwankung bei dem Emitterstrom um einen Faktor von Zehnern gedämpft, wenn dies in dem Basisstrom auftritt. Die Spannungsschwankung ist zwischen der Basiselektrode und der Emitterelektrode in etwa gleich, da die Emitter-Basisspannung V_EB in etwa konstant ist, wie dies vorstehend erläutert ist.
Das Verhältnis der Spannungsschwankung der Emitterelektrode zu ihrer Stromschwankung, d.h. die Impedanz der Emitterelektrode, ist geringer als das Verhältnis der Spannungsschwankung der Basiselektrode zu der Stromschwankung derselben, d.h. der Impedanz der Basiselektrode, und zwar in etwa um den Stromverstärkungsfaktor. Das heißt, daß unter Verwendung der Basiselektrode als Eingang und der Emitterelektrode als Ausgang die Schaltung das Spannungssignal mit einer hohen Eingangsimpedanz empfangen und mit einer niedrigen Ausgangsimpedanz abgeben kann.
Im allgemeinen besitzt die Emitter-Basis-Spannung V_EB eines Transistors jedoch einen Wert von etwa 0,6–0,7 V bei Raumtemperatur. Wenn eine Pufferschaltung durch eine einzige Transistorstufe gebildet ist, tritt somit eine der Emitter-Basis-Spannung V_EB entsprechende Spannungsdifferenz als Offsetspannung zwischen dem Eingangssignal und dem Ausgangssignal auf, und die Pufferschaltung kann dann ihre Funktion der Übertragung des Spannungssignals in unveränderter Form nicht erfüllen.
Zum Zweck der Reduzierung der Offsetspannung beinhaltet die Pufferschaltung der 19 den den Transistor Q57 aufweisenden Schaltungsteil in der zweiten Stufe (Ausgangsstufe) sowie den den Transistor Q51 aufweisenden Schaltungsteil in der ersten Stufe (Eingangsstufe). Die Emitter-Basis-Spannung V_EB des Transistors Q51 wird dann durch die Emitter-Basis-Spannung V_EB des Transistors Q57 aufgehoben, und die Potentialdifferenz zwischen dem in die Eingangssignalleitung IN eingespeisten Spannungssignal und dem an die Ausgangssignalleitung OUT abgegebenen Spannungssignal, d.h. die Offsetspannung der Pufferschaltung, läßt sich dann reduzieren.
Bei der Pufferschaltung der 19 sind die beiden Transistoren jedoch von unterschiedlichen Leitfähigkeits-Typen: Bei dem Transistor Q51 handelt es sich um einen pnp-Transistor und bei dem Transistor Q57 um einen npn-Transistor. Es ist nicht einfach, die Emitter-Basis-Spannungen V_EB zwischen Transistoren unterschiedlicher Leitfähigkeits-Typen gleich zu machen.
Insbesondere ist es schwierig, die Emitter-Basis-Spannungen V_EB der beiden Transistoren zum Aufheben der Offsetspannung in einem großen Ausgangsstrombereich in Übereinstimmung miteinander zu bringen, da der Kollektorstrom des Transistors Q57 in der Ausgangsstufe in Abhängigkeit von einer Änderung des durch die Ausgangssignalleitung OUT abgegebenen Stroms, d.h. einer Änderung des Ausgangsstroms, variiert.

Aus der US 5 844 433 A ist eine Abtast-Halte-Schaltung mit Stromspiegelschaltungen bekannt, wobei ein Stromschalter einen konstanten Strom in Abhängigkeit von einem Steuersignal erzeugt. Eine erste Stromspiegelschaltung erhält den konstanten Strom, um erste und zweite Ströme zu erzeugen, und eine zweite Stromspiegelschaltung erhält den ersten Strom, um einen dritten Strom zu erzeugen. Ein Spannungspuffer erhält eine Eingangsspannung an einem Eingangsanschluß, um eine Ausgangsspannung an einem Ausgangsanschluß zu erzeugen. Der Spannungspuffer wird mit dem zweiten Strom und dem dritten Strom betätigt. Ein Haltekondensator ist an den Ausgangsanschluß angeschlossen.

Aus der US 4 639 685 A sind Puffer-Verstärkerschaltungen mit Offset-Reduktion bekannt. Dabei sind verschiedene Maßnahmen vorgesehen, um Auswirkungen von Schwankungen der Basis-Emitter-Spannungen der Transistoren zu kompensieren.

Der Erfindung liegt die Aufgabe zugrunde, zur Überwindung der vorstehend genannten Probleme eine Pufferschaltung sowie eine Halteschaltung anzugeben, bei denen sich die Offset-Spannung zwischen Eingang und Ausgang in einem großen Bereich von Ausgangsströmen mit einer einfachen Konstruktion reduzieren läßt.

Die erfindungsgemäße Lösung besteht darin, eine Pufferschaltung mit den Merkmalen der Ansprüche 1 und 9 sowie eine Halteschaltung mit den Merkmalen des Anspruchs 12 anzugeben. Vorteilhafte Weiterbildungen der erfindungsgemäßen Pufferschaltung sind in den Unteransprüchen angegeben.

Bei der Schaltung gemäß Anspruch 1 dienen die erste und die zweite Stromspiegelschaltung zum Zuführen eines Stroms, der das (m + n + 1)-fache des in dem dritten Transistor fließenden Stroms beträgt, zu der ersten Hauptelektrode des ersten, zweiten und dritten Transistors. Da das Verhältnis zwischen den in dem ersten und dem zweiten Transistor fließenden Strömen das gleiche ist wie ihr Größenverhältnis m:n, sind die Potentialdifferenzen zwischen der ersten Hauptelektrode und der Steuerelektrode somit zwischen dem ersten und dem zweiten Transistor gleich.

Daher wird ein an der Steuerelektrode des ersten Transistors eingespeistes Spannungssignal von der zweiten Hauptelektrode des zweiten Transistors ohne Offset abgegeben. Das heißt, es läßt sich eine Pufferschaltung verwirklichen, die die Offsetspannung zwischen Eingang und Ausgang in einem großen Ausgangsstrombereich mit einer einfachen Schaltungskonfiguration reduzieren kann.

Da bei der Schaltung gemäß Anspruch 2 die zweite Stromspiegelschaltung aus zwei Transistorelementen gebildet ist, ist die Schaltungskonfiguration einfach, und das Stromverhältnis ist exakt.

Da bei der Schaltung gemäß Anspruch 3 die erste Stromspiegelschaltung aus zwei Transistorelementen gebildet ist, ist die Schaltungskonfiguration wiederum einfach, und das Stromverhältnis ist exakt.

Bei der Schaltung gemäß Anspruch 4 ermöglicht die Startschaltung den Transistorelementen in sicherer Weise ein Verlassen des ausgeschalteten Zustands zum Starten eines normalen Betriebs, sobald eine Stromversorgungsspannung zugeführt wird.

Bei der Schaltung gemäß Anspruch 5 wirken der achte Transistor und das erste Widerstandelement als Startschaltung, so daß die Transistorelemente einen ausgeschalteten Zustand mit Sicherheit verlassen können, um einen normalen Betrieb zu starten, sobald eine Stromversorgungsspannung zugeführt wird. Ferner kann die Schaltungskonfiguration einfach sein, da die Startschaltung aus zwei Elementen gebildet ist.

Bei der Schaltung gemäß Anspruch 6 steuert die Startschaltung den vierten Transistor in einer derartigen Richtung an, daß dessen Strom nur dann ansteigt, wenn die Potentialdifferenz zwischen den Steuerelektroden des ersten und des zweiten Transistors einen Referenzwert übersteigt.

Während die Pufferschaltung den normalen Betriebszustand aufrechterhält, wird somit der dem ersten, zweiten und dritten Transistor zugeführte Strom durch die Startschaltung nicht beeinträchtigt. Dies verhindert ein Auftreten selbst von geringem Offset aufgrund der Startschaltung.

Da bei der Schaltung gemäß Anspruch 7 die Startschaltung durch einen einzigen Transistor gebildet ist, ist die Schaltungskonstruktion einfach.

Bei der Schaltung gemäß Anspruch 8 dient der zehnte Transistor dazu, daß ein von der Potentialdifferenz zwischen der ersten Hauptelektrode und der Steuerelektrode des vierten Transistors abhängiger Strom zu dem zweiten Widerstandselement fließt. Da das Potential der Steuerelektrode des elften Transistors konstant gehalten wird, nimmt der in dem elften Tran sistor fließende Hauptstrom bei größer werdendem Spannungsabfall über dem zweiten Widerstandselement ab.

Die Wirkung der Startschaltung auf den vierten Transistor wird somit abgeschwächt, während die Pufferschaltung normal arbeitet, so daß das Auftreten eines geringen, durch die Startschaltung hervorgerufenen Offsetfehlers abgeschwächt wird.

Bei der Schaltung gemäß Anspruch 9 wird ein in die Steuerelektrode des zwölften Transistors eingespeistes Spannungssignal von der zweiten Hauptelektrode des dreizehnten Transistors ohne Offset abgegeben. Selbst wenn das Eingangsspannungssignal dem Potential der ersten Stromversorgungsleitung übermäßig nahe kommt, kann ferner die Pufferschaltung den normalen Betrieb aufgrund der Potentialdifferenz zwischen der ersten Hauptelektrode und der Steuerelektrode des zwöften und des dreizehnten Transistors aufrechterhalten.

Bei der Schaltung gemäß Anspruch 10 beinhaltet die Pufferschaltung einen vierzehnten und einen fünfzehnten Transistor. Wenn eine bestimmte Spannung an der Steuerelektrode des fünfzehnten Transistors als Klemmsignal eingespeist wird, läßt sich die Ausgangsspannung auf die Klemmspannung klemmen.

Bei der Schaltung gemäß Anspruch 11 sind die erste Pufferschaltung, die den normalen Betrieb selbst dann aufrechterhalten kann, wenn die Eingangsspannung dem Potential der zweiten Stromversorgungsleitung näher kommt, und die zweite Pufferschaltung, die den normalen Betrieb selbst dann aufrechterhalten kann, wenn sie dem Potential der ersten Stromversorgungsleitung nahe kommt, einander parallelgeschaltet, so daß ein normaler Pufferbetrieb in einem großen Eingangsspannungsbereich ermöglicht wird.

Die Schaltung gemäß Anspruch 12 verwendet die Pufferschaltung der vorliegenden Erfindung, so daß eine Halteschaltung mit reduzierter Offsetspannung sowie mit einem Kapazitätselement mit hoher Kapazität verwirklicht wird.

Die Erfindung wird aus der nachfolgenden ausführlichen Beschreibung in Verbindung mit den Begleitzeichnungen noch deutlicher. In den Zeichnungen zeigen:
1 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem ersten bevorzugten Ausführungsbeispiel;
2 ein Schaltungsdiagramm zur Erläuterung eines Beispiels der Startschaltung der 1;
3 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem zweiten bevorzugten Ausführungsbeispiel;
4 ein Schaltungsdiagramm zur Erläuterung eines Beispiels der Startschaltung der 3;
5 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem dritten bevorzugten Ausführungsbeispiel;
6 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem vierten bevorzugten Ausführungsbeispiel;
7 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem fünften bevorzugten Ausführungsbeispiel;
8 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem sechsten bevorzugten Ausführungsbeispiel;
9 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem siebten bevorzugten Ausführungsbeispiel;
10 bis 12 Schaltungsdiagramme zur Erläuterung von Teilen von Pufferschaltungen gemäß einem achten bevorzugten Ausführungsbeispiel;
13 ein Schaltungsdiagramm zur Erläuterung einer Pufferschaltung gemäß einem neunten bevorzugten Ausführungsbeispiel;
14 ein Schaltungsdiagramm zur Erläuterung eines Beispiels der Startschaltung der 13;
15 und 16 eine Draufsicht bzw. eine Schnittansicht zur Erläuterung eines Beispiels zum Einstellen des Größenverhältnisses;
17 und 18 eine Draufsicht bzw. eine Schnittansicht zur Erläuterung eines Beispiels zum Einstellen des Größenverhältnisses; und
19 ein Schaltungsdiagramm zur Erläuterung einer herkömmlichen Pufferschaltung.
Im folgenden werden die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung ausführlich beschrieben.
1. Erstes bevorzugtes Ausführungsbeispiel
1 zeigt ein Schaltungsdiagramm zur Erläuterung der Konstruktion einer Pufferschaltung gemäß einem ersten bevorzugten Ausführungsbeispiel. 1 zeigt ferner eine externe Last LD, die an die Ausgangssignalleitung OUT der Pufferschaltung angeschlossen ist. Diese Pufferschaltung beinhaltet pnp-Bipolar transistoren Q1, Q2, Q3, Q4 und Q5, npn-Bipolartransistoren Q6 und Q7 sowie eine Startschaltung SC.
In dieser Pufferschaltung wird ein als Eingangssignal empfangenes Spannungssignal über die Eingangssignalleitung IN der Basiselektrode des Transistors Q1 zugeführt, und ein Spannungssignal als Ausgangssignal wird über die Ausgangssignalleitung OUT abgegeben, die mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q2 verbunden ist.
Der Transistor Q1 ist mit seiner Kollektorelektrode mit der Massepotential-Stromversorgungsleitung GND verbunden und mit seiner Emitterelektrode mit den Emitterelektroden der Transistoren Q2 und Q3 zusammengeschaltet. Die Transistoren Q2 und Q3 bilden eine Stromspiegelschaltung, wobei ihre Emitterelektroden miteinander verbunden sind und ihre Basiselektroden miteinander verbunden sind.
Der Transistor Q3 ist mit seiner Kollektorelektrode mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q6 verbunden. Die Transistoren Q6 und Q7 bilden eine Stromspiegelschaltung, wobei ihre Emitterelektroden miteinander verbunden sind und ihre Basiselektroden miteinander verbunden sind.
Die Transistoren Q1, Q2 und Q3 sind mit ihrer jeweiligen Emitterelektrode mit der Kollektorelektrode des Transistors Q4 verbunden. Der Transistor Q7 ist mit seiner Kollektorelektrode mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q5 verbunden.
Die Transistoren Q4 und Q5 bilden eine Stromspiegelschaltung, wobei ihre Emitterelektroden miteinander verbunden sind und ihre Basiselektroden miteinander verbunden sind. Die Emitterelektroden der Transistoren Q4 und Q5 sind mit einer Stromversorgungsleitung VCC mit höherem Potential verbunden.
Die Startschaltung SC ist mit ihrem Eingang mit den Basiselektroden der Transistoren Q4 und Q5 verbunden. Die Startschaltung SC dient dazu, den Basiselektroden der Transistoren Q4 und Q5 einen niedrigen Strom zuzuführen.
Die Transistoren sind gruppenweise derart vorgesehen, daß ihre Transistorgrößen bestimmte Verhältnisse besitzen, wobei dieses Verhältnis auch als "Größenverhältnis" bezeichnet wird. Genauer gesagt, es ist das Größenverhältnis unter den Transistoren Q1, Q2 und Q3 derart gewählt, daß dieses m:n:1 beträgt, das Größenverhältnis zwischen den Transistoren Q6 und Q7 ist als 1:p gewählt, und das Größenverhältnis zwischen den Transistoren Q4 und Q5 ist derart gewählt, daß dieses {(m + n + 1)/p}:1 beträgt. Die Variablen m, n und p sind alle positive reelle Zahlen.
Die Aussage, daß zwei Bipolartransistoren in einem Größenverhältnis von a:b vorliegen, bedeutet, daß die beiden Transistoren derart ausgebildet sind, daß das Verhältnis zwischen den Kollektorströmen in bezug auf die gleiche Emitter-Basis-Spannung V_EB a:b beträgt. Spezielle Beispiele zum Einstellen des Größenverhältnisses von Bipolartransistoren werden nachfolgend noch beschrieben.
Die auf diese Weise ausgebildete Pufferschaltung der 1 arbeitet in der nachfolgend veranschaulichten Weise. Wenn alle Transistoren ohne Sättigung normal arbeiten, ist der durch die Ausgangssignalleitung OUT abgegebene Strom, d.h. der Ausgangs strom Iout, in etwa gleich dem Emitterstrom des Transistors Q2.
Da die Transistoren Q2 und Q3 eine Stromspiegelschaltung bilden, stimmt das Verhältnis zwischen ihren Kollektorströmen mit dem Größenverhältnis n:1 überein. Somit ergibt sich der Kollektorstrom Ic(Q3) des Transistors Q3 durch die nachfolgend angegebene Gleichung (2). Ic(Q3) = Iout÷n (2)
In ähnlicher Weise entspricht das Verhältnis zwischen den Kollektorströmen der eine Stromspiegelschaltung bildenden Transistoren Q6 und Q7 dem Größenverhältnis 1:p. Der Kollektorstrom Ic(Q7) des Transistors Q7 ergibt sich somit durch die nachfolgende Gleichung (3): Ic(Q7) = (Iout÷n)Xp (3)
Ferner entspricht das Verhältnis zwischen den Kollektorströmen der eine Stromspiegelschaltung bildenden Transistoren Q4 und Q5 dem Größenverhältnis (m + n + 1)/p:1. Der Kollektorstrom Ic(Q4) des Transistors Q4 ergibt sich somit durch die nachfolgende Gleichung (4): Ic(Q4) = {(Iout÷n)Xp}X{(m + n + 1)÷p} = IoutX(m + n + 1)÷n (4)
Als Ergebnis hiervon ergibt sich der Emitterstrom Ie(Q1) des Transistors Q1 als Kollektorstrom des Transistors Q4 abzüglich des Emitterstroms des Transistors Q2 und des Emitterstroms des Transistors Q3, wie dies durch die nachfolgende Gleichung 5 veranschaulicht wird: Ie(Q1) = Ic(Q4) – Ie(Q2) – Ie(Q3) = {IoutX(m + n + 1)÷n} – {Iout} – {Iout÷n} = IoutXm÷n (5)
Die Emitter-Basis-Spannung Veb(Q1) des Transistors Q1 und die Emitter-Basis-Spannung Veb(Q2) des Transistors Q2 lassen sich durch den pro Transistoreinheit fließenden Emitterstrom vergleichen, wobei sich diese Werte durch die nachfolgende Gleichung (6) bzw. (7) ergeben: Veb(Q1) = kT/q·ln(Ie(Q1)/Is·m)) = kT/q·ln(Iout/Is·n)) (6) Veb(Q2) = kT/q·ln(Ie(Q2)/Is·n)) = kT/q·ln(Iout/Is·n)) (7)
Wie durch die Gleichungen (6) und (7) veranschaulicht wird, werden die Emitter-Basis-Spannungen des Transistors Q1 und des Transistors Q2 beide als Funktion des Ausgangsstroms Iout dargestellt, wobei sie beide den gleichen Wert aufweisen. Die Relation zwischen der Ausgangsspannung Vout und der Eingangsspannung Vin läßt sich somit durch die nachfolgende Gleichung (8) angeben: Vout = Vin + Veb(Q1) – Veb(Q2) = Vin (8)
Dies bedeutet, daß die Offsetspannung unabhängig von dem Wert des Ausgangsstroms Iout, d.h. in einem großen Bereich des Ausgangsstroms Iout, unterdrückt werden kann. Insbesondere wenn die Pufferschaltung als integrierte Schaltung in einem einzigen Halbleitersubstrat hergestellt ist, lassen sich die Größenverhältnisse von bestimmten Transistoren in einfacher Weise auf bestimmte Verhältnisse einstellen.
Die Pufferschaltung der 1, die eine Art Rückkopplungsschaltung bildet, besitzt zwei stabile Zustände, wenn die Stromversorgung eingeschaltet ist. Diese beiden Zustände umfassen den vorstehend beschriebenen normalen Betriebszustand sowie einen Halte-Zustand. Alle Transistoren befinden sich im Halte-Zustand in einem ausgeschalteten Zustand. Die Startschaltung SC dient zum Aufheben des Halte-Zustands und zur Schaffung eines Übergangs in den normalen Betriebszustand, wenn die Stromversorgung eingeschaltet wird.
2 zeigt ein Schaltungsdiagramm zur Erläuterung eines Beispiels der Startschaltung SC. Diese Startschaltung SC beinhaltet eine Reihenschaltung aus einem npn-Bipolartransistor Q40 und einem Widerstandselement R1, das zwischen der Stromversorgungsleitung VCC mit höherem Potential und der Stromversorgungsleitung GND mit Erdungspotential bzw. Massepotential angeordnet ist.
Der Transistor Q40 ist mit seiner Basiselektrode mit den Basiselektroden der Transistoren Q4 und Q5 verbunden. In dem Transistor Q40 fließt ein niedriger Basisstrom, der durch den Widerstandswert des Widerstandselements R1 und den Stromverstärkungsfaktor des Widerstands Q40 bestimmt wird. Dieser Basisstrom wird dem Transistor Q4 als dessen Basisstrom zugeführt.
Nach dem Einschalten der Stromversorgung kann somit der Transistor Q4 den ausgeschalteten Zustand verlassen und in den normalen Betriebszustand übergehen. Wenn der Transistor Q4 den ausgeschalteten Zustand verläßt, gehen auch die übrigen Transistoren in den normalen Betriebszustand über. Auf diese Weise wird der stabile Betriebszustand aufrechterhalten.
Der zu der Startschaltung SC fließende Strom oder der von der Basiselektrode des Transistors Q4 zu der Basiselektrode des Transistors Q40 fließende Strom wird vorzugsweise auf einen möglichst niedrigen Wert gesteuert, und zwar in einem Bereich, der zum Einschalten des Transistors Q4 ausreichend ist.
Dadurch wird verhindert, daß eine geringfügige Differenz zwischen den beiden durch die Gleichungen (6) und (7) veranschaulichten Emitter-Basis-Spannungen auftritt, die dann auftritt, wenn der Basisstrom des Transistors Q4 in die Startschaltung SC abzweigt.
2. Zweites bevorzugtes Ausführungsbeispiel
3 zeigt ein Schaltungsdiagramm zur Erläuterung der Konstruktion einer Pufferschaltung gemäß einem zweiten bevorzugten Ausführungsbeispiel. In den nachfolgenden Zeichnungen sind die gleichen Teile wie bei der Vorrichtung des in den 1 und 2 gezeigten ersten bevorzugten Ausführungsbeispiels sowie entsprechende Teile oder Elemente mit den gleichen Funktionen mit den gleichen Bezugszeichen bezeichnet, wobei diese Teile bzw. Elemente nicht nochmals ausführlich beschrieben werden.
3 zeigt ferner eine externe Last LD, die an die Ausgangssignalleitung OUT der Pufferschaltung angeschlossen ist. Diese Pufferschaltung beinhaltet npn-Bipolartransistoren Q71, Q72, Q73, Q74 und Q75, pnp-Bipolartransistoren Q76 und Q77 sowie eine Startschaltung SC.
Das Größenverhältnis bei den Transistoren Q71, Q72 und Q73 ist derart gewählt, daß es m:n:1 beträgt, das Größenverhältnis zwischen den Transistoren Q76 und Q77 ist derart gewählt, daß es 1:c beträgt, und das Größenverhältnis zwischen den Transi storen Q74 und Q75 ist derart gewählt, daß es {(m + n + 1)/p}:1 beträgt.
Wie aus 3 deutlich wird, ist die Pufferschaltung dieses bevorzugten Ausführungsbeispiels in äquivalenter Weise zu der Pufferschaltung des in 1 gezeigten bevorzugten Ausführungsbeispiels ausgebildet, mit der Ausnahme, daß die Leitfähigkeits-Typen von allen Transistoren umgekehrt sind und daß die Stromversorgungsleitung VCC mit höherem Potential und die Stromversorgungsleitung GND mit Massepotential gegeneinander ausgetauscht sind. Mit anderen Worten, es sind die Pufferschaltung der 3 und die Pufferschaltung der 1 symmetrisch, d.h. in komplementärer Relation ausgebildet.
Wie zum Beispiel in 4 gezeigt ist, weist die Startschaltung SC der 3 ebenfalls eine Reihenschaltung aus einem pnp-Bipolartransistor Q41 und einem Widerstandselement R1 auf, das zwischen der Stromversorgungsleitung VCC mit höherem Potential und der Stromversorgungsleitung GND mit Massepotential angeordnet ist.
Die Basiselektrode des Transistors Q41 ist mit den Basiselektroden der Transistoren Q74 und Q75 verbunden. Das heißt, die Startschaltung SC der 4 sowie die Startschaltung der 2 sind ebenfalls in symmetrischer Relation ausgebildet.
Die Pufferschaltung des in 1 gezeigten ersten bevorzugten Ausführungsbeispiels kann nur den Ausgangsstrom Iout von der Kollektorelektrode des Transistors Q2 an die Ausgangssignalleitung OUT abgeben, jedoch keinen Strom aufnehmen. Somit ist diese Pufferschaltung zum Beispiel geeignet zum Ansteuern einer Last LD, die zwischen der Ausgangssignalleitung OUT und der Massepotential-Stromversorgungsleitung GND angeordnet ist, wie dies in 1 gezeigt ist.
Im Gegensatz dazu kann die Pufferschaltung des in 3 gezeigten zweiten bevorzugten Ausführungsbeispiels nur den Ausgangsstrom Iout von der Ausgangssignalleitung OUT an der Kollektorelektrode des Transistors Q72 aufnehmen, während sie keinen Strom abgeben kann. Somit ist diese Pufferschaltung zum Beispiel geeignet zum Ansteuern einer Last LD, die zwischen der Ausgangssignalleitung OUT und der Stromversorgungsleitung VCC mit höherem Potential angeordnet ist, wie dies in 3 gezeigt ist.
Die Pufferschaltungen des ersten und des zweiten bevorzugten Ausführungsbeispiels können somit in Abhängigkeit von ihrer Anwendung eingesetzt werden, um eine Anpassung an Lasten LD jedes Typs zu schaffen.
3. Drittes bevorzugtes Ausführungsbeispiel
5 zeigt ein Schaltungsdiagramm zur Erläuterung der Konstruktion einer Pufferschaltung gemäß einem dritten bevorzugten Ausführungsbeispiel. Diese Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des in 1 gezeigten ersten bevorzugten Ausführungsbeispiels dadurch, daß ein pnp-Bipolartransistor Q9 zwischen dem Transistor Q1 und der Eingangssignalleitung IN angeordnet ist und daß ein pnp-Bipolartransistor Q10 zwischen dem Transistor Q2 und der Ausgangssignalleitung OUT angeordnet ist.
Der Transistor Q9 ist mit seiner Emitterelektrode mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q1 verbunden, mit seiner Basiselektrode mit der Eingangssignalleitung IN verbunden und mit seiner Kollektorelektrode mit der Massepotential-Stromversorgungsleitung GND verbunden. Der Transistor Q10 ist mit seiner Emitterelek trode mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q2 verbunden und mit seiner Basiselektrode sowie seiner Kollektorelektrode mit der Ausgangssignalleitung OUT zusammengeschaltet.
Das Größenverhältnis zwischen den Transistoren Q9 und Q10 ist derart gewählt, daß es m:n beträgt, wobei dies auch für das Größenverhältnis zwischen den Transistoren Q1 und Q2 gilt. Die Startschaltung SC ist zum Beispiel wie die in 2 gezeigte Schaltung ausgebildet.
Wenn bei der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels die Eingangsspannung dem Massepotential, d.h. dem Potential der Massepotential-Stromversorgungsleitung GND, zu nahe kommt, wird das Emitterpotential des Transistors Q1 niedriger, und als Ergebnis hiervon wird auch das Emitterpotential des Transistors Q3 niedriger.
Dabei gelangt der Transistor Q3 in einen Sättigungszustand, und dem Transistor Q6 kann kein ausreichender Strom zugeführt werden, wobei dann der in dem ersten bevorzugten Ausführungsbeispiel dargestellte normale Rückkopplungsvorgang nicht aufrechterhalten werden kann.
Im Vergleich zu der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels kann im Gegensatz dazu bei der Pufferschaltung des in 5 gezeigten dritten bevorzugten Ausführungsbeispiels das Emitterpotential des Transistors Q1 um die Emitter-Basis-Spannung des Transistors Q9 höher sein. Selbst wenn die Eingangsspannung gegenüber dem Massepotential 0 beträgt, läßt sich das Emitterpotential des Transistors Q3 somit ausreichend hoch halten, so daß der normale Rückkopplungsvorgang aufrechterhalten werden kann.
Das Größenverhältnis zwischen den Transistoren Q9 und Q10 ist identisch mit dem Größenverhältnis zwischen den Transistoren Q1 und Q2 gewählt, so daß die Emitter-Basis-Spannungen zwischen den Transistoren Q9 und Q10 in einem großen Bereich des Ausgangsstroms Iout gleich gehalten sind. Wie bei der Pufferschaltung des ersten bevorzugten Ausführungsbespiels kann diese Schaltung somit die Offsetspannung in einem großen Bereich des Ausgangsstroms Iout aufheben.
4. Viertes bevorzugtes Ausführungsbeispiel
6 zeigt ein Schaltungsdiagramm zur Erläuterung der Konstruktion einer Pufferschaltung gemäß einem vierten bevorzugten Ausführungsbeispiel. Diese Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des in 5 gezeigten dritten bevorzugten Ausführungsbeispiels dadurch, daß eine Klemmschaltung mit pnp-Bipolartransistoren Q11 und Q12 zwischen den Emitterelektroden der Transistoren Q1, Q2 und Q3 und der Massepotential-Stromversorgungsleitung GND angeordnet ist.
Der Transistor Q12 ist mit seiner Basiselektrode an die Klemmeingangssignalleitung CLP angeschlossen. Der Transistor Q12 ist mit seiner Kollektorelektrode an die Massepotential-Stromversorgungsleitung GND angeschlossen und mit seiner Emitterelektrode mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q11 verbunden.
Der Transistor Q11 ist mit seiner Emitterelektrode mit den Emitterelektroden der Transistoren Q1, Q2 und Q3 zusammengeschaltet. Das Größenverhältnis zwischen den Transistoren Q1 und Q11 ist derart gewählt, daß es 1:1 beträgt, und das Größenverhältnis zwischen den Transistoren Q9 und Q12 ist ebenfalls 1:1 gewählt.
Wenn bei der Pufferschaltung des vierten bevorzugten Ausführungsbeispiels, wie sie in 6 gezeigt ist, die an der Eingangssignalleitung IN eingespeiste Eingangsspannung nicht höher ist als die an der Klemmeingangssignalleitung CLP eingespeiste Klemmspannung, befinden sich die Transistoren Q11 und Q12 in einem ausgeschalteten Zustand, und die Klemmschaltung hat keine Wirkung auf den Betrieb der Pufferschaltung. In diesem Fall arbeitet die Pufferschaltung der 6 in der gleichen Weise wie die Pufferschaltung der 5, und auf der Ausgangssignalleitung OUT ergibt sich eine Ausgangsspannung, die gleich der Eingangsspannung ist.
Wenn andererseits die Eingangsspannung über die Klemmspannung ansteigt, werden die Transistoren Q11 und Q12 leitend, und das den Transistoren Q1, Q2, Q3 und Q11 gemeinsame Emitterpotential wird auf einen bestimmten Wert begrenzt, der der Klemmspannung entspricht.
In diesem Fall gelangen die Transistoren Q1 und Q9 in einen ausgeschalteten Zustand, so daß die Pufferschaltung der 6 ebenso wie die Pufferschaltung der 5 arbeitet, wenn eine der Klemmspannung entsprechende Eingangsspannung in die Eingangssignalleitung IN eingespeist wird.
Als Ergebnis hiervon wird von der Ausgangssignalleitung OUT eine Ausgangsspannung abgegeben, die gleich der Klemmspannung ist. Auf diese Weise wird bei der Pufferschaltung der 6 die Ausgangsspannung selbst dann exakt auf die Klemmspannung geklemmt, wenn die Eingangsspannung über eine bestimmte Grenze ansteigt.
5. Fünftes bevorzugtes Ausführungsbeispiel
7 zeigt ein Schaltungsdiagramm zur Erläuterung der Konstruktion einer Pufferschaltung gemäß einem fünften bevorzugten Ausführungsbeispiel. Diese Pufferschaltung weist eine Schaltungskonfiguration auf, die sich dadurch erzielen läßt, daß die in 1 gezeigte Pufferschaltung des ersten bevorzugten Ausführungsbeispiels (die Transistoren Q1 bis Q7 und die Startschaltung SC1) sowie die in 5 gezeigte Pufferschaltung des dritten bevorzugten Ausführungsbeispiels (die Transistoren Q21 bis Q30 und die Startschaltung SC2) einander parallel geschaltet werden, wobei sich die beiden Schaltungen die Eingangssignalleitung IN, die Ausgangssignalleitung OUT, die Stromversorgungsleitung VCC mit höherem Potential sowie die Massepotential-Stromversorgungsleitung GND teilen.
Dabei entsprechen die Transistoren Q21 bis Q30 den Transistoren Q1 bis Q10 der 5. Die Startschaltung SC1 entspricht der Startschaltung SC der 1, und die Startschaltung SC2 entspricht der Startschaltung SC der 5. Die Startschaltungen SC1 und SC2 können auch identisch ausgebildet sein.
Während die in 5 gezeigte Pufferschaltung des dritten bevorzugten Ausführungsbeispiels im Vergleich zu der in 1 gezeigten Pufferschaltung des ersten bevorzugten Ausführungsbeispiels verbesserte Eigenschaften bzw. eine verbesserte Kennlinie zeigt, wenn die Eingangsspannung ganz besonders nahe bei dem Massepotential liegt, kann sie keinen normalen Rückkopplungsbetrieb aufrechterhalten, wenn die Eingangsspannung ganz besonders nahe bei dem höheren Stromversorgungspotential (d.h. dem Potential der Stromversorgungsleitung VCC mit höherem Potential) liegt.
Das heißt, während der Eingangsspannungsbereich, der zum Aufrechterhalten eines normalen Betriebs wirksam ist, bei der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels in Richtung auf höhere Potential verlagert wird, wird dieser bei der Pufferschaltung des dritten bevorzugten Ausführungsbeispiels in Richtung auf niedrigere Potentiale verlagert.
Da die in 7 gezeigte Pufferschaltung des fünften bevorzugten Ausführungsbeispiels zwei zueinander parallel geschaltete Pufferschaltungen enthält, kann sie eine der Eingangsspannung entsprechende Ausgangsspannung an der Ausgangssignalleitung OUT abgeben, solange eine der Pufferschaltungen normal arbeitet.
Der wirksame Eingangsspannungsbereich ist somit auf die Vereinigung der wirksamen Eingangsspannungsbereiche der beiden Pufferschaltungen vergrößert. Als Ergebnis hiervon läßt sich die Offsetspannung in einem größeren Eingangsspannungsbereich von dem Massepotential bis zu dem höheren Stromversorgungspotential unterdrücken.
6. Sechstes bevorzugtes Ausführungsbeispiel
8 zeigt ein Schaltungsdiagramm zur Erläuterung der Konstruktion einer Pufferschaltung gemäß dem sechsten bevorzugten Ausführungsbeispiel. Die Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels dadurch, daß die Startschaltung SC derart ausgebildet ist, daß sie dem Transistor Q4 nur dann den Basisstrom zuführt, wenn die Differenz zwischen der Eingangsspannung und der Ausgangsspannung bzw. die Offsetspannung größer ist als ein bestimmter Wert.
Genauer gesagt, es beinhaltet die Startschaltung SC der 8 einen npn-Bipolartransistor Q31, der mit seiner Basiselektrode an die Eingangssignalleitung IN angeschlossen ist, mit seiner Emitterelektrode an die Ausgangssignalleitung OUT angeschlossen ist und mit seiner Kollektorelektrode mit den Basiselektroden der Transistoren Q4 und Q5 verbunden ist.
Die in 2 gezeigte Startschaltung SC des ersten bevorzugten Ausführungsbeispiels ist derart ausgebildet, daß sie selbst dann einen niedrigen Strom von der Basiselektrode des Transistors Q4 aufnimmt, wenn die Pufferschaltung im normalen Rückkopplungsbetrieb arbeitet.
Dies führt zu einem Ansteigen des Kollektorstroms des Transistors Q4. Da der größte Teil des Anstiegs des Kollektorstroms des Transistors Q4 zu einem Ansteigen des Emitterstroms des Transistors Q1 beiträgt, wird der Emitterstrom des Transistors Q1 größer als der Emitterstrom des Transistors Q2.
Als Ergebnis hiervon wird die Emitter-Basis-Spannung des Transistors Q1 größer als die des Transistors Q2. Diese Differenz zwischen den Emitter-Basis-Spannungen erscheint als Offsetspannung der Pufferschaltung. Insbesondere der Strom der Startschaltung SC hat einen stärkeren Einfluß auf die Offsetspannung, wobei die Offsetspannung mit sinkendem Ausgangsstrom Iout dann zunimmt.
Wenn bei der in 8 gezeigten Pufferschaltung des sechsten bevorzugten Ausführungsbeispiels eine Potentialdifferenz zwischen der Eingangsspannung und der Ausgangsspannung auftritt und diese die Emitter-Basis-Spannung des Transistors Q31 (ca. 0,6–0,7 V bei Raumtemperatur) übersteigt, dann fließt in dem Transistor Q31 ein Kollektorstrom.
Dieser Kollektorstrom wird der Basiselektrode des Transistors Q4 entnommen, so daß ein Strom entsprechend der Arbeitsweise der die Transistoren Q4 und Q5 beinhaltenden Stromspiegelschaltung von der Kollektorelektrode des Transistors Q4 fließt.
Diese Arbeitsweise ermöglicht der Rückkopplungsschaltung ein Umschalten von dem Halte-Zustand in den Betriebszustand, so daß die Pufferschaltung ihren normalen Betrieb aufnimmt.
Die Potentialdifferenz zwischen der Eingangsspannung und der Ausgangsspannung wird auf 0 gehalten, während die Pufferschaltung normal arbeitet, so daß die Emitter-Basis-Spannung des Transistors Q31 an der Startschaltung SC auf 0 gehalten wird. Somit beträgt der in der Startschaltung SC fließende Strom 0, sobald die Pufferschaltung in den normalen Betriebszustand gelangt.
Das heißt, es läßt sich die ideale Eigenschaft erzielen, daß eine zum Ansteuern ausreichende, hohe Startfähigkeit selbst dann erzielt werden kann, wenn der Widerstand der mit der Ausgangssignalleitung OUT verbundenen Last LD gering ist, während die Erzeugung eines Fehlerstroms verhindert wird, der die Offsetspannung im normalen Betriebszustand hervorruft.
8 zeigt ein Beispiel, bei dem die Startschaltung SC den npn-Transistor Q31 aufweist. Zur Schaffung des gleichen Effekts können im allgemeinen jedoch auch andere Schaltungskonfigurationen verwendet werden, bei denen Strom nur dann von der Basiselektrode des Transistors Q4 aufgenommen wird, wenn eine vorbestimmte oder höhere Potentialdifferenz zwischen der Eingangsspannung und der Ausgangsspannung auftritt.
7. Siebtes bevorzugtes Ausführungsbeispiel
9 zeigt ein Schaltungsdiagramm zur Erläuterung der Konstruktion einer Pufferschaltung gemäß einem siebten bevorzugten Ausführungsbeispiel. Diese Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels dadurch, daß die Startschaltung SC derart ausgebildet ist, daß sie die Größe des dem Transistor Q4 zugeführten Basisstroms auf oder unter einen bestimmten Wert begrenzt. Die Startschaltung SC der 9 beinhaltet einen pnp-Bipolartransistor Q32, npn-Bipolar-Transistoren Q33 und Q34 sowie Widerstandselemente R2 und R3.
Der Transistor Q32 ist mit seiner Basiselektrode mit den Basisselektroden der Transistoren Q4 und Q5 verbunden, mit seiner Emitterelektrode mit der Stromversorgungsleitung VCC mit höherem Potential verbunden und mit seiner Kollektorelektrode zusammen mit der Emitterelektrode des Transistors Q33 mit dem einen Ende des Widerstandselements R3 verbunden.
Das andere Ende des Widerstandselements R3 ist mit der Massepotential-Stromversorgungsleitung GND verbunden. Der Transistor Q33 ist mit seiner Kollektorelektrode mit den Basiselektroden den Transistoren Q4, Q5 und Q32 zusammengeschaltet und mit seiner Basiselektrode mit der Verbindung zwischen der Basiselektrode und der Kollektorelektrode des Transistors Q34 verbunden.
Der Transistor Q34 ist mit seiner Emitterelektrode an die Massepotential-Stromversorgungsleitung GND angeschlossen und mit seiner Kollektorelektrode über das Widerstandselement R2 an die Stromversorgungsleitung VCC mit höherem Potential angeschlossen.
Die auf diese Weise ausgebildete Startschaltung SC der 9 arbeitet in der nachfolgend veranschaulichten Weise. Wenn sich die Pufferschaltung in einem Halte-Zustand befindet, beträgt der Kollektorstrom des Transistors Q32 Null. Dabei fließt ein Kollektorstrom, der durch die Emitter-Basis-Spannung des Transistors Q34, die Stromversorgungsspannung und den Widerstandswert des Widerstandselements R2 eindeutig bestimmt ist, in der Kollektorelektrode des Transistors Q34.
Die Transistoren Q33 und Q34 bilden eine Stromspiegelschaltung, so daß das Verhältnis zwischen den Kollektorströmen der Transistoren Q33 und Q34 gleich dem Größenverhältnis zwischen den Transistoren Q33 und Q34 ist (wobei dieses zum Beispiel 1:1 beträgt).
Da jedoch das Widerstandselement R3 mit der Emitterelektrode des Transistors Q33 verbunden ist, werden die Kollektorströme nur dann auf dem Verhältnis von beispielsweise 1:1 gehalten, wenn der Spannungsabfall über dem Widerstandselement R2 ausreichend gering ist.
Das Verhältnis des Kollektorstroms des Transistors Q33 zu dem Kollektorstrom des Transistors Q34 wird durch den Spannungsabfall, der durch den durch das Widerstandselement R2 fließenden Strom verursacht wird, geringer als das jeweilige Verhältnis.
Der Transistor Q33 entnimmt der Basiselektrode des Transistors Q4 Strom und verwendet diesen als Kollektorstrom. Dieser Strom hat die Funktion eines Startstroms, so daß die Pufferschaltung auf diese Weise ihren normalen Betrieb starten kann.
Wenn der Kollektorstrom des Transistors Q4 zunimmt, steigt der Kollektorstrom des mit der Basiselektrode des Transistors Q4 verbundenen Transistors Q32 aufgrund des Betriebs der Strom spiegelschaltung an. Der Anstieg in dem Kollektorstrom des Transistors Q32 erhöht den Spannungsabfall über dem Widerstandselement R3, der den Startstrom bestimmt, so daß der Kollektorstrom des Transistors Q33 reduziert wird.
Wenn der Kollektorstrom des Transistors Q4 über einen bestimmten Wert ansteigt, fließt nahezu kein Startstrom. Als Ergebnis hiervon läßt sich das Problem des Auftretens einer Fehlerspannung aufgrund der Startschaltung SC lösen, während die Pufferschaltung den normalen Betrieb aufrechterhält.
Wie vorstehend beschrieben wurde, ist die Pufferschaltung des siebten bevorzugten Ausführungsbeispiels derart ausgebildet, daß die Startschaltung SC einen Teil des in der Pufferschaltung fließenden Stroms erfaßt: Sie liefert den Startstrom, wenn der detektierte Strom geringer ist als ein bestimmter Grenzwert, und sie begrenzt den Startstrom, wenn der detektierte Strom größer ist als der bestimmte Grenzwert. Dadurch wird der Fehlerstrom unterdrückt, der in dem normalen Betriebszustand einen Offset-Strom hervorruft.
Der Transistor Q34 und das Widerstandselement R2 dienen dazu, das Potential der Basiselektrode des Transistors Q33 konstant zu halten, wobei diese durch eine andere Schaltung ersetzt werden können, die das Potential der Basiselektrode des Transistors Q33 konstant halten kann.
8. Achtes bevorzugtes Ausführungsbeispiel
Eine achte Schaltung läßt sich in jeder der Pufferschaltungen des ersten bis siebten bevorzugten Ausführungsbeispiels bilden, indem ein Kapazitätselement zwischen der Ausgangssignalleitung OUT und einer Leitung mit stabilem Potential angeordnet wird. Eine Halteschaltung ist eine allgemeine Bezeichnung für Spitzenwert-Halteschaltungen und Tiefstwert-Halteschaltungen. Die 10 bis 12 zeigen Schaltungsdiagramme zur Erläuterung eines Teils von auf diese Weise ausgebildeten Halteschaltungen.
In den Beispielen der 10 bis 12 ist das Kapazitätselement CC an seinem einen Ende an die Ausgangssignalleitung OUT angeschlossen. Sein anderes Ende ist in 10 an die Massepotential-Stromversorgungsleitung GND angeschlossen, während es in dem in 11 gezeigten Beispiel an die Stromversorgungsleitung VCC mit höherem Potential angeschlossen ist.
Dieses andere Ende des Kapazitätselements CC braucht nicht notwendigerweise mit der Massepotential-Stromversorgungsleitung GND oder der Stromversorgungsleitung VCC mit höherem Potential verbunden zu werden, sondern es kann im allgemeinen mit einer Leitung STL mit stabilem Potential verbunden werden, die eine konstante Spannung (einschließlich 0) in bezug auf die Massepotential-Stromversorgungsleitung GND oder die Stromversorgungsleitung VCC mit höherem Potential führt, wie dies in 12 gezeigt ist.
Bei Verwendung einer beliebigen der Pufferschaltungen des ersten sowie dritten bis siebten bevorzugten Ausführungsbeispiels, d.h. bei Verwendung einer Pufferschaltung, die den Ausgangsstrom an die Ausgangssignalleitung OUT abgibt, wirken alle Halteschaltungen, die den in den 10 bis 12 gezeigten Schaltungsteil aufweisen, als Spitzenwert-Halteschaltung.
Wenn dagegen die Pufferschaltung des zweiten bevorzugten Ausführungsbeispiels verwendet wird, d.h. bei Verwendung einer Pufferschaltung, die den Ausgangsstrom von der Ausgangssignalleitung OUT aufnimmt, funktionieren die Halteschaltungen, die den in den 10 bis 12 dargestellten Schaltungsteil aufweisen, allesamt als Tiefstwert-Halteschaltung.
Bei diesem bevorzugten Ausführungsbeispiel führt die Verwendung der Pufferschaltungen der bevorzugten Ausführungsbeispiele, bei denen die Offsetspannung in einem großen Ausgangsstrombereich reduziert wird, zur Verwirklichung von Halteschaltungen mit reduzierter Offsetspannung, wobei das Kapazitätselement CC eine hohe Kapazität aufweist.
9. Neuntes bevorzugtes Ausführungsbeispiel
Während die Pufferschaltungen des ersten bis siebten bevorzugten Ausführungsbeispiels Bipolartransistoren verwenden, können auch Transistoren anderen Typs, wie zum Beispiel MOSFETs, anstatt der Bipolartransistoren verwendet werden. 13 zeigt ein Schaltungsdiagramm zur Erläuterung eines Beispiels einer Pufferschaltung, die MOSFETs verwendet.
Die in 13 gezeigte Pufferschaltung unterscheidet sich von der in 1 gezeigten Pufferschaltung des ersten bevorzugten Ausführungsbeispiels dadurch, daß die pnp-Bipolartransistoren Q1 bis Q5 durch n-Kanal-MOSFETs Q81 bis Q85 ersetzt sind und die npn-Bipolartransistoren Q6 und Q8 durch p-Kanal-MOSFETs Q86 und Q87 ersetzt sind.
Für die Startschaltung SC kann die in 14 gezeigte Schaltung verwendet werden, die mit der Startschaltung SC der 2 identisch ist. Es kann auch die in 8 oder 9 gezeigte Startschaltung SC verwendet werden, oder es kann eine Schaltung verwendet werden, die durch Ersetzen der Bipolartransistoren in der Startschaltung der 8 oder 9 durch MOSFETs gebildet ist.
Die Schaltungskomponenten sind derart verschaltet, daß die Gateelektroden, die Sourceelektroden und die Drainelektroden der MOSFETs den Basiselektroden, den Emitterelektroden bzw. den Kollektorelektroden der Bipolartransistoren entsprechen. Entsprechend der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels wird das Größenverhältnis unter den Transistoren Q81, Q82 und Q83 derart gewählt, daß dieses m:n:1 beträgt, das Größenverhältnis zwischen den Transistoren Q86 und Q87 wird derart gewählt, daß dieses 1:p beträgt, und das Größenverhältnis zwischen den Transistoren Q84 und Q85 wird derart gewählt, daß dieses {(m + n + 1)/p}:1 beträgt.
Die Aussage, daß zwei MOSFETs in einem Größenverhältnis von a:b vorgesehen sind, bedeutet, daß die beiden MOSFETs derart ausgebildet sind, daß das Verhältnis zwischen ihren Drainströmen gegenüber der gleichen Source-Gate-Spannung a:b beträgt. Das heißt im allgemeinen, daß dann, wenn zwei Transistoren ein Größenverhältnis von a:b besitzen, die beiden Transistoren derart ausgebildet sind, daß das Verhältnis zwischen den Hauptströmen in bezug auf die gleiche Spannung zwischen der ersten Hauptelektrode und der Steuerelektrode a:b beträgt.
Mit anderen Worten heißt dies bei der Annahme, daß ein ganzzahliges Verhältnis A:B gleich dem Verhältnis a:b ist, daß zwei Transistoren mit dem Größenverhältnis a:b in ihren Eigenschaften äquivalent zu Transistoren, die durch Parallelschalten von A Transistoreinheiten mit denselben Eigenschaften gebildet sind, sowie zu Transistoren sind, die durch Parallelschalten von B solchen Transistoren gebildet sind.
Unter Parallelschaltung der Transistoren ist eine Verbindungsform zu verstehen, bei der die ersten Hauptelektroden miteinander verbunden sind, die zweiten Hauptelektroden miteinander verbunden sind und die Steuerelektroden miteinander verbunden sind.
Wie die in 1 gezeigte Pufferschaltung kann auch die in 13 gezeigte Pufferschaltung die Offsetspannung in einem breiten Ausgangsstrombereich unterdrücken. Es ist darauf hinzuweisen, daß die Verwendung von Bipolartransistoren vorteilhafter ist, da die Elemente in einfacherer Weise derart ausgebildet werden können, daß der in einer Stromspiegelschaltung in einem bestimmten Verhältnis fließende Strom exakt eingestellt wird. Die Pufferschaltungen, die Bipolartransistoren verwenden, sind auch zum Erhöhen des Ausgangsstroms und zum Steigern der Ansteuerbarkeit von Vorteil.
10. Beispiele zum Einstellen des Größenverhältnisses
Nachfolgend werden Beispiele hinsichtlich der Einstellung des Größenverhältnisses der Transistoren beschrieben, die bei den Pufferschaltungen der bevorzugten Ausführungsbeispiele verwendet werden. 15 zeigt eine Draufsicht zur Erläuterung der Konstruktion eines npn-Lateral-Bipolartransistors. 16 zeigt eine Schnittansicht entlang der Linie X-X der 15.
Bei diesem Transistor wird eine n^–-Epitaxialschicht 11 auf einem p-leitenden Substrat 10 gebildet. Eine vergrabene n⁺-Diffusionsschicht wird selektiv an dem Übergang zwischen dem p-leitenden Substrat 10 und der n^–-Epitaxialschicht 11 gebildet.
In der n^–-Epitaxialschicht 11 werden eine p-leitende Basisschicht 14 und eine n⁺-leitende Kollektorschicht 16 selektiv derart gebildet, daß ihre Oberflächen freiliegen, und eine p-leitende Isolierschicht 12 wird diese Schichten umgebend bis auf eine Tiefe ausgebildet, die bis zu dem p-leitenden Substrat 10 reicht. Eine n⁺-Emitterschicht 15 wird innerhalb der p-leitenden Basisschicht 14 selektiv derart gebildet, daß ihre Oberfläche freiliegt.
Eine Emitterelektrode 18, eine Basiselektrode 19 und eine Kollektorelektrode 20 werden durch Öffnungen 21, 22 und 23, die in der Isolierschicht 17 ausgebildet sind, mit der n⁺-Emitterschicht 15, der p-leitenden Basisschicht 14 bzw. der n⁺-Kollektorschicht 16 verbunden.
17 zeigt eine Draufsicht zur Erläuterung der Konstruktion eines pnp-Lateral-Bipolartransistors. 18 zeigt eine Schnittansicht entlang der Linie Y-Y in 17. Bei diesem Transistor sind eine n⁺-Basisschicht 31, eine p-leitende Kollektorschicht 34 und eine p-leitende Emitterschicht 33 in einer n^–-Epitaxialschicht 11 selektiv derart ausgebildet, daß ihre Oberflächen freiliegen.
Eine Basiselektrode 35, eine Kollektorelektrode 36 und eine Emitterelektrode 37 sind durch Öffnungen 38, 39 und 40, die in der Isolierschicht 17 ausgebildet sind, mit der n⁺-leitenden Basisschicht 31, der p-leitenden Kollektorschicht 34 bzw. der p-leitenden Emitterschicht 33 verbunden.
Die in den 16 und 18 mit unterbrochenen Linien umgrenzten Bereiche (die vorliegend als "Basisbereich" bezeichnet werden) sind diejenigen Bereiche, die die Eigenschaften dieser Lateral-Bipolartransistoren bestimmen. Bei dem npn-Transistor werden dessen Eigenschaften in der zwischen der n⁺-Emitterschicht 15 und der n^–-Epitaxialschicht 11 eingeschlossenen p-leitenden Basisschicht 14 durch den Bereich mit der geringsten Breite zwischen den beiden Schichten bestimmt, d.h. dem Basisbereich unmittelbar unter der n⁺-leitenden Emitterschicht 15, während andere Bereiche keinen so starken Einfluß auf die Eigenschaften haben. Somit läßt sich das Größenverhältnis der Transistoren durch das Verhältnis der Flächen A der Basisbereiche bestimmen.
Bei dem pnp-Transistor entspricht der Bereich, über den die p-leitende Emitterschicht 33 und die p-leitende Kollektorschicht 34 einander gegenüberliegen, dem wirksamen Basisbereich, und das Größenverhältnis der Transistoren läßt sich durch das Verhältnis zwischen den Umfangslängen der Basisbereiche, d.h. die der Basis zugewandten Längen L, bestimmen.
Es ist zwar nicht gezeigt, jedoch kann das Größenverhältnis von MOSFETs durch das Verhältnis ihrer Gate-Breite eingestellt werden. Das Größenverhältnis der Transistoren kann somit bei dem Herstellungsverfahren auf ein gewünschtes Verhältnis eingestellt werden.
11. Modifikationen

(1) Es versteht sich von selbst, daß es wie bei der Pufferschaltung des zweiten bevorzugten Ausführungsbeispiels, die in symmetrischer Relation in bezug auf die Pufferschaltung des ersten bevorzugten Ausführungsbeispiels ausgebildet ist, ebenfalls möglich ist, Pufferschaltungen mit einer symmetrischen Relation auch bei den Pufferschaltungen des dritten bis siebten sowie des neunten bevorzugten Ausführungsbeispiels vorzusehen. Die auf diese Weise ausgebildeten Pufferschaltungen können, wie die Pufferschaltung des zweiten bevorzugten Ausführungsbeispiels, den Ausgangsstrom aufnehmen.
(2) Eine Halteschaltung läßt sich dadurch bilden, daß ein Kapazitätselement CC, wie es in den 10 bis 12 gezeigt ist, in die Pufferschaltung des neunten bevorzugten Ausführungsbeispiels geschaltet wird. Eine auf diese Weise ausgebildete Halteschaltung kann die Offsetspannung unterdrücken, wobei das Kapazitätselement CC eine hohe Kapazität aufweist.

Claims

Pufferschaltung, die folgendes aufweist: einen ersten Transistor (Q1, Q71, Q81) mit einer ersten Hauptelektrode, einer zweiten Hauptelektrode und einer Steuerelektrode, wobei die Steuerelektrode des ersten Transistors (Q1, Q71, Q81) mit der Eingangssignalleitung (IN) verbunden ist; einen zweiten Transistor (Q2, Q72, Q82) vom gleichen Leitfähigkeits-Typ wie der erste Transistor (Q1, Q71, Q81) und mit einer ersten Hauptelektrode, die mit der ersten Hauptelektrode des ersten Transistors (Q1, Q71, Q81) verbunden ist, einer zweiten Hauptelektrode und einer Steuerelektrode, wobei der erste Transistor (Q1, Q71, Q81) und der zweite Transistor (Q2, Q72, Q82) ein Größenverhältnis zueinander von m:n aufweisen und m, n positive reelle Zahlen sind, und wobei die zweite Hauptelektrode des zweiten Transistors (Q2, Q72, Q82) mit der Ausgangssignalleitung (OUT) verbunden ist; eine erste Stromversorgungsleitung (GND, VCC), die mit der zweiten Hauptelektrode des ersten Transistors (Q1, Q71, Q81) direkt oder indirekt verbunden ist; einen dritten Transistor (Q3, Q73, Q83), der mit seiner ersten Hauptelektrode mit der ersten Hauptelektrode des ersten Transistors (Q1, Q71, Q81) und des zweiten Transistors (Q2, Q72, Q82) verbunden ist und der mit seiner Steuerelektrode mit der Steuerelektrode des zweiten Transistors (Q2, Q72, Q82) verbunden ist, wobei der dritte Transistor (Q3, Q73, Q83) vom gleichen Leitfähigkeits-Typ wie der zweite Transistor (Q2, Q72, Q82) ist und ein Größenverhältnis vom 1/n-fachen in bezug auf den zweiten Transistor (Q2, Q72, Q82) aufweist; eine erste Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87), die mit einer zweiten Hauptelektrode des dritten Transistors (Q3, Q73, Q83) und der ersten Stromversorgungsleitung (GND, VCC) verbunden ist und einen Strom abgibt, der das p-fache eines Hauptstroms des dritten Transistors (Q3, Q73, Q83) ist, wobei p eine positive reelle Zahl ist; eine zweite Stromversorgungsleitung (VCC, GND); und eine zweite Stromspiegelschaltung (Q4, Q5; Q74, Q75; Q84, Q85), die mit der ersten Hauptelektrode des ersten, zweiten und dritten Transistors (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83), der ersten Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87) und der zweiten Stromversorgungsleitung verbunden ist und der ersten Hauptelektrode des ersten, zweiten und dritten Transistors (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83) einen Strom zuführt, der das (m + n + 1)/p-fache des von der ersten Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87) abgegebenen Stroms beträgt.
Pufferschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Stromversorgungsleitung (GND, VCC) direkt mit der zweiten Hauptelektrode des ersten Transistors (Q1, Q71, Q81) verbunden ist und daß die zweite Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87) folgendes aufweist: einen vierten Transistor (Q4, Q74, Q84), der mit seiner ersten Hauptelektrode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist und mit seiner zweiten Hauptelektrode mit der ersten Hauptelektrode des ersten, zweiten und dritten Transistors (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83) verbunden ist, und einen fünften Transistor (Q5, Q75, Q85), der mit seiner ersten Hauptelektrode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist und mit seiner zweiten Hauptelektrode sowie mit seiner Steuerelektrode mit der ersten Stromspiegelschaltung (Q6, Q7; Q66, Q77; Q86, Q87) und der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist, wobei der fünfte Transistor (Q5, Q75, Q85) vom gleichen Leitfähigkeits-Typ wie der vierte Transistor (Q4, Q74, Q84) ist und ein Größenverhältnis vom p/(m + n + 1)-fachen in bezug auf den vierten Transistor (Q4, Q74, Q84) aufweist.
Pufferschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Stromspiegelschaltung (Q6, Q7; Q66, Q77; Q86, Q87) folgendes aufweist: einen sechsten Transistor (Q6, Q76, Q86), der mit seiner ersten Hauptelektrode mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist und mit seiner zweiten Hauptelektrode sowie seiner Steuerelektrode mit der zweiten Hauptelektrode des dritten Transistors (Q3, Q73, Q83) verbunden ist, und einen siebten Transistor (Q7, Q77, Q87), der mit seiner ersten Hauptelektrode mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist, mit seiner zweiten Hauptelektrode mit der zweiten Stromspiegelschaltung (Q4, Q5; Q74, Q75; Q84, Q85) verbunden ist und mit seiner Steuerelektrode mit der Steuerelektrode und der zweiten Hauptelektrode des sechsten Transistors (Q6, Q76, Q86) verbunden ist, wobei der siebte Transistor (Q7, Q77, Q87) vom gleichen Leitfähigkeits-Typ wie der sechste Transistor (Q6, Q76, Q86) ist und ein Größenverhältnis vom p-fachen in bezug auf den sechsten Transistor (Q6, Q76, Q86) aufweist.
Pufferschaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Startschaltung (SC) um zu bewirken, daß der erste, zweite und dritte Transistor (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83) von einem ausgeschalteten Zustand in einen leitenden Zustand umschalten, wenn eine Spannung zwischen der ersten Stromversorgungsleitung (GND, VCC) und der zweiten Stromversorgungsleitung (VCC, GND) angelegt wird.
Pufferschaltung nach Anspruch 2, gekennzeichnet durch: ein erstes Widerstandselement (R1), das mit dem einen Ende mit der ersten Stromversorgungsleitung (GND) verbunden ist und einen achten Transistor (Q40, Q41), der mit seiner ersten Hauptelektrode mit dem anderen Ende des ersten Widerstandselements (R1) verbunden ist, mit seiner zweiten Hauptelektrode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist und mit seiner Steuerelektrode mit der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist.
Pufferschaltung nach Anspruch 2, gekennzeichnet durch eine Startschaltung (SC), die mit der Steuerelektrode des ersten Transistors (Q1, Q71, Q81), der Steuerelektrode des zweiten Transistors (Q2, Q72, Q82) und der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist, um die Steuerelektrode des vierten Transistors (Q4, Q74, Q84) in einer derartigen Richtung anzusteuern, daß der Strom des vierten Transistors (Q4, Q74, Q84) nur dann ansteigt, wenn eine Potentialdifferenz zwischen der Steuerelektrode des ersten Transistors (Q1, Q71, Q81) und der Steuerelektrode des zweiten Transistors (Q2, Q72, Q82) einen Referenzwert übersteigt.
Pufferschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Startschaltung (SC) einen neunten Transistor (Q31) aufweist, der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode des zweiten Transistors (Q2, Q72, Q82) verbunden ist, mit seiner Steuerelektrode mit der Steuerelektrode des ersten Transistors (Q1, Q71, Q81) verbunden ist und mit seiner zweiten Hauptelektrode mit der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist.
Pufferschaltung nach Anspruch 2, gekennzeichnet durch ein zweites Widerstandselement (R3), das mit seinem einen Ende mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist, einen zehnten Transistor (Q32), der mit seiner ersten Hauptelektrode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist, mit seiner Steuerelektrode mit der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist und mit seiner zweiten Hauptelektrode mit dem anderen Ende des zweiten Widerstandselements (R3) verbunden ist und der vom gleichen Leitfähigkeits-Typ wie der vierte Transistor (Q4, Q74, Q84) ist, einen elften Transistor (Q33), der mit seiner ersten Hauptelektrode mit dem anderen Ende des Widerstandselements (R3) verbunden ist und mit seiner zweiten Hauptelektrode mit der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist, und eine Schaltung (Q34, R2) zum Konstanthalten der Potentialdifferenz zwischen einer Steuerelektrode des elften Transistors (Q33) und der ersten Stromversorgungsleitung (GND, VCC).
Pufferschaltung, die folgendes aufweist: einen ersten Transistor (Q1, Q71, Q81) mit einer ersten Hauptelektrode, einer zweiten Hauptelektrode und einer Steuerelektrode, wobei die Steuerelektrode des ersten Transistors (Q1) mit der Eingangssignalleitung (IN) verbunden ist; einen zweiten Transistor (Q2) vom gleichen Leitfähigkeits-Typ wie der erste Transistor (Q1) und mit einer ersten Hauptelektrode, die mit der ersten Hauptelektrode des ersten Transistors (Q1) verbunden ist, einer zweiten Hauptelektrode und einer Steuerelektrode, wobei der erste Transistor (Q1) und der zweite Transistor (Q2) ein Größenverhältnis zueinander von m:n aufweisen und m, n positive reelle Zahlen sind, und wobei die zweite Hauptelektrode des zweiten Transistors (Q2) mit der Ausgangssignalleitung (OUT) verbunden ist; einen dritten Transistor (Q3), der mit seiner ersten Hauptelektrode mit der ersten Hauptelektrode des ersten Transistors (Q1) und des zweiten Transistors (Q2) verbunden ist und der mit seiner Steuerelektrode mit der Steuerelektrode des zweiten Transistors (Q2) verbunden ist, wobei der dritte Transistor (Q3) vom gleichen Leitfähigkeits-Typ wie der zweite Transistor (Q2) ist und ein Größenverhältnis vom 1/n-fachen in bezug auf den zweiten Transistor (Q2) aufweist; eine erste Stromspiegelschaltung (Q6, Q7), die mit einer zweiten Hauptelektrode des dritten Transistors (Q3) und einer ersten Stromversorgungsleitung (GND, VCC) verbunden ist und einen Strom abgibt, der das p-fache eines Hauptstroms des dritten Transistors (Q3) ist, wobei p eine positive reelle Zahl ist; eine zweite Stromversorgungsleitung (VCC, GND); und eine zweite Stromspiegelschaltung (Q4, Q5), die mit der ersten Hauptelektrode des ersten, des zweiten und des dritten Transistors (Q1, Q2, Q3), der ersten Stromspiegelschaltung (Q6, Q7) und der zweiten Stromversorgungsleitung verbunden ist und der ersten Hauptelektrode des ersten, des zweiten und des dritten Transistors (Q1, Q2, Q3) einen Strom zuführt, der das (m + n + 1)/p-fache des von der ersten Stromspiegelschaltung (Q6, Q7) abgegebenen Stroms beträgt; einen zwölften Transistor (Q9), der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode und der Steuerelektrode des ersten Transistors (Q1) verbunden ist und mit seiner zweiten Hauptelektrode mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist und der vom gleichen Leitfähigkeits-Typ wie der erste Transistor (Q1) ist; und einen dreizehnten Transistor (Q10), der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode und der Steuerelektrode des zweiten Transistors (Q2) verbunden ist und mit seiner zweiten Hauptelektrode mit seiner Steuerelektrode verbunden ist, wobei der dreizehnte Transistor (Q10) vom gleichen Leitfähigkeits-Typ wie der zwölfte Transistor (Q9) ist und ein Größenverhältnis vom n/m-fachen in bezug auf den zwölften Transistor (Q9) aufweist.
Pufferschaltung nach Anspruch 9, gekennzeichnet durch einen vierzehnten Transistor (Q11), der mit seiner ersten Hauptelektrode mit der ersten Hauptelektrode des ersten, des zweiten und des dritten Transistors (Q1, Q2, Q3) verbunden ist und mit seiner zweiten Hauptelektrode mit seiner Steuerelektrode verbunden ist, wobei der vierzehnte Transistor (Q11) vom gleichen Leitfähigkeits-Typ wie der erste Transistor (Q1) ist und ein Größenverhältnis von 1:1 in bezug auf den ersten Transistor (Q1) aufweist; und einen fünfzehnten Transistor (Q12), der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode des vierzehnten Transistors (Q11) verbunden ist und mit seiner zweiten Hauptelektrode mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist, wobei der fünfzehnte Transistor (Q12) vom gleichen Leitfähigkeits-Typ wie der zwölfte Transistor (Q9) ist und ein Größenverhältnis von 1:1 in bezug auf den zwölften Transistor (Q9) aufweist.
Pufferschaltung, gekennzeichnet durch eine erste Pufferschaltung, die mit der Pufferschaltung nach einem der Ansprüche 1 bis 8 konstruktionsmäßig identisch ist, und eine zweite Pufferschaltung, die mit der Pufferschaltung nach Anspruch 9 oder 10 konstruktionsmäßig identisch ist, wobei zwischen der ersten und der zweiten Pufferschaltung die ersten Stromversorgungsleitungen (GND, VCC) miteinander verbunden sind, die zweiten Stromversorgungsleitungen (VCC, GND) miteinander verbunden sind, die Steuerelektrode des ersten Transistors (Q1, Q71, Q81) mit der Steuerelektrode des zwölften Transistors (Q9) verbunden ist und die zweite Hauptelektrode des zweiten Transistors (Q2, Q72, Q82) mit der zweiten Hauptelektrode des dreizehnten Transistors (Q10) verbunden ist.
Halteschaltung, gekennzeichnet durch: eine Pufferschaltung nach einem der Ansprüche 1 bis 8 und ein Kapazitätselement (CC), das mit seinem einen Ende mit der zweiten Hauptelektrode des zweiten Transistors (Q2, Q72, Q82) verbunden ist und mit seinem anderen Ende mit einer beliebigen Leitung der ersten Stromversorgungsleitung (GND, VCC), der zweiten Stromversorgungsleitung (VCC, GND) oder einer Leitung (STL) mit stabilem Potential verbunden ist, die ein bestimmtes Potential in bezug auf die erste und die zweite Stromversorgungsleitung (GND, VCC) aufweist.