DE10054971A1

DE10054971A1 - Pufferschaltung und Halteschaltung

Info

Publication number: DE10054971A1
Application number: DE10054971A
Authority: DE
Inventors: Yukio Yasuda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-02-28
Filing date: 2000-11-06
Publication date: 2001-09-06
Anticipated expiration: 2020-11-07
Also published as: KR100386060B1; JP2001244758A; KR20010085243A; US6255868B1; DE10054971B4; JP4087544B2

Abstract

Zur Reduzierung der Offsetspannung zwischen dem Eingang und dem Ausgang in einem breiten Ausgangsstrombereich mittels einer einfachen Schaltungskonfiguration besitzen Transistoren (Q1) (Q2) und (Q3) ein Größenverhältnis von m : n : 1, Transistoren (Q6) und (Q7) ein Größenverhältnis von 1 : p und Transistoren (Q4) und (Q5) ein Größenverhältnis von {(m + n + 1)/p : 1}. Somit wird ein Strom, der das (m + n + 1)-fache des in dem Transistor (Q3) fließenden Stroms beträgt, den Emitterelektroden der Transistoren (Q1) und (Q2) zugeführt. Da das Verhältnis zwischen den in den Transistoren (Q1) und (Q2) fließenden Strömen das gleiche ist wie ihr Größenverhältnis m : n, sind die Emitter-Basis-Spannungen zwischen den Transistoren (Q1) und (Q2) identisch. Als Ergebnis hiervon kann die Offsetspannung zwischen dem in die Eingangssignalleitung (IN) eingespeisten Spannungssignal und dem von der Ausgangssignalleitung (OUT) abgegebenen Spannungssignal in einem breiten Ausgangsstrombereich unterdrückt werden.

Description

Die vorliegende Erfindung bezieht sich auf Pufferschaltungen sowie auf diese verwendende Halteschaltungen und betrifft im spezielleren eine Verbesserung zum Reduzieren der Offsetspan nung zwischen dem Eingang und dem Ausgang in einem großen Aus gangsstrombereich.

Pufferschaltungen werden häufig in elektronischen Schaltungen verwendet, die verschiedene Signalverarbeitungsvorgänge unter Verwendung von Spannungssignalen durchführen. Die Aufgabe der Pufferschaltungen besteht in der Übertragung eines Spannungs signals, so wie es ist, ohne Verstärkung, und insbesondere in der Übertragung des gleichen Spannungssignals mit einer redu zierten Impedanz.

Aus diesem Grund wird die Pufferschaltung häufig mit dem Aus gang eines Spannungssignals-Erzeugungsbereichs verbunden, bei dem es sich um einen Schaltungsbereich zum Erzeugen eines Spannungssignals handelt, wenn der Spannungssignal-Erzeugungs bereich eine hohe Ausgangsimpedanz aufweist.

Wenn eine weitere Schaltung direkt mit dem Ausgang eines Span nungssignal-Erzeugungsbereichs mit hoher Ausgangsimpedanz ver bunden wird, kann das Spannungssignal aufgrund der Wirkung der Eingangsimpedanz der angeschlossenen Schaltung variieren bzw. schwanken. Da die Pufferschaltung ein Spannungssignal mit einer hohen Eingangsimpedanz empfängt und das empfangene Span nungssignal mit einer niedrigen Ausgangsimpedanz ohne Verzer rung des Spannungssignals abgibt, läßt sich das vorstehend be schriebene Problem durch Anordnen der Pufferschaltung in dem Übertragungsweg des Spannungssignals zwischen dem Spannungs signal-Erzeugungsbereich und der weiteren Schaltung lösen.

Während die Pufferschaltungen bei einigen Anwendungen als Ge genkopplungsschaltungen ausgebildet sind, die Operationsver stärker verwenden, können sie in anderen Beispielen auch als einfache Schaltung ausgebildet sein, wie dies in Fig. 19 ge zeigt ist. Die in Fig. 19 gezeigte Pufferschaltung ist auf grund ihrer einfachen Ausbildung von Vorteil.

Bei dieser Pufferschaltung wird ein als Eingangssignal empfan genes Spannungssignal über eine Eingangssignalleitung IN an die Basiselektrode eines pnp-Transistors Q51 angelegt, und ein Spannungssignal wird als Ausgangssignal über eine Ausgangs signalleitung OUT abgegeben, die mit der Verbindung zwischen der Emitterelektrode eines npn-Transistors Q57 und einer Kon stantstromquelle I2 verbunden ist.

Der Transistor Q51 ist mit seiner Emitterelektrode mit der Ba siselektrode des Transistors Q57 und ferner durch eine Kon stantstromquelle I1 mit der Stromversorgungsleitung VCC mit höherem Potential verbunden. Der Transistor Q51 ist mit seiner Kollektorelektrode an die Massepotential-Stromversorgungslei tung GND angeschlossen.

Der Transistor Q57 ist mit seiner Emitterelektrode mit der Massepotential-Stromversorgungsleitung GND über die Konstant stromquelle I2 verbunden und mit seiner Kollektorelektrode mit der Stromversorgungsleitung VCC mit höherem Potential verbun den.

Die Konstantstromquelle I1 liefert einen Emitterstrom an den Transistor Q51, so daß das Potential der Emitterelektrode des Transistors Q51 höher ist als das Potential seiner Basiselek trode. Die Emitter-Basis-Spannung V_EB, die der Potentialdiffe renz dazwischen entspricht, ergibt sich durch die nachfolgende Gleichung (1):

V_EB = kT/q.ln(Ic/Is) (1).

Dabei bedeuten: k die Boltzmann-Konstante, T die absolute Tem peratur (K), q die Elektronenladung, Ic der Kollektorstrom und Is der dem Transistor eigene Sättigungsstrom. Gemäß Gleichung (1) ist die Emitter-Basis-Spannung V_EB in eindeutiger Weise durch den Kollektorstrom Ic bestimmt, jedoch variiert sie selbst dann nicht sehr, wenn der Kollektorstrom Ic variiert, da sie durch die Logarithmusfunktion des Kollektorstroms Ic dargestellt wird.

In diesem Betriebszustand ist aufgrund der Sromverstärkungs wirkung des Transistors der Basisstrom um den Stromverstär kungsfaktor des Transistors geringer als der Emitterstrom. Da ein in einer integrierten Halbleiterschaltung verwendeter pnp- Lateraltransistor normalerweise einen in Zehnern ausgedrückten Stromverstärkungsfaktor besitzt, wird eine Schwankung bei dem Emitterstrom um einen Faktor von Zehnern gedämpft, wenn dies in dem Basisstrom auftritt. Die Spannungsschwankung ist zwi schen der Basiselektrode und der Emitterelektrode in etwa gleich, da die Emitter-Basisspannung V_EB in etwa konstant ist, wie dies vorstehend erläutert ist.

Das Verhältnis der Spannungsschwankung der Emitterelektrode zu ihrer Stromschwankung, d. h. die Impedanz der Emitterelektrode, ist geringer als das Verhältnis der Spannungsschwankung der Basiselektrode zu der Stromschwankung derselben, d. h. der Im pedanz der Basiselektrode, und zwar in etwa um den Stromver stärkungsfaktor. Das heißt, daß unter Verwendung der Basis elektrode als Eingang und der Emitterelektrode als Ausgang die Schaltung das Spannungssignal mit einer hohen Eingangsimpedanz empfangen und mit einer niedrigen Ausgangsimpedanz abgeben kann.

Im allgemeinen besitzt die Emitter-Basis-Spannung V_EB eines Transistors jedoch einen Wert von etwa 0,6-0,7 V bei Raum temperatur. Wenn eine Pufferschaltung durch eine einzige Tran sistorstufe gebildet ist, tritt somit eine der Emitter-Basis- Spannung V_EB entsprechende Spannungsdifferenz als Offsetspan nung zwischen dem Eingangssignal und dem Ausgangssignal auf, und die Pufferschaltung kann dann ihre Funktion der Übertra gung des Spannungssignals in unveränderter Form nicht erfül len.

Zum Zweck der Reduzierung der Offsetspannung beinhaltet die Pufferschaltung der Fig. 19 den den Transistor Q57 aufweisen den Schaltungsteil in der zweiten Stufe (Ausgangsstufe) sowie den den Transistor Q51 aufweisenden Schaltungsteil in der er sten Stufe (Eingangsstufe). Die Emitter-Basis-Spannung V_EB des Transistors Q51 wird dann durch die Emitter-Basis-Spannung V_EB des Transistors Q57 aufgehoben, und die Potentialdifferenz zwischen dem in die Eingangssignalleitung IN eingespeisten Spannungssignal und dem an die Ausgangssignalleitung OUT abge gebenen Spannungssignal, d. h. die Offsetspannung der Puffer schaltung, läßt sich dann reduzieren.

Bei der Pufferschaltung der Fig. 19 sind die beiden Transisto ren jedoch von unterschiedlichen Leitfähigkeits-Typen: Bei dem Transistor Q51 handelt es sich um einen pnp-Transistor und bei dem Transistor Q57 um einen npn-Transistor. Es ist nicht ein fach, die Emitter-Basis-Spannungen V_EB zwischen Transistoren unterschiedlicher Leitfähigkeits-Typen gleich zu machen.

Insbesondere ist es schwierig, die Emitter-Basis-Spannungen V_EB der beiden Transistoren zum Aufheben der Offsetspannung in einem großen Ausgangsstrombereich in Übereinstimmung miteinan der zu bringen, da der Kollektorstrom des Transistors Q57 in der Ausgangsstufe in Abhängigkeit von einer Änderung des durch die Ausgangssignalleitung OUT abgegebenen Stroms, d. h. einer Änderung des Ausgangsstroms, variiert.

Die Aufgabe der vorliegenden Erfindung besteht somit in der Überwindung des eingangs genannten Problems bei herkömmlichen Vorrichtungen sowie in der Angabe einer Pufferschaltung, bei der sich die Offsetspannung zwischen Eingang und Ausgang in einem großen Ausgangsstrombereich mit einer einfachen Kon struktion reduzieren läßt; ferner besteht die Aufgabe der Er findung in der Angabe einer Halteschaltung, die von einer der artigen Pufferschaltung Gebrauch macht.

Gemäß einem ersten Aspekt der Erfindung weist eine Puffer schaltung folgendes auf: einen ersten Transistor mit einer er sten Hauptelektrode, einer zweiten Hauptelektrode und einer Steuerelektrode; einen zweiten Transistor vom gleichen Leitfä higkeits-Typ wie der erste Transistor und mit einer ersten Hauptelektrode, einer zweiten Hauptelektrode und einer Steuer elektrode, wobei der erste und der zweite Transistor ein Grö ßenverhältnis zueinander von m : n (m, n = positive reelle Zah len) aufweisen; eine erste Stromversorgungsleitung, die mit der zweiten Hauptelektrode des ersten Transistors verbunden ist; einen dritten Transistor, der mit seiner ersten Haupt elektrode mit der ersten Hauptelektrode des ersten und des zweiten Transistors verbunden ist und mit seiner Steuerelek trode mit der Steuerelektrode des zweiten Transistors verbun den ist, wobei der dritte Transistor vom gleichen Leitfähig keits-Typ wie der zweite Transistor ist und ein Größenverhält nis vom 1/n-fachen in bezug auf den zweiten Transistor auf weist; eine erste Stromspiegelschaltung, die mit der zweiten Hauptelektrode des dritten Transistors und der ersten Strom versorgungsleitung verbunden ist und einen Strom abgibt, der das p-fache (p = eine positive reelle Zahl) eines Hauptstroms des dritten Transistors ist; eine zweite Stromversorgungslei tung; und eine zweite Stromspiegelschaltung, die mit der er sten Hauptelektrode des ersten, zweiten und dritten Transi stors, der ersten Stromspiegelschaltung und der zweiten Strom versorgungsleitung verbunden ist und der ersten Hauptelektrode des ersten, zweiten und dritten Transistors einen Strom zu führt, der das (m + n + 1)/p-fache des von der ersten Stromspie gelschaltung abgegebenen Stroms beträgt.

Vorzugsweise weist gemäß einem zweiten Aspekt der Erfindung die zweite Stromspiegelschaltung in der Pufferschaltung einen vierten Transistor, der mit seiner ersten Hauptelektrode mit der zweiten Stromversorgungsleitung verbunden ist und mit sei ner zweiten Hauptelektrode mit der ersten Hauptelektrode des ersten, zweiten und dritten Transistors verbunden ist, sowie einen fünften Transistor auf, der mit seiner ersten Hauptelek trode mit der zweiten Stromversorgungsleitung verbunden ist und mit seiner zweiten Hauptelektrode und seiner Steuerelek trode mit der ersten Stromspiegelschaltung und der Steuerelek trode des vierten Transistors verbunden ist, wobei der fünfte Transistor vom gleichen Leitfähigkeits-Typ wie der vierte Transistor ist und ein Größenverhältnis vom p/(m + n + 1)-fachen in bezug auf den vierten Transistor aufweist.

Vorzugsweise weist gemäß einem dritten Aspekt der Erfindung die erste Stromspiegelschaltung in der Pufferschaltung einen sechsten Transistor, der mit seiner ersten Hauptelektrode mit der ersten Stromversorgungsleitung verbunden ist und mit sei ner zweiten Hauptelektrode und mit seiner Steuerelektrode mit der zweiten Hauptelektrode des dritten Transistors verbunden ist, sowie einen siebten Transistor auf, der mit seiner ersten Hauptelektrode mit der ersten Stromversorgungsleitung verbun den ist, mit seiner zweiten Hauptelektrode mit der zweiten Stromspiegelschaltung verbunden ist und mit seiner Steuerelek trode mit der Steuerelektrode und der zweiten Hauptelektrode des sechsten Transistors verbunden ist, wobei der siebte Tran sistor vom gleichen Leitfähigkeits-Typ wie der sechste Transi stor ist und ein Größenverhältnis vom p-fachen in bezug auf den sechsten Transistor aufweist.

Vorzugsweise besitzt gemäß einem vierten Aspekt der Erfindung die Pufferschaltung ferner eine Startschaltung zum Veranlassen des ersten, zweiten und dritten Transistors zum Wechseln von einem ausgeschalteten Zustand in einen leitenden Zustand, wenn eine Spannung zwischen der ersten und der zweiten Stromversor gungsleitung angelegt wird.

Gemäß einem fünften Aspekt der Erfindung weist die Puffer schaltung ferner vorzugsweise ein erstes Widerstandselement auf, das mit seinem einen Ende mit der ersten Stromversor gungsleitung verbunden ist, sowie einen achten Transistor auf, der mit seiner ersten Hauptelektrode mit dem anderen Ende des ersten Widerstandselements verbunden ist, mit seiner zweiten Hauptelektrode mit der zweiten Stromversorgungsleitung verbun den ist und mit seiner Steuerelektrode mit der Steuerelektrode des vierten Transistors verbunden ist.

Vorzugsweise weist die Pufferschaltung gemäß einem sechsten Aspekt der Erfindung ferner eine Startschaltung auf, die mit der Steuerelektrode des ersten Transistors, der Steuerelek trode des zweiten Transistors und der Steuerelektrode des vierten Transistors verbunden ist, um die Steuerelektrode des vierten Transistors in einer derartigen Richtung anzusteuern, daß der Strom des vierten Transistors nur dann zunimmt, wenn eine Potentialdifferenz zwischen der Steuerelektrode des er sten Transistors und der Steuerelektrode des zweiten Transi stors einen Referenzwert übersteigt.

Vorzugsweise besitzt gemäß einem siebten Aspekt der Erfindung die Startschaltung in der Pufferschaltung einen neunten Tran sistor, der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode des zweiten Transistors verbunden ist, mit sei ner Steuerelektrode mit der Steuerelektrode des ersten Transi stors verbunden ist und mit seiner zweiten Hauptelektrode mit der Steuerelektrode des vierten Transistors verbunden ist.

Vorzugsweise besitzt die Pufferschaltung gemäß einem achten Aspekt der Erfindung ein zweites Widerstandselement, das mit seinem einen Ende mit der ersten Stromversorgungsleitung verbunden ist, einen zehnten Transistor, der mit seiner ersten Hauptelektrode mit der zweiten Stromversorgungsleitung verbun den ist, mit seiner Steuerelektrode mit der Steuerelektrode des vierten Transistors verbunden ist und mit seiner zweiten Hauptelektrode mit dem anderen Ende des zweiten Widerstand selements verbunden ist und der vom gleichen Leitfähigkeits- Typ wie der vierte Transistor ist; einen elften Transistor, der mit seiner ersten Hauptelektrode mit dem anderen Ende des zweiten Widerstandselements verbunden ist und mit seiner zwei ten Hauptelektrode mit der Steuerelektrode des vierten Transi stors verbunden ist; sowie eine Schaltung zum Konstanthalten der Potentialdifferenz zwischen einer Steuerelektrode des elf ten Transistors und der ersten Stromversorgungsleitung.

Vorzugsweise besitzt die Pufferschaltung gemäß einem neunten Aspekt der Erfindung einen zwölften Transistor, der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode und der Steuerelektrode des ersten Transistors verbunden ist und mit seiner zweiten Hauptelektrode mit der ersten Stromversorgungs leitung verbunden ist und der vom gleichen Leitfähigkeits-Typ wie der erste Transistor ist, sowie einen dreizehnten Transi stor, der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode und der Steuerelektrode des zweiten Transistors verbunden ist und mit seiner zweiten Hauptelektrode mit seiner Steuerelektrode verbunden ist, wobei der dreizehnte Transistor vom gleichen Leitfähigkeits-Typ wie der zwölfte Transistor ist und ein Größenverhältnis vom n/m-fachen in bezug auf den zwölften Transistor aufweist.

Vorzugsweise besitzt die Pufferschaltung gemäß einem zehnten Aspekt der Erfindung ferner einen vierzehnten Transistor, der mit seiner ersten Hauptelektrode mit der ersten Hauptelektrode des ersten, zweiten und dritten Transistors verbunden ist und mit seiner zweiten Hauptelektrode mit seiner Steuerelektrode verbunden ist, wobei der vierzehnte Transistor vom gleichen Leitfähigkeits-Typ wie der erste Transistor ist, und ein Grö ßenverhältnis von 1 : 1 in bezug auf den ersten Transistor auf weist, sowie einen fünfzehnten Transistor, der mit seiner er sten Hauptelektrode mit der zweiten Hauptelektrode des vier zehnten Transistors verbunden ist und mit seiner zweiten Hauptelektrode an die erste Stromversorgungsleitung ange schlossen ist, wobei der fünfzehnte Transistor vom gleichen Leitfähigkeits-Typ wie der zwölfte Transistor ist und ein Grö ßenverhältnis von 1 : 1 in bezug auf den zwölften Transistor aufweist.

Gemäß einem elften Aspekt der Erfindung weist eine Puffer schaltung folgendes auf: eine erste Pufferschaltung, die mit der Pufferschaltung nach einem der Aspekte 1 bis 8 konstrukti onsmäßig identisch ist, sowie eine zweite Pufferschaltung, die mit der Pufferschaltung des neunten oder zehnten Aspekts kon struktionsmäßig identisch ist, wobei zwischen der ersten und der zweiten Pufferschaltung die ersten Stromversorgungsleitun gen miteinander verbunden sind, die zweiten Stromversorgungs leitungen miteinander verbunden sind, die Steuerelektrode des ersten Transistors mit der Steuerelektrode des zwölften Tran sistors verbunden ist und die zweite Hauptelektrode des zwei ten Transistors mit der zweiten Hauptelektrode des dreizehnten Transistors verbunden ist.

Gemäß einem zwölften Aspekt der Erfindung weist eine Halte schaltung folgendes auf: eine Pufferschaltung nach einem der Aspekte 1 bis 8 sowie ein Kapazitätselement, das mit seinem einen Ende mit der zweiten Hauptelektrode des zweiten Transi stors verbunden ist und mit seinem anderen Ende mit einer be liebigen der ersten Stromversorgungsleitung, der zweiten Stromversorgungsleitung und einer Leitung mit stabilem Poten tial verbunden ist, die ein bestimmtes Potential in bezug auf die ersten und die zweite Stromversorgungsleitung aufweist.

Gemäß einem dreizehnten Aspekt der Erfindung weist eine Halte schaltung folgendes auf: eine Pufferschaltung nach dem neunten oder zehnten Aspekt sowie ein Kapazitätselement, das mit sei nem einen Ende mit der zweiten Hauptelektrode des dreizehnten Transistors verbunden ist und mit seinem anderen Ende mit einer beliebigen der ersten Stromversorgungsleitung, der zwei ten Stromversorgungsleitung und einer Leitung mit stabilem Po tential verbunden ist, die ein bestimmtes Potential in bezug auf die erste und die zweite Stromversorgungsleitung aufweist.

Bei der Schaltung gemäß dem ersten Aspekt dienen die erste und die zweite Stromspiegelschaltung zum Zuführen eines Stroms, der das (m + n + 1)-fache des in dem dritten Transistor fließenden Stroms beträgt, zu der ersten Hauptelektrode des ersten, zwei ten und dritten Transistors. Da das Verhältnis zwischen den in dem ersten und dem zweiten Transistor fließenden Strömen das gleiche ist wie ihr Größenverhältnis m : n, sind die Potential differenzen zwischen der ersten Hauptelektrode und der Steuer elektrode somit zwischen dem ersten und dem zweiten Transistor gleich.

Daher wird ein an der Steuerelektrode des ersten Transistors eingespeistes Spannungssignal von der zweiten Hauptelektrode des zweiten Transistors ohne Offset abgegeben. Das heißt, es läßt sich eine Pufferschaltung verwirklichen, die die Offset spannung zwischen Eingang und Ausgang in einem großen Aus gangsstrombereich mit einer einfachen Schaltungskonfiguration reduzieren kann.

Da bei der Schaltung gemäß dem zweiten Aspekt die zweite Stromspiegelschaltung aus zwei Transistorelementen gebildet ist, ist die Schaltungskonfiguration einfach, und das Strom verhältnis ist exakt.

Da bei der Schaltung gemäß dem dritten Aspekt die erste Strom spiegelschaltung aus zwei Transistorelementen gebildet ist, ist die Schaltungskonfiguration wiederum einfach, und das Stromverhältnis ist exakt.

Bei der Schaltung gemäß dem vierten Aspekt ermöglicht die Startschaltung den Transistorelementen in sicherer Weise ein Verlassen des ausgeschalteten Zustands zum Starten eines nor malen Betriebs, sobald eine Stromversorgungsspannung zugeführt wird.

Bei der Schaltung gemäß dem fünften Aspekt wirken der achte Transistor und das erste Widerstandselement als Startschaltung, so daß die Transistorelemente einen ausgeschalteten Zustand mit Sicherheit verlassen können, um einen normalen Betrieb zu starten, sobald eine Stromversorgungsspannung zugeführt wird. Ferner kann die Schaltungskonfiguration einfach sein, da die Startschaltung aus zwei Elementen gebildet ist.

Bei der Schaltung gemäß dem sechsten Aspekt steuert die Start schaltung den vierten Transistor in einer derartigen Richtung an, daß dessen Strom nur dann ansteigt, wenn die Potentialdif ferenz zwischen den Steuerelektroden des ersten und des zwei ten Transistors einen Referenzwert übersteigt.

Während die Pufferschaltung den normalen Betriebszustand auf rechterhält, wird somit der dem ersten, zweiten und dritten Transistor zugeführte Strom durch die Startschaltung nicht be einträchtigt. Dies verhindert ein Auftreten selbst von gerin gem Offset aufgrund der Startschaltung.

Da bei der Schaltung gemäß dem siebten Aspekt die Startschal tung durch einen einzigen Transistor gebildet ist, ist die Schaltungskonstruktion einfach.

Bei der Schaltung gemäß dem achten Aspekt dient der zehnte Transistor dazu, daß ein von der Potentialdifferenz zwischen der ersten Hauptelektrode und der Steuerelektrode des vierten Transistors abhängiger Strom zu dem zweiten Widerstandselement fließt. Da das Potential der Steuerelektrode des elften Tran sistors konstant gehalten wird, nimmt der in dem elften Tran sistor fließende Hauptstrom bei größer werdendem Spannungsab fall über dem zweiten Widerstandselement ab.

Die Wirkung der Startschaltung auf den vierten Transistor wird somit abgeschwächt, während die Pufferschaltung normal arbei tet, so daß das Auftreten eines geringen, durch die Start schaltung hervorgerufenen Offsetfehlers abgeschwächt wird.

Bei der Schaltung gemäß dem neunten Aspekt wird ein in die Steuerelektrode des zwölften Transistors eingespeistes Span nungssignal von der zweiten Hauptelektrode des dreizehnten Transistors ohne Offset abgegeben. Selbst wenn das Eingangs spannungssignal dem Potential der ersten Stromversorgungslei tung übermäßig nahe kommt, kann ferner die Pufferschaltung den normalen Betrieb aufgrund der Potentialdifferenz zwischen der ersten Hauptelektrode und der Steuerelektrode des zwölften und des dreizehnten Transistors aufrechterhalten.

Bei der Schaltung gemäß dem zehnten Aspekt beinhaltet die Puf ferschaltung einen vierzehnten und einen fünfzehnten Transi stor. Wenn eine bestimmte Spannung an der Steuerelektrode des fünfzehnten Transistors als Klemmsignal eingespeist wird, läßt sich die Ausgangsspannung auf die Klemmspannung klemmen.

Bei der Schaltung gemäß dem elften Aspekt sind die erste Puf ferschaltung, die den normalen Betrieb selbst dann aufrechter halten kann, wenn die Eingangsspannung dem Potential der zwei ten Stromversorgungsleitung näher kommt, und die zweite Puf ferschaltung, die den normalen Betrieb selbst dann aufrechter halten kann, wenn sie dem Potential der ersten Stromversor gungsleitung nahe kommt, einander parallelgeschaltet, so daß ein normaler Pufferbetrieb in einem großen Eingangsspannungs bereich ermöglicht wird.

Die Schaltung gemäß dem zwölften Aspekt verwendet die Puffer schaltung der vorliegenden Erfindung, so daß eine Halteschal tung mit reduzierter Offsetspannung sowie mit einem Kapazität selement mit hoher Kapazität verwirklicht wird.

Auch die Schaltung gemäß dem dreizehnten Aspekt verwendet die Pufferschaltung der vorliegenden Erfindung, so daß eine Halte schaltung mit reduzierter Offsetspannung und mit einem Kapazi tätselement mit hoher Kapazität verwirklicht wird.

Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden ausführli chen Beschreibung derselben in Verbindung mit den Begleit zeichnungen noch deutlicher. In den Zeichnungen zeigen:

Fig. 1 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem ersten bevorzugten Ausfüh rungsbeispiel;

Fig. 2 ein Schaltungsdiagramm zur Erläuterung eines Bei spiels der Startschaltung der Fig. 1;

Fig. 3 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem zweiten bevorzugten Ausfüh rungsbeispiel;

Fig. 4 ein Schaltungsdiagramm zur Erläuterung eines Bei spiels der Startschaltung der Fig. 3;

Fig. 5 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem dritten bevorzugten Ausfüh rungsbeispiel;

Fig. 6 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem vierten bevorzugten Ausfüh rungsbeispiel;

Fig. 7 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem fünften bevorzugten Ausfüh rungsbeispiel;

Fig. 8 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem sechsten bevorzugten Ausfüh rungsbeispiel;

Fig. 9 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem siebten bevorzugten Ausfüh rungsbeispiel;

Fig. 10 bis 12 Schaltungsdiagramme zur Erläuterung von Tei len von Pufferschaltungen gemäß einem achten bevor zugten Ausführungsbeispiel;

Fig. 13 ein Schaltungsdiagramm zur Erläuterung einer Puffer schaltung gemäß einem neunten bevorzugten Ausfüh rungsbeispiel;

Fig. 14 ein Schaltungsdiagramm zur Erläuterung eines Bei spiels der Startschaltung der Fig. 13;

Fig. 15 und 16 eine Draufsicht bzw. eine Schnittansicht zur Erläuterung eines Beispiels zum Einstellen des Grö ßenverhältnisses;

Fig. 17 und 18 eine Draufsicht bzw. eine Schnittansicht zur Erläuterung eines Beispiels zum Einstellen des Grö ßenverhältnisses; und

Fig. 19 ein Schaltungsdiagramm zur Erläuterung einer her kömmlichen Pufferschaltung.

Im folgenden werden die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung ausführlich beschrieben.

1. Erstes bevorzugtes Ausführungsbeispiel

Fig. 1 zeigt ein Schaltungsdiagramm zur Erläuterung der Kon struktion einer Pufferschaltung gemäß einem ersten bevorzugten Ausführungsbeispiel. Fig. 1 zeigt ferner eine externe Last LD, die an die Ausgangssignalleitung OUT der Pufferschaltung ange schlossen ist. Diese Pufferschaltung beinhaltet pnp-Bipolar transistoren Q1, Q2, Q3, Q4 und Q5, npn-Bipolartransistoren Q6 und Q7 sowie eine Startschaltung SC.

In dieser Pufferschaltung wird ein als Eingangssignal empfan genes Spannungssignal über die Eingangssignalleitung IN der Basiselektrode des Transistors Q1 zugeführt, und ein Span nungssignal als Ausgangssignal wird über die Ausgangssignal leitung OUT abgegeben, die mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q2 verbunden ist.

Der Transistor Q1 ist mit seiner Kollektorelektrode mit der Massepotential-Stromversorgungsleitung GND verbunden und mit seiner Emitterelektrode mit den Emitterelektroden der Transi storen Q2 und Q3 zusammengeschaltet. Die Transistoren Q2 und Q3 bilden eine Stromspiegelschaltung, wobei ihre Emitterelek troden miteinander verbunden sind und ihre Basiselektroden miteinander verbunden sind.

Der Transistor Q3 ist mit seiner Köllektorelektrode mit der Verbindung zwischen der Kollektorelektrode und der Basiselek trode des Transistors Q6 verbunden. Die Transistoren Q6 und Q7 bilden eine Stromspiegelschaltung, wobei ihre Emitterelektro den miteinander verbunden sind und ihre Basiselektroden mit einander verbunden sind.

Die Transistoren Q1, Q2 und Q3 sind mit ihrer jeweiligen Emit terelektrode mit der Kollektorelektrode des Transistors Q4 verbunden. Der Transistor Q7 ist mit seiner Kollektorelektrode mit der Verbindung zwischen der Kollektorelektrode und der Ba siselektrode des Transistors Q5 verbunden.

Die Transistoren Q4 und Q5 bilden eine Stromspiegelschaltung, wobei ihre Emitterelektroden miteinander verbunden sind und ihre Basiselektroden miteinander verbunden sind. Die Emitter elektroden der Transistoren Q4 und Q5 sind mit einer Stromver sorgungsleitung VCC mit höherem Potential verbunden.

Die Startschaltung SC ist mit ihrem Eingang mit den Basiselek troden der Transistoren Q4 und Q5 verbunden. Die Startschal tung SC dient dazu, den Basiselektroden der Transistoren Q4 und Q5 einen niedrigen Strom zuzuführen.

Die Transistoren sind gruppenweise derart vorgesehen, daß ihre Transistorgrößen bestimmte Verhältnisse besitzen, wobei dieses Verhältnis auch als "Größenverhältnis" bezeichnet wird. Ge nauer gesagt, es ist das Größenverhältnis unter den Transisto ren Q1, Q2 und Q3 derart gewählt, daß dieses m : n : 1 beträgt, das Größenverhältnis zwischen den Transistoren Q6 und Q7 ist als 1 : p gewählt, und das Größenverhältnis zwischen den Transi storen Q4 und Q5 ist derart gewählt, daß dieses {(m + n + 1)/p} : 1 beträgt. Die Variablen m, n und p sind alle positive reelle Zahlen.

Die Aussage, daß zwei Bipolartransistoren in einem Größenver hältnis von a : b vorliegen, bedeutet, daß die beiden Transisto ren derart ausgebildet sind, daß das Verhältnis zwischen den Kollektorströmen in bezug auf die gleiche Emitter-Basis-Span nung V_EB a : b beträgt. Spezielle Beispiele zum Einstellen des Größenverhältnisses von Bipolartransistoren werden nachfolgend noch beschrieben.

Die auf diese Weise ausgebildete Pufferschaltung der Fig. 1 arbeitet in der nachfolgend veranschaulichten Weise. Wenn alle Transistoren ohne Sättigung normal arbeiten, ist der durch die Ausgangssignalleitung OUT abgegebene Strom, d. h. der Ausgangs strom Iout, in etwa gleich dem Emitterstrom des Transistors Q2.

Da die Transistoren Q2 und Q3 eine Stromspiegelschaltung bil den, stimmt das Verhältnis zwischen ihren Kollektorströmen mit dem Größenverhältnis n : 1 überein. Somit ergibt sich der Kol lektorstrom Ic(Q3) des Transistors Q3 durch die nachfolgend angegebene Gleichung (2)

Ic(Q3) = Iout ÷ n (2).

In ähnlicher Weise entspricht das Verhältnis zwischen den Kol lektorströmen der eine Stromspiegelschaltung bildenden Transi storen Q6 und Q7 dem Größenverhältnis 1 : p. Der Kollektorstrom Ic(Q7) des Transistors Q7 ergibt sich somit durch die nachfol gende Gleichung (3):

Ic(Q7) = (Iout ÷ n)Xp (3).

Ferner entspricht das Verhältnis zwischen den Kollektorströmen der eine Stromspiegelschaltung bildenden Transistoren Q4 und Q5 dem Größenverhältnis (m + n + 1)/p : 1. Der Kollektorstrom Ic(Q4) des Transistors Q4 ergibt sich somit durch die nachfolgende Gleichung (4):

Ic(Q4) = {(Iout ÷ n)Xp}X{(m + n + 1) ÷ p} = IoutX(m + n + 1) ÷ n (4).

Als Ergebnis hiervon ergibt sich der Emitterstrom Ie(Q1) des Transistors Q1 als Kollektorstrom des Transistors Q4 abzüglich des Emitterstroms des Transistors Q2 und des Emitterstroms des Transistors Q3, wie dies durch die nachfolgende Gleichung (5) veranschaulicht wird:

Ie(Q1) = Ic(Q4) - Ie(Q2) - Ie(Q3)
= {IoutX(m + n + 1) ÷ n} - {Iout} - {Iout ÷ n}
= IoutXm ÷ n (5).

Die Emitter-Basis-Spannung Veb(Q1) des Transistors Q1 und die Emitter-Basis-Spannung Veb(Q2) des Transistors Q2 lassen sich durch den pro Transistoreinheit fließenden Emitterstrom ver gleichen, wobei sich diese Werte durch die nachfolgende Glei chung (6) bzw. (7) ergeben:

Veb(Q1) = kT/q.ln(Ie(Q1)/Is.m))
= kT/q.ln(Iout/Is.n)) (6).

Veb(Q2) = kT/q.ln(Ie(Q2)/Is.n))
= kT/q.ln(Iout/Is.n)) (7).

Wie durch die Gleichungen (6) und (7) veranschaulicht wird, werden die Emitter-Basis-Spannungen des Transistors Q1 und des Transistors Q2 beide als Funktion des Ausgangsstroms Iout dar gestellt, wobei sie beide den gleichen Wert aufweisen. Die Re lation zwischen der Ausgangsspannung Vout und der Eingangs spannung Vin läßt sich somit durch die nachfolgende Gleichung (8) angeben:

Vout = Vin + Veb(Q1) - Veb(Q2) = Vin (8).

Dies bedeutet, daß die Offsetspannung unabhängig von dem Wert des Ausgangsstroms Iout, d. h. in einem großen Bereich des Aus gangsstroms Iout, unterdrückt werden kann. Insbesondere wenn die Pufferschaltung als integrierte Schaltung in einem einzi gen Halbleitersubstrat hergestellt ist, lassen sich die Grö ßenverhältnisse von bestimmten Transistoren in einfacher Weise auf bestimmte Verhältnisse einstellen.

Die Pufferschaltung der Fig. 1, die eine Art Rückkopplungs schaltung bildet, besitzt zwei stabile Zustände, wenn die Stromversorgung eingeschaltet ist. Diese beiden Zustände um fassen den vorstehend beschriebenen normalen Betriebszustand sowie einen Halte-Zustand. Alle Transistoren befinden sich im Halte-Zustand in einem ausgeschalteten Zustand. Die Start schaltung SC dient zum Aufheben des Halte-Zustands und zur Schaffung eines Übergangs in den normalen Betriebszustand, wenn die Stromversorgung eingeschaltet wird.

Fig. 2 zeigt ein Schaltungsdiagramm zur Erläuterung eines Bei spiels der Startschaltung SC. Diese Startschaltung SC beinhal tet eine Reihenschaltung aus einem npn-Bipolartransistor Q40 und einem Widerstandselement R1, das zwischen der Stromversor gungsleitung VCC mit höherem Potential und der Stromversor gungsleitung GND mit Erdungspotential bzw. Massepotential an geordnet ist.

Der Transistor Q40 ist mit seiner Basiselektrode mit den Ba siselektroden der Transistoren Q4 und Q5 verbunden. In dem Transistor Q40 fließt ein niedriger Basisstrom, der durch den Widerstandswert des Widerstandselements R1 und den Stromver stärkungsfaktor des Widerstands Q40 bestimmt wird. Dieser Ba sisstrom wird dem Transistor Q4 als dessen Basisstrom zuge führt.

Nach dem Einschalten der Stromversorgung kann somit der Tran sistor Q4 den ausgeschalteten Zustand verlassen und in den normalen Betriebszustand übergehen. Wenn der Transistor Q4 den ausgeschalteten Zustand verläßt, gehen auch die übrigen Tran sistoren in den normalen Betriebszustand über. Auf diese Weise wird der stabile Betriebszustand aufrechterhalten.

Der zu der Startschaltung SC fließende Strom oder der von der Basiselektrode des Transistors Q4 zu der Basiselektrode des Transistors Q40 fließende Strom wird vorzugsweise auf einen möglichst niedrigen Wert gesteuert, und zwar in einem Bereich, der zum Einschalten des Transistors Q4 ausreichend ist.

Dadurch wird verhindert, daß eine geringfügige Differenz zwi schen den beiden durch die Gleichungen (6) und (7) veranschau lichten Emitter-Basis-Spannungen auftritt, die dann auftritt, wenn der Basisstrom des Transistors Q4 in die Startschaltung SC abzweigt.

2. Zweites bevorzugtes Ausführungsbeispiel

Fig. 3 zeigt ein Schaltungsdiagramm zur Erläuterung der Kon struktion einer Pufferschaltung gemäß einem zweiten bevorzug ten Ausführungsbeispiel. In den nachfolgenden Zeichnungen sind die gleichen Teile wie bei der Vorrichtung des in den Fig. 1 und 2 gezeigten ersten bevorzugten Ausführungsbeispiels sowie entsprechende Teile oder Elemente mit den gleichen Funktionen mit den gleichen Bezugszeichen bezeichnet, wobei diese Teile bzw. Elemente nicht nochmals ausführlich beschrieben werden.

Fig. 3 zeigt ferner eine externe Last LD, die an die Ausgangs signalleitung OUT der Pufferschaltung angeschlossen ist. Diese Pufferschaltung beinhaltet npn-Bipolartransistoren Q71, Q72, Q73, Q74 und Q75, pnp-Bipolartransistoren Q76 und Q77 sowie eine Startschaltung SC.

Das Größenverhältnis bei den Transistoren Q71, Q72 und Q73 ist derart gewählt, daß es m : n : 1 beträgt, das Größenverhältnis zwischen den Transistoren Q76 und Q77 ist derart gewählt, daß es 1:c beträgt, und das Größenverhältnis zwischen den Transi storen Q74 und Q75 ist derart gewählt, daß es {(m + n + 1)/p} : 1 beträgt.

Wie aus Fig. 3 deutlich wird, ist die Pufferschaltung dieses bevorzugten Ausführungsbeispiels in äquivalenter Weise zu der Pufferschaltung des in Fig. 1 gezeigten bevorzugten Ausfüh rungsbeispiels ausgebildet, mit der Ausnahme, daß die Leitfä higkeits-Typen von allen Transistoren umgekehrt sind und daß die Stromversorgungsleitung VCC mit höherem Potential und die Stromversorgungsleitung GND mit Massepotential gegeneinander ausgetauscht sind. Mit anderen Worten, es sind die Puffer schaltung der Fig. 3 und die Pufferschaltung der Fig. 1 symme trisch, d. h. in komplementärer Relation ausgebildet.

Wie zum Beispiel in Fig. 4 gezeigt ist, weist die Startschal tung SC der Fig. 3 ebenfalls eine Reihenschaltung aus einem pnp-Bipolartransistor Q41 und einem Widerstandselement R1 auf, das zwischen der Stromversorgungsleitung VCC mit höherem Po tential und der Stromversorgungsleitung GND mit Massepotential angeordnet ist.

Die Basiselektrode des Transistors Q41 ist mit den Basiselek troden der Transistoren Q74 und Q75 verbunden. Das heißt, die Startschaltung SC der Fig. 4 sowie die Startschaltung der Fig. 2 sind ebenfalls in symmetrischer Relation ausgebildet.

Die Pufferschaltung des in Fig. 1 gezeigten ersten bevorzugten Ausführungsbeispiels kann nur den Ausgangsstrom Iout von der Kollektorelektrode des Transistors Q2 an die Ausgangssignal leitung OUT abgeben, jedoch keinen Strom aufnehmen. Somit ist diese Pufferschaltung zum Beispiel geeignet zum Ansteuern einer Last LD, die zwischen der Ausgangssignalleitung OUT und der Massepotential-Stromversorgungsleitung GND angeordnet ist, wie dies in Fig. 1 gezeigt ist.

Im Gegensatz dazu kann die Pufferschaltung des in Fig. 3 ge zeigten zweiten bevorzugten Ausführungsbeispiels nur den Aus gangsstrom Iout von der Ausgangssignalleitung OUT an der Kol lektorelektrode des Transistors Q72 aufnehmen, während sie keinen Strom abgeben kann. Somit ist diese Pufferschaltung zum Beispiel geeignet zum Ansteuern einer Last LD, die zwischen der Ausgangssignalleitung OUT und der Stromversorgungsleitung VCC mit höherem Potential angeordnet ist, wie dies in Fig. 3 gezeigt ist.

Die Pufferschaltungen des ersten und des zweiten bevorzugten Ausführungsbeispiels können somit in Abhängigkeit von ihrer Anwendung eingesetzt werden, um eine Anpassung an Lasten LD jedes Typs zu schaffen.

3. Drittes bevorzugtes Ausführungsbeispiel

Fig. 5 zeigt ein Schaltungsdiagramm zur Erläuterung der Kon struktion einer Pufferschaltung gemäß einem dritten bevorzug ten Ausführungsbeispiel. Diese Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des in Fig. 1 gezeigten ersten bevorzugten Ausführungsbeispiels da durch, daß ein pnp-Bipolartransistor Q9 zwischen dem Transi stor Q1 und der Eingangssignalleitung IN angeordnet ist und daß ein pnp-Bipolartransistor Q10 zwischen dem Transistor Q2 und der Ausgangssignalleitung OUT angeordnet ist.

Der Transistor Q9 ist mit seiner Emitterelektrode mit der Ver bindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q1 verbunden, mit seiner Basiselektrode mit der Eingangssignalleitung IN verbunden und mit seiner Kollek torelektrode mit der Massepotential-Stromversorgungsleitung GND verbunden. Der Transistor Q10 ist mit seiner Emitterelek trode mit der Verbindung zwischen der Kollektorelektrode und der Basiselektrode des Transistors Q2 verbunden und mit seiner Basiselektrode sowie seiner Kollektorelektrode mit der Aus gangssignalleitung OUT zusammengeschaltet.

Das Größenverhältnis zwischen den Transistoren Q9 und Q10 ist derart gewählt, daß es m : n beträgt, wobei dies auch für das Größenverhältnis zwischen den Transistoren Q1 und Q2 gilt. Die Startschaltung SC ist zum Beispiel wie die in Fig. 2 gezeigte Schaltung ausgebildet.

Wenn bei der Pufferschaltung des ersten bevorzugten Ausfüh rungsbeispiels die Eingangsspannung dem Massepotential, d. h. dem Potential der Massepotential-Stromversorgungsleitung GND, zu nahe kommt, wird das Emitterpotential des Transistors Q1 niedriger, und als Ergebnis hiervon wird auch das Emitterpo tential des Transistors Q3 niedriger.

Dabei gelangt der Transistor Q3 in einen Sättigungszustand, und dem Transistor Q6 kann kein ausreichender Strom zugeführt werden, wobei dann der in dem ersten bevorzugten Ausführungs beispiel dargestellte normale Rückkopplungsvorgang nicht auf rechterhalten werden kann.

Im Vergleich zu der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels kann im Gegensatz dazu bei der Puffer schaltung des in Fig. 5 gezeigten dritten bevorzugten Ausfüh rungsbeispiels das Emitterpotential des Transistors Q1 um die Emitter-Basis-Spannung des Transistors Q9 höher sein. Selbst wenn die Eingangsspannung gegenüber dem Massepotential 0 be trägt, läßt sich das Emitterpotential des Transistors Q3 somit ausreichend hoch halten, so daß der normale Rückkopplungsvor gang aufrechterhalten werden kann.

Das Größenverhältnis zwischen den Transistoren Q9 und Q10 ist identisch mit dem Größenverhältnis zwischen den Transistoren Q1 und Q2 gewählt, so daß die Emitter-Basis-Spannungen zwi schen den Transistoren Q9 und Q10 in einem großen Bereich des Ausgangsstroms Iout gleich gehalten sind. Wie bei der Puffer schaltung des ersten bevorzugten Ausführungsbeispiels kann diese Schaltung somit die Offsetspannung in einem großen Be reich des Ausgangsstroms Iout aufheben.

4. Viertes bevorzugtes Ausführungsbeispiel

Fig. 6 zeigt ein Schaltungsdiagramm zur Erläuterung der Kon struktion einer Pufferschaltung gemäß einem vierten bevorzug ten Ausführungsbeispiel. Diese Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des in Fig. 5 gezeigten dritten bevorzugten Ausführungsbeispiels da durch, daß eine Klemmschaltung mit pnp-Bipolartransistoren Q11 und Q12 zwischen den Emitterelektroden der Transistoren Q1, Q2 und Q3 und der Massepotential-Stromversorgungsleitung GND an geordnet ist.

Der Transistor Q12 ist mit seiner Basiselektrode an die Klemmeingangssignalleitung CLP angeschlossen. Der Transistor Q12 ist mit seiner Kollektorelektrode an die Massepotential- Stromversorgungsleitung GND angeschlossen und mit seiner Emit terelektrode mit der Verbindung zwischen der Kollektorelek trode und der Basiselektrode des Transistors Q11 verbunden.

Der Transistor Q11 ist mit seiner Emitterelektrode mit den Emitterelektroden der Transistoren Q1, Q2 und Q3 zusammenge schaltet. Das Größenverhältnis zwischen den Transistoren Q1 und Q11 ist derart gewählt, daß es 1 : 1 beträgt, und das Grö ßenverhältnis zwischen den Transistoren Q9 und Q12 ist eben falls 1 : 1 gewählt.

Wenn bei der Pufferschaltung des vierten bevorzugten Ausfüh rungsbeispiels, wie sie in Fig. 6 gezeigt ist, die an der Ein gangssignalleitung IN eingespeiste Eingangsspannung nicht hö her ist als die an der Klemmeingangssignalleitung CLP einge speiste Klemmspannung, befinden sich die Transistoren Q11 und Q12 in einem ausgeschalteten Zustand, und die Klemmschaltung hat keine Wirkung auf den Betrieb der Pufferschaltung. In die sem Fall arbeitet die Pufferschaltung der Fig. 6 in der glei chen Weise wie die Pufferschaltung der Fig. 5, und auf der Ausgangssignalleitung OUT ergibt sich eine Ausgangsspannung, die gleich der Eingangsspannung ist.

Wenn andererseits die Eingangsspannung über die Klemmspannung ansteigt, werden die Transistoren Q11 und Q12 leitend, und das den Transistoren Q1, Q2, Q3 und Q11 gemeinsame Emitterpoten tial wird auf einen bestimmten Wert begrenzt, der der Klemm spannung entspricht.

In diesem Fall gelangen die Transistoren Q1 und Q9 in einen ausgeschalteten Zustand, so daß die Pufferschaltung der Fig. 6 ebenso wie die Pufferschaltung der Fig. 5 arbeitet, wenn eine der Klemmspannung entsprechende Eingangsspannung in die Ein gangssignalleitung IN eingespeist wird.

Als Ergebnis hiervon wird von der Ausgangssignalleitung OUT eine Ausgangsspannung abgegeben, die gleich der Klemmspannung ist. Auf diese Weise wird bei der Pufferschaltung der Fig. 6 die Ausgangsspannung selbst dann exakt auf die Klemmspannung geklemmt, wenn die Eingangsspannung über eine bestimmte Grenze ansteigt.

5. Fünftes bevorzugtes Ausführungsbeispiel

Fig. 7 zeigt ein Schaltungsdiagramm zur Erläuterung der Kon struktion einer Pufferschaltung gemäß einem fünften bevorzug ten Ausführungsbeispiel. Diese Pufferschaltung weist eine Schaltungskonfiguration auf, die sich dadurch erzielen läßt, daß die in Fig. 1 gezeigte Pufferschaltung des ersten bevor zugten Ausführungsbeispiels (die Transistoren Q1 bis Q7 und die Startschaltung SC1) sowie die in Fig. 5 gezeigte Puffer schaltung des dritten bevorzugten Ausführungsbeispiels (die Transistoren Q21 bis Q30 und die Startschaltung SC2) einander parallel geschaltet werden, wobei sich die beiden Schaltungen die Eingangssignalleitung IN, die Ausgangssignalleitung OUT, die Stromversorgungsleitung VCC mit höherem Potential sowie die Massepotential-Stromversorgungsleitung GND teilen.

Dabei entsprechen die Transistoren Q21 bis Q30 den Transisto ren Q1 bis Q10 der Fig. 5. Die Startschaltung SC1 entspricht der Startschaltung SC der Fig. 1, und die Startschaltung SC2 entspricht der Startschaltung SC der Fig. 5. Die Startschal tungen SC1 und SC2 können auch identisch ausgebildet sein.

Während die in Fig. 5 gezeigte Pufferschaltung des dritten be vorzugten Ausführungsbeispiels im Vergleich zu der in Fig. 1 gezeigten Pufferschaltung des ersten bevorzugten Ausführungs beispiels verbesserte Eigenschaften bzw. eine verbesserte Kennlinie zeigt, wenn die Eingangsspannung ganz besonders nahe bei dem Massepotential liegt, kann sie keinen normalen Rück kopplungsbetrieb aufrechterhalten, wenn die Eingangsspannung ganz besonders nahe bei dem höheren Stromversorgungspotential (d. h. dem Potential der Stromversorgungsleitung VCC mit höhe rem Potential) liegt.

Das heißt, während der Eingangsspannungsbereich, der zum Auf rechterhalten eines normalen Betriebs wirksam ist, bei der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels in Richtung auf höhere Potential verlagert wird, wird dieser bei der Pufferschaltung des dritten bevorzugten Ausführungsbei spiels in Richtung auf niedrigere Potentiale verlagert.

Da die in Fig. 7 gezeigte Pufferschaltung des fünften bevor zugten Ausführungsbeispiels zwei zueinander parallel geschal tete Pufferschaltungen enthält, kann sie eine der Eingangs spannung entsprechende Ausgangsspannung an der Ausgangssignal leitung OUT abgeben, solange eine der Pufferschaltungen normal arbeitet.

Der wirksame Eingangsspannungsbereich ist somit auf die Verei nigung der wirksamen Eingangsspannungsbereiche der beiden Puf ferschaltungen vergrößert. Als Ergebnis hiervon läßt sich die Offsetspannung in einem größeren Eingangsspannungsbereich von dem Massepotential bis zu dem höheren Stromversorgungspoten tial unterdrücken.

6. Sechstes bevorzugtes Ausführungsbeispiel

Fig. 8 zeigt ein Schaltungsdiagramm zur Erläuterung der Kon struktion einer Pufferschaltung gemäß dem sechsten bevorzugten Ausführungsbeispiel. Die Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des ersten bevor zugten Ausführungsbeispiels dadurch, daß die Startschaltung SC derart ausgebildet ist, daß sie dem Transistor Q4 nur dann den Basisstrom zuführt, wenn die Differenz zwischen der Eingangs spannung und der Ausgangsspannung bzw. die Offsetspannung grö ßer ist als ein bestimmter Wert.

Genauer gesagt, es beinhaltet die Startschaltung SC der Fig. 8 einen npn-Bipolartransistor Q31, der mit seiner Basiselektrode an die Eingangssignalleitung IN angeschlossen ist, mit seiner Emitterelektrode an die Ausgangssignalleitung OUT angeschlos sen ist und mit seiner Kollektorelektrode mit den Basiselek troden der Transistoren Q4 und Q5 verbunden ist.

Die in Fig. 2 gezeigte Startschaltung SC des ersten bevorzug ten Ausführungsbeispiels ist derart ausgebildet, daß sie selbst dann einen niedrigen Strom von der Basiselektrode des Transistors Q4 aufnimmt, wenn die Pufferschaltung im normalen Rückkopplungsbetrieb arbeitet.

Dies führt zu einem Ansteigen des Kollektorstroms des Transi stors Q4. Da der größte Teil des Anstiegs des Kollektorstroms des Transistors Q4 zu einem Ansteigen des Emitterstroms des Transistors Q1 beiträgt, wird der Emitterstrom des Transistors Q1 größer als der Emitterstrom des Transistors Q2.

Als Ergebnis hiervon wird die Emitter-Basis-Spannung des Tran sistors Q1 größer als die des Transistors Q2. Diese Differenz zwischen den Emitter-Basis-Spannungen erscheint als Offset spannung der Pufferschaltung. Insbesondere der Strom der Startschaltung SC hat einen stärkeren Einfluß auf die Offset spannung, wobei die Offsetspannung mit sinkendem Ausgangsstrom Iout dann zunimmt.

Wenn bei der in Fig. 8 gezeigten Pufferschaltung des sechsten bevorzugten Ausführungsbeispiels eine Potentialdifferenz zwi schen der Eingangsspannung und der Ausgangsspannung auftritt und diese die Emitter-Basis-Spannung des Transistors Q31 (ca. 0,6-0,7 V bei Raumtemperatur) übersteigt, dann fließt in dem Transistor Q31 ein Kollektorstrom.

Dieser Kollektorstrom wird der Basiselektrode des Transistors Q4 entnommen, so daß ein Strom entsprechend der Arbeitsweise der die Transistoren Q4 und Q5 beinhaltenden Stromspiegel schaltung von der Kollektorelektrode des Transistors Q4 fließt.

Diese Arbeitsweise ermöglicht der Rückkopplungsschaltung ein Umschalten von dem Halte-Zustand in den Betriebszustand, so daß die Pufferschaltung ihren normalen Betrieb aufnimmt.

Die Potentialdifferenz zwischen der Eingangsspannung und der Ausgangsspannung wird auf 0 gehalten, während die Pufferschal tung normal arbeitet, so daß die Emitter-Basis-Spannung des Transistors Q31 an der Startschaltung SC auf 0 gehalten wird. Somit beträgt der in der Startschaltung SC fließende Strom 0, sobald die Pufferschaltung in den normalen Betriebszustand ge langt.

Das heißt, es läßt sich die ideale Eigenschaft erzielen, daß eine zum Ansteuern ausreichende, hohe Startfähigkeit selbst dann erzielt werden kann, wenn der Widerstand der mit der Aus gangssignalleitung OUT verbundenen Last LD gering ist, während die Erzeugung eines Fehlerstroms verhindert wird, der die Offsetspannung im normalen Betriebszustand hervorruft.

Fig. 8 zeigt ein Beispiel, bei dem die Startschaltung SC den npn-Transistor Q31 aufweist. Zur Schaffung des gleichen Ef fekts können im allgemeinen jedoch auch andere Schaltungskon figurationen verwendet werden, bei denen Strom nur dann von der Basiselektrode des Transistors Q4 aufgenommen wird, wenn eine vorbestimmte oder höhere Potentialdifferenz zwischen der Eingangsspannung und der Ausgangsspannung auftritt.

7. Siebtes bevorzugtes Ausführungsbeispiel

Fig. 9 zeigt ein Schaltungsdiagramm zur Erläuterung der Kon struktion einer Pufferschaltung gemäß einem siebten bevorzug ten Ausführungsbeispiel. Diese Pufferschaltung unterscheidet sich in ihren Eigenschaften von der Pufferschaltung des ersten bevorzugten Ausführungsbeispiels dadurch, daß die Startschal tung SC derart ausgebildet ist, daß sie die Größe des dem Transistor Q4 zugeführten Basisstroms auf oder unter einen be stimmten Wert begrenzt. Die Startschaltung SC der Fig. 9 bein haltet einen pnp-Bipolartransistor Q32, npn-Bipolar-Transisto ren Q33 und Q34 sowie Widerstandselemente R2 und R3.

Der Transistor Q32 ist mit seiner Basiselektrode mit den Ba siselektroden der Transistoren Q4 und Q5 verbunden, mit sei ner Emitterelektrode mit der Stromversorgungsleitung VCC mit höherem Potential verbunden und mit seiner Kollektorelektrode zusammen mit der Emitterelektrode des Transistors Q33 mit dem einen Ende des Widerstandselements R3 verbunden.

Das andere Ende des Widerstandselements R3 ist mit der Masse potential-Stromversorgungsleitung GND verbunden. Der Transi stor Q33 ist mit seiner Kollektorelektrode mit den Basiselek troden den Transistoren Q4, Q5 und Q32 zusammengeschaltet und mit seiner Basiselektrode mit der Verbindung zwischen der Ba siselektrode und der Kollektorelektrode des Transistors Q34 verbunden.

Der Transistor Q34 ist mit seiner Emitterelektrode an die Mas sepotential-Stromversorgungsleitung GND angeschlossen und mit seiner Kollektorelektrode über das Widerstandselement R2 an die Stromversorgungsleitung VCC mit höherem Potential ange schlossen.

Die auf diese Weise ausgebildete Startschaltung SC der Fig. 9 arbeitet in der nachfolgend veranschaulichten Weise. Wenn sich die Pufferschaltung in einem Halte-Zustand befindet, beträgt der Kollektorstrom des Transistors Q32 Null. Dabei fließt ein Kollektorstrom, der durch die Emitter-Basis-Spannung des Tran sistors Q34, die Stromversorgungsspannung und den Widerstands wert des Widerstandselements R2 eindeutig bestimmt ist, in der Kollektorelektrode des Transistors Q34.

Die Transistoren Q33 und Q34 bilden eine Stromspiegelschal tung, so daß das Verhältnis zwischen den Kollektorströmen der Transistoren Q33 und Q34 gleich dem Größenverhältnis zwischen den Transistoren Q33 und Q34 ist (wobei dieses zum Beispiel 1 : 1 beträgt).

Da jedoch das Widerstandselement R3 mit der Emitterelektrode des Transistors Q33 verbunden ist, werden die Kollektorströme nur dann auf dem Verhältnis von beispielsweise 1 : 1 gehalten, wenn der Spannungsabfall über dem Widerstandselement R2 aus reichend gering ist.

Das Verhältnis des Kollektorstroms des Transistors Q33 zu dem Kollektorstrom des Transistors Q34 wird durch den Spannungsab fall, der durch den durch das Widerstandselement R2 fließenden Strom verursacht wird, geringer als das jeweilige Verhältnis.

Der Transistor Q33 entnimmt der Basiselektrode des Transistors Q4 Strom und verwendet diesen als Kollektorstrom. Dieser Strom hat die Funktion eines Startstroms, so daß die Pufferschaltung auf diese Weise ihren normalen Betrieb starten kann.

Wenn der Kollektorstrom des Transistors Q4 zunimmt, steigt der Kollektorstrom des mit der Basiselektrode des Transistors Q4 verbundenen Transistors Q32 aufgrund des Betriebs der Strom spiegelschaltung an. Der Anstieg in dem Kollektorstrom des Transistors Q32 erhöht den Spannungsabfall über dem Wider standselement R3, der den Startstrom bestimmt, so daß der Kol lektorstrom des Transistors Q33 reduziert wird.

Wenn der Kollektorstrom des Transistors Q4 über einen bestimm ten Wert ansteigt, fließt nahezu kein Startstrom. Als Ergebnis hiervon läßt sich das Problem des Auftretens einer Fehlerspan nung aufgrund der Startschaltung SC lösen, während die Puffer schaltung den normalen Betrieb aufrechterhält.

Wie vorstehend beschrieben wurde, ist die Pufferschaltung des siebten bevorzugten Ausführungsbeispiels derart ausgebildet, daß die Startschaltung SC einen Teil des in der Pufferschal tung fließenden Stroms erfaßt: Sie liefert den Startstrom, wenn der detektierte Strom geringer ist als ein bestimmter Grenzwert, und sie begrenzt den Startstrom, wenn der detek tierte Strom größer ist als der bestimmte Grenzwert. Dadurch wird der Fehlerstrom unterdrückt, der in dem normalen Be triebszustand einen Offset-Strom hervorruft.

Der Transistor Q34 und das Widerstandselement R2 dienen dazu, das Potential der Basiselektrode des Transistors Q33 konstant zu halten, wobei diese durch eine andere Schaltung ersetzt werden können, die das Potential der Basiselektrode des Tran sistors Q33 konstant halten kann.

8. Achtes bevorzugtes Ausführungsbeispiel

Eine achte Schaltung läßt sich in jeder der Pufferschaltungen des ersten bis siebten bevorzugten Ausführungsbeispiels bil den, indem ein Kapazitätselement zwischen der Ausgangssignal leitung OUT und einer Leitung mit stabilem Potential angeord net wird. Eine Halteschaltung ist eine allgemeine Bezeichnung für Spitzenwert-Halteschaltungen und Tiefstwert-Halteschaltun gen. Die Fig. 10 bis 12 zeigen Schaltungsdiagramme zur Er läuterung eines Teils von auf diese Weise ausgebildeten Halte schaltungen.

In den Beispielen der Fig. 10 bis 12 ist das Kapazitätselement CC an seinem einen Ende an die Ausgangssignalleitung OUT ange schlossen. Sein anderes Ende ist in Fig. 10 an die Massepoten tial-Stromversorgungsleitung GND angeschlossen, während es in dem in Fig. 11 gezeigten Beispiel an die Stromversorgungslei tung VCC mit höherem Potential angeschlossen ist.

Dieses andere Ende des Kapazitätselements CC braucht nicht notwendigerweise mit der Massepotential-Stromversorgungslei tung GND oder der Stromversorgungsleitung VCC mit höherem Po tential verbunden zu werden, sondern es kann im allgemeinen mit einer Leitung STL mit stabilem Potential verbunden werden, die eine konstante Spannung (einschließlich 0) in bezug auf die Massepotential-Stromversorgungsleitung GND oder die Strom versorgungsleitung VCC mit höherem Potential führt, wie dies in Fig. 12 gezeigt ist.

Bei Verwendung einer beliebigen der Pufferschaltungen des er sten sowie dritten bis siebten bevorzugten Ausführungsbei spiels, d. h. bei Verwendung einer Pufferschaltung, die den Ausgangsstrom an die Ausgangssignalleitung OUT abgibt, wirken alle Halteschaltungen, die den in den Fig. 10 bis 12 gezeigten Schaltungsteil aufweisen, als Spitzenwert-Halteschaltung.

Wenn dagegen die Pufferschaltung des zweiten bevorzugten Aus führungsbeispiels verwendet wird, d. h. bei Verwendung einer Pufferschaltung, die den Ausgangsstrom von der Ausgangssignal leitung OUT aufnimmt, funktionieren die Halteschaltungen, die den in den Fig. 10 bis 12 dargestellten Schaltungsteil aufwei sen, allesamt als Tiefstwert-Halteschaltung.

Bei diesem bevorzugten Ausführungsbeispiel führt die Verwen dung der Pufferschaltungen der bevorzugten Ausführungsbei spiele, bei denen die Offsetspannung in einem großen Ausgangs strombereich reduziert wird, zur Verwirklichung von Halte schaltungen mit reduzierter Offsetspannung, wobei das Kapazi tätselement CC eine hohe Kapazität aufweist.

9. Neuntes bevorzugtes Ausführungsbeispiel

Während die Pufferschaltungen des ersten bis siebten bevorzug ten Ausführungsbeispiels Bipolartransistoren verwenden, können auch Transistoren anderen Typs, wie zum Beispiel MOSFETs, an statt der Bipolartransistoren verwendet werden. Fig. 13 zeigt ein Schaltungsdiagramm zur Erläuterung eines Beispiels einer Pufferschaltung, die MOSFETs verwendet.

Die in Fig. 13 gezeigte Pufferschaltung unterscheidet sich von der in Fig. 1 gezeigten Pufferschaltung des ersten bevorzugten Ausführungsbeispiels dadurch, daß die pnp-Bipolartransistoren Q1 bis Q5 durch n-Kanal-MOSFETs Q81 bis Q85 ersetzt sind und die npn-Bipolartransistoren Q6 und Q8 durch p-Kanal-MOSFETs Q86 und Q87 ersetzt sind.

Für die Startschaltung SC kann die in Fig. 14 gezeigte Schal tung verwendet werden, die mit der Startschaltung SC der Fig. 2 identisch ist. Es kann auch die in Fig. 8 oder Fig. 9 ge zeigte Startschaltung SC verwendet werden, oder es kann eine Schaltung verwendet werden, die durch Ersetzen der Bipolar transistoren in der Startschaltung der Fig. 8 oder 9 durch MOSFETs gebildet ist.

Die Schaltungskomponenten sind derart verschaltet, daß die Gateelektroden, die Sourceelektroden und die Drainelektroden der MOSFETs den Basiselektroden, den Emitterelektroden bzw. den Kollektorelektroden der Bipolartransistoren entsprechen. Entsprechend der Pufferschaltung des ersten bevorzugten Aus führungsbeispiels wird das Größenverhältnis unter den Transi storen Q81, Q82 und Q83 derart gewählt, daß dieses m : n : 1 be trägt, das Größenverhältnis zwischen den Transistoren Q86 und Q87 wird derart gewählt, daß dieses 1 : p beträgt, und das Grö ßenverhältnis zwischen den Transistoren Q84 und Q85 wird der art gewählt, daß dieses {(m + n + 1)/p} : 1 beträgt.

Die Aussage, daß zwei MOSFETs in einem Größenverhältnis von a : b vorgesehen sind, bedeutet, daß die beiden MOSFETs derart ausgebildet sind, daß das Verhältnis zwischen ihren Drainströ men gegenüber der gleichen Source-Gate-Spannung a : b beträgt. Das heißt im allgemeinen, daß dann, wenn zwei Transistoren ein Größenverhältnis von a : b besitzen, die beiden Transistoren derart ausgebildet sind, daß das Verhältnis zwischen den Hauptströmen in bezug auf die gleiche Spannung zwischen der ersten Hauptelektrode und der Steuerelektrode a : b beträgt.

Mit anderen Worten heißt dies bei der Annahme, daß ein ganz zahliges Verhältnis A : B gleich dem Verhältnis a : b ist, daß zwei Transistoren mit dem Größenverhältnis a : b in ihren Eigen schaften äquivalent zu Transistoren, die durch Parallelschal ten von A Transistoreinheiten mit denselben Eigenschaften ge bildet sind, sowie zu Transistoren sind, die durch Parallel schalten von B solchen Transistoren gebildet sind.

Unter Parallelschaltung der Transistoren ist eine Verbindungs form zu verstehen, bei der die ersten Hauptelektroden mitein ander verbunden sind, die zweiten Hauptelektroden miteinander verbunden sind und die Steuerelektroden miteinander verbunden sind.

Wie die in Fig. 1 gezeigte Pufferschaltung kann auch die in Fig. 13 gezeigte Pufferschaltung die Offsetspannung in einem breiten Ausgangsstrombereich unterdrücken. Es ist darauf hin zuweisen, daß die Verwendung von Bipolartransistoren vorteil hafter ist, da die Elemente in einfacherer Weise derart ausge bildet werden können, daß der in einer Stromspiegelschaltung in einem bestimmten Verhältnis fließende Strom exakt einge stellt wird. Die Pufferschaltungen, die Bipolartransistoren verwenden, sind auch zum Erhöhen des Ausgangsstroms und zum Steigern der Ansteuerbarkeit von Vorteil.

10. Beispiele zum Einstellen des Größenverhältnisses

Nachfolgend werden Beispiele hinsichtlich der Einstellung des Größenverhältnisses der Transistoren beschrieben, die bei den Pufferschaltungen der bevorzugten Ausführungsbeispiele verwen det werden. Fig. 15 zeigt eine Draufsicht zur Erläuterung der Konstruktion eines npn-Lateral-Bipolartransistors. Fig. 16 zeigt eine Schnittansicht entlang der Linie X-X der Fig. 15.

Bei diesem Transistor wird eine n^--Epitaxialschicht 11 auf einem p-leitenden Substrat 10 gebildet. Eine vergrabene n⁺- Diffusionsschicht wird selektiv an dem Übergang zwischen dem p-leitenden Substrat 10 und der n^--Epitaxialschicht 11 gebil det.

In der n^--Epitaxialschicht 11 werden eine p-leitende Basis schicht 14 und eine n⁺-leitende Kollektorschicht 16 selektiv derart gebildet, daß ihre Oberflächen freiliegen, und eine p-leitende Isolierschicht 12 wird diese Schichten umgebend bis auf eine Tiefe ausgebildet, die bis zu dem p-leitenden Sub strat 10 reicht. Eine n⁺-Emitterschicht 15 wird innerhalb der p-leitenden Basisschicht 14 selektiv derart gebildet, daß ihre Oberfläche freiliegt.

Eine Emitterelektrode 18, eine Basiselektrode 19 und eine Kol lektorelektrode 20 werden durch Öffnungen 21, 22 und 23, die in der Isolierschicht 17 ausgebildet sind, mit der n⁺-Emitter schicht 15, der p-leitenden Basisschicht 14 bzw. der n⁺-Kol lektorschicht 16 verbunden.

Fig. 17 zeigt eine Draufsicht zur Erläuterung der Konstruktion eines pnp-Lateral-Bipolartransistors. Fig. 18 zeigt eine Schnittansicht entlang der Linie Y-Y in Fig. 17. Bei diesem Transistor sind eine n⁺-Basisschicht 31, eine p-leitende Kol lektorschicht 34 und eine p-leitende Emitterschicht 33 in einer n^--Epitaxialschicht 11 selektiv derart ausgebildet, daß ihre Oberflächen freiliegen.

Eine Basiselektrode 35, eine Kollektorelektrode 36 und eine Emitterelektrode 37 sind durch Öffnungen 38, 39 und 40, die in der Isolierschicht 17 ausgebildet sind, mit der n⁺-leitenden Basisschicht 31, der p-leitenden Kollektorschicht 34 bzw. der p-leitenden Emitterschicht 33 verbunden.

Die in den Fig. 16 und 18 mit unterbrochenen Linien umgrenzten Bereiche (die vorliegend als "Basisbereich" bezeichnet werden) sind diejenigen Bereiche, die die Eigenschaften dieser Late ral-Bipolartransistoren bestimmen. Bei dem npn-Transistor wer den dessen Eigenschaften in der zwischen der n⁺-Emitterschicht 15 und der n^--Epitaxialschicht 11 eingeschlossenen p-leitenden Basisschicht 14 durch den Bereich mit der geringsten Breite zwischen den beiden Schichten bestimmt, d. h. dem Basisbereich unmittelbar unter der n⁺-leitenden Emitterschicht 15, während andere Bereiche keinen so starken Einfluß auf die Eigenschaf ten haben. Somit läßt sich das Größenverhältnis der Transisto ren durch das Verhältnis der Flächen A der Basisbereiche be stimmen.

Bei dem pnp-Transistor entspricht der Bereich, über den die p-leitende Emitterschicht 33 und die p-leitende Kollektorschicht 34 einander gegenüberliegen, dem wirksamen Basisbereich, und das Größenverhältnis der Transistoren läßt sich durch das Ver hältnis zwischen den Umfangslängen der Basisbereiche, d. h. die der Basis zugewandten Längen L, bestimmen.

Es ist zwar nicht gezeigt, jedoch kann das Größenverhältnis von MOSFETs durch das Verhältnis ihrer Gate-Breite eingestellt werden. Das Größenverhältnis der Transistoren kann somit bei dem Herstellungsverfahren auf ein gewünschtes Verhältnis ein gestellt werden.

11. Modifikationen

(1) Es versteht sich von selbst, daß es wie bei der Puffer schaltung des zweiten bevorzugten Ausführungsbeispiels, die in symmetrischer Relation in bezug auf die Pufferschaltung des ersten bevorzugten Ausführungsbeispiels ausgebildet ist, eben falls möglich ist, Pufferschaltungen mit einer symmetrischen Relation auch bei den Pufferschaltungen des dritten bis sieb ten sowie des neunten bevorzugten Ausführungsbeispiels vorzu sehen. Die auf diese Weise ausgebildeten Pufferschaltungen können, wie die Pufferschaltung des zweiten bevorzugten Aus führungsbeispiels, den Ausgangsstrom aufnehmen.

(2) Eine Halteschaltung läßt sich dadurch bilden, daß ein Kapazitätselement CC, wie es in den Fig. 10 bis 12 gezeigt ist, in die Pufferschaltung des neunten bevorzugten Ausfüh rungsbeispiels geschaltet wird. Eine auf diese Weise ausgebil dete Halteschaltung kann die Offsetspannung unterdrücken, wo bei das Kapazitätselement CC eine hohe Kapazität aufweist.

Claims

1. Pufferschaltung,
gekennzeichnet durch
einen ersten Transistor (Q1, Q71, Q81) mit einer ersten Hauptelektrode, einer zweiten Hauptelektrode und einer Steuerelektrode,
einen zweiten Transistor (Q2, Q72, Q82) vom gleichen Leit fähigkeit s Typ wie der erste Transistor (Q1, Q71, Q81) und mit einer ersten Hauptelektrode, die mit der ersten Haupt elektrode des ersten Transistors (Q1, Q71, Q81) verbunden ist, einer zweiten Hauptelektrode und einer Steuerelek trode, wobei der erste Transistor (Q1, Q71, Q81) und der zweite Transistor (Q2, Q72, Q82) ein Größenverhältnis zu einander von m : n (m, n = positive reelle Zahlen) aufwei sen;
eine erste Stromversorgungsleitung (GND, VCC), die mit der zweiten Hauptelektrode des ersten Transistors (Q1, Q71, Q81) verbunden ist;
einen dritten Transistor (Q3, Q73, Q83), der mit seiner er sten Hauptelektrode mit der ersten Hauptelektrode des er sten Transistors (Q1, Q71, Q81) und des zweiten Transistors (Q2, Q72, Q82) verbunden ist und der mit seiner Steuerelek trode mit der Steuerelektrode des zweiten Transistors (Q2, Q72, Q82) verbunden ist, wobei der dritte Transistor (Q3, Q73, Q83) vom gleichen Leitfähigkeits-Typ wie der zweite Transistor (Q2, Q72, Q82) ist und ein Größenverhältnis vom 1/n-fachen in bezug auf den zweiten Transistor (Q2, Q72, Q82) aufweist;
eine erste Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87), die mit einer zweiten Hauptelektrode des dritten Transistors (Q3, Q73, Q83) und der ersten Stromversorgungs leitung (GND, VCC) verbunden ist und einen Strom abgibt, der das p-fache (p = positive reelle Zahl) eines Haupt stroms des dritten Transistors (Q3, Q73, Q83) ist;
eine zweite Stromversorgungsleitung (VCC, GND); und
eine zweite Stromspiegelschaltung (Q4, Q5; Q74, Q75; Q84, Q85), die mit der ersten Hauptelektrode des ersten, zweiten und dritten Transistors (Q1, Q71, Q81; Q2, Q72, Q82; Q3; Q73, Q83), der ersten Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87) und der zweiten Stromversorgungsleitung verbunden ist und der ersten Hauptelektrode des ersten, zweiten und dritten Transistors (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83) einen Strom zuführt, der das (m + n + 1)/p- fache des von der ersten Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87) abgegebenen Stroms beträgt.

2. Pufferschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß die zweite Stromspiegelschaltung (Q6, Q7; Q76, Q77; Q86, Q87) folgendes aufweist:
einen vierten Transistor (Q4, Q74, Q84), der mit seiner er sten Hauptelektrode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist und mit seiner zweiten Hauptelek trode mit der ersten Hauptelektrode des ersten, zweiten und dritten Transistors (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83) verbunden ist, und
einen fünften Transistor (Q5, Q75, Q85), der mit seiner er sten Hauptelektrode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist und mit seiner zweiten Hauptelek trode sowie mit seiner Steuerelektrode mit der ersten Stromspiegelschaltung (Q6, Q7; Q66, Q77; Q86, Q87) und der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) ver bunden ist, wobei der fünfte Transistor (Q5, Q75, Q85) vom gleichen Leitfähigkeits-Typ wie der vierte Transistor (Q4, Q74, Q84) ist und ein Größenverhältnis vom p/(m + n + 1)-fachen in bezug auf den vierten Transistor (Q4, Q74, Q84) auf weist.

3. Pufferschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die erste Stromspiegelschaltung (Q6, Q7; Q66, Q77; Q86, Q87) folgendes aufweist:
einen sechsten Transistor (Q6, Q76, Q86), der mit seiner ersten Hauptelektrode mit der ersten Stromversorgungslei tung (GND, VCC) verbunden ist und mit seiner zweiten Hauptelektrode sowie seiner Steuerelektrode mit der zweiten Hauptelektrode des dritten Transistors (Q3, Q73, Q83) verbunden ist, und
einen siebten Transistor (Q7, Q77, Q87), der mit seiner ersten Hauptelektrode mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist, mit seiner zweiten Hauptelektrode mit der zweiten Stromspiegelschaltung (Q4, Q5; Q74, Q75; Q84, Q85) verbunden ist und mit seiner Steuerelektrode mit der Steuerelektrode und der zweiten Hauptelektrode des sechsten Transistors (Q6, Q76, Q86) verbunden ist, wobei der siebte Transistor (Q7, Q77, Q87) vom gleichen Leitfähigkeits-Typ wie der sechste Transistor (Q6, Q76, Q86) ist und ein Größenverhältnis vom p-fachen in bezug auf den sechsten Transistor (Q6, Q76, Q86) aufweist.

4. Pufferschaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Startschaltung (SC) um zu bewirken, daß der erste, zweite und dritte Transistor (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83) von einem ausgeschalteten Zustand in einen leitenden Zustand umschalten, wenn eine Spannung zwischen der ersten Stromversorgungsleitung (GND, VCC) und der zwei ten Stromversorgungsleitung (VCC, GND) angelegt wird.

5. Pufferschaltung nach Anspruch 2,
gekennzeichnet durch:
ein erstes Widerstandselement (R1), das mit dem einen Ende mit der ersten Stromversorgungsleitung (GND) verbunden ist und
einen achten Transistor (Q40, Q41), der mit seiner ersten Hauptelektrode mit dem anderen Ende des ersten Widerstands elements (R1) verbunden ist, mit seiner zweiten Hauptelek trode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist und mit seiner Steuerelektrode mit der Steu erelektrode des vierten Transistors (Q4, Q74, Q84) verbun den ist.

6. Pufferschaltung nach Anspruch 2, gekennzeichnet durch eine Startschaltung (SC), die mit der Steuerelektrode des ersten Transistors (Q1, Q71, Q81), der Steuerelektrode des zweiten Transistors (Q2, Q72, Q82) und der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist, um die Steuerelektrode des vierten Transistors (Q4, Q74, Q84) in einer derartigen Richtung anzusteuern, daß der Strom des vierten Transistors (Q4, Q74, Q84) nur dann ansteigt, wenn eine Potentialdifferenz zwischen der Steuerelektrode des ersten Transistors (Q1, Q71, Q81) und der Steuerelektrode des zweiten Transistors (Q2, Q72, Q82) einen Referenzwert übersteigt.

7. Pufferschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Startschaltung (SC) einen neunten Transistor (Q31) aufweist, der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode des zweiten Transistors (Q2, Q72, Q82) verbunden ist, mit seiner Steuerelektrode mit der Steuerelektrode des ersten Transistors (Q1, Q71, Q81) ver bunden ist und mit seiner zweiten Hauptelektrode mit der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) ver bunden ist.

8. Pufferschaltung nach Anspruch 2,
gekennzeichnet durch
ein zweites Widerstandselement (R3), das mit seinem einen Ende mit der ersten Stromversorgungsleitung (GND, VCC) ver bunden ist,
einen zehnten Transistor (Q32), der mit seiner ersten Hauptelektrode mit der zweiten Stromversorgungsleitung (VCC, GND) verbunden ist, mit seiner Steuerelektrode mit der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist und mit seiner zweiten Hauptelektrode mit dem anderen Ende des zweiten Widerstandselements (R3) verbunden ist und der vom gleichen Leitfähigkeits-Typ wie der vierte Transistor (Q4, Q74, Q84) ist,
einen elften Transistor (Q33), der mit seiner ersten Hauptelektrode mit dem anderen Ende des Widerstandselements (R3) verbunden ist und mit seiner zweiten Hauptelektrode mit der Steuerelektrode des vierten Transistors (Q4, Q74, Q84) verbunden ist, und
eine Schaltung (Q34, R2) zum Konstanthalten der Potential differenz zwischen einer Steuerelektrode des elften Transi stors (Q33) und der ersten Stromversorgungsleitung (GND, VCC).

9. Pufferschaltung nach einem der Ansprüche 1 bis 8,
gekennzeichnet durch
einen zwölften Transistor (Q9), der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode und der Steu erelektrode des ersten Transistors (Q1, Q71, Q81) verbunden ist und mit seiner zweiten Hauptelektrode mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist und der vom gleichen Leitfähigkeits-Typ wie der erste Transistor (Q1, Q71, Q81) ist, und
einen dreizehnten Transistor (Q10), der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode und der Steuerelektrode des zweiten Transistors (Q2, Q72, Q82) ver bunden ist und mit seiner zweiten Hauptelektrode mit seiner Steuerelektrode verbunden ist, wobei der dreizehnte Transi stor (Q10) vom gleichen Leitfähigkeits-Typ wie der zwölfte Transistor (Q9) ist und ein Größenverhältnis vom n/m-fachen in bezug auf den zwölften Transistor (Q9) aufweist.

10. Pufferschaltung nach Anspruch 9,
gekennzeichnet durch
einen vierzehnten Transistor (Q11), der mit seiner ersten Hauptelektrode mit der ersten Hauptelektrode des ersten, zweiten und dritten Transistors (Q1, Q71, Q81; Q2, Q72, Q82; Q3, Q73, Q83) verbunden ist und mit seiner zweiten Hauptelektrode mit seiner Steuerelektrode verbunden ist, wobei der vierzehnte Transistor (Q11) vom gleichen Leitfä higkeit s Typ wie der erste Transistor (Q1, Q71, Q81) ist und ein Größenverhältnis von 1 : 1 in bezug auf den ersten Transistor (Q1, Q71, Q81) aufweist, und
einen fünfzehnten Transistor (Q12), der mit seiner ersten Hauptelektrode mit der zweiten Hauptelektrode des vierzehn ten Transistors (Q11) verbunden ist und mit seiner zweiten Hauptelektrode mit der ersten Stromversorgungsleitung (GND, VCC) verbunden ist, wobei der fünfzehnte Transistor (Q12) vom gleichen Leitfähigkeits-Typ wie der zwölfte Transistor (Q9) ist und ein Größenverhältnis von 1 : 1 in bezug auf den zwölften Transistor (Q9) aufweist.

11. Pufferschaltung,
gekennzeichnet durch
eine erste Pufferschaltung, die mit der Pufferschaltung nach einem der Ansprüche 1 bis 8 konstruktionsmäßig iden tisch ist, und
eine zweite Pufferschaltung, die mit der Pufferschaltung nach Anspruch 9 oder 10 konstruktionsmäßig identisch ist, wobei zwischen der ersten und der zweiten Pufferschaltung die ersten Stromversorgungsleitungen (GND, VCC) miteinander verbunden sind, die zweiten Stromversorgungsleitungen (VCC, GND) miteinander verbunden sind, die Steuerelektrode des ersten Transistors (Q1, Q71, Q81) mit der Steuerelektrode des zwölften Transistors (Q9) verbunden ist und die zweite Hauptelektrode des ersten Transistors (Q2, Q72, Q82) mit der zweiten Hauptelektrode des dreizehnten Transistors (Q10) verbunden ist.

12. Halteschaltung,
gekennzeichnet durch:
eine Pufferschaltung nach einem der Ansprüche 1 bis 8 und ein Kapazitätselement (CC), das mit seinem einen Ende mit der zweiten Hauptelektrode des zweiten Transistors (Q2, Q72, Q82) verbunden ist und mit seinem anderen Ende mit einer beliebigen Leitung der ersten Stromversorgungsleitung (GND, VCC), der zweiten Stromversorgungsleitung (VCC, GND) und einer Leitung (STL) mit stabilem Potential verbunden ist, die ein bestimmtes Potential in bezug auf die erste und die zweite Stromversorgungsleitung (GND, VCC) aufweist.