KR920015551A - 기판 전위 검출 회로를 가진 반도체 집적회로 장치 - Google Patents
기판 전위 검출 회로를 가진 반도체 집적회로 장치 Download PDFInfo
- Publication number
- KR920015551A KR920015551A KR1019920001173A KR920001173A KR920015551A KR 920015551 A KR920015551 A KR 920015551A KR 1019920001173 A KR1019920001173 A KR 1019920001173A KR 920001173 A KR920001173 A KR 920001173A KR 920015551 A KR920015551 A KR 920015551A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- circuit
- input
- mos transistor
- reference voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Dram (AREA)
- Measurement Of Current Or Voltage (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 한 실시예의 기판 전위 검출 회로를 도시하는 회로도.
Claims (5)
- 기판 전위(VBB)가 소정의 검출 레벨에 도달할때 검출 출력 노드(N11)에 검출 신호를 출력시키는 기판 전위 검출 회로를 가진 반도체 집적 회로 장치로써, 제1입력 트랜지스터(Q3) 및 제2입력 트랜지스터(Q4)를 가진 전류-미러회로(100)와, 제1 및 제2레지스터(R1,R2)가 직렬로 접속되어 내부 기준 전압(VREF)과 기판 전위(VBB)사이의 전위차를 분배하여 상기 제1입력 트랜지스터에 공급될 입력 전압(V1)을 제공하는 제1 레지스터 회로, 및 제3 및 제4레지스터(R3,R4)가 직렬로 접속되어 내부 기준 전압과 접지 전위(GND)사이의 전위차를 분배하여 상기 제2입력 트랜지스터에 공급될 기준 전압(V2)을 제공하는 제2레지스터 회로를 포함하는 반도체 집적 회로장치.
- 제1항에 있어서, 상기 전류-미러회로(100)가, 전원 장치(Vcc)와 공통 접합 노드사이에 접속되고, 상기 제1입력 트랜지스터 역할을 하는 P-채널 MOS 트랜지스터 (Q1)와 N-채널 MOS 트랜지스터(Q3)를 갖는 제1직렬 회로와, 상기 전원 장치와 공통 접합 노드사이에 접속되고, 상기 제2입력 트랜지스터 역할을 하는 P-채널 MOS 트랜지스터(Q2)와 N-채널 MOS 트랜지스터(Q4)를 갖는 제2직렬 회로, 및 공통 접합 노드와 접지사이에 접속되고, 전류원으로써 기능하는 N-채널 MOS 트랜지스터(Q5)를 포함하는 반도체 집적 회로장치.
- 제1항에 있어서, 내부 기준 전압원(VREF)과 상기 제1레지스터 회로(R1,R2)사이에 접속된 제1스위칭 트랜지스터(Q6)와, 내부 기준 전압원과 상기 제2레지스터 회로(R3,R4)사이에 접속된 제2 스위칭 트랜지스터(Q7)를 가지며, 상기 제1 및 제2 스위칭 트랜지스터가 거기에 공통으로 입력된 제어 신호(SW1)에 응답하여 턴-온 및 턴-오프되는 반도체 집적 회로 장치.
- 제2항에 있어서, 상기 공통 접합 노드와 접지사이에 접속된 상기 N-채널 MOS 트랜지스터(Q5)가 그것의 게이트에서 응답하여 턴-온 및 턴오프되는 제어신호(SW2)를 수신하는 반도체 집적 회로 장치.
- 제1항에 있어서, 상기 검출 출력 노드(N11)에 접속되어 그것으로부터 출력된 상기 검출 신호를 증폭시키는 최소한 하나의 인버터(I1내지 In)를 포함하는 반도체 집적 회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-28077 | 1991-01-29 | ||
JP2807791 | 1991-01-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920015551A true KR920015551A (ko) | 1992-08-27 |
KR950010048B1 KR950010048B1 (ko) | 1995-09-06 |
Family
ID=12238712
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920001173A KR950010048B1 (ko) | 1991-01-29 | 1992-01-28 | 기판 전위 검출 회로를 가진 반도체 집적 회로 장치 |
KR1019920025604A KR960008448B1 (ko) | 1991-01-29 | 1992-12-26 | 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920025604A KR960008448B1 (ko) | 1991-01-29 | 1992-12-26 | 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5191235A (ko) |
EP (1) | EP0497319B1 (ko) |
JP (1) | JP2870277B2 (ko) |
KR (2) | KR950010048B1 (ko) |
DE (1) | DE69210063T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010085522A (ko) * | 2000-02-24 | 2001-09-07 | 니시무로 타이죠 | 마이너스 전위 검지 회로, 및 마이너스 전위 검지 회로를구비한 반도체 기억 장치 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0554650A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体集積回路 |
JP2876854B2 (ja) * | 1991-10-25 | 1999-03-31 | 日本電気株式会社 | 電位検出回路 |
US5329168A (en) * | 1991-12-27 | 1994-07-12 | Nec Corporation | Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources |
US5347172A (en) * | 1992-10-22 | 1994-09-13 | United Memories, Inc. | Oscillatorless substrate bias generator |
US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
US5280198A (en) * | 1992-11-06 | 1994-01-18 | Intel Corporation | Power supply level detector |
SE470527B (sv) * | 1992-11-18 | 1994-07-04 | Ericsson Telefon Ab L M | Metod och anordning för att detektera om en signal har en önskad på förhand fastställd frekvens eller ej |
KR950002084B1 (ko) * | 1992-12-16 | 1995-03-10 | 현대전자산업주식회사 | 고전압 노이즈 감소용 데이타 출력 버퍼회로 |
US5367211A (en) * | 1993-06-28 | 1994-11-22 | Harris Corporation | Differential amplifier with hysteresis |
JP3157960B2 (ja) * | 1993-08-19 | 2001-04-23 | 三菱電機株式会社 | 極性検出回路 |
US6882215B1 (en) * | 1994-01-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Substrate bias generator in semiconductor memory device |
JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
US5672997A (en) * | 1994-09-21 | 1997-09-30 | Intel Corporation | Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit |
US5990709A (en) * | 1995-06-09 | 1999-11-23 | Siemens Aktiengesellschaft | Circuit for comparing two electrical quantities provided by a first neuron MOS field effect transistor and a reference source |
JP3597281B2 (ja) * | 1995-11-28 | 2004-12-02 | 株式会社ルネサステクノロジ | 電位検出回路及び半導体集積回路 |
US6087892A (en) * | 1998-06-08 | 2000-07-11 | Sun Microsystems, Inc. | Target Ion/Ioff threshold tuning circuit and method |
JP2000339958A (ja) | 1999-05-25 | 2000-12-08 | Toshiba Corp | 半導体集積回路 |
US6448823B1 (en) * | 1999-11-30 | 2002-09-10 | Xilinx, Inc. | Tunable circuit for detection of negative voltages |
JP2001332696A (ja) * | 2000-05-24 | 2001-11-30 | Nec Corp | 基板電位検知回路及び基板電位発生回路 |
US20030197546A1 (en) * | 2001-07-09 | 2003-10-23 | Samsung Electronics Co., Ltd. | Negative voltage generator for a semiconductor memory device |
US7336121B2 (en) * | 2001-05-04 | 2008-02-26 | Samsung Electronics Co., Ltd. | Negative voltage generator for a semiconductor memory device |
KR100955682B1 (ko) | 2008-04-28 | 2010-05-03 | 주식회사 하이닉스반도체 | 센싱 지연회로 및 이를 이용한 반도체 메모리 장치 |
RU2474954C1 (ru) * | 2011-12-13 | 2013-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Токовое зеркало |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57199335A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Generating circuit for substrate bias |
JPS59122225A (ja) * | 1982-12-28 | 1984-07-14 | Nippon Texas Instr Kk | 基準電圧検出回路 |
JPH0750552B2 (ja) * | 1985-12-20 | 1995-05-31 | 三菱電機株式会社 | 内部電位発生回路 |
JPS63224665A (ja) * | 1987-03-13 | 1988-09-19 | Mitsubishi Electric Corp | 基板電圧発生回路 |
US4780625A (en) * | 1987-05-12 | 1988-10-25 | Motorola, Inc. | Integrated circuit sensor circuit |
JPH021156A (ja) * | 1988-06-01 | 1990-01-05 | Hitachi Ltd | 基板電圧検出回路 |
EP0360884A1 (de) * | 1988-09-26 | 1990-04-04 | Siemens Aktiengesellschaft | CMOS-Differentialkomparator mit Offsetspannung |
JP2557271B2 (ja) * | 1990-04-06 | 1996-11-27 | 三菱電機株式会社 | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 |
-
1991
- 1991-12-27 JP JP3359816A patent/JP2870277B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-28 KR KR1019920001173A patent/KR950010048B1/ko not_active IP Right Cessation
- 1992-01-28 US US07/827,000 patent/US5191235A/en not_active Expired - Fee Related
- 1992-01-29 EP EP92101479A patent/EP0497319B1/en not_active Expired - Lifetime
- 1992-01-29 DE DE69210063T patent/DE69210063T2/de not_active Expired - Fee Related
- 1992-12-26 KR KR1019920025604A patent/KR960008448B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010085522A (ko) * | 2000-02-24 | 2001-09-07 | 니시무로 타이죠 | 마이너스 전위 검지 회로, 및 마이너스 전위 검지 회로를구비한 반도체 기억 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR930014589A (ko) | 1993-07-23 |
EP0497319B1 (en) | 1996-04-24 |
JPH05101658A (ja) | 1993-04-23 |
JP2870277B2 (ja) | 1999-03-17 |
EP0497319A1 (en) | 1992-08-05 |
KR950010048B1 (ko) | 1995-09-06 |
KR960008448B1 (ko) | 1996-06-26 |
DE69210063T2 (de) | 1996-12-12 |
DE69210063D1 (de) | 1996-05-30 |
US5191235A (en) | 1993-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920015551A (ko) | 기판 전위 검출 회로를 가진 반도체 집적회로 장치 | |
KR970071829A (ko) | 반도체집적회로 | |
KR950007292A (ko) | 저소비 전류로 동작하는 파워-온 신호 발생 회로 | |
KR910017762A (ko) | 출력회로 | |
KR970060220A (ko) | 부하 변동에 대해 출력 레벨을 안정하게 유지할 수 있는 내부 전원 회로를 구비한 반도체 집적 회로 장치 | |
KR920015365A (ko) | 입출력 버퍼회로 | |
KR970055264A (ko) | 차동 증폭기 | |
KR930020850A (ko) | 레벨 변환회로 | |
KR920017116A (ko) | 전류 감지 증폭회로 | |
KR900002457A (ko) | 출력버퍼회로 | |
KR930003147A (ko) | 반도체 메모리 장치의 센프앰프 제어회로 | |
KR920022629A (ko) | 스위치 가능한 전류-기준전압 발생기 | |
KR940001556A (ko) | 반도체 집적회로 | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
KR970003924A (ko) | 반도체 장치 | |
KR920015734A (ko) | 입력 버퍼 재생 래치 | |
KR920017365A (ko) | 반도체 집적회로 | |
KR920022298A (ko) | 레벨 변환 출력 회로 | |
KR940026953A (ko) | 반도체 메모리 장치 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR930011274A (ko) | 입력회로 | |
KR910021022A (ko) | 히스테리시스회로 | |
KR880012011A (ko) | 논리회로 | |
KR880012012A (ko) | 논리회로 | |
KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990902 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |