KR0127318B1 - 백바이어스전압 발생기 - Google Patents

백바이어스전압 발생기

Info

Publication number
KR0127318B1
KR0127318B1 KR1019940007758A KR19940007758A KR0127318B1 KR 0127318 B1 KR0127318 B1 KR 0127318B1 KR 1019940007758 A KR1019940007758 A KR 1019940007758A KR 19940007758 A KR19940007758 A KR 19940007758A KR 0127318 B1 KR0127318 B1 KR 0127318B1
Authority
KR
South Korea
Prior art keywords
voltage
back bias
bias voltage
signal
internal
Prior art date
Application number
KR1019940007758A
Other languages
English (en)
Other versions
KR950030146A (ko
Inventor
김태훈
전영헌
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940007758A priority Critical patent/KR0127318B1/ko
Priority to DE4445750A priority patent/DE4445750C2/de
Priority to US08/362,299 priority patent/US5602506A/en
Priority to JP7005532A priority patent/JP2854533B2/ja
Publication of KR950030146A publication Critical patent/KR950030146A/ko
Application granted granted Critical
Publication of KR0127318B1 publication Critical patent/KR0127318B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 백바이어스(back bias) 전압발생기에 관한 것으로, 외부전압(VCC)이 공급되기 시작하는 초기상태에서는 내부전압(VREG)이 일정수준에 도달될때까지 외부전압(VCC)에 의한 발진인에이블신호(OSCEN)를 생성하다가 그 내부전압(VREG)이 소망하는 레벨로 도달되는 순간부터 그 외부전압(VCC)의 출력경로를 차단하고, 내부전압(VREG)에 의한 발진인에이블신호(OSCEN)를 출력함으로써 외부전압(VCC)의 변화에 관계없이 백바이어스전압(VBB)을 일정 레벨로 유지할 수 있게 한 것이다.

Description

백바이어스전압 발생기
제 1 도는 일반적인 백바이어스전압 발생기의 블록도.
제 2 도는 제 1 도에서 파워온신호 발생부의 상세 회로도
제 3 도는 제 1 도에서 백바이어스전압 센서의 상세 회로도
제 4 도는 (a) 내지(d)는 제 l 도 각부의 파형도
제 5 도는 제 1 도에 의한 외부전압과 백바이어스전압과의 관계 그래프
제 6 도는 Vpp전압을 사용하는 트랜지스터의 단면도
제 7 도는 제 1 도에 의한 외부전압과 Vpp전압과의 관계 그래프
제 8 도는 본 발명의 백바이어스전압 발생기의 블록도
제 9 도는 제 8 도에서 기준전압발생부의 일실시예시 회로도
제 10 도는 제 8 도에서 백바이어스전압 발생부의 일실시예시 회로도
제 11 도는 (a) 내지 (h)는 제 8 도 각부의 파형도
제 12 도는 본 발명에 의한 외부전압과 내부전압과의 관계 그래프
제 13 도는 본 발명에 의한 외부전압과 백바이어스전압과의 관계 그래프
* 도면의 주요 부분에 대한 부호의 설명
21 : 파워온신호 발생부 22 : 내부전압제어신호 발생부
23 : 기준전압 발생부 24 : 백바이어스전압 센서
25 : 발진기 26 : 백바이어스전압 펌핑부
PM21,PM31-PM41: 피모스 NM31-NM44: 엔모스
TRl,TR2: 전송게이트 ND31: 낸드게이트
I31-I36: 인버터
본 발명은 백바이어스(backbias) 전압발생기에 관한 것으로, 특히 외부전압에 대한 독립적인 전압을 발생시키고 이 전압으로 백바이어스전압을 조절하여 외부전압의 변화에 관계없이 일정한 백바이어스전압을 일정하게 유지할 수 있게 함으로써 트랜지스터 정선의 신뢰성을 향상시키는데 적당하도록한 백바이어스전압 발생기에 관한 것이다.
제 1 도는 일반적인 백바이어스전압 발생기의 블록도로서 이에 도시한 바와 같이, 외부전압(Vcc)이 안정화된 시점에서 파워온신호(PWRON)를 출력하는 파워온신호 발생부(1)와, 상기 파워온신호(PWRON)의 제어를 받아 발진인에이블신호(OSCEN)를 생성하는 백바이어스전압(VBB)센서(2)와, 상기방진인에이블신호(OSCEN)에 따라 소정 주기의 발진신호를 생성하는 발진기(3)와, 상기 발진기(3)의 출력신호를 공급받아 백바이어스전압을 펌핑하여 원하는 레벨의 백바이어스전압을 출력하는 백바이어스전압펌핑부(4)로 구성된 것으로, 이와 같이 구성된 백바이어스전압 발생기의 작용을 제 2 도 내지 제 7 도를 참조하여 설명하면 다음과 같다.
외부전압(VCC)이 인가되면, 그 외부전압(VCC)이 안정화되는 시점에서 즉, 저항으로 동작하는 피모스(PMl)와 콘덴서로 작용하는 엔모스(NMl)에 의해 설지오다는 시정수에 의해 소정시간 후 파워온신호 발생부(l)에서 파워온신호(PWRON)가 하이상태로 출력되고, 이에 의해 엔모스(NM1)가 턴온 되면서 접지전압(VSS) 레벨에 묶여있던 백바이어스전압(VBB)이 그 접지전압(VSS) 레벨에서 해제되고, 이는 상기 엔모스(NM14)를 통해 엔모스(NM15)의 게이트에 공급된다.
이에 따라 인버터(I11)의 입력단이 하이상태로 되므로 낸드게이트(ND11)의 입력단에 모두 하이가 공급되어 이로부터 로우가 출력되며, 이는 인버터(I13)를 통해 하이로 받전되어 제 4 도의 (c)와 같이 발진인에이블신호(OSCEN)가 출력된다. 이에따라 발전기(3)와 백바이어스전압펌핑부(4)를 통해 부(-)의 펌핑동작이 이루어진다.
이후, 상기 백바이어스전압(VBB)이 -3VT가 되면 엔모스(NM11-NM13)가 온되어 상기 인버터(I11)의 입력단이 로우상태로 되므로 낸드케이트(ND11)에 서 발진인에이블신호(OSCEN)가 로우상태로 출력되고, 이에 의해 상기 발진기(3)와 맥바이어스전압펌핑부(4)의 전압펌핑동작이 종료되어 그 백바이어스전압(VBB)이 일정 레벨로 유지된다.
그런데, 종래의 회로에서는 외부전압(VCC)이 백바이어스전압센서(2)에 직접 공급되므로 그 외부전압(VCC)이 변화되면 피모스(PM11),(PM12)의 전류량이 변화되고, 이에 의해 인버터(I11),(I12)와 낸드게이트(ND11)의 트립전압도 변화된다.
따라서, 제 15 도에서와 같이 백바이어스전압(VBB)은 외부전압(VCC)이 증가할수록 점점 낮아지게 된다. 메모리회로에서는 외부전압(VCC)보다 높은 전압(VPP)을 워드라인 구동부나 출력버퍼 등에 사용되는데, 제 16 도는 그 전압(VPP)이 사용되는 곳의 단면도를 보인 것이고, 제 7 도는 전압(VPP)과 외부전압(VCC)의 관계 그래프를 보인 것으로 이에 도시된 바와 같이 외부전압(VCC)이 ''하이''에서 백바이어스전압(VBB)은 낮아지고 전압(VPP)은 더욱 높아지 트랜지스터의 정선에 높은 전계가 인가되게 되며, 이에 의해 트랜지스터의 신뢰도가 떨어진다.
이상의 설명에서와 종래의 백바이어스전압 발생기에 있어서는 외부전압 Vcc가 증가되면 그에따라 Vpp전압은 더욱 증가하게 되고, 이에 비하여 백바이어스전압은 점점 낮아져 백바이어스전압을 공급받는 트랜지스터의 정선에 높은 전계가 인가되므로 이에 의해 트랜지스터의 신뢰도가 떨어지게 되는 문제점이 있었다.
본 발명은 이와같은 문제점을 해결하기 위하여 외부전압에 관계없이 백바이어스전압을 안정된 상태로 공급할 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제 8 도는 본 발명의 백바이어스전압 발생기에 대한 블록도로서 이에 도시한 바와 같이, 외부전압(VCC)이 공급되어 일정 레벨을 유지할때 파워온신호(PWRON)를 출력하는 파워온신호 발생부(21)와, 상기 파워온신호(PWRON)가 출력되는 시점에서 내부전압제어신호(VREF)를 출력하는 내부전압제어신호 발생부(22)와, 외부전압(VCC)을 구동전원으로 하여 상기 내부전압제어신호(VREF)를 귀환전압과비교제서 일정레벨의 내부전압(VREG)을 생성하여 그 내부전압(VREG) 및 내외부전압선택신호(VREGCOK)를 출력하는 기준전압 발생부(23)와, 상기 내외부전압선택신호(VREGOK)의 제어를 받아 외부전압(VCC)이 공급되는 초기상태에서는 그 외부전압(VCC)에 따른 발진인에이블신호(OSCEN)를 출력하다가 내부전압(VREG)이 일정레벨로 안정될때 그 내부전압(VREG)에 따른 발진인에이블신호(OSCEN)를 출력하는 백바이어전압 센서(24)와, 상기 발진인에이블신호(OSCEN)에 따라 소정 주기의 발진신호를 생성하고, 상기 백바이어스전압(VBB)이 일정레벨로 안정화할때 상기 기준전압발생부(23)에 인에이블신호(VBBOKB)를 출력하는 발진기(25)와, 상기 발진기(25)의 출력신호에 따라 전압펌핑기능을 수행하여 윈하는 레벨의 백바이어스전압(VBB)을 생성하는 백바이어스전압펌핑부(26)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제 9 도 내지 제 13 도를 참조하여 설명하면 다음과 같다.
외부전압(VCC)이 제 11 도의 (a)에서와 같이 셋업되면, 그 외부전압(VCC)이 안정화할 때 파워온신호발생부(21)에서 제 11 도의 (b)와 같이 파워온신호(PWRON)가 ''하이로 출력되어 백바이어스전압 발생기가 동작하게 되며, 이때, 백바이어스전압(VBB)을 발생하기 위하여 사용되는 전원은 외부전압(VCC )이다.
상기 파워온신호(PWRON)가 하이상태로 출력되는 것에 의하여 엔모스(NM40)가 턴온되면서 접지전압(VSS)레벨에 묶여있더먼 백바이어스전압(VBB)이 그 접지전압(VSS) 레벨에서 해제되고, 이는 상기엔모스(NM40)를 통해 엔모스(NM41)의 게이트에 공급된다.
이에따라 외부전압(VCC)이 피모스(PM37)를 통해 인버터(I33)의 입력단에 공급되어 전송게이트(TR32)의 입력단에 하이가 공급되는데, 이때, 제 11 도의 (h)와 같이 내외부전압선택신호(VREGOK)가 ''로우상태를 유지하므로 전송게이트(TR31)가 오프되는 받면 전송게이트(TR32)가 온상태를 유지하여 그하이전압이 선송게이트(TR32)를 통해 낸드게이트(ND31)에 공급되므로 그 낸드케이트(ND31)에서 ''로우신호가 출력되고, 이는 인버터(I36)를 통해 ''하이,'신호로 반전되어 출력되며, 이 신호가 바로 제 11 도의 (c)에 도시한 발진인에이블신호(OSCEN)이다.
이에따라 발진기(25)와 백바이어스전압펌핑부(4)를 통해 제 11 도의 (d)에서와 같이 백바이어스전압(VBB)에 대한 부(-)의 평핑동작이 이루어져 그 백바이어스전압(VBB)이 제 11 도의 (d)에서와 같이 점차 하강하게 된다.
이후, 상기 백바이어스전압(VBB)이 -3VT가 되면 엔모스(NM3-NM39)가 온되어 상기 인버터(I31)의 입력단이 로우상태로 되므로 낸드게이트(ND31)에서 발진인에이블신호(OSCEN)가 로우상태로 출력되고, 이에 의해 상기 발진기(25)와 백바이어스전압펌핑부(26)의 전압펌핑동작이 종료되어 그 백바이어스전압(VBB)이 제 11 도의 (d)에서와 같이 일정 레벨을 유지하게 된다.
이때, 제 11 도의 (e)에서와 같이 기준전압발생부(23)에 인에이블신호(VBBOKB)가 로우로 엑티브되어 공급되므로 내부전압제어신호 발생부(22)로부터 연산증폭기(OP21)의 비반전입력단자에 공급되는 제 11 도의 (f)와 같은 내부전압제어신호(VREF)와 반전입력단자로 귀환되는 전압이 비교출력되고, 이는 피모스(PM21)의 게이트에 공급되므로 결국, 상기 피모스(PM21)의 드레인과 지향(R21)의 접속점에는 제 11 도의 (g)와 같은 일정레벨의 내부전압(VREG)이 출력되며, 이와 동시에 제 11 도의 (아)와 같이 그 기준전압 발생부(23)에서 내외부전압선택 신호(VREGOK)가 하이로 출력 된다.
이에따라 상기 전송게이트(TR32)가 오프되어 외부전압(VCC)의 출력경로가 차단되는 반면, 상기 전송게이트(TR31)가 온되므로 상기 내부전압(VREG)이 피모스(PM31)→인머터(I31)→인버터(I33)→레벨시프터(24A)→전송게이트(TR31)를 통해 일측입력단자에 파워온신호(PWRON)가 공급되는 낸드게이트(ND31)의 타측입력단자에 공급되고, 여기서, 낸드조합된 신호가 인버터(I31)를 통해 반전되어 발진인에이블신호(OSCEN)로 출력되므로 결국, 내부전압(VREG)에 의해 발진인에이블신호(OSCEN)가 출력된다.
다시말해서, 외부전압(VCC)이 공급되기 시작하는 초기상태에서는 내부전압(VREG)이 일정수준에 도달될때까지 외부전압(VCC)에 의한 발진인에이블신호(OSCEN)를 생싱하다가 그 내부전압(VREG)이 소망하는 레벨로 도달되는 순간부터 그 외부전압(VCC)의 출력경로를 차단하고, 내부전압(VREG)에 의한 발진인에이블신호(OSCEN)를 출력함으로써 외부전압(VCC)의 변화에 관계없이 백바이어스전압(VBB)을 일정 레벨로 유지할 수 있게 된다.
이상에서 상제히 설명한 바와 같이 본 발명은 내부전압이 소망하는 레벨로 도달되는 순간부터 외부전압의 출력경로를 차단하고, 내부전압에 의한 발진인에이블신호를 출력하여 외부전압의 변화에 관계없이 백바이어스전압을 일정 레벨로 유지할 수 있게 함으로써 불안정한 백바이어스전압에 의하여 소자가 파손되는 것을 방지할 수 있는 효과가 있다.

Claims (6)

  1. 외부전압(VCC)이 공급되어 일성 레벨을 유지할때 파워온신호(PWRON)를 출력하는 파워온신호발생부(21)와, 상기 파워온신호(PWRON)가 출력되는 시점에서 내부전압제어신호(VREF)를 출력하는 '내부전압제어신호 발생부(22)와, 외부전압(VCC)을 구동전원으로 하여 상기 내부전압제어신호(VREF) 실를 귀환전압과 비교해서 일정레벨의 내부전압(VREG)을 생성하여 그 내부전압(VREG) 및 내외부전압 선택신호(VREGOK)를 출력하는 기준전압 발생부(23)와, 상기 내외부전압선택신호(VREGOK)의 제어를 받아 외부전압(VCC)이 공급되는 초기상태에서는 그 외부전압(VCC)에 따른 발진인에이블신호(OSCEN)로 출력하다가 내부전압(VREG)에 따른 발진 인에이블신호(OSCEN)를 출력하는 백바이어스전압 센서(24)와, 상기 발진인에이블신호(OSCEN)에 따라 소정 주기의 발진신호를 생성하고, 상기 백바이어스전압(VBB)이 일정레벨로 안정화될때 상기 기준전압발생부(23)에 인에이블신호(VBBOKB)를 출력하는 발진기(25)와, 상기 발진기(25)의 출력신호에 따라 전압펌핑기능을 수행하여 원하는 레벨의 백바이어스전압(VBB)을 생성하는 백바이어스전압펌핑부(26)로 구성한.것을 특정으로 하는 백바이어스전압 발생기.
  2. 제 1 항에 있어서, 기준전압 발생부(23)는 인에이블신호(VBBOKB)에 의해 구동되는 연산증폭기(OP21)의 비반전입력단자에 내부전압제어단자(VREF)를 접속하고, 그 연산증폭기(OP21)의 출력단자를 소오스가 외부전압단자(VCC)에 접속된 피모스(PM21)의 게이트에 접속하며, 그 피모스(OP21)의 드레인을 내부전압단자(VREG)에 접속함과 아울러 그 접속점을 지향(R21)을 통해 일측이 접지된 저항(R22)에 접속하여 그 접속점을 상기 연산중폭기(OP21)의 반전입력단자에 접속하여 구성한 것을 특정으로 하는 백바이어스전압 발생기.
  3. 제 1 항에 있어서, 백바이어스전압 센서(24)는 내외부전압선택신호(VREGOK)에 따라 전송게이트(TR31),(TR21)를 제어하여 내부전압(VREG)이나 외부전압(VCC)을 선택하도록 구성한 겻을 특징으로하는 백바이어스전압 발생기.
  4. 제 1 항에 있어서, 백바이어스전압 센서(24)는 상기 전송게이트(TR31)에 공급되는 내부전압(VREG)을 레벨시프트시켜 출력하도록 구성한 것을 특정으로 하는 백바이어스전압 발생기
  5. 제 1 항에 있어서, 백바이어스전압 센서(24)는 상기 전송게이트(TR31),(TR32)의 출력신호를 파워온신호(PWRON)와 낸드조합한 후 반전시켜 발진인에이블신호(OSCEN)로 출력하도록 구성한 것을 특징으로 하는 백바이어스전압 발생기.
  6. 제 1 항에 있어서, 백바이어스전압 센서(24)는 백바이어스전압(VBB)이 일정레벨로 하하강될때까지 발진인에이블신호(OSCEN)를 하이로 출력하도록 구성한 것을 특징으로 하는 백바이어스전압 발생기.
KR1019940007758A 1994-04-13 1994-04-13 백바이어스전압 발생기 KR0127318B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940007758A KR0127318B1 (ko) 1994-04-13 1994-04-13 백바이어스전압 발생기
DE4445750A DE4445750C2 (de) 1994-04-13 1994-12-21 Geregelter Substratvorspannungsgenerator
US08/362,299 US5602506A (en) 1994-04-13 1994-12-22 Back bias voltage generator
JP7005532A JP2854533B2 (ja) 1994-04-13 1995-01-18 バックバイアス電圧発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007758A KR0127318B1 (ko) 1994-04-13 1994-04-13 백바이어스전압 발생기

Publications (2)

Publication Number Publication Date
KR950030146A KR950030146A (ko) 1995-11-24
KR0127318B1 true KR0127318B1 (ko) 1998-04-02

Family

ID=19380974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007758A KR0127318B1 (ko) 1994-04-13 1994-04-13 백바이어스전압 발생기

Country Status (4)

Country Link
US (1) US5602506A (ko)
JP (1) JP2854533B2 (ko)
KR (1) KR0127318B1 (ko)
DE (1) DE4445750C2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142967B1 (ko) * 1995-04-26 1998-08-17 김광호 반도체 메모리장치의 기판 전압 제어회로
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
KR100234701B1 (ko) * 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
US5945869A (en) * 1997-05-23 1999-08-31 Texas Instruments Incorporated Voltage detector using body effect
WO1998054727A2 (en) * 1997-05-30 1998-12-03 Micron Technology, Inc. 256 Meg DYNAMIC RANDOM ACCESS MEMORY
US6194954B1 (en) * 1997-12-31 2001-02-27 Hyundai Electronics Industries Co., Ltd. Voltage controlled generator for semiconductor devices
US6016072A (en) * 1998-03-23 2000-01-18 Vanguard International Semiconductor Corporation Regulator system for an on-chip supply voltage generator
KR100309459B1 (ko) * 1998-04-13 2001-12-17 김영환 반도체장치의기판전압발생기
KR100307525B1 (ko) * 1998-11-26 2001-11-15 김영환 기판전압감지제어회로
DE60025697D1 (de) 2000-02-08 2006-04-13 St Microelectronics Srl Spannungserhöhungsvorrichtung
JP4093705B2 (ja) * 2000-06-30 2008-06-04 富士通株式会社 半導体集積回路
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
KR100794992B1 (ko) * 2005-12-29 2008-01-16 주식회사 하이닉스반도체 기판 바이어스 전압 발생 장치 및 방법
KR100850290B1 (ko) * 2007-01-11 2008-08-04 삼성전자주식회사 멀티레벨 바이어스 전압 발생기 및 이를 구비하는 반도체메모리 장치
US7911261B1 (en) 2009-04-13 2011-03-22 Netlogic Microsystems, Inc. Substrate bias circuit and method for integrated circuit device
JP2011259407A (ja) * 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
DE102017125543A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co. Ltd. Schaltbare stromversorgung
US10921839B2 (en) 2017-08-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Switchable power supply

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
KR0133933B1 (ko) * 1988-11-09 1998-04-25 고스기 노부미쓰 기판바이어스 발생회로
JPH0783254B2 (ja) * 1989-03-22 1995-09-06 株式会社東芝 半導体集積回路
FR2668668B1 (fr) * 1990-10-30 1994-02-04 Samsung Electronics Co Ltd Generateur de tension de substrat pour un dispositif a semiconducteurs.
JP2870277B2 (ja) * 1991-01-29 1999-03-17 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
FR2677771A1 (fr) * 1991-06-17 1992-12-18 Samsung Electronics Co Ltd Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs.
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
US5394026A (en) * 1993-02-02 1995-02-28 Motorola Inc. Substrate bias generating circuit

Also Published As

Publication number Publication date
DE4445750A1 (de) 1995-10-26
JPH07283371A (ja) 1995-10-27
JP2854533B2 (ja) 1999-02-03
US5602506A (en) 1997-02-11
KR950030146A (ko) 1995-11-24
DE4445750C2 (de) 1996-11-28

Similar Documents

Publication Publication Date Title
KR0127318B1 (ko) 백바이어스전압 발생기
KR20020048264A (ko) 펌핑 전압 레귤레이션 회로
KR940009802A (ko) 무(無)발진기 기판 바이어스 발생기
KR20010060104A (ko) 전압 변환 회로
JP2553816B2 (ja) 半導体装置の内部電源発生回路
US6657903B2 (en) Circuit for generating power-up signal
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
JP3055505B2 (ja) レベル変換回路
KR100239725B1 (ko) 차지펌프의 펌핑전압 검출회로
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
US6011426A (en) Substrate voltage generation circuit for semiconductor device
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
KR100327568B1 (ko) 기판 바이어스 전압 제어회로
KR100344830B1 (ko) 전압 스위치
KR950002024B1 (ko) 반도체 메모리 소자의 고전압발생기
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR20020096461A (ko) 반도체 메모리 소자의 전압 발생장치
KR100518240B1 (ko) 반도체 메모리의 기판전압 발생회로
KR100390904B1 (ko) 내부 전원 전압 발생회로
KR20040011790A (ko) 반도체 메모리 장치의 셀 어레이 전원전압 발생회로
KR100235965B1 (ko) 기판전위 발생기
KR100403360B1 (ko) 내부전원전압 발생회로
KR100602349B1 (ko) 내부 전원 안정화 회로
KR100219493B1 (ko) 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기
KR950007507Y1 (ko) 감압회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee