KR0133933B1 - 기판바이어스 발생회로 - Google Patents

기판바이어스 발생회로

Info

Publication number
KR0133933B1
KR0133933B1 KR1019890016244A KR890016244A KR0133933B1 KR 0133933 B1 KR0133933 B1 KR 0133933B1 KR 1019890016244 A KR1019890016244 A KR 1019890016244A KR 890016244 A KR890016244 A KR 890016244A KR 0133933 B1 KR0133933 B1 KR 0133933B1
Authority
KR
South Korea
Prior art keywords
circuit
substrate bias
node
charge pump
control signal
Prior art date
Application number
KR1019890016244A
Other languages
English (en)
Other versions
KR900008662A (ko
Inventor
야마모도 다까유끼
미야모도 산페이
Original Assignee
고스기 노부미쓰
오끼뎅끼고오교오가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고스기 노부미쓰, 오끼뎅끼고오교오가부시끼가이샤 filed Critical 고스기 노부미쓰
Publication of KR900008662A publication Critical patent/KR900008662A/ko
Application granted granted Critical
Publication of KR0133933B1 publication Critical patent/KR0133933B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

없음

Description

기판바이어스 발생회로
제 1도는 본 발명의 제 1 실시예를 나타내는 기판 바이어스 발생회로의 구성도,
제 2도는 종래의 기판 바이어스 발생회로의 구성도,
제 3도는 제 2도의 동작 파형도,
제 4도는 제 1도와 제 5도의 동작 파형도,
제 5도는 본 발명의 제 2 실시예를 나타내는 기판 바이어스 발생회로의 구성도,
제 6도는 본 발명의 제 3 실시예를 나타내는 기판 바이어스 발생회로의 구성도,
제 7도는 제 6도의 동작 파형도,
*도면의 주요부분에 대한 부호의 설명*
40 : 기판,50, 50A : 발진회로,
60 : 기판 바이어스 레벨 검출회로,60-1 : 검출회로,
60-2 : 레벨 유지회로, 64 : 지연회로,
70, 70A : 충전펌프회로,S50, S50a : 출력펄스,
S60 : 제어신호, Vbb: 기판 바이어스 전압
본 발명은 반도체 집적회로(이하, 반도체 IC라고 약칭함)등이 형성된 기판의 전위를 소정의 값으로 유지하기 위한 기판 바이어스 발생회로에 관한 것이다.
일반적으로, 메모리 등의 반도체 IC에 있어서는, 반도체 기판이 소정의 전위(예를 들면, 정전위)로 되어 바이어스가 순방향으로 걸리는 것을 방지하기 위하거나, 혹은 접합용량을 감소시켜 고속화를 도모하기 위하는 등의 목적으로, 반도체 기판에 기판 바이어스 발생회로를 설치하여 그 기판 바이어스 발생회로에서 생성한 기판 바이어스 저압(통상, (-)전압)을 반도체 기판에 인가하여 그 반도체 기판을 역바이어스하는 것이 행해지고 있다.
종래에는 이 종류의 기판 바이어스 발생회로로서 특개소 57-121269호 공보 및 특개소 62-190746호 공보 등에 기재되어 있는 것이 있으며, 그 하나의 구성도를 제 2도에 나타낸다. 제 2도의 기준 바이어스 발생회로는, 출력펄스(S10)를 출력하는 발진회로(10)와, 기판(10)에 공급되는 기판 바이어스 전압 Vbb의 레벨을 검출하여 제어신호(S20)를 출력하는 기판 바이어스 레벨검출회로(20)를 구비하고, 그 회로들(10, 20)의 출력측에 기판 바이어스 전압Vbb생성용 충전펌프회로(30)가 접속되어 있다. 기판 바이어스 레벨 검출회로(20)는, 전원전압 Vcc과 기판 바이어스 전압 Vbb사이에 직렬로 접속된 N채널형 MOS트랜지스터(이하, NMOS라고 약칭함)(21, 22, 23)을 구비하고, 그 NMOS (21)과 (22) 사이의 노드(N1)에 인버터(24, 25)가 종속 접속되어 있다. 충전펌프회로(30)는, 발진회로(10) 및 기판 바이어스 레벨 검출회로(20)의 출력측에 접속된 낸드게이트(이하, NAND 게이트라고 약칭함)(31)를 가지고, 그 출력측에 노드(N2)에는 커패시터(32)를 사이에 두고 노드(N3)가 접속되어 있다. 노드(N3)는, NMOS(33)를 사이에 두고 접지전위 Vss에 접속됨과 아울러, NMOS(34) 및 노드(N4)를 사이에 두고 기판(1)에 접속되어 있다.
제 3도는 제 2도의 동작 파형도이며, 이 도면을 참조하면서 제 2도의 동작을 설명한다. 기판 바이어스 레벨 검출회로(20)에서 출력되는 제어신호(S20)가 하이레벨(이하, 'H'라고 약칭함)일 때, 발진회로(10)의 출력 펄스(S10)가 충전펌프회로(30)에 공급되면, 충전펌프회로(30)는 펌핑동작을 행한다. 즉, 출력 펄스(S10)가 로우레벨(이하, 'L'이라고 약칭함)이고 노드(N2)가 'H'일 때, 노드(N3)의 전위가 NMOS(33)의 문턱전압 Vt이며, NMOS(33, 34)는 다 함께 오프상태이다. 출력 펄스(S10)가 'H'로 되어 노드(N2)가 'H'에서 'L'로 천이할 때에 커패시터(32)에 의하여 노드(N3)의 전위가 (Vt-Vcc)까지 강하하여, NMOS(34)는 온 상태가 되어, 노드(N4)에서 기판 바이어스 전압 Vbb이 출력되어 기판(1)에 공급된다. 그 후, 노드(N3)의 전위가 (Vbb-Vt)로 상승하면 NMOS(34)는 오프한다. 기판 바이어스 전압 Vbb의 전위가 낮아지면 그것을 받아서 노드(N1)의 전위도 낮아져서, 인버터(24)의 회로 문턱전압 V0이하가 되면 제어신호(S20)가 'H'에서 'L'로 천이한다. 제어신호(S20)가 'L' 천이할 때에 노드(N2)가 'L'에서 'H'로 천이하여 천이시 커패시터(32)에 의하여 노드(N3)의 전위가 (Vbb-Vt+Vcc)로 상승한다. 그러면 NMOS(33)가 온하기 때문에 노드(N3)의 전위가 Vt로 강하하여 간다. 그후, 기판 바이어스 전압 Vbb의 전위가 높아지면, 그것을 받아서 노드(N1)의 전위도 높아져서, 인버터(24)의 회로문턱전압 V0이상이 되면 제어신호(S20)가 'H'로 천이하여 전술한 충전펌프회로(30)의 펌핑동작이 행해진다. 그러나 상기 구성의 회로에서는 전압 Vcc, Vss, Vbb의 변동에 의하여, 노드(N1)의 전위가 인버터(24)의 회로문턱전압 즉, 설정치 V0의 근방에서 상하로 이동하면, 제어신호(S20)의 'H'기간이 변화하여 충전펌프회로(30)의 펌핑동작에 필요한 최소의 시간, 'H' 상태를 유지하지 못하게 되기 때문에, 노드(N3)의 전위 상승이 불충분하게 되어, 충전펌프회로(30)의 펌핑동작이 정확하게 행해지지 않고, 불안정하게 된다. 그때문에 기판 바이어스 전압 Vbb의 공급효율의 저하라는 문제가 생겨 그것을 해결하는 것이 곤란하였다.
본 발명은, 상기 종래 기술이 갖고 있던 과제로서 전원전압 등의 변동에 의하여 펌핑동작이 불안정하게 되는 점에 관하여 해결한 기판 바이어스 발생회로를 제공하는 것이다.
상기 과제를 해결하기 위하여, 1항의 발명에서는 소정 주파수에서 발진하는 발진회로와, 상기 발진회로의 출력펄스에 의하여 충방전을 행하여 기판에 공급하기 위한 기판 바이어스 전압을 생성하는 충전펌프회로와, 상기 기판 바이어스 전압의 레벨을 검출하여 그 검출결과에 응한 제어신호를 출력하는 기판 바이어스 레벨 검출회로를 구비하고, 상기 제어신호(S20)에 의하여 상기 충전펌프회로(30)의 펌핑동작을 제어하는 기판 바이어스 발생회로에 있어서, 레벨 유지회로를 설치한 것이다.
이 레벨 유지회로는, 상기 펌핑동작에 필요한 시간의 4배 이상의 지연시간을 갖는 지연회로를 가지고, 적어도 그 지연시간의 동안은 상기 제어신호를 활성화 상태로 유지하는 회로이다.
청구항(2)의 발명에서는, 청구항(1)의 발명에 있어서 상기 기판 바이어스 레벨 검출회로에서 출력되는 제어신호에 의하여, 상기 발진회로의 동작을 제어하여 사기 충전펌프회로의 펌핑동작을 제어하는 구성으로 한 것이다.
청구항(2)의 발명에 의하면, 이상과 같이 기판 바이어스 발생회로를 구성하였으므로, 레벨 유지회로는 제어신호가 한 번 활성화 상태가 되면 그 활성화 상태를 펌핑동작에 필요한 시간의 4배 이상만큼 유지하도록 작용한다. 이것에 의하여 전원전압 등의 변동이 있어도 충전펌프회로에 있어서 펌핑동작의 안정화를 도모할 수 있다.
2항의 발명에서는, 소정의 지연시간 동안 유지된 활성화 상태의 제어신호에 의하여, 발진회로를 동작시켜, 그 발진회로의 출력펄스에 의하여 충전펌프회로가 펌핑동작을 행하므로, 1항의 발명과 마찬가지로, 펌핑동작의 안정화를 도모할 수 있다. 따라서, 상기 과제를 해결할 수 있는 것이다.
(실시예)
제 1도는 본 발명의 제 1 실시예를 나타내는 기판 바이어스 발생회로의 구성도이다. 이 기판 바이어스 발생회로는, 기판의 전위를 예를 들어 -3V 정도로 유지하기 위한 것이며, 주기(4To)를 가지는 출력 펄스(S50)를 출력하는 예를 들어 자여발진형의 발진회로(50)와, 기판 바이어스 레벨 검출회로(60)를 구비하고, 그들의 회로(50, 60)의 출력측에 충전펌프회로(70)가 접속되어 있다. 기판 바이어스 레벨 검출회로(60)는, 기판(40)에 인가되는 기판 바이어스 전압 Vbb의 레벨변동을 감지하여 충전펌프회로 활성화용 제어신호(S60)를 소정시간 동안 출력하여 충전펌프회로(70)의 펌핑동작을 제어하고 대기시의 소비전류를 억제하는 기능을 가지고 있다. 이 기판 바이어스 레벨 검출회로(60)는, 기판 바이어스 전압 Vbb가 설정치 Vo을 넘는가를 검출하여 그것에 따른 신호(S62)를 출력하는 검출회로(60-1)와, 신호(S62)가 'H'가 되면 적어도 펌핑동작에 필요한 시간은 검출신호(S60)를 'H'상태로 유지하는 레벨 유지회로(60-2)로 구성되어 있다. 검출회로(60-1)는, NMOS(61a, 61b, 61c) 및 인버터(61a, 61b)를 가지고, 그 NMOS(61a∼61c)가 전원전압 Vcc과 기판 바이어스 전압 Vbb 사이에 직렬로 접속되어 다시금 NMOS (61a)와 (61b) 사이의 노드(N11)에 인터버(62a, 62b)가 종속 접속되어 있다. 또한, 각 NMOS(61a, 61b, 61c)의 드레인과 게이트는 각각 공통 접속되어 있다. 레벨 유지회로(60-2)의 구성을 아래에 기술한다.
노어게이트(이하, NOR 게이트라고 약칭함)(63a)에는 신호(S62)와 NOR게이트(63b)의 출력노드가 입력되고 NOR 게이트(63a)에는 NOR 게이트(63a)의 출력노드와 NOR 게이트(66)의 출력노드가 입력되어 있다. 또, NOR 게이트(63a)의 출력노드는 지연회로(64)와 인버터(65)와 NOR 게이트(66)에 입력되어 있으며 지연회로(64)의 출력노드는 NOR 게이트(66)에 입력되어 있다. 또, 인버터(65)의 출력노드(S60)는 충전펌프회로(70)의 NAND 게이트(71)에 입력되어 있다. 이상과 같이 NOR 게이트(63a)와 (63b)를 멜빵모양으로 접속하는 것에 의하여 신호(S62)의 'H'상태를 래치할 수가 있다. 지연회로(64)는, 예를 들어 발진회로(50)의 출력펄스(S50)의 1주기(4To)이상의 지연시간 T1을 가지는 짝수단의 인버터(64a∼64d)로서 구성되어 있다. 충전펌프회로(70)는, 기판 바이어스 레벨 검출회로(60)에서 출력되는 제어신호(S60)의 'H'에 의하여 활성화되어 발진회로(50)의 출력펄스(S50)에 의하여 충방전을 행하여 기판 바이어스 전압 Vbb을 생성하는 기능을 가지고 있다. 이 충전펌프회로(70)는, 제어신호(S60)에 의거하여 출력 펄스(S50)의 입력을 제어하기 위한 NAND 게이트(71)를 가지고 그 NAND 게이트(71)의 출력측 노드(N12)에는 커패시터(72)가 접속되어 있다. 이 커패시터(72)에 직렬접속된 노드(N13)에는 NMOS(73)의 드레인 및 게이트와 NMOS(74)의 소스가 접속되어, 그 NMOS(73)의 소스가 접지접압 Vss에 접속되어 다시금 NMOS(74)의 게이트 및 드레인이 노드(N14)를 사이에 두고 기판(40)에 접속되어 있다. NMOS(73, 74)는, 정류회로를 구성하고 있다.
제 4도는 제 1도의 동작파형도이며, 이 도면을 참조하면서 제 1도의 동작을 설명한다. 또한, 제 4도의 To은 충전펌프회로(70)의 펌핑동작에 필요한 최소시간을 나타내고, T2는 충전펌프회로(70)의 펌핑동작 시간을 나타내고 있다. 기판 바이어스 전압 Vbb의 레벨이 상승하여 얕아지면 그것에 대응하여 노드(N11)의 레벨도 높게 되고, 그 레벨이 설정치 Vo을 넘으면 인버터(62a, 62b)를 통하여 신호(S62)가 'L'에서 'H'로 천이한다. 신호(S62)가 'H'가 되면, NOR 게이트(63a)의 출력이 'H'에서 'L'로 천이하여 그것을 받아 인버터(65)에 의하여 제어신호(S60)가 'L'에서 'H'로 천이하고 충전펌프회로(70)의 펌핑동작이 가능하게 된다. NOR 게이트(63a)의 출력측이 'L'이 되면 NOR 게이트(63b)의 출력노드가 'H'가 되기 때문에 NOR 게이트(63a)가 디스에이블 상태(금지상태)로 되어, 적어도 다시 NOR 게이트(63b)의 출력노드가 'L'로 될 때까지 즉, 지연회로(64)의 지연시간 T1 동안 검출신호(S60)는 'H'상태를 유지한다. 발진회로(50)의 출력펄스(S50)가 'L'로부터 'H'로 천이할 때, 노드(N12)가 'H'에서 'L'로 천이하면 커패시터(72)에 의하여 노드(13)의 전위가 (Vt-Vcc)까지 강하하고(단, Vt는 NMOS(73)의 문턱전압), NMOS(74)는 온(ON)상태로 되어 노드(N14)에서 기판 바이어스 전압 Vbb이 출력되어 기판(40)에 공급된다. 그 후, 노드(N13)의 전위가 (Vbb-Vt)로 상승하면 NMOS(74)는 오프된다. 기판 바이어스 전압 Vbb의 레벨이 깊어져서 설정치 이하가 되면, 그것을 받아서 노드(N11)의 전위도 낮아지며, 인버터(62a)의 회로문턱전압 Vo 이하가 되면 신호(S62)가 'H'에서 'L'로 천이한다. 그런데, NOR 게이트(63b)의 출력노드가 'H' 상태로 유지되어 있기 때문에 NOR 게이트(63a)의 출력노드의 레벨이 변화하지 않고, 따라서 제어신호(S60)도 'H'상태 그대로이다. 출력펄스(S50)가 'H'에서 'L'로 천이하면 노드(N12)가 'L'에서 'H'로 천이하고 커패시터(72)에 의하여 노드(N13)의 전위가 (Vbb-Vt+Vcc)로 상승한다. 그러면 NMOS(73)가 온하기 때문에 노드(N13)의 전위가 Vt로 강하하여 간다. 지연회로(64)의 지연시간 T1이 경과하면, NOR 게이트(66, 63b)를 통하여 그 NOR 게이트(63b)의 출력노드가 'L'로 되기 때문에 NOR 게이트(63a)의 출력노드가 'H'로 되고, 제어신호 (S60)가 'H'에서 'L'로 천이한다. 이것에 의하여 충전펌프회로(70)에 있어서 1회의 펌핑동작이 종료한다. 이와 같은 펌핑동작에 잇어서 전압 Vcc, Vss, Vbb의 변동에 의하여, 노드(N11)의 전위가 설정치 Vo의 근방에서 상하로 이동한 경우에 관하여 설명한다. 출력펄스(S50)의 반주기가 2To에서 레벨 유지회로(60-2)에 의하여 제어신호(S60)가 출력펄스(S50)의 1주기(4To) 이상의 시간, 'H'상태로 되어 있으므로 상기의 전압변동에 의하여 신호(S62)의 'H' 기간이 변화하여도, 적어도 1회는 항상 T2≥To(단, T2는 펌핑동작시간, To은 펌핑동작에 필요한 최소시간)이 된다. 그때문에 노드(N13)의 전위상승이 충분히 행해져서 충전펌프회로(70)의 펌핑동작이 정확하게 행해져서 그 동작이 안정된다. 따라서, 기판 바이어스 전압 Vbb의 공급효율이 향상된다.
제 5도는 본 발명의 제 2 실시예를 나타내는 기판 바이어스 발생회로이며, 제 1도의 요소와 공통의 요소에는 동일한 부호가 붙어 있다. 이 기판 바이어스 발생회로에서는 제 1도의 레벨유지회로에 있어서 지연회로부 이외의 회로구성을 변화시켜 제어신호(S60)가 제 1도의 회로동작과 마찬가지로 한 것이다. 우선, 회로구성을 기술한다.
인버터(60-3a)는 신호(S62)를 입력으로 한다 NAND 게이트(60-3b)는 인버터(60-3a)의 출력신호와 NAND 게이트(60-3c)의 출력신호를 입력으로 하고, NAND 게이트(60-3c)는 NAND 게이트(60-3b)의 출력노드와 NAND 게이트(60-3f)의 출력노드를 입력으로 한다. 지연회로(64)는 NAND 게이트의 출력노드를 입력으로 한다. 인버터(60-3d)는 NAND 게이트(60-3b)의 출력노드를 입력으로 한다. 인버터(60-3a)는 인버터(60-3d)의 출력노드를 입력으로 하고 그 출력노드(S60)는 충전펌프회로의 NAND 게이트(71)에 입력된다. NAND 게이트(60-3f)는 NAND 게이트(60-3b)의 출력노드와 지연회로(64)의 출력노드를 입력으로 한다.
제 4도는 제 5도의 동작파형도이다. 기판 바이어스 전압 Vbb의 레벨이 상승하여 얕아지면 그것에 대응하여 노드(N11)의 레벨도 높게 되고, 인버터(62a)의 회로문턱전압 Vo을 초과하게 되면 인버터(62a, 62b)를 사이에 두고 신호(S62)가 'L'에서 'H'로 천이한다. 신호(S62)가 'H'가 되면, 인버터(60-3a)를 사이에 두고 인버터(60-3a)의 출력노드가 'H'에서 'L'로 천이하고, NAND 게이트(60-3b)의 출력노드가 'L'에서 'H'로 천이하여 인버터 (60-3b, 60-3e)를 사이에 두고 제어신호(S60)가 'L'에서 'H'로 천이하면 충전펌프회로(70)의 펌핑동작이 가능하게 된다. NAND 게이트(60-3b)의 출력노드가 'H'가 되면 NAND 게이트(60-3c)의 출력노드가 'L'로 되어 NAND 게이트(60-3d)가 디스에이블 상태(금지상태)로 되어, 적어도 재차 NAND 게이트(60-3c)의 출력노드가 'H'로 될 때까지 즉, 지연회로(64)의 지연시간 T1 동안 검출신호(S60)는 'H'상태를 유지한다. 기판 바이어스 전압 Vbb의 레벨이 깊에 되어 노드(N1)의 전위도 낮게 되고 인버터(62a)의 회로문턱전압 이하가 되면 신호(S62)가 'H'에서 'L'로 천이하고 인버터(60-3a)의 출력노드가 'L'에서 'H'로 천이한다. 그런데, NAND게이트(60-3c)의 출력노드가 'L'상태로 유지되어 있기 때문에, NAND 게이트(60-3b)의 출력노드의 레벨이 변화하지 않고, 따라서 제어신호(S60)도 'H'상태 그대로이다. 지연회로(64)의 지연시간 T1이 경과하면, NAND게이트(60-3f, 60-3c)를 사이에 두고 그 NAND 게이트(60-3c)의 출력노드가 'H'로 되기 때문에 제어신호(S60)가 'H'에서 'L'로 천이한다. 이상 설명한 것과 같이 제 5도의 본 발명의 제 2 실시예는 제 1도의 본 발명의 제 1 실시예와 제어신호(S60)의 동작이 같다. 따라서, 제 1 실시예와 마찬가지로 충전펌프회로(70)의 안정된 펌핑동작을 얻을 수 있다.
제 6도는 본 발명의 제 3 실시예를 나타내는 기판 바이어스 발생회로의 구성도이며, 제 1도의 요소와 공통의 요소에는 동일한 부호가 붙어 있다. 이 기판 바이어스 발생회로에서는 제 1도의 발진회로(50)에 대신하여 기판 바이어스 레벨 검출회로(60)에서 출력되는 제어신호(S60)에 의하여 동작이 제어되는 발진회로(50A)를 설치하고 그 발진회로(50A)의 출력펄스(S50a)에서 충전펌프회로(70A)를 펌핑동작을 시키도록 하고 있다. 발진회로(50A)는 제어신호(S60)에 의하여 개폐 제어되는 NAND게이트(51, 53, 55)와 인버터(52, 54)를 링상(ring狀)으로 접속한 구성으로 되어 있다. 또, 충전펌프회로(79A)는 제 1도의 충전펌프회로(70) 내의 NAND게이트(71)를 인버터(71a)에 바꾸어 놓은 구성으로 되어 있다.
제 7도는 제 6도의 동작파형도이며, 이 도면을 참조하면서 제 6도의 동작을 설명한다. 또한, 제 7도에서 T3은 출력펄스(S50a)의 반주기를 나타내고 있다. 기판 바이어스 레벨 검출회로(60)에서 출력되는 제어신호(S60)가 'L'일 때, NAND 게이트(51, 53, 55)가 인에이블 상태(동작 가능 상태)로 되고 NAND 게이트(53)의 출력이 인버터(54), NAND 게이트(55, 51) 및 인버터(52)를 통하여 출력 펄스(S50a)의 형태로 출력되고 충전펌프회로(70A)에 공급된다. 이와 같이, 발진회로(50A)가 'H'인 동안, 주기 T3을 가지는 출력 펄스(S50a)를 출력한다. 충전펌프회로(70A)에서는, 출력 펄스(S50a)를 인버터(71a)에서 반전한 후, 커패시터(72) 및 NMOS(73, 74)에 의하여 펌핑동작을 행하여 기판 바이어스 전압 Vbb을 생성한다. 여기에서, 제 7도에 있어서 출력 펄스(S50a)의 반주기 T3은 충전펌프회로(70A)의 펌핑동작에 필요한 최소시간이며, 지연회로(64)에 의하여 T3이상의 시간, 'H'상태로 도니다. 그 때문에, 제1 실시예와 마찬가지로 충전펌프회로(70A)의 안정된 펌핑동작이 얻어진다. 또한 본 발명은 도시한 실시예에 한정되는 것이 아니고, 여러 가지 변형이 가능하다. 그 변형예로서는 예를 들면 다음과 같은 것이 있다.
(ⅰ) 발진회로(50A)는 다른 게이트 회로 등으로 구성할 수도 있다.
(ⅱ) 검출회로(60-1)는 P채널형 MOS트랜지스터나 바이폴러형 트랜지스터 등의 다른 트랜지스터로구성할 수도 있다.
(ⅲ) 레벨 유지회로(60-2)에 있어서, NOR 게이트(63a, 63b) 이외의 게이트 회로로 래치회로를 구성하거나, 지연회로(64)를 다른 게이트 회로 등으로 구성할 수도 있다. 또한, 지연회로(64)의 최적의 지연시간은 회로의 구성에 따라 다르므로 그 구성에 적합한 지연시간을 적절히 설정하면 된다.
(ⅳ) 충전펌프회로(70A)는 다른 제어신호에 의해 동작을 제어하도록 구성을 변형하거나, 혹은 2개 이상의 충전펌프회로를 설치할 수도 있다.
이상 상세히 설명한 것과 같이, 청구항(1) 발명에 의하면 충전펌프회로의 1회의 펌핑동작시간 이상의 지연시간을 갖는 지연회로를 가지고, 적어도 그 지연시간 사이에는 제어신호를 활성화 상태로 유지하는 레벨 유지회로를 설치하였으므로, 전원전압 등이 변동하여도 안정되며 효율적인 충전펌프회로의 펌핑동작을 기대할 수 있다.

Claims (2)

  1. 소정 주파수로서 발진하는 발진회로 ; 상기 발진회로의 출력펄스에 의하여 충방전을 행하여 기판에 공급하기 위한 기판 바이어스 전압을 생성하는 충전펌프회로 ; 및 상기 기판 바이어스 전압의 레벨을 검출하여 그 검출결과에 응한 제어신호를 출력하는 기판 바이어스 레벨 검출회로를 구비하고, 상기 제어신호에 의하여 상기 충전펌프회로의 펌핑동작을 제어하는 기판 바이어스 발생회로에 있어서, 상기 펌핑동작에 필요한 시간의 4배 이상의 지연시간을 가지는 지연회로를 가지고 적어도 그 지연시간 동안은 상기 제어신호를 활성화 상태로 유지하는 레벨 유지회로를 설치한 것을 특징으로 하는 기판 바이어스 발생회로.
  2. 제 1항에 있어서, 상기 기판 바이어스 레벨 검출회로에서 출력되는 제어신호에 의하여 상기 발진회로의 동작을 제어하여 상기 충전펌프회로의 펌핑동작을 제어하는 구성을 특징으로 하는 기판 바이어스 발생회로.
KR1019890016244A 1988-11-09 1989-11-09 기판바이어스 발생회로 KR0133933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28344888 1988-11-09
JP88-283448 1988-11-09

Publications (2)

Publication Number Publication Date
KR900008662A KR900008662A (ko) 1990-06-03
KR0133933B1 true KR0133933B1 (ko) 1998-04-25

Family

ID=17665677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890016244A KR0133933B1 (ko) 1988-11-09 1989-11-09 기판바이어스 발생회로

Country Status (2)

Country Link
US (1) US5113088A (ko)
KR (1) KR0133933B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
JP2937591B2 (ja) * 1991-12-09 1999-08-23 沖電気工業株式会社 基板バイアス発生回路
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
US5260646A (en) * 1991-12-23 1993-11-09 Micron Technology, Inc. Low power regulator for a voltage generator circuit
US5412257A (en) * 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US5394026A (en) * 1993-02-02 1995-02-28 Motorola Inc. Substrate bias generating circuit
JP2982591B2 (ja) * 1993-12-17 1999-11-22 日本電気株式会社 基板電位検知回路
KR960002330B1 (ko) * 1993-12-23 1996-02-16 현대전자산업주식회사 프리차지 전압 발생회로
KR0127318B1 (ko) * 1994-04-13 1998-04-02 문정환 백바이어스전압 발생기
KR0145758B1 (ko) * 1994-08-24 1998-08-01 김주용 반도체 소자의 전압 조정 회로
US5670907A (en) * 1995-03-14 1997-09-23 Lattice Semiconductor Corporation VBB reference for pumped substrates
JP3597281B2 (ja) * 1995-11-28 2004-12-02 株式会社ルネサステクノロジ 電位検出回路及び半導体集積回路
JPH09205153A (ja) * 1996-01-26 1997-08-05 Toshiba Corp 基板電位検出回路
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
US6064250A (en) * 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
JP3278765B2 (ja) * 1997-11-17 2002-04-30 日本電気株式会社 負電圧生成回路
US6114876A (en) * 1999-05-20 2000-09-05 Pericom Semiconductor Corp. Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps
US6362605B1 (en) * 2000-08-24 2002-03-26 Sigmatel, Inc. Method and apparatus for providing power to an integrated circuit
US6486727B1 (en) 2001-10-11 2002-11-26 Pericom Semiconductor Corp. Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) * 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7692477B1 (en) * 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
TWI441452B (zh) * 2010-07-23 2014-06-11 Realtek Semiconductor Corp 電子裝置與方法
KR101906854B1 (ko) 2017-07-25 2018-10-11 한전원자력연료 주식회사 이동형 핵연료 집합체 구조 변형 측정장비

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
JPS57121269A (en) * 1981-01-20 1982-07-28 Toshiba Corp Substrate bias generating circuit
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
JPH0691457B2 (ja) * 1986-02-17 1994-11-14 三洋電機株式会社 基板バイアス発生回路
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits

Also Published As

Publication number Publication date
US5113088A (en) 1992-05-12
KR900008662A (ko) 1990-06-03

Similar Documents

Publication Publication Date Title
KR0133933B1 (ko) 기판바이어스 발생회로
JP2557271B2 (ja) 内部降圧電源電圧を有する半導体装置における基板電圧発生回路
US6323722B1 (en) Apparatus for translating a voltage
US6236581B1 (en) High voltage boosted word line supply charge pump and regulator for DRAM
US4883976A (en) Low power dual-mode CMOS bias voltage generator
US6329869B1 (en) Semiconductor device with less influence of noise
US6404254B2 (en) Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude
US4581546A (en) CMOS substrate bias generator having only P channel transistors in the charge pump
US5406523A (en) High voltage boosted word line supply charge pump and regulator for DRAM
JP2003110022A (ja) 半導体集積回路
KR19990050472A (ko) 승압전압 발생회로
JP3652793B2 (ja) 半導体装置の電圧変換回路
JPS6195561A (ja) 半導体集積回路
JPH0691457B2 (ja) 基板バイアス発生回路
JP2008259420A (ja) 半導体基板用のチャージポンプ
JPH09294367A (ja) 電圧供給回路
KR100228770B1 (ko) 백 바이어스 전압 발생기
JPH09245478A (ja) 基板バイアス発生回路
JP2927487B2 (ja) 基板バイアス発生回路
JP2991743B2 (ja) 半導体記憶装置の基板電位調整装置
KR100211122B1 (ko) 반도체 집적 회로 장치용 발진 회로
KR910009556B1 (ko) 백 바이어스 전압발생회로
KR20000043182A (ko) 고전압 발생기
KR20000000994A (ko) 파워-업 신호 발생장치
KR20000026313A (ko) 파워-업 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051208

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee