JPS6195561A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路に関し、特に基板バイアス発
生回路を搭載した、例えばメモリとして用いられる半導
体集積回路に関する。

従来の技術 従来より、半導体集積回路特にＭＯＳ型の半導体集積回
路においては、ＣＭＯ３＋−ランジスタのラッチアップ
を防止したり、入力信号のアンダーシュート又は負電圧
入力を許容する等の目的で、その半導体基板に逆バイア
ス電圧（例えばＰ型半導体基板であれば負の電圧）を印
加する基板バイアス発生器、所謂Ｖｌ１ｍ発生器が搭載
されている。

しかしながらかかる基板バイアス発生器を搭載すれば、
該基準バイアス発生器を通して常時流れる電流が増大し
、それだけ該集積回路により構成されるメモリなどが動
作していないにも拘わらず常時流れる所謂スタンバイ電
流の増加を招くことになる。特にｃｉｏｓ　）ランジス
タで構成された半導体集積回路においては、該ＣＭＯＳ
回路の性質上、メモリなどの非動作時においても常時流
れるスタンバイ電流を非常に小さくできるのであるが、
折角このようなＣＭＯＳ回路を使用しても、該基準バイ
アス発生器を搭載した場合には、該発生器を通して常時
流れる電流のために全体としてのスタンバイ電流がかな
り大きな値となってしまう。

この点、該基準バイアス発生器の駆動能力を小さくすれ
ば、それだけ該スタンバイ電流を小さくできることは明
らかであるが、該基準バイアス発生器は該半導体基板か
ら基板電流（トランジスタから半導体基板に漏れる電流
）１．を吸収するこ上か必要条件であり、しかして該基
板電流１１１１１は。’、＜　ｆｒ、績回路内のトラン
ジスタすなわちメモリの動作時に多く流れ、その非動作
時、すなわちスタンバ・イ時には該基板電流が少くなる
ことから、該スタンバイ時における蒸機バイアス発生器
の駆動能力を小さくし、これによって該集積回路内のト
ランジスタ乃至はメモリの動作時と、その非動作時すな
わちスタンバイ時とで該発生器の駆動能力を切替えるこ
とが考えられている。

しかしながら一般に電源投入時においては上述したスタ
ンバイの状態であることが多く、したがって上述したよ
うに単にメモリ動作時とその非動作時すなわちスタンバ
イ時とで基準バイアス発生器の駆動能力を切替えた場合
には、このような電源投入時（一般に電源投入時には基
板バイアスはＱＶになっている）において該基板バイア
ス発生器の駆動能力が小さくなっているため、該半導体
基板に所定の基板バイアス■、かなかなか印加されない
（すなわち例えばＰ型半導体基板であれば該Ｏ■から所
定の負の電圧ＶＩＩＢまでなかなか引き下げられない）
という問題点があった。

発明が解決しようとする問題点 本発明は、上述したような問題点にかんがみなされたも
ので、電源投入時、所定の基板バイアスが発生するまで
の期間（すなわち回路が未だ正常に動作していない期間
）と、それ以降の期間とを判別する制御信号を発生させ
、該制御信号によって電源投入時における該集積回路に
対し所定の人力制御を行う　（例えば電源投入時には、
所謂スタンバイの状態であっても、半導体基板に基板バ
イアスがある程度印加されるまでは、基板バイアス発生
器の駆動能力を大きくして強力に動作させ、該基板に所
定の基板バイアスが容易に印加されるような制御を行う
）ようにしたものである。

１　問題点を解決するための手段 本発明によれば、基板バイアス発生器内蔵の半導体集積
回路において、電源投入時、所定の基板バイアスが発生
するまでの期間とそれ以降の期間とを判別する制御信号
発生回路をそなえた半導体２（集積回路が提供される。

作用 上記本発明によれば、電源投入時、所定の基板バイアス
が発生するまでの期間とそれ以降の期間とを判別する制
御信号を生ずるので、該制御信号を利用して、基板バイ
アス発生器の駆動能力切替えを行うことができる。

更に本発明によってえれらる制御信号は、隼に電源投入
時における基板バイアス発生器の駆動能力切替えのみな
らず、種々のメモリ制御回路などに対しても、その電源
投入時における入力信号の制御などに利用することがで
きる。

実施例 第１図は、本発明の半導体集積回路に設けられる制御信
号発生回路の１実施例を、また第２図は、電源投入時に
おける該制御信号発生回路の動作を説明するための電圧
波形図である。

第１図中、■は一端が■。、側に接続された力。

プリング用コンデンサ、２１　、２２　、・・・・・・
２ｎは該コンデンサの他端であるＮ１点と所定の基板バ
イアスＶＢＢが印加される半導体基板との間に直列的に
接続された複数のＭＯＳ　トランジスタ、３は一対のＭ
ＯＳトランジスタ３１　、３２からなるインバータであ
って該Ｎ１点の電位を反転させる。

このような回路構成において電源を投入したとすると、
第２図に示すように、先ず電源電圧■。。

が０■から立ち上り例えば直流５■となる。これによっ
て該電源側にコンデンサｌを介して容量結合されている
Ｎ１点の電位Ｐｏｔ、（Ｎ＋）は咳を源電圧ＶＣＣの上
昇に伴って先ず上昇する。なお電源投入当初における基
板バイアス■。はＯ■であってＶＳＳと等しくなってお
り、この段階ではトランジスタ２１　、２２　、・・・
・・・２ｎはオンしない。そして１亥Ｎ１点の電位が第
２図に示すようにハイレヘルを維持している間は、イン
バータ３の出力側からとり出される制御信号■。ｕｌは
ロウレベルとなっており、該制御信号■。Ｕアがロウレ
ベルとなっている間は、駆動能力の大きな基板バイアス
発生器（例えば第３図に符号４として示されるような構
成の）を作動させる。なおこの時、駆動能力の小さな基
板バイアス発生器（第３図に符号５として示されるよう
な構成の）をも作動させるか否かは任意である。

このようにして電源投入時、駆動能力の大きな基（反ハ
イアヌ発生器を作動させることにより、該半導体基板に
印加される基板バイアスＶＢ１１は第２図に示されるよ
うに○Ｖから次第に所定の負電位まで容易に引き下げら
れる。

このようしてｉバイアス■ＩｌＢがある電位以下に下る
と、各トランジスタ２１　、２２．・・・・・・２ｎが
オントとなり、これによりコンデンサ１の一端すなわら
＼１点の電位は第２図に示すようじこ次第に低下して遂
には所定の負電位にまで放電される。これに伴ってイン
バータ３の出力側の制御信号■。ｕｒはハイレヘルに反
転し、それによって該集積回路かスタンバイ状態である
限り、駆動能力の小さな基板バイアス発生器のみを作動
させるようにする。

なお第１図の実施例ではＮ、点の電位をインバータ３に
より反転させて制？Ｉ１１信号■。。□を得ているが、
該＼１点の電位を直接制御信号■。、□とすることもで
きる。

第３図は、本発明によって基板バイアス発生器の駆動能
力を切替える場合における該発／ｉ器回路の１実施例を
示すもので該回路中には、駆動能力の大きい基板バイア
ス発生器４と駆動能力の小さい基板バイアス発生器５と
が設けられる。

ここで駆動能力の大きい基板バイアス発生器４と駆動能
力の小さい基板バイアス発生３５とは、それらの中に設
けられる発振器の発振周波数か胃なる（前者の発生器４
の発振周波数を後者の発生器５の発振周波数より大きく
する）のみで、それらの回路構成自体は同一でよいので
、第３図に８いては前者の発生器４０回路構成のみが示
されている。

該図中、４１は所定周波数の信号φを出力する発振器で
あって、Ｐチャンネルトランジスタ４１１゜４１２．４
１５および４１７と、Ｎチャンネルトランジスタ４１３
，４１４，４１６および旧８により構成され、該Ｐチャ
ンネルトランジスタ４１７およびＮチャンネルトランジ
スタ４１８から構成されるインハークの出力側は、該Ｐ
チャンネルトランジスタ４１２およびＮチャンネルトラ
ンジスタ４１３から構成されるインバータの入力側にフ
ィードバック接続されている。

また、１亥Ｐチャン・ネルトランジスタ４１１　とＮチ
ャンネルトランジスタ４１４の各ゲートには前述しｆコ
制御信号■。Ｕ、が印加されており、該制御信号Ｖ０υ
１がロウレベルである限り、該発振器は所定周波数の信
号φを出力する。なお該発振器の定常り３作状態におけ
るＡ１点およびＡ２点の電位変化および出力信号φの電
圧波形は第４図にそれぞれＡ１、Ａ２およびφとして示
される。次いで該出力信号φシよ一対のＰチャンネルト
ランジスタ４２および＼チャンネルトランジスタ４３か
らなるインバータに入力され、その出力側のＡ３点の電
位変化は第４図にＡ３として示される。

いま該Ａ３点の電位がハイレヘルとなると、コンデンサ
４４）こよ２り該Ａ３点に接続されたＡ４点（’）　’
４　位もハイレヘルとなり（第４図参照）、トランジス
タ４５はオンとなり該Ａ３点の電位がロウレベルである
期間に半導体４＋５．からトランジスタ・１６を介して
流入した電荷を接地ＶＳＳ側へ放電させる。

また該Ａ３点の電位がロウレベルとなると、Ａ４点もロ
ウレベルとなりトランジスタ４５はオフとなる。一方ト
ランジスタ４６はオンとなって該Ａ４点が半導体基板か
らの電荷を吸収するため半導体基板電位■。も負電位と
なり半導体基板つ二所定の基板バイアスを加えることが
できる。

このようにして電源投入時、制？ＪＩｌ信号■。ＬＩＴ
がロウレベルである間は、該駆動能力の大きい基板バイ
アス発生器４が動作して基板電流の吸収能力を高め、該
半導体基板の電位ＶＢＢを所定のバイアス電位にまで容
易に引き下げることができる。なおこのとき第３図に示
されるように駆動能力の小さい基板バイアス発生器５を
も同時に作動させておくこともできる。

このようにして基板バイアス電位ＶＩＩＭがある１ａ位
以下に下り　（第４図では電源投入後所定の時Ｉ：１が
経過して該基板バイアスＶＢＩＩがかなりのｆｔ　’；
Ｔ；、　（・“ζにまで引き下げられた状態から示され
ている）、制ｉ’［ｌ信号■。、、□がハイレヘルに反
転すれ（よ′　。り７．゛ご振器４１のＰチャンネルト
ランジスタ４１１はオフとなり、一方Ｎチャンネルトラ
ンジスタ４１４がオンとなって該Ａ１点の電位はＶＳＳ
にクランプされ該発振器４１の発振動作は停止し、結局
該駆動能力の大きい基板バイアス発生器４は該半導体基
板から切り離され、駆動能力の小さい基板バイアス発生
器５のみが駆動されることになる。

なお先に述べたように該集積回路内のトランジスタ乃至
はメモリの動作時とその非動作時すなわちスタンバイ時
とによっても、該基板バイアス発生器の駆動能力の切替
えが行われるが、かかる切替手段は上述した電源投入時
における切替手段とは別に設けられるものである。

また上述した実施例においては、該制御信号発生回路か
らえられる制御信号を電源投入時における基板バイアス
発生器の駆動能力の切替えに利用しているが、本発明は
これに限られるものではなく、要するに、電源投入時、
所定の基板バイアスが発生するまでの期間（すなわち回
路が未だ正常に動作しておらず所定の入力信号を受は付
は得ない期間）と、それ以降の期間とでその電圧レヘル
が切替る制御信号を発生させ、該制御信号によって種々
のメモリ制御回路などに対し、その回路動作の制御など
を行うこともできるものである。

発明の効果 本発明によれば、電源投入時、所定の基板バイアスが発
生するまでの期間とそれ以降の期間とを判別する制御信
号を発生させることができるので、該制御信号によって
電源投入時における半導体集積回路に対し、各種の回路
動作制御を行うことができる。

【図面の簡単な説明】

第１図は、本発明に用いられる制御信号発生回路の１実
施例を示す回路図、 第２図は、第１図の制御信号発生回路の動作を説明する
ための電圧波形図、 第３図は、本発明に用いられる基板バイアス発生器の１
実施例を示す回路図、 第４図は、第３図の基板バイアス発生器の動作を説明す
るための電圧波形図である。 （符号の説明） １・・・カンプリング用コンデンサ、 ２１　、２２　、・・・・・・２ｎ・・・ＭＯＳ　）ラ
ンジスタ、３・・・インバータ、 ４・・・駆動能力の大きい基板バイアス発生器、５・・
・駆動能力の小さい基板バイアス発生器、４１・・・発
振器。 特８憤出願人 冨士通株式会社 特許出願代理人

Claims (1)

【特許請求の範囲】
1. １、基板バイアス発生器内蔵の半導体集積回路において
   、電源投入時、所定の基板バイアスが発生するまでの期
   間とそれ以降の期間とを判別する制御信号発生回路をそ
   なえていることを特徴とする半導体集積回路。