JP3242441B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP3242441B2 JP3242441B2 JP8360292A JP8360292A JP3242441B2 JP 3242441 B2 JP3242441 B2 JP 3242441B2 JP 8360292 A JP8360292 A JP 8360292A JP 8360292 A JP8360292 A JP 8360292A JP 3242441 B2 JP3242441 B2 JP 3242441B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- oscillation
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一定電圧を出力するチ
ャージポンプ回路、特にそのチャージポンプ回路に設け
られる発振回路に関するものである。
ャージポンプ回路、特にそのチャージポンプ回路に設け
られる発振回路に関するものである。
【０００２】
【従来の技術】図２は、従来の定電圧出力が得られるチ
ャージポンプ回路の一構成例を示す構成図である。この
チャージポンプ回路は、電源電圧ＶＤＤの印加によって
発振する発振回路１を有し、その出力側には、ＡＮＤゲ
ート２を介してポンプ回路３が接続されている。ＡＮＤ
ゲート２は、比較出力Ｓ７によって開閉制御され、発振
出力Ｓ１からクロック信号Ｓ２を生成し、該クロック信
号Ｓ２をポンプ回路３へ供給する回路である。ポンプ回
路３には、充放電用のコンデンサ４，５及び分圧回路６
が接続されている。コンデンサ５の容量値は、コンデン
サ４の容量値よりも大きい。ポンプ回路３は、クロック
信号Ｓ２に基づき、電源電圧ＶＤＤの電荷をコンデンサ
４に充電し、その充電された電荷をコンデンサ５に蓄積
する回路である。分圧回路６は、ポンプ回路３の出力電
圧Ｖｏを分圧する回路であり、その出力側に、比較回路
７を介してＡＮＤゲート２が接続されている。比較回路
７は、分圧回路６で分圧された電圧と基準電圧Ｖａとを
比較し、その比較出力Ｓ７によってＡＮＤゲート２を開
閉制御する回路である。これらの発振回路１、ポンプ回
路３、コンデンサ５、及び分圧回路６の低電位側は、グ
ランドＧＮＤに接続されている。
ャージポンプ回路の一構成例を示す構成図である。この
チャージポンプ回路は、電源電圧ＶＤＤの印加によって
発振する発振回路１を有し、その出力側には、ＡＮＤゲ
ート２を介してポンプ回路３が接続されている。ＡＮＤ
ゲート２は、比較出力Ｓ７によって開閉制御され、発振
出力Ｓ１からクロック信号Ｓ２を生成し、該クロック信
号Ｓ２をポンプ回路３へ供給する回路である。ポンプ回
路３には、充放電用のコンデンサ４，５及び分圧回路６
が接続されている。コンデンサ５の容量値は、コンデン
サ４の容量値よりも大きい。ポンプ回路３は、クロック
信号Ｓ２に基づき、電源電圧ＶＤＤの電荷をコンデンサ
４に充電し、その充電された電荷をコンデンサ５に蓄積
する回路である。分圧回路６は、ポンプ回路３の出力電
圧Ｖｏを分圧する回路であり、その出力側に、比較回路
７を介してＡＮＤゲート２が接続されている。比較回路
７は、分圧回路６で分圧された電圧と基準電圧Ｖａとを
比較し、その比較出力Ｓ７によってＡＮＤゲート２を開
閉制御する回路である。これらの発振回路１、ポンプ回
路３、コンデンサ５、及び分圧回路６の低電位側は、グ
ランドＧＮＤに接続されている。
【０００３】図３は図２に示すチャージポンプ回路の動
作波形図であり、この図を参照しつつ、図２の動作を説
明する。電源電圧ＶＤＤが発振回路１及びポンプ回路３
に印加されると、それらの回路が動作する。発振回路１
は、水晶発振回路やＣ−Ｒ発振回路等で構成され、電源
電圧ＶＤＤの印加によって一定の発振周波数で発振し、
その発振出力Ｓ１をＡＮＤゲート２へ送る。ＡＮＤゲー
ト２は、比較回路７の比較出力Ｓ７により開閉され、発
振出力Ｓ１をゲート制御してクロック信号Ｓ２を生成
し、そのクロック信号Ｓ２をポンプ回路３へ送る。ポン
プ回路３は、クロック信号Ｓ２の半周期の“Ｌ”レベル
の間、コンデンサ４に電源電圧ＶＤＤの電荷を充電し、
次の半サイクルの“Ｈ”レベルの間、該コンデンサＣ４
に充電された電荷でコンデンサ５を充電していく。その
ため、ポンプ回路３の出力電圧Ｖｏが徐々に上昇してい
く。ポンプ回路３の出力電圧Ｖｏは分圧回路６で分圧さ
れ、その分圧された電圧が基準電圧Ｖａと比較回路７で
比較される。出力電圧Ｖｏが上昇して一定電圧に達する
までは、比較回路７の比較出力Ｓ７によってＡＮＤゲー
ト２が開いている。
作波形図であり、この図を参照しつつ、図２の動作を説
明する。電源電圧ＶＤＤが発振回路１及びポンプ回路３
に印加されると、それらの回路が動作する。発振回路１
は、水晶発振回路やＣ−Ｒ発振回路等で構成され、電源
電圧ＶＤＤの印加によって一定の発振周波数で発振し、
その発振出力Ｓ１をＡＮＤゲート２へ送る。ＡＮＤゲー
ト２は、比較回路７の比較出力Ｓ７により開閉され、発
振出力Ｓ１をゲート制御してクロック信号Ｓ２を生成
し、そのクロック信号Ｓ２をポンプ回路３へ送る。ポン
プ回路３は、クロック信号Ｓ２の半周期の“Ｌ”レベル
の間、コンデンサ４に電源電圧ＶＤＤの電荷を充電し、
次の半サイクルの“Ｈ”レベルの間、該コンデンサＣ４
に充電された電荷でコンデンサ５を充電していく。その
ため、ポンプ回路３の出力電圧Ｖｏが徐々に上昇してい
く。ポンプ回路３の出力電圧Ｖｏは分圧回路６で分圧さ
れ、その分圧された電圧が基準電圧Ｖａと比較回路７で
比較される。出力電圧Ｖｏが上昇して一定電圧に達する
までは、比較回路７の比較出力Ｓ７によってＡＮＤゲー
ト２が開いている。
【０００４】出力電圧Ｖｏが上昇して一定電圧に達する
と、比較回路７の比較出力Ｓ７によってＡＮＤゲート２
が閉じ、クロック信号Ｓ２が停止するので、ポンプ回路
３のポンピング動作も停止する。その後、出力電圧Ｖｏ
が一定電圧から低下すると、比較回路７の比較出力Ｓ７
によってＡＮＤゲート２が開き、クロック信号Ｓ２がポ
ンプ回路３に与えられるので、該ポンプ回路３のポンピ
ング動作によって出力電圧が一定電圧になるように動作
する。この種のチャージポンプ回路では、一般的に、電
源電圧ＶＤＤが高くなるほど、また発振周波数が高くな
るほど、消費電流が増加する特性を有している。
と、比較回路７の比較出力Ｓ７によってＡＮＤゲート２
が閉じ、クロック信号Ｓ２が停止するので、ポンプ回路
３のポンピング動作も停止する。その後、出力電圧Ｖｏ
が一定電圧から低下すると、比較回路７の比較出力Ｓ７
によってＡＮＤゲート２が開き、クロック信号Ｓ２がポ
ンプ回路３に与えられるので、該ポンプ回路３のポンピ
ング動作によって出力電圧が一定電圧になるように動作
する。この種のチャージポンプ回路では、一般的に、電
源電圧ＶＤＤが高くなるほど、また発振周波数が高くな
るほど、消費電流が増加する特性を有している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成のチャージポンプ回路では、発振回路１の発振周波数
が固定であるため、印加される電源電圧ＶＤＤが高くな
ると、該チャージポンプ回路の消費電流が増加し、該消
費電流に対する出力電圧Ｖｏの変換効率が低下する。逆
に、電源電圧ＶＤＤが低下すると、ポンピング能力は低
下するので、出力電圧Ｖｏが一定電圧になるまでの時間
が長くなるなどの問題があり、それらを解決することが
困難であった。本発明は、前記従来技術が持っていた課
題として、印加される電源電圧によって変換効率が変化
したり、あるいは出力電圧が一定電圧になるまでの時間
が変化するなどの点について解決したチャージポンプ回
路を提供するものである。
成のチャージポンプ回路では、発振回路１の発振周波数
が固定であるため、印加される電源電圧ＶＤＤが高くな
ると、該チャージポンプ回路の消費電流が増加し、該消
費電流に対する出力電圧Ｖｏの変換効率が低下する。逆
に、電源電圧ＶＤＤが低下すると、ポンピング能力は低
下するので、出力電圧Ｖｏが一定電圧になるまでの時間
が長くなるなどの問題があり、それらを解決することが
困難であった。本発明は、前記従来技術が持っていた課
題として、印加される電源電圧によって変換効率が変化
したり、あるいは出力電圧が一定電圧になるまでの時間
が変化するなどの点について解決したチャージポンプ回
路を提供するものである。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、電源から電圧が供給さ
れて動作する発振回路と、前記発振回路から出力される
クロック信号に応答して、前記電源から供給される電圧
を昇圧して出力するポンプ回路とを有するチャージポン
プ回路において、前記発振回路は、前記電源から供給さ
れる電圧が高くなった場合前記クロック信号の周波数を
低くし、前記電源から供給される電圧が低くなった場合
前記クロック信号の周波数を高くする構成になってい
る。 第２の発明は、第１の発明のチャージポンプ回路に
おいて、前記発振回路は、一定の電流を流す定電流源
と、前記定電流源からの電流を受取り、充放電を行う第
１のキャパシタを有する発振部と、前記発振部の出力に
応答して、前記一定の電流を前記発振部の第１のキャパ
シタに供給するか、もしくは、前記一定の電流を前記発
振部の第１のキャパシタに供給せず、かつ前記第１のキ
ャパシタに充電された電荷を放出する経路を提供する電
流切換回路とを有している。 第３の発明は、第２の発明
のチャージポンプ回路において、前記電流切換回路は、
前記定電流源と前記発振部との間に接続されたダイオー
ドと、出力と、前記発振部及び前記ダイオードに接続さ
れた第１入力と、前記定電流源に接続された第２入力と
を有し、前記第２入力に流れる電流に等しい電流を前記
第１入力にも流すカレントミラー回路と、前記カレント
ミラー回路の出力と低電圧源との間に接続され、前記発
振部の出力電圧に応答して前記カレントミラー回路の出
力と前記低電圧源とを電気的に接続するスイッチ手段と
を有している。 第４の発明は、第２の発明のチャージポ
ンプ回路において、前記発振部は、前記第１のキャパシ
タにその入力が接続され、前記電源によって駆動される
第１のインバータと、前記電源によって駆動され、前記
第１のインバータの出力信号を反転して出力する第２の
インバータと、前記第２のインバータの出力と前記第１
のインバータの入力との間に接続された第２のキャパシ
タとを有している。
に、本発明の内の第１の発明は、電源から電圧が供給さ
れて動作する発振回路と、前記発振回路から出力される
クロック信号に応答して、前記電源から供給される電圧
を昇圧して出力するポンプ回路とを有するチャージポン
プ回路において、前記発振回路は、前記電源から供給さ
れる電圧が高くなった場合前記クロック信号の周波数を
低くし、前記電源から供給される電圧が低くなった場合
前記クロック信号の周波数を高くする構成になってい
る。 第２の発明は、第１の発明のチャージポンプ回路に
おいて、前記発振回路は、一定の電流を流す定電流源
と、前記定電流源からの電流を受取り、充放電を行う第
１のキャパシタを有する発振部と、前記発振部の出力に
応答して、前記一定の電流を前記発振部の第１のキャパ
シタに供給するか、もしくは、前記一定の電流を前記発
振部の第１のキャパシタに供給せず、かつ前記第１のキ
ャパシタに充電された電荷を放出する経路を提供する電
流切換回路とを有している。 第３の発明は、第２の発明
のチャージポンプ回路において、前記電流切換回路は、
前記定電流源と前記発振部との間に接続されたダイオー
ドと、出力と、前記発振部及び前記ダイオードに接続さ
れた第１入力と、前記定電流源に接続された第２入力と
を有し、前記第２入力に流れる電流に等しい電流を前記
第１入力にも流すカレントミラー回路と、前記カレント
ミラー回路の出力と低電圧源との間に接続され、前記発
振部の出力電圧に応答して前記カレントミラー回路の出
力と前記低電圧源とを電気的に接続するスイッチ手段と
を有している。 第４の発明は、第２の発明のチャージポ
ンプ回路において、前記発振部は、前記第１のキャパシ
タにその入力が接続され、前記電源によって駆動される
第１のインバータと、前記電源によって駆動され、前記
第１のインバータの出力信号を反転して出力する第２の
インバータと、前記第２のインバータの出力と前記第１
のインバータの入力との間に接続された第２のキャパシ
タとを有している。
【０００７】
【作用】第１の発明によれば、電源電圧が印加される
と、発振回路が発振してこの発振回路からクロック信号
が出力される。この発振回路では、電源電圧が高くなる
とクロック信号の周波数を低くし、電源電圧が低くなる
とクロック信号の周波数を高くする。このような発振回
路から出力されるクロック信号に応答して、ポンプ回路
により電源電圧が昇圧されて出力される。 第２の発明に
よれば、定電流源により流れる一定の電流が発振部に供
給されると、この発振部が発振する。電流切換回路で
は、発振部の出力に応答して、一定の電流を第１のキャ
パシタに供給してこの第１のキャパシタを充電するか、
あるいは該第１のキャパシタに充電された電荷を放出さ
せてクロック信号を出力する。 第３の発明によれば、発
振部の出力電圧に応答して、スイッチ手段によりカレン
トミラー回路の出力と低電圧源との間が接続／遮断され
る。接続時には、定電流源により流れる一定の電流が、
ダイオード、カレントミラー回路及びスイッチ手段を経
由して低電圧源へ流れる。これにより、第１のキャパシ
タが放電する。また、遮断時には、定電流源により流れ
る一定の電流が、ダイオードを通して第１のキャパシタ
に供給され、この第１のキャパシタが充電される。 第４
の発明によれば、電源電圧により第１及び第２のインバ
ータが駆動され、この第２のインバータの出力が第２の
キャパシタを介して第１のインバータへ帰還される。
と、発振回路が発振してこの発振回路からクロック信号
が出力される。この発振回路では、電源電圧が高くなる
とクロック信号の周波数を低くし、電源電圧が低くなる
とクロック信号の周波数を高くする。このような発振回
路から出力されるクロック信号に応答して、ポンプ回路
により電源電圧が昇圧されて出力される。 第２の発明に
よれば、定電流源により流れる一定の電流が発振部に供
給されると、この発振部が発振する。電流切換回路で
は、発振部の出力に応答して、一定の電流を第１のキャ
パシタに供給してこの第１のキャパシタを充電するか、
あるいは該第１のキャパシタに充電された電荷を放出さ
せてクロック信号を出力する。 第３の発明によれば、発
振部の出力電圧に応答して、スイッチ手段によりカレン
トミラー回路の出力と低電圧源との間が接続／遮断され
る。接続時には、定電流源により流れる一定の電流が、
ダイオード、カレントミラー回路及びスイッチ手段を経
由して低電圧源へ流れる。これにより、第１のキャパシ
タが放電する。また、遮断時には、定電流源により流れ
る一定の電流が、ダイオードを通して第１のキャパシタ
に供給され、この第１のキャパシタが充電される。 第４
の発明によれば、電源電圧により第１及び第２のインバ
ータが駆動され、この第２のインバータの出力が第２の
キャパシタを介して第１のインバータへ帰還される。
【０００８】
【実施例】（第１の実施例） 図１は、本発明の第１の実施例を示すチャージポンプ回
路における発振回路の回路図であり、従来の図２中の要
素と共通の要素には共通の符号が付されている。
路における発振回路の回路図であり、従来の図２中の要
素と共通の要素には共通の符号が付されている。
【０００９】この発振回路は、図２のチャージポンプ回
路内に設けられるもので、電源電圧ＶＤＤが印加される
と一定の電流値Ｉ1 を流す定電流源９を有し、その出力
側には電流切換回路である電流切換手段１０が接続され
ている。電流切換手段１０は、電流Ｉ1 の流出経路を切
換える回路であり、ダイオード１１と、電流ミラー回路
を構成する一対のＮＰＮ型トランジスタ１２，１３と、
該電流切換手段１０のオン，オフ制御用のスイッチ手段
であるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯ
Ｓという）１４とを、備えている。定電流源９の出力側
にはダイオード１１が接続され、その出力側が、トラン
ジスタ１２のコレクタに接続されている。トランジスタ
１２のベースはトランジスタ１３のベース及びコレクタ
（第２入力）と共通接続され、それらのトランジスタ１
２，１３のエミッタ（出力）が共通接続され、ＮＭＯＳ
１４を介して低電圧源であるグランドＧＮＤに接続され
ている。トランジスタ１３のコレクタ及びベースは、定
電流源９の出力側に共通接続されている。
路内に設けられるもので、電源電圧ＶＤＤが印加される
と一定の電流値Ｉ1 を流す定電流源９を有し、その出力
側には電流切換回路である電流切換手段１０が接続され
ている。電流切換手段１０は、電流Ｉ1 の流出経路を切
換える回路であり、ダイオード１１と、電流ミラー回路
を構成する一対のＮＰＮ型トランジスタ１２，１３と、
該電流切換手段１０のオン，オフ制御用のスイッチ手段
であるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯ
Ｓという）１４とを、備えている。定電流源９の出力側
にはダイオード１１が接続され、その出力側が、トラン
ジスタ１２のコレクタに接続されている。トランジスタ
１２のベースはトランジスタ１３のベース及びコレクタ
（第２入力）と共通接続され、それらのトランジスタ１
２，１３のエミッタ（出力）が共通接続され、ＮＭＯＳ
１４を介して低電圧源であるグランドＧＮＤに接続され
ている。トランジスタ１３のコレクタ及びベースは、定
電流源９の出力側に共通接続されている。
【００１０】電流切換手段１０の出力側ノードＮ１（第
１入力）には、第１のキャパシタである容量値Ｃ21の発
振用コンデンサ２１と、第２のキャパシタである容量値
Ｃ22の発振用コンデンサ２２とが接続され、該コンデン
サ２１の他端がグランドＧＮＤに接続されると共に、該
コンデンサ２２の他端がノードＮ２に接続されている。
コンデンサ２１は、ノードＮ１の電圧がＶＤＤレベル以
上またはＧＮＤレベル以下にならないように、コンデン
サ２２の電圧を分圧する機能を有している。ノードＮ１
とＮ２の間には、第１及び第２のインバータである２段
のＣＭＯＳ（相補型ＭＯＳトランジスタ）インバータ３
１，３２からなる比較手段が接続されている。この比較
手段は、電流切換手段１０内のＮＭＯＳ１４をオン，オ
フ動作させて該電流切換手段１０を切換え制御する機能
を有している。コンデンサ２１，２２及びインバータ３
１，３２により、発振部が構成されている。ノードＮ２
には、該ノードＮ２上の電圧を駆動して発振出力Ｓ３３
を出力するＣＭＯＳインバータ３３が接続されている。
インバータ３１，３２，３３の閾値電圧をＶthとする。
１入力）には、第１のキャパシタである容量値Ｃ21の発
振用コンデンサ２１と、第２のキャパシタである容量値
Ｃ22の発振用コンデンサ２２とが接続され、該コンデン
サ２１の他端がグランドＧＮＤに接続されると共に、該
コンデンサ２２の他端がノードＮ２に接続されている。
コンデンサ２１は、ノードＮ１の電圧がＶＤＤレベル以
上またはＧＮＤレベル以下にならないように、コンデン
サ２２の電圧を分圧する機能を有している。ノードＮ１
とＮ２の間には、第１及び第２のインバータである２段
のＣＭＯＳ（相補型ＭＯＳトランジスタ）インバータ３
１，３２からなる比較手段が接続されている。この比較
手段は、電流切換手段１０内のＮＭＯＳ１４をオン，オ
フ動作させて該電流切換手段１０を切換え制御する機能
を有している。コンデンサ２１，２２及びインバータ３
１，３２により、発振部が構成されている。ノードＮ２
には、該ノードＮ２上の電圧を駆動して発振出力Ｓ３３
を出力するＣＭＯＳインバータ３３が接続されている。
インバータ３１，３２，３３の閾値電圧をＶthとする。
【００１１】図４は図１に示す発振回路の動作波形図で
あり、この図を参照しつつ、図１の動作を説明する。電
源電圧ＶＤＤが印加されると、図１の発振回路が発振動
作を開始する。ノードＮ１の電圧がインバータ３１の閾
値電圧Ｖthよりも低いときには、該インバータ３１の特
性から、その出力が“Ｈ”レベルとなり、それがインバ
ータ３２で反転されてその出力側ノードＮ２の電圧が
“Ｌ”レベルとなる。ノードＮ２が“Ｌ”レベルになる
と、電流切換手段１０内のＮＭＯＳ１４がオフ状態とな
る。そのため、定電流源９に流れる電流Ｉ1 は電流切換
手段１０内のダイオード１１を通して発振用コンデンサ
２１，２２を充電し、ノードＮ１の電圧が徐々に上昇し
ていく。ノードＮ１の電圧がインバータ３１の閾値電圧
Ｖthを越えると、該インバータ３１の出力が“Ｌ”レベ
ルに変化し、それがインバータ３２で反転されてその出
力側ノードＮ２が“Ｈ”レベルになり、ノードＮ１上の
電圧が瞬時に電圧ＶthからＶＤＤ・Ｃ22／（Ｃ21＋
Ｃ22）分だけ持ち上げられる。
あり、この図を参照しつつ、図１の動作を説明する。電
源電圧ＶＤＤが印加されると、図１の発振回路が発振動
作を開始する。ノードＮ１の電圧がインバータ３１の閾
値電圧Ｖthよりも低いときには、該インバータ３１の特
性から、その出力が“Ｈ”レベルとなり、それがインバ
ータ３２で反転されてその出力側ノードＮ２の電圧が
“Ｌ”レベルとなる。ノードＮ２が“Ｌ”レベルになる
と、電流切換手段１０内のＮＭＯＳ１４がオフ状態とな
る。そのため、定電流源９に流れる電流Ｉ1 は電流切換
手段１０内のダイオード１１を通して発振用コンデンサ
２１，２２を充電し、ノードＮ１の電圧が徐々に上昇し
ていく。ノードＮ１の電圧がインバータ３１の閾値電圧
Ｖthを越えると、該インバータ３１の出力が“Ｌ”レベ
ルに変化し、それがインバータ３２で反転されてその出
力側ノードＮ２が“Ｈ”レベルになり、ノードＮ１上の
電圧が瞬時に電圧ＶthからＶＤＤ・Ｃ22／（Ｃ21＋
Ｃ22）分だけ持ち上げられる。
【００１２】ノードＮ２が“Ｈ”レベルになると、ＮＭ
ＯＳ１４がオン状態となり、定電流源９に流れる電流Ｉ
1 はトランジスタ１３に流れる。トランジスタ１２と１
３は電流ミラー回路を構成しているので、トランジスタ
１２に流れる電流はトランジスタ１３に流れる電流と等
しくなる。そのため、トランジスタ１２に流れる電流も
Ｉ1 となり、２倍のＩ1 の電流がＮＭＯＳ１４へ流れ込
む。トランジスタ１２に流れる電流Ｉ1 は、発振用コン
デンサ２１，２２を放電してノードＮ１の電圧が徐々に
下降していく。ノードＮ１の電圧がインバータ３１の閾
値電圧Ｖth以下になると、該インバータ３１の出力が再
び“Ｈ”レベルに変化し、それがインバータ３２で反転
されてその出力側ノードＮ２が“Ｌ”レベルになり、ノ
ードＮ１の電圧が瞬時に電圧ＶthからＶＤＤ・Ｃ22／
（Ｃ21＋Ｃ22）分だけ引き下げられる。
ＯＳ１４がオン状態となり、定電流源９に流れる電流Ｉ
1 はトランジスタ１３に流れる。トランジスタ１２と１
３は電流ミラー回路を構成しているので、トランジスタ
１２に流れる電流はトランジスタ１３に流れる電流と等
しくなる。そのため、トランジスタ１２に流れる電流も
Ｉ1 となり、２倍のＩ1 の電流がＮＭＯＳ１４へ流れ込
む。トランジスタ１２に流れる電流Ｉ1 は、発振用コン
デンサ２１，２２を放電してノードＮ１の電圧が徐々に
下降していく。ノードＮ１の電圧がインバータ３１の閾
値電圧Ｖth以下になると、該インバータ３１の出力が再
び“Ｈ”レベルに変化し、それがインバータ３２で反転
されてその出力側ノードＮ２が“Ｌ”レベルになり、ノ
ードＮ１の電圧が瞬時に電圧ＶthからＶＤＤ・Ｃ22／
（Ｃ21＋Ｃ22）分だけ引き下げられる。
【００１３】このとき、ＮＭＯＳ１４が再びオフ状態と
なり、定電流源９に流れる電流Ｉ1が再びダイオード１
１を通して発振用コンデンサ２１と２２を充電し、再び
ノードＮ１の電圧が徐々に上昇して最初の状態となり、
上記動作が繰り返されてインバータ３３から発振出力Ｓ
３３が出力される。この発振出力Ｓ３３は、図２のＡＮ
Ｄゲート２を介してクロック信号Ｓ２の形でポンプ回路
３へ供給され、該ポンプ回路３のポンピング動作によっ
て一定の出力電圧Ｖｏが出力されることになる。
なり、定電流源９に流れる電流Ｉ1が再びダイオード１
１を通して発振用コンデンサ２１と２２を充電し、再び
ノードＮ１の電圧が徐々に上昇して最初の状態となり、
上記動作が繰り返されてインバータ３３から発振出力Ｓ
３３が出力される。この発振出力Ｓ３３は、図２のＡＮ
Ｄゲート２を介してクロック信号Ｓ２の形でポンプ回路
３へ供給され、該ポンプ回路３のポンピング動作によっ
て一定の出力電圧Ｖｏが出力されることになる。
【００１４】ここで、図４に示すように、ノードＮ２の
“Ｌ”レベルのパルス幅はＴ1 、“Ｈ”レベルのパルス
幅はＴ2 となる。そのため、図１の発振回路の発振周波
数ｆは、１／（Ｔ1 ＋Ｔ2 ）になる。このパルス幅
Ｔ1 ，Ｔ2 は、次の（１）式で表わせ、その（１）式よ
り発振周波数ｆが（２）式のようになる。
“Ｌ”レベルのパルス幅はＴ1 、“Ｈ”レベルのパルス
幅はＴ2 となる。そのため、図１の発振回路の発振周波
数ｆは、１／（Ｔ1 ＋Ｔ2 ）になる。このパルス幅
Ｔ1 ，Ｔ2 は、次の（１）式で表わせ、その（１）式よ
り発振周波数ｆが（２）式のようになる。
【００１５】
【数１】 （２）式から明らかなように、本実施例の発振回路で
は、電源電圧ＶＤＤに対応し、該電源電圧ＶＤＤとは逆
の関係で変化する発振周波数ｆが得られる。しかも、標
準的な電源電圧ＶＤＤでの発振周波数ｆの設定は、電流
Ｉ1 または容量値Ｃ22を適宜設定すれば、使用目的に合
わせた発振周波数ｆの設定も容易に行える。例えば、電
源電圧ＶＤＤ＝３Ｖ、容量値Ｃ21＝Ｃ22＝１０pFで発振
周波数ｆ＝２０kHZ を得ようとするならば、電流Ｉ1 を
１．２μA に設定すればよい。このような設定条件で、
電源電圧ＶＤＤが２Ｖに低下した場合、発振周波数ｆは
３０kHZ に変化し、また電源電圧ＶＤＤが４Ｖに上昇し
た場合、発振周波数ｆは１５kHZ に変化する。
は、電源電圧ＶＤＤに対応し、該電源電圧ＶＤＤとは逆
の関係で変化する発振周波数ｆが得られる。しかも、標
準的な電源電圧ＶＤＤでの発振周波数ｆの設定は、電流
Ｉ1 または容量値Ｃ22を適宜設定すれば、使用目的に合
わせた発振周波数ｆの設定も容易に行える。例えば、電
源電圧ＶＤＤ＝３Ｖ、容量値Ｃ21＝Ｃ22＝１０pFで発振
周波数ｆ＝２０kHZ を得ようとするならば、電流Ｉ1 を
１．２μA に設定すればよい。このような設定条件で、
電源電圧ＶＤＤが２Ｖに低下した場合、発振周波数ｆは
３０kHZ に変化し、また電源電圧ＶＤＤが４Ｖに上昇し
た場合、発振周波数ｆは１５kHZ に変化する。
【００１６】以上のように、この第１の実施例では、次
のような利点がある。発振用コンデンサ２１，２２の充
電及び放電を、電源電圧ＶＤＤに依存しない定電流源９
で行い、該発振用コンデンサ２１，２２に生じる三角波
電圧の振幅は電源電圧ＶＤＤと所定の比例関係で変化す
るようにしたので、発振周波数ｆが電源電圧ＶＤＤとは
反比例関係で変化する。そのため、電源電圧ＶＤＤが高
くなると、発振周波数ｆは低くなり、逆に電源電圧ＶＤ
Ｄが低くなると、発振周波数ｆは高くなる。よって、こ
のような発振回路を用いて図２のチャージポンプ回路を
構成した場合、該チャージポンプ回路の電源電圧ＶＤＤ
が高くなると、発振周波数ｆが低くなって消費電流の増
加を抑制し、またチャージポンプ回路の電源電圧ＶＤＤ
が低くなっても、発振周波数ｆが高くなって出力電圧Ｖ
ｏが一定電圧に至るまでの時間を速くできる。
のような利点がある。発振用コンデンサ２１，２２の充
電及び放電を、電源電圧ＶＤＤに依存しない定電流源９
で行い、該発振用コンデンサ２１，２２に生じる三角波
電圧の振幅は電源電圧ＶＤＤと所定の比例関係で変化す
るようにしたので、発振周波数ｆが電源電圧ＶＤＤとは
反比例関係で変化する。そのため、電源電圧ＶＤＤが高
くなると、発振周波数ｆは低くなり、逆に電源電圧ＶＤ
Ｄが低くなると、発振周波数ｆは高くなる。よって、こ
のような発振回路を用いて図２のチャージポンプ回路を
構成した場合、該チャージポンプ回路の電源電圧ＶＤＤ
が高くなると、発振周波数ｆが低くなって消費電流の増
加を抑制し、またチャージポンプ回路の電源電圧ＶＤＤ
が低くなっても、発振周波数ｆが高くなって出力電圧Ｖ
ｏが一定電圧に至るまでの時間を速くできる。
【００１７】（第２の実施例） 図５は、本発明の第２の実施例を示すチャージポンプ回
路に用いられる発振回路の回路図あり、第１の実施例を
示す図１中の要素と共通の要素には共通の符号が付され
ている。この発振回路は、図１のＣＭＯＳインバータ３
１に代えて、ＣＭＯＳシュミットインバータ４１が設け
られ、さらに図１の発振用コンデンサ２２が省略されて
いる。図６は図５の動作波形図である。ＣＭＯＳシュミ
ットインバータ４１の“Ｌ”レベル側の閾値電圧をＶ
th1 、“Ｈ”レベル側の閾値電圧をＶth2 、発振用コン
デンサ２１の容量値をＣ21、定電流源９の電流をＩ1 と
すると、発振周波数ｆは次式（３）で表わせる。
路に用いられる発振回路の回路図あり、第１の実施例を
示す図１中の要素と共通の要素には共通の符号が付され
ている。この発振回路は、図１のＣＭＯＳインバータ３
１に代えて、ＣＭＯＳシュミットインバータ４１が設け
られ、さらに図１の発振用コンデンサ２２が省略されて
いる。図６は図５の動作波形図である。ＣＭＯＳシュミ
ットインバータ４１の“Ｌ”レベル側の閾値電圧をＶ
th1 、“Ｈ”レベル側の閾値電圧をＶth2 、発振用コン
デンサ２１の容量値をＣ21、定電流源９の電流をＩ1 と
すると、発振周波数ｆは次式（３）で表わせる。
【００１８】
【数２】 一般に、ＣＭＯＳシュミットインバータ４１の閾値電圧
Ｖth1 ，Ｖth2 は、電源電圧ＶＤＤとの一定比率で変化
するため、閾値電圧Ｖth1 ＝Ｋ１・ＶＤＤ、Ｖth2 ＝Ｋ
２・ＶＤＤとすると、（３）式は次式で表わせる。
Ｖth1 ，Ｖth2 は、電源電圧ＶＤＤとの一定比率で変化
するため、閾値電圧Ｖth1 ＝Ｋ１・ＶＤＤ、Ｖth2 ＝Ｋ
２・ＶＤＤとすると、（３）式は次式で表わせる。
【００１９】
【数３】 この第２の実施例でも、（４）式から明らかなように、
電源電圧ＶＤＤに対応し、該電源電圧ＶＤＤとは逆の関
係（反比例関係）で変化する発振周波数ｆが得られる。
電源電圧ＶＤＤに対応し、該電源電圧ＶＤＤとは逆の関
係（反比例関係）で変化する発振周波数ｆが得られる。
【００２０】（第３の実施例） 図７は、本発明の第３の実施例を示す発振回路内の電流
切換手段１０の回路図であり、第１の実施例を示す図１
中の要素と共通の要素には共通の符号が付されている。
この電流切換手段１０は、図１に示す発振回路内に設け
られるもので、図１のダイオード１１に代えてＰチャネ
ル型ＭＯＳトランジスタ（以下、ＰＭＯＳという）１５
が設けられると共に、ＮＰＮ型トランジスタ１２，１３
に代えてＮＭＯＳ１６，１７が設けられている。ＰＭＯ
Ｓ１５のゲートはＮＭＯＳ１４のゲート側ノードＮ２に
接続されており、これにより図１のダイオード１１と同
様の機能を発揮する。このように電流切換手段１０をバ
イポラートランジスタに代えてＭＯＳトランジスタで構
成しても、第１の実施例とほぼ同様の電流切換え動作が
行える。
切換手段１０の回路図であり、第１の実施例を示す図１
中の要素と共通の要素には共通の符号が付されている。
この電流切換手段１０は、図１に示す発振回路内に設け
られるもので、図１のダイオード１１に代えてＰチャネ
ル型ＭＯＳトランジスタ（以下、ＰＭＯＳという）１５
が設けられると共に、ＮＰＮ型トランジスタ１２，１３
に代えてＮＭＯＳ１６，１７が設けられている。ＰＭＯ
Ｓ１５のゲートはＮＭＯＳ１４のゲート側ノードＮ２に
接続されており、これにより図１のダイオード１１と同
様の機能を発揮する。このように電流切換手段１０をバ
イポラートランジスタに代えてＭＯＳトランジスタで構
成しても、第１の実施例とほぼ同様の電流切換え動作が
行える。
【００２１】なお、本発明は図示の実施例に限定され
ず、種々の変形が可能である。その変形例としては、例
えば次のようなものがある。 （ａ） 図１及び図５中のインバータ３１，４１は、他
のインバータ等の比較手段で構成してもよい。また、図
５では発振用コンデンサ２１のみを設けているが、図１
のような発振用コンデンサ２２をノードＮ１，Ｎ２間に
接続しても、上記実施例とほぼ同様の作用、効果が得ら
れる。 （ｂ） 上記実施例の電流切換手段１０は、図示以外の
トランジスタを用いて構成したり、あるいは図示以外の
回路構成に変更してもよい。 （ｃ） 上記実施例の発振回路が設けられる図２のチャ
ージポンプ回路は、他の回路を付加するなどして図示以
外の回路構成に変更してもよい。
ず、種々の変形が可能である。その変形例としては、例
えば次のようなものがある。 （ａ） 図１及び図５中のインバータ３１，４１は、他
のインバータ等の比較手段で構成してもよい。また、図
５では発振用コンデンサ２１のみを設けているが、図１
のような発振用コンデンサ２２をノードＮ１，Ｎ２間に
接続しても、上記実施例とほぼ同様の作用、効果が得ら
れる。 （ｂ） 上記実施例の電流切換手段１０は、図示以外の
トランジスタを用いて構成したり、あるいは図示以外の
回路構成に変更してもよい。 （ｃ） 上記実施例の発振回路が設けられる図２のチャ
ージポンプ回路は、他の回路を付加するなどして図示以
外の回路構成に変更してもよい。
【００２２】
【発明の効果】以上詳細に説明したように、第１〜第４
の発明によれば、高い電圧を供給するポンプ回路を動作
させる発振回路が、電源から供給される電圧が高くなっ
た場合クロック信号の周波数を低くし、電源から供給さ
れる電圧が低くなった場合クロック信号の周波数を高く
する構成になっている。これにより、電源電圧が高い場
合は消費電流が抑制され、電源電圧が低くなった場合は
チャージポンプ回路の出力電圧が所定の電圧に達するま
での時間を早くすることができる。
の発明によれば、高い電圧を供給するポンプ回路を動作
させる発振回路が、電源から供給される電圧が高くなっ
た場合クロック信号の周波数を低くし、電源から供給さ
れる電圧が低くなった場合クロック信号の周波数を高く
する構成になっている。これにより、電源電圧が高い場
合は消費電流が抑制され、電源電圧が低くなった場合は
チャージポンプ回路の出力電圧が所定の電圧に達するま
での時間を早くすることができる。
【図１】本発明の第１の実施例を示すチャージポンプ回
路に設けられる発振回路の回路図である。
路に設けられる発振回路の回路図である。
【図２】従来のチャージポンプ回路の構成図である。
【図３】図２の動作波形図である。
【図４】図１の動作波形図である。
【図５】本発明の第２の実施例を示すチャージポンプ回
路に設けられる発振回路の回路図である。
路に設けられる発振回路の回路図である。
【図６】図５の動作波形図である。
【図７】本発明の第３の実施例を示す発振回路内の電流
切換手段の回路図である。
切換手段の回路図である。
１ 発振回路 ２ ＡＮＤゲート ３ ポンプ回路 ４，５ コンデンサ ６ 分圧回路 ７ 比較回路 ９ 定電流源 １０ 電流切換手段 ２１，２２ 発振用コンデンサ ３１，３２，３３，４１ インバータ ＶＤＤ 電源電圧 Ｖｏ 出力電圧
Claims (4)
- 【請求項１】 電源から供給される電源電圧の電圧値に
応じて、その出力するクロック信号の周波数が変化する
発振回路と、 前記発振回路から出力されるクロック信号に応答して、
前記電源から供給される電圧を前記電源昇圧して一定電
圧を出力するポンプ回路とを有するチャージポンプ回路
において、 前記発振回路は、前記電源から供給される電圧が高くな
った場合前記クロック信号の周波数を低くし、前記電源
から供給される電圧が低くなった場合前記クロック信号
の周波数を高くすることを特徴とするチャージポンプ回
路。 - 【請求項２】 前記発振回路は、 一定の電流を流す定電流源と、 前記定電流源からの電流を受取り、充放電を行う第１の
キャパシタを有する発振部と、 前記発振部の出力に応答して、前記一定の電流を前記発
振部の第１のキャパシタに供給するか、もしくは、前記
一定の電流を前記発振部の第１のキャパシタに供給せ
ず、かつ前記第１のキャパシタに充電された電荷を放出
する経路を提供する電流切換回路とを有する請求項１記
載のチャージポンプ回路。 - 【請求項３】 前記電流切換回路は、 前記定電流源と前記発振部との間に接続されたダイオー
ドと、 出力と、前記発振部及び前記ダイオードに接続された第
１入力と、前記定電流源に接続された第２入力とを有
し、前記第２入力に流れる電流に等しい電流を前記第１
入力にも流すカレントミラー回路と、 前記カレントミラー回路の出力と低電圧源との間に接続
され、前記発振部の出力電圧に応答して前記カレントミ
ラー回路の出力と前記低電圧源とを電気的に接続するス
イッチ手段とを有する請求項２記載のチャージポンプ回
路。 - 【請求項４】 前記発振部は、前記第１のキャパシタに
その入力が接続され、前記電源によって駆動される第１
のインバータと、 前記電源によって駆動され、前記第１のインバータの出
力信号を反転して出力する第２のインバータと、 前記第２のインバータ回路の出力と前記第１のインバー
タの入力との間に接続された第２のキャパシタとを有す
る請求項２記載のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8360292A JP3242441B2 (ja) | 1992-04-06 | 1992-04-06 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8360292A JP3242441B2 (ja) | 1992-04-06 | 1992-04-06 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05292734A JPH05292734A (ja) | 1993-11-05 |
| JP3242441B2 true JP3242441B2 (ja) | 2001-12-25 |
Family
ID=13807035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8360292A Expired - Fee Related JP3242441B2 (ja) | 1992-04-06 | 1992-04-06 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242441B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4301027B2 (ja) | 2004-02-13 | 2009-07-22 | 株式会社デンソー | 電圧出力調整装置及び電圧出力調整方法 |
| JP7165997B2 (ja) * | 2017-12-22 | 2022-11-07 | 国立大学法人静岡大学 | 電力変換装置及び電源装置 |
-
1992
- 1992-04-06 JP JP8360292A patent/JP3242441B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05292734A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0114712B2 (ja) | ||
| JP2806717B2 (ja) | チャージポンプ回路 | |
| JPH06303765A (ja) | 集積回路用基板バイアス発生装置および基板バイアス制御方法 | |
| US6366482B1 (en) | Voltage conversion circuit | |
| US5493486A (en) | High efficiency compact low power voltage doubler circuit | |
| US5805027A (en) | Low current crystal oscillator with fast start-up time | |
| JPH06217527A (ja) | 高効率ｎチャネルチャージポンプ | |
| JP3505324B2 (ja) | チャージポンプ回路 | |
| JP4060424B2 (ja) | チャージポンプ回路の駆動回路 | |
| US5952851A (en) | Boosted voltage driver | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| JP4354056B2 (ja) | 半導体集積回路 | |
| JPS6195561A (ja) | 半導体集積回路 | |
| JP3242441B2 (ja) | チャージポンプ回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| US11705865B2 (en) | Relaxation oscillator, integrated circuit and electronic apparatus | |
| JPS59178014A (ja) | 発振回路 | |
| TWI591459B (zh) | Analog electronic clock | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPH11299227A (ja) | チャージポンプ回路 | |
| JP3511753B2 (ja) | リングオシレータ及び発振方法 | |
| JP2001177400A (ja) | チャージポンプ回路 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JP2859898B2 (ja) | チョッパ型コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000718 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |