JPH06303765A - 集積回路用基板バイアス発生装置および基板バイアス制御方法 - Google Patents
集積回路用基板バイアス発生装置および基板バイアス制御方法Info
- Publication number
- JPH06303765A JPH06303765A JP5277923A JP27792393A JPH06303765A JP H06303765 A JPH06303765 A JP H06303765A JP 5277923 A JP5277923 A JP 5277923A JP 27792393 A JP27792393 A JP 27792393A JP H06303765 A JPH06303765 A JP H06303765A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 自由発振発振器を用いることなく、待機モー
ドで回路に流れる電流を小さくし、消費電力を低減させ
る。 【構成】 電圧レギュレータ回路１００は、集積回路基
板の電圧を監視し所定のレベルからずれた時にクロック
発生信号を出力する。クロック回路２００は電圧レギュ
レータ回路１００から出力されたクロック発生信号を入
力とし、このクロック発生信号に応答してクロック信号
を発生する。ポンプ回路（チャージポンプ）６００は、
クロック信号に応答して電荷（電子）を集積回路基板に
注入し、基板電圧ＶBBを変化させる。
ドで回路に流れる電流を小さくし、消費電力を低減させ
る。 【構成】 電圧レギュレータ回路１００は、集積回路基
板の電圧を監視し所定のレベルからずれた時にクロック
発生信号を出力する。クロック回路２００は電圧レギュ
レータ回路１００から出力されたクロック発生信号を入
力とし、このクロック発生信号に応答してクロック信号
を発生する。ポンプ回路（チャージポンプ）６００は、
クロック信号に応答して電荷（電子）を集積回路基板に
注入し、基板電圧ＶBBを変化させる。
Description
【０００１】
【産業上の利用分野】本発明は、ポンプ回路（チャージ
ポンプ）により基板に電荷を注入して基板電圧（バイア
ス）を制御するための集積回路用基板バイアス発生装置
および基板バイアス制御方法に係り、特に自由発振発振
器を用いることなく、小さい電流で駆動し少ない電力消
費量を示す集積回路用基板バイアス発生装置および基板
バイアス制御方法に関する。
ポンプ）により基板に電荷を注入して基板電圧（バイア
ス）を制御するための集積回路用基板バイアス発生装置
および基板バイアス制御方法に係り、特に自由発振発振
器を用いることなく、小さい電流で駆動し少ない電力消
費量を示す集積回路用基板バイアス発生装置および基板
バイアス制御方法に関する。
【０００２】
【従来の技術】従来、この種の基板バイアス発生装置で
は、ポンプ回路（チャージポンプ）により基板に電荷を
注入して基板電圧を下げるとともに、発振器を用いてポ
ンプ回路のクロックタイミングを取っている。典型的な
例では、発振器は自由発振を行っており、基板電圧が或
る値よりも高いときにポンプ回路が起動する。この自由
発振発振器は約１００μＡの電流を引き抜くことができ
る。
は、ポンプ回路（チャージポンプ）により基板に電荷を
注入して基板電圧を下げるとともに、発振器を用いてポ
ンプ回路のクロックタイミングを取っている。典型的な
例では、発振器は自由発振を行っており、基板電圧が或
る値よりも高いときにポンプ回路が起動する。この自由
発振発振器は約１００μＡの電流を引き抜くことができ
る。
【０００３】ところで、これまでこの定常的に発振する
自由発振発振器による電力損失は、回路がバックアップ
バッテリを使用していない限り問題とはなっていなかっ
た。
自由発振発振器による電力損失は、回路がバックアップ
バッテリを使用していない限り問題とはなっていなかっ
た。
【０００４】
【発明が解決しようとする課題】しかしながら、最近は
携帯性に優れた電子機器が各種開発され、このような電
子機器では、電流や電力を如何に小さくするかが大きな
問題となっている。即ち、従来の自由発振発振器により
起動されるポンプ回路では、比較的大きな電流が流れる
と共に電力損失がかなりのものとなる。これを特に携帯
性の電子機器へ応用した場合、電池などで動作可能な稼
動時間を伸ばすというのが一般的な要請であり、ポンプ
の必要動作電力を小さくすることが、技術者に与えられ
た大きな課題であった。
携帯性に優れた電子機器が各種開発され、このような電
子機器では、電流や電力を如何に小さくするかが大きな
問題となっている。即ち、従来の自由発振発振器により
起動されるポンプ回路では、比較的大きな電流が流れる
と共に電力損失がかなりのものとなる。これを特に携帯
性の電子機器へ応用した場合、電池などで動作可能な稼
動時間を伸ばすというのが一般的な要請であり、ポンプ
の必要動作電力を小さくすることが、技術者に与えられ
た大きな課題であった。
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、従来の自由発振発振器を用いること
なく、回路に流れる電流を小さくし、消費電力を低減で
きる集積回路用基板バイアス発生装置を提供することに
ある。
ので、その目的は、従来の自由発振発振器を用いること
なく、回路に流れる電流を小さくし、消費電力を低減で
きる集積回路用基板バイアス発生装置を提供することに
ある。
【０００６】本発明は、また、この集積回路用基板バイ
アス発生装置に用いて好適な基板バイアス制御方法を提
供することを目的とする。
アス発生装置に用いて好適な基板バイアス制御方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の集積回路
用基板バイアス発生装置は、集積回路基板に接続され、
前記集積回路基板の電圧を監視し所定のレベルからずれ
た時にクロック発生信号を出力する電圧レギュレータ回
路と、前記クロック発生信号を入力とし、このクロック
発生信号に応答してクロック信号を発生する自己タイミ
ングクロック回路と、前記クロック信号に応答して電荷
を前記集積回路基板に注入し、基板電圧を変化させるポ
ンプ回路とを備えている。
用基板バイアス発生装置は、集積回路基板に接続され、
前記集積回路基板の電圧を監視し所定のレベルからずれ
た時にクロック発生信号を出力する電圧レギュレータ回
路と、前記クロック発生信号を入力とし、このクロック
発生信号に応答してクロック信号を発生する自己タイミ
ングクロック回路と、前記クロック信号に応答して電荷
を前記集積回路基板に注入し、基板電圧を変化させるポ
ンプ回路とを備えている。
【０００８】この集積回路用基板バイアス発生装置で
は、待機モードでの電力をかなりの量削減するために、
従来の自由発振発振回路の代わりに、電圧レギュレータ
回路および自己タイミングクロック回路を設けたもので
ある。電圧レギュレータ回路（ＤＣレギュレータ回路）
は常に動作しており電力を消費する唯一の回路である
が、それ自体は小さい電流で駆動し電力消費が少ない。
そのためポンプ回路（チャージポンプ）が電荷注入（ポ
ンピング）を行っていない時には、回路を流れる電流は
数μＡ以下である。電圧レギュレータ回路は、基板電圧
が所定のレベルからずれ、高すぎる時のみ自己タイミン
グクロック回路を起動させる。これにより自己タイミン
グクロック回路はポンプ回路を制御して、基板電圧を更
に負の値へと降下させる。この自己タイミングクロック
回路は、基板電圧が所定のレベルに達し電圧レギュレー
タ回路が停止信号を出力するまでポンプ回路を駆動す
る。また、自己タイミングクロック回路は、ポンプ回路
で電荷注入（ポンピング）の準備ができるまで、ポンプ
信号（クロック発生信号）を無視する。
は、待機モードでの電力をかなりの量削減するために、
従来の自由発振発振回路の代わりに、電圧レギュレータ
回路および自己タイミングクロック回路を設けたもので
ある。電圧レギュレータ回路（ＤＣレギュレータ回路）
は常に動作しており電力を消費する唯一の回路である
が、それ自体は小さい電流で駆動し電力消費が少ない。
そのためポンプ回路（チャージポンプ）が電荷注入（ポ
ンピング）を行っていない時には、回路を流れる電流は
数μＡ以下である。電圧レギュレータ回路は、基板電圧
が所定のレベルからずれ、高すぎる時のみ自己タイミン
グクロック回路を起動させる。これにより自己タイミン
グクロック回路はポンプ回路を制御して、基板電圧を更
に負の値へと降下させる。この自己タイミングクロック
回路は、基板電圧が所定のレベルに達し電圧レギュレー
タ回路が停止信号を出力するまでポンプ回路を駆動す
る。また、自己タイミングクロック回路は、ポンプ回路
で電荷注入（ポンピング）の準備ができるまで、ポンプ
信号（クロック発生信号）を無視する。
【０００９】この集積回路用基板バイアス発生装置で
は、基板電圧が所定レベルにあるときは自己タイミング
クロック回路の発振は休止している。従って装置が起動
していても、必要な電力は最小限に抑えられる。
は、基板電圧が所定レベルにあるときは自己タイミング
クロック回路の発振は休止している。従って装置が起動
していても、必要な電力は最小限に抑えられる。
【００１０】請求項２記載の集積回路用基板バイアス発
生装置は、請求項１記載のものにおいて、前記電圧レギ
ュレータ回路を、ＶCC信号に比例したＶCCREF 信号を発
生させる第１の抵抗ネットワークと、基板電圧ＶBBに比
例したＶBBREF 信号を発生させる第２の抵抗ネットワー
クと、ＶCCREF 信号とＶBBREF 信号とを比較する差動増
幅回路と、この差動増幅回路に接続され、ＶCCREF 信号
がＶBBREF 信号よりも高くなった時、クロック発生信号
を出力するインバータ列と、を含むように構成したもの
である。
生装置は、請求項１記載のものにおいて、前記電圧レギ
ュレータ回路を、ＶCC信号に比例したＶCCREF 信号を発
生させる第１の抵抗ネットワークと、基板電圧ＶBBに比
例したＶBBREF 信号を発生させる第２の抵抗ネットワー
クと、ＶCCREF 信号とＶBBREF 信号とを比較する差動増
幅回路と、この差動増幅回路に接続され、ＶCCREF 信号
がＶBBREF 信号よりも高くなった時、クロック発生信号
を出力するインバータ列と、を含むように構成したもの
である。
【００１１】請求項３記載の集積回路用基板バイアス発
生装置は、請求項２記載のものにおいて、差動増幅回路
を構成するトランジスタの各チャネル長を、回路を流れ
る電流を制限するよう長く設定したものである。
生装置は、請求項２記載のものにおいて、差動増幅回路
を構成するトランジスタの各チャネル長を、回路を流れ
る電流を制限するよう長く設定したものである。
【００１２】請求項４記載の集積回路用基板バイアス発
生装置は、請求項２記載のものにおいて、インバータ列
を構成するトランジスタの各チャネル長を、ＶCCレベル
から接地レベルへの電流損失を制限するよう選択して設
定したものである。
生装置は、請求項２記載のものにおいて、インバータ列
を構成するトランジスタの各チャネル長を、ＶCCレベル
から接地レベルへの電流損失を制限するよう選択して設
定したものである。
【００１３】請求項５記載の集積回路用基板バイアス発
生装置は、請求項２記載のものにおいて、インバータ列
の出力を受けて安定なクロック発生信号を出力するラッ
チ回路を更に付加したものである。
生装置は、請求項２記載のものにおいて、インバータ列
の出力を受けて安定なクロック発生信号を出力するラッ
チ回路を更に付加したものである。
【００１４】請求項６記載の集積回路用基板バイアス発
生装置は、請求項１記載のものにおいて、自己タイミン
グクロック回路を、アクティブなクロック発生信号が入
力した時のみに起動されるよう構成したものである。
生装置は、請求項１記載のものにおいて、自己タイミン
グクロック回路を、アクティブなクロック発生信号が入
力した時のみに起動されるよう構成したものである。
【００１５】請求項７記載の集積回路用基板バイアス発
生装置は、請求項６記載のものにおいて、自己タイミン
グクロック回路を、ポンプ回路の電荷注入終了後は前記
クロック発生信号を無視するように構成したものであ
る。
生装置は、請求項６記載のものにおいて、自己タイミン
グクロック回路を、ポンプ回路の電荷注入終了後は前記
クロック発生信号を無視するように構成したものであ
る。
【００１６】なお、請求項１乃至７記載の基板バイアス
発生装置において、ポンプ回路は、Ｐチャネルトランジ
スタからなる２ステージポンプにより構成することが好
ましい。
発生装置において、ポンプ回路は、Ｐチャネルトランジ
スタからなる２ステージポンプにより構成することが好
ましい。
【００１７】請求項８記載の集積回路用基板バイアス発
生装置は、集積回路基板に接続され、この基板の電圧を
監視し所定のレベルからずれた時にアクティブなクロッ
ク発生信号を出力する低電流電圧レギュレータ回路と、
第１ステージおよび第２ステージを有し、第１ステージ
で前記アクティブクロック発生信号を入力して第１およ
び第２の信号を出力するとともに、第２ステージで、前
記第１および第２の信号を入力して更に第３、第４、第
５の信号を出力することにより、前記アクティブクロッ
ク発生信号に応答して第１乃至第５のクロック信号を発
生させる、自由発振ではない低電流自己タイミングクロ
ック回路と、前記第１乃至第５のクロック信号に応答し
て電荷を基板に注入し、前記集積回路基板の基板電圧を
下げるポンプ回路とを備え、前記低電流自己タイミング
クロック回路は、前記ポンプ回路による電荷注入が終了
した後は、クロック発生信号を無視することを特徴とす
るものである。
生装置は、集積回路基板に接続され、この基板の電圧を
監視し所定のレベルからずれた時にアクティブなクロッ
ク発生信号を出力する低電流電圧レギュレータ回路と、
第１ステージおよび第２ステージを有し、第１ステージ
で前記アクティブクロック発生信号を入力して第１およ
び第２の信号を出力するとともに、第２ステージで、前
記第１および第２の信号を入力して更に第３、第４、第
５の信号を出力することにより、前記アクティブクロッ
ク発生信号に応答して第１乃至第５のクロック信号を発
生させる、自由発振ではない低電流自己タイミングクロ
ック回路と、前記第１乃至第５のクロック信号に応答し
て電荷を基板に注入し、前記集積回路基板の基板電圧を
下げるポンプ回路とを備え、前記低電流自己タイミング
クロック回路は、前記ポンプ回路による電荷注入が終了
した後は、クロック発生信号を無視することを特徴とす
るものである。
【００１８】また、請求項９記載の基板電圧制御方法
は、集積回路用基板の基板電圧を監視するステップと、
前記基板電圧が所定のレベルからずれた時にクロック回
路を駆動してクロック信号を出力させるステップと、基
板電圧が所定のレベルからずれた時に前記クロック信号
に応答してポンプ回路を駆動し、電荷を前記集積回路用
基板のノードに注入させて基板電圧を変化させるステッ
プとを備えたものである。
は、集積回路用基板の基板電圧を監視するステップと、
前記基板電圧が所定のレベルからずれた時にクロック回
路を駆動してクロック信号を出力させるステップと、基
板電圧が所定のレベルからずれた時に前記クロック信号
に応答してポンプ回路を駆動し、電荷を前記集積回路用
基板のノードに注入させて基板電圧を変化させるステッ
プとを備えたものである。
【００１９】なお、基板電圧を監視するステップは、具
体的には、ＶCC信号に比例するＶCCREF 信号を発生させ
るステップと、基板電圧ＶBBに比例するＶBBREF 信号を
発生させるステップと、ＶCCREF 信号とＶBBREF 信号と
を比較するステップと、ＶCCREF 信号がＶBBREF 信号よ
りも高くなった時、クロック発生信号を出力するステッ
プとからなるよう構成することが好ましい。また、クロ
ック回路を駆動するステップでは、具体的には、アクテ
ィブクロック発生信号を入力し、ポンプ回路を制御して
基板のノードへ電荷を注入するためのクロック信号を発
生するよう構成することが好ましい。
体的には、ＶCC信号に比例するＶCCREF 信号を発生させ
るステップと、基板電圧ＶBBに比例するＶBBREF 信号を
発生させるステップと、ＶCCREF 信号とＶBBREF 信号と
を比較するステップと、ＶCCREF 信号がＶBBREF 信号よ
りも高くなった時、クロック発生信号を出力するステッ
プとからなるよう構成することが好ましい。また、クロ
ック回路を駆動するステップでは、具体的には、アクテ
ィブクロック発生信号を入力し、ポンプ回路を制御して
基板のノードへ電荷を注入するためのクロック信号を発
生するよう構成することが好ましい。
【００２０】更に、電荷を注入するステップでは、クロ
ック信号を入力するとともに、Ｐチャネルトランジスタ
からなる２ステージポンプを利用して集積回路の基板電
圧を下げるよう構成することが好ましい。
ック信号を入力するとともに、Ｐチャネルトランジスタ
からなる２ステージポンプを利用して集積回路の基板電
圧を下げるよう構成することが好ましい。
【００２１】
【実施例】以下、図面を参照して本発明の実施例を具体
的に説明する。
的に説明する。
【００２２】図１は本発明の一実施例に係る、発振器を
用いない集積回路用基板バイアス発生装置の基本構成を
示すものである。この基板バイアス発生装置は、集積回
路基板に接続され、集積回路基板の電圧を監視し所定の
レベルからずれた時にクロック発生信号を出力する電圧
レギュレータ回路１００と、クロック発生信号を入力と
し、このクロック発生信号に応答してクロック信号を発
生する自己タイミングクロック回路（以下、クロック回
路という）２００と、クロック信号に応答して電荷を集
積回路基板に注入し、基板電圧ＶBBを変化させるポンプ
回路（チャージポンプ）６００とにより構成されてい
る。
用いない集積回路用基板バイアス発生装置の基本構成を
示すものである。この基板バイアス発生装置は、集積回
路基板に接続され、集積回路基板の電圧を監視し所定の
レベルからずれた時にクロック発生信号を出力する電圧
レギュレータ回路１００と、クロック発生信号を入力と
し、このクロック発生信号に応答してクロック信号を発
生する自己タイミングクロック回路（以下、クロック回
路という）２００と、クロック信号に応答して電荷を集
積回路基板に注入し、基板電圧ＶBBを変化させるポンプ
回路（チャージポンプ）６００とにより構成されてい
る。
【００２３】この基板バイアス発生装置では、基板電圧
ＶBBに比例した信号ＶBBREF が、電圧レギュレータ回路
１００に入力される。信号ＶBBREF は基準電圧ＶCCREF
（好ましくはＶCC／２）と比較され、基板電圧ＶBBが所
定のレベル（たとえば約ー２Ｖ）より上昇しているか否
かを判定する。もし基板電圧ＶBBがこのレベルよりも上
昇している場合には、電圧レギュレータ回路１００はク
ロック回路２００を起動する。クロック回路２００はク
ロック信号を出力し、ポンプ回路６００を制御して基板
へ電荷（電子）を注入することによって、基板電圧ＶBB
を所望のレベルまで下げる。
ＶBBに比例した信号ＶBBREF が、電圧レギュレータ回路
１００に入力される。信号ＶBBREF は基準電圧ＶCCREF
（好ましくはＶCC／２）と比較され、基板電圧ＶBBが所
定のレベル（たとえば約ー２Ｖ）より上昇しているか否
かを判定する。もし基板電圧ＶBBがこのレベルよりも上
昇している場合には、電圧レギュレータ回路１００はク
ロック回路２００を起動する。クロック回路２００はク
ロック信号を出力し、ポンプ回路６００を制御して基板
へ電荷（電子）を注入することによって、基板電圧ＶBB
を所望のレベルまで下げる。
【００２４】図２は図１に示した電圧レギュレータ回路
１００の動作を更に説明する為のものである。前述のよ
うに、電圧レギュレータ回路１００は基板電圧ＶBBを監
視し、この基板電圧ＶBBが所望のレベルを越えているか
否かを判定する。ここで、抵抗１２２、１２４、１２６
により構成される抵抗ネットワーク１２０は、差動増幅
器（比較器）１３０の負の入力（ノードＮ１）として
の、基板電圧ＶBBに比例した信号ＶBBREF を生成するた
めに設けられている。抵抗ネットワーク１１０は、抵抗
１１２、１１４により構成されており、差動増幅器１３
０の正の入力（ノードＮ２）として基準電圧ＶCCREF を
生成するために設けられている。
１００の動作を更に説明する為のものである。前述のよ
うに、電圧レギュレータ回路１００は基板電圧ＶBBを監
視し、この基板電圧ＶBBが所望のレベルを越えているか
否かを判定する。ここで、抵抗１２２、１２４、１２６
により構成される抵抗ネットワーク１２０は、差動増幅
器（比較器）１３０の負の入力（ノードＮ１）として
の、基板電圧ＶBBに比例した信号ＶBBREF を生成するた
めに設けられている。抵抗ネットワーク１１０は、抵抗
１１２、１１４により構成されており、差動増幅器１３
０の正の入力（ノードＮ２）として基準電圧ＶCCREF を
生成するために設けられている。
【００２５】図３は電圧レギュレータ回路１００におけ
る入出力信号のタイミングを表す図であり、特に、ポン
プ信号１９６がいつハイレベルとロウレベルとの間で変
化し、クロック回路２００およびポンプ回路６００を起
動したり、動作を停止させたりするかを示している。
る入出力信号のタイミングを表す図であり、特に、ポン
プ信号１９６がいつハイレベルとロウレベルとの間で変
化し、クロック回路２００およびポンプ回路６００を起
動したり、動作を停止させたりするかを示している。
【００２６】この図から理解されるように、基板電圧Ｖ
BBが高過ぎる場合には、ＶBBREF がＶCCREF を上回り、
差動増幅器１３０は低レベルのＶOUT 信号１４２を出力
する。ＶOUT 信号１４２は、後に図４を参照して詳細に
説明するインバータ列１５０、１７０、１８０を通過し
て、ポンプ信号１９６を生成する。従って、基板電圧Ｖ
BBが十分に低くない場合には、基板電圧レギュレータ回
路１００は高いポンプ信号１９６を発生して、クロック
回路２００およびポンプ回路６００それぞれを起動す
る。また、基板電圧ＶBBが十分に低い場合には、低いポ
ンプ信号１９６を発生して、クロック回路２００および
ポンプ回路６００それぞれの動作を停止させる。
BBが高過ぎる場合には、ＶBBREF がＶCCREF を上回り、
差動増幅器１３０は低レベルのＶOUT 信号１４２を出力
する。ＶOUT 信号１４２は、後に図４を参照して詳細に
説明するインバータ列１５０、１７０、１８０を通過し
て、ポンプ信号１９６を生成する。従って、基板電圧Ｖ
BBが十分に低くない場合には、基板電圧レギュレータ回
路１００は高いポンプ信号１９６を発生して、クロック
回路２００およびポンプ回路６００それぞれを起動す
る。また、基板電圧ＶBBが十分に低い場合には、低いポ
ンプ信号１９６を発生して、クロック回路２００および
ポンプ回路６００それぞれの動作を停止させる。
【００２７】なお、図３（ａ）〜（ｅ）ではＶCCを５Ｖ
としているが、本実施例では３ＶのＶCCも同様に考慮さ
れている。ここで、ＶCCは一定であり、差動増幅器１３
０の正の入力ＶCCREF はほぼＶCC／２（２．５Ｖ）に固
定されている。
としているが、本実施例では３ＶのＶCCも同様に考慮さ
れている。ここで、ＶCCは一定であり、差動増幅器１３
０の正の入力ＶCCREF はほぼＶCC／２（２．５Ｖ）に固
定されている。
【００２８】しかし、ＶBBREF は基板電圧ＶBBに依存す
るので、ＶBBと共に変化する。基板電圧ＶBBが最初０Ｖ
であれば、抵抗１２２、１２４、１２６の大きさを同じ
として、ＶBBREF は約３．３Ｖとなる。従ってＶBBREF
はＶCCREF よりも大きく、差動増幅器１３０の出力はロ
ーレベルとなり、その結果ポンプ信号１９６はハイレベ
ルとなって、ポンプ回路６００を駆動する。ここで、基
板への電子の注入により基板電圧ＶBBが徐々に下がる
と、ＶBBREF も徐々に下がり、図３（ａ）〜（ｅ）のｔ
１の時点でＶCCREF より低下する。従って、そのとき差
動増幅器１３０の出力はハイレベルとなり、その結果ポ
ンプ信号１９６はロウレベルとなって、ポンプ回路６０
０へクロック信号を供給するためのクロック回路２００
をオフさせる。その後、ＶBBREF がＶCCREF を越える
と、ポンプ回路６００は再びオンして基板電圧ＶBBを引
き下げる。
るので、ＶBBと共に変化する。基板電圧ＶBBが最初０Ｖ
であれば、抵抗１２２、１２４、１２６の大きさを同じ
として、ＶBBREF は約３．３Ｖとなる。従ってＶBBREF
はＶCCREF よりも大きく、差動増幅器１３０の出力はロ
ーレベルとなり、その結果ポンプ信号１９６はハイレベ
ルとなって、ポンプ回路６００を駆動する。ここで、基
板への電子の注入により基板電圧ＶBBが徐々に下がる
と、ＶBBREF も徐々に下がり、図３（ａ）〜（ｅ）のｔ
１の時点でＶCCREF より低下する。従って、そのとき差
動増幅器１３０の出力はハイレベルとなり、その結果ポ
ンプ信号１９６はロウレベルとなって、ポンプ回路６０
０へクロック信号を供給するためのクロック回路２００
をオフさせる。その後、ＶBBREF がＶCCREF を越える
と、ポンプ回路６００は再びオンして基板電圧ＶBBを引
き下げる。
【００２９】次に、電圧レギュレータ回路１００の一般
的な動作を説明する。電流損失と電力消費を押さえる電
圧レギュレータ回路１００の別の特徴を、図４の詳細な
回路図に示す。なお、表１〜４はそれぞれ図４および残
りの図面における各トランジスタの寸法（チャネル長お
よびチャネル幅）を具体的に示すものである。
的な動作を説明する。電流損失と電力消費を押さえる電
圧レギュレータ回路１００の別の特徴を、図４の詳細な
回路図に示す。なお、表１〜４はそれぞれ図４および残
りの図面における各トランジスタの寸法（チャネル長お
よびチャネル幅）を具体的に示すものである。
【００３０】
【表１】
【００３１】
【表２】
【００３２】
【表３】
【００３３】
【表４】
【００３４】図面に記載された各素子はそれぞれ当業者
には良く知られたものである。例えば、図４のトランジ
スタ１２４は、基板とソースが接続されたエンハンスメ
ント型のＰチャネルトランジスタである。ここで、全て
のトランジスタはエンハンスメント型が好ましいが、デ
プレッション型トランジスタを用いることもできる。
には良く知られたものである。例えば、図４のトランジ
スタ１２４は、基板とソースが接続されたエンハンスメ
ント型のＰチャネルトランジスタである。ここで、全て
のトランジスタはエンハンスメント型が好ましいが、デ
プレッション型トランジスタを用いることもできる。
【００３５】本実施例では、基板バイアス発生装置での
電力消費を減らすために、図４の電圧ジェネレータ回路
１００は、通常小さい電流で動作し、回路での電流損失
を抑えるように設計されている。ここで、抵抗ネットワ
ーク１１０、１２０ではそれぞれトランジスタを抵抗と
して用いている。即ち、トランジスタのゲートはソース
またはドレインに接続されている。トランジスタを流れ
る電流はチャネルの幅と長さの比の関数となっているの
で、これらエンハンスメント型抵抗のチャネル長は一般
に大きく、トランジスタネットワークを流れる電流を制
限する。
電力消費を減らすために、図４の電圧ジェネレータ回路
１００は、通常小さい電流で動作し、回路での電流損失
を抑えるように設計されている。ここで、抵抗ネットワ
ーク１１０、１２０ではそれぞれトランジスタを抵抗と
して用いている。即ち、トランジスタのゲートはソース
またはドレインに接続されている。トランジスタを流れ
る電流はチャネルの幅と長さの比の関数となっているの
で、これらエンハンスメント型抵抗のチャネル長は一般
に大きく、トランジスタネットワークを流れる電流を制
限する。
【００３６】この好適な例では、差動増幅器１３０を構
成するトランジスタ１３２，１３４，１３６，１３８，
１４０によってＶCCREF とＶBBREF が比較され、出力信
号（ＶOuT ）１４２が生成される。差動増幅器１３０の
動作は、良く知られた通りである。ここで、回路内の電
流を小さくし、電力消費を押さえるために、特に差動増
幅器１３０を構成するトランジスタ１３２，１３４，１
３６，１３８，１４０のそれぞれの好ましい寸法が選ば
れている（表１〜４参照）。
成するトランジスタ１３２，１３４，１３６，１３８，
１４０によってＶCCREF とＶBBREF が比較され、出力信
号（ＶOuT ）１４２が生成される。差動増幅器１３０の
動作は、良く知られた通りである。ここで、回路内の電
流を小さくし、電力消費を押さえるために、特に差動増
幅器１３０を構成するトランジスタ１３２，１３４，１
３６，１３８，１４０のそれぞれの好ましい寸法が選ば
れている（表１〜４参照）。
【００３７】特に、電流を小さく抑えるために、長いチ
ャネル長を選択することにより、差動増幅器１３０を構
成する各トランジスタのチャネルの幅と長さの比（幅／
長さ）が小さく設定されている。なお、ここでは、差動
増幅器１３０の構成を具体的に示しているが、本発明の
要旨を変更しない範囲で他の回路構成を用いて、２つの
信号を比較して出力信号を生成し、電流を小さく抑える
こともできる。
ャネル長を選択することにより、差動増幅器１３０を構
成する各トランジスタのチャネルの幅と長さの比（幅／
長さ）が小さく設定されている。なお、ここでは、差動
増幅器１３０の構成を具体的に示しているが、本発明の
要旨を変更しない範囲で他の回路構成を用いて、２つの
信号を比較して出力信号を生成し、電流を小さく抑える
こともできる。
【００３８】差動増幅器１３０を構成するトランジスタ
１３２，１３４，１３６，１３８，１４０の各長いチャ
ネル長は電流を小さく抑えるが、これにより一般的に回
路の反応は鈍り出力信号１４２の変化は遅くなる。即
ち、ハイレベルとロウレベル間の速やかな遷移が得られ
ない。この遅く変化する信号１４２は、特に２トランジ
スタ・インバータへの入力の際に、しばしば回路内での
電流損失をもたらす。特に、このインバータの両方のト
ランジスタは一定時間の間オンとなり、“スルーカレン
ト”や“クローバーカレント”がトランジスタ列を流れ
てしまう。従って、レベル遷移の間に、しばしばＶCCか
ら接地レベルへの電流損失が生じてしまう。
１３２，１３４，１３６，１３８，１４０の各長いチャ
ネル長は電流を小さく抑えるが、これにより一般的に回
路の反応は鈍り出力信号１４２の変化は遅くなる。即
ち、ハイレベルとロウレベル間の速やかな遷移が得られ
ない。この遅く変化する信号１４２は、特に２トランジ
スタ・インバータへの入力の際に、しばしば回路内での
電流損失をもたらす。特に、このインバータの両方のト
ランジスタは一定時間の間オンとなり、“スルーカレン
ト”や“クローバーカレント”がトランジスタ列を流れ
てしまう。従って、レベル遷移の間に、しばしばＶCCか
ら接地レベルへの電流損失が生じてしまう。
【００３９】この遅く変化する信号を補償するために、
インバータ１５０、１７０とラッチ回路１８０は、イン
バータ内のスルーカレントを減らし、ポンプ信号が速や
かな遷移をするように、特に設計されている。一般的に
トランジスタのスイッチング時間は、チャネルの幅と長
さの比に依存する。従って、チャネル幅とチャネル長を
選択して、何時インバータ１５０、１７０を構成するト
ランジスタのスイッチングが行なわれるかを決めること
ができる。インバータ１５０を構成するトランジスタの
幅は同じなので、スイッチング時間はチャネル長の関数
となる。回路１５０のトランジスタのチャネル長は、適
当な時間でノードＮ４，Ｎ５の電圧が変化するように、
即ちインバータ１７０のトランジスタ１７２、１７４の
スイッチングが行われるように、特に選ばれている。
インバータ１５０、１７０とラッチ回路１８０は、イン
バータ内のスルーカレントを減らし、ポンプ信号が速や
かな遷移をするように、特に設計されている。一般的に
トランジスタのスイッチング時間は、チャネルの幅と長
さの比に依存する。従って、チャネル幅とチャネル長を
選択して、何時インバータ１５０、１７０を構成するト
ランジスタのスイッチングが行なわれるかを決めること
ができる。インバータ１５０を構成するトランジスタの
幅は同じなので、スイッチング時間はチャネル長の関数
となる。回路１５０のトランジスタのチャネル長は、適
当な時間でノードＮ４，Ｎ５の電圧が変化するように、
即ちインバータ１７０のトランジスタ１７２、１７４の
スイッチングが行われるように、特に選ばれている。
【００４０】特に、出力信号１４２がハイレベルからロ
ウレベルへと遷移してノードＮ６がハイレベルからロウ
レベルへと変化する場合、トランジスタ１７４がオンす
る前にトランジスタ１７２をオフしておき、インバータ
１７０内でのＶCCから接地レベルへのスルーカレントを
抑えることは有効である。この順序でトランジスタのス
イッチングを行うために、トランジスタ１６６のチャネ
ル長をトランジスタ１５４のそれよりも長くして、トラ
ンジスタ１７２がオフした後にトランジスタ１７４をオ
ンさせている。
ウレベルへと遷移してノードＮ６がハイレベルからロウ
レベルへと変化する場合、トランジスタ１７４がオンす
る前にトランジスタ１７２をオフしておき、インバータ
１７０内でのＶCCから接地レベルへのスルーカレントを
抑えることは有効である。この順序でトランジスタのス
イッチングを行うために、トランジスタ１６６のチャネ
ル長をトランジスタ１５４のそれよりも長くして、トラ
ンジスタ１７２がオフした後にトランジスタ１７４をオ
ンさせている。
【００４１】反対に、出力信号１４２がロウレベルから
ハイレベルへと遷移する場合、トランジスタ１７２がオ
ンする前にトランジスタ１７４をオフさせておき、ＶCC
から接地レベルへのスルーカレントを押さえることは有
効である。トランジスタ１５６のチャネル長をトランジ
スタ１６８のそれよりも長くして、トランジスタ１７４
がオフした後にトランジスタ１７２をオンさせている。
従って、インバータ１５０を構成するトランジスタのチ
ャネル長の選択は、いずれの方向の遷移についても、イ
ンバータ１７０内でのＶCCから接地レベルへの如何なる
径路も形成されない。
ハイレベルへと遷移する場合、トランジスタ１７２がオ
ンする前にトランジスタ１７４をオフさせておき、ＶCC
から接地レベルへのスルーカレントを押さえることは有
効である。トランジスタ１５６のチャネル長をトランジ
スタ１６８のそれよりも長くして、トランジスタ１７４
がオフした後にトランジスタ１７２をオンさせている。
従って、インバータ１５０を構成するトランジスタのチ
ャネル長の選択は、いずれの方向の遷移についても、イ
ンバータ１７０内でのＶCCから接地レベルへの如何なる
径路も形成されない。
【００４２】電圧レギュレータ回路１００内でのスルー
カレントを更に抑えるために、トランジスタ１５８、１
６４がインバータ１５０に設けられ、インバータ１５
３、１６３内での如何なるスルーカレントも減少させて
いる。電流制御トランジスタ１５８、１６４は長いチャ
ネル長を持っており、ノードＮ４，Ｎ５での接地レベル
またはＶCCレベルへの遷移は、それぞれ急激には行われ
ない。従って、ＶCCから接地レベルへの径路はトランジ
スタ１７２、１７４を駆動している間は存在する。しか
し、トランジスタ１５４、１５６、１５８、１６４、１
６６、１６８内での電流は、トランジスタ１５８、１６
４の長いチャネル長によって減少している。
カレントを更に抑えるために、トランジスタ１５８、１
６４がインバータ１５０に設けられ、インバータ１５
３、１６３内での如何なるスルーカレントも減少させて
いる。電流制御トランジスタ１５８、１６４は長いチャ
ネル長を持っており、ノードＮ４，Ｎ５での接地レベル
またはＶCCレベルへの遷移は、それぞれ急激には行われ
ない。従って、ＶCCから接地レベルへの径路はトランジ
スタ１７２、１７４を駆動している間は存在する。しか
し、トランジスタ１５４、１５６、１５８、１６４、１
６６、１６８内での電流は、トランジスタ１５８、１６
４の長いチャネル長によって減少している。
【００４３】また、トランジスタ１５８、１６４は、上
述したそれぞれのトランジスタのスイッチングタイミン
グが損なわれないように設けられている。ノードＮ３が
ハイレベルからロウレベルへと遷移する場合、インバー
タ１５３は、トランジスタ１５４をオンすることによっ
てノードＮ４を非常に素早くハイレベルへと引き上げ、
トランジスタ１７２をオフとすることが好ましい。電流
制御トランジスタ１５８は、ノードＮ３がロウレベルか
らハイレベルへ遷移する時、ノードＮ４をロウレベルヘ
駆動するタイミングを調整する一方、ノードＮ４とトラ
ンジスタ１５８との容量性結合は十分に大きく、ノード
Ｎ４を引き下げトランジスタ１７２を適切なタイミング
でオンとする。
述したそれぞれのトランジスタのスイッチングタイミン
グが損なわれないように設けられている。ノードＮ３が
ハイレベルからロウレベルへと遷移する場合、インバー
タ１５３は、トランジスタ１５４をオンすることによっ
てノードＮ４を非常に素早くハイレベルへと引き上げ、
トランジスタ１７２をオフとすることが好ましい。電流
制御トランジスタ１５８は、ノードＮ３がロウレベルか
らハイレベルへ遷移する時、ノードＮ４をロウレベルヘ
駆動するタイミングを調整する一方、ノードＮ４とトラ
ンジスタ１５８との容量性結合は十分に大きく、ノード
Ｎ４を引き下げトランジスタ１７２を適切なタイミング
でオンとする。
【００４４】同様に、ノードＮ３がロウレベルからハイ
レベルへと遷移する場合、インバータ１６３は、トラン
ジスタ１６８をオンすることによってノードＮ５を非常
に素早くロウレベルへと引き下げ、トランジスタ１７４
をオフとすることが好ましい。従って、電流制御トラン
ジスタ１６４は、インバータ１６３のＰーチャネル側に
のみ設けられており、トランジスタ１６８に対するトラ
ンジスタ１６４の影響を押さえている。電流制御トラン
ジスタ１６４は、ノードＮ３がハイレベルからロウレベ
ルへ遷移するとき、ノードＮ５をハイレベルヘ駆動する
タイミングを調整する一方、ノードＮ５とトランジスタ
１６４との容量性結合は十分に大きく、ノードＮ５を引
き上げトランジスタ１７４を適切なタイミングでオンと
する。
レベルへと遷移する場合、インバータ１６３は、トラン
ジスタ１６８をオンすることによってノードＮ５を非常
に素早くロウレベルへと引き下げ、トランジスタ１７４
をオフとすることが好ましい。従って、電流制御トラン
ジスタ１６４は、インバータ１６３のＰーチャネル側に
のみ設けられており、トランジスタ１６８に対するトラ
ンジスタ１６４の影響を押さえている。電流制御トラン
ジスタ１６４は、ノードＮ３がハイレベルからロウレベ
ルへ遷移するとき、ノードＮ５をハイレベルヘ駆動する
タイミングを調整する一方、ノードＮ５とトランジスタ
１６４との容量性結合は十分に大きく、ノードＮ５を引
き上げトランジスタ１７４を適切なタイミングでオンと
する。
【００４５】最後に、ラッチ回路１８０も電圧レギュレ
ータ回路１００に設けられ、上述のようにスルーカレン
トを防止するためにインバータ１７０を構成するトラン
ジスタ１７２とトランジスタ１７４のいずれもが駆動さ
れていないとき、ポンプ信号１９６の出力を維持する。
ポンプ信号１９６は信号線１９５を介してトランジスタ
ネットワーク１８２、１８４、１８６、１８８へフィー
ドバックされ、インバータ１７０がノードＮ６を駆動し
ノードＮ６の状態が変化するまで、ノードＮ６の最初の
状態を維持する。
ータ回路１００に設けられ、上述のようにスルーカレン
トを防止するためにインバータ１７０を構成するトラン
ジスタ１７２とトランジスタ１７４のいずれもが駆動さ
れていないとき、ポンプ信号１９６の出力を維持する。
ポンプ信号１９６は信号線１９５を介してトランジスタ
ネットワーク１８２、１８４、１８６、１８８へフィー
ドバックされ、インバータ１７０がノードＮ６を駆動し
ノードＮ６の状態が変化するまで、ノードＮ６の最初の
状態を維持する。
【００４６】回路の電力消費を押さえるために、ラッチ
回路１８０それ自体は、弱いラッチを行うと共に、スル
ーカレントを制限するように設計されている。一般的
に、トランジスタ１７２、１７４は、小さなトランジス
タ（狭いチャネル幅と短いチャネル長）であり、インバ
ータ１７０がスイッチングを行うために必要とされるイ
ンバータ１５０からの電流を小さく押さえている。しか
し、これらトランジスタは、そのサイズから、ノードＮ
６で大きな容量性の負荷を駆動することができない。ノ
ードＮ６での大きな容量は、このノードでの電圧の変化
を遅くしてしまうので好ましくない。このためトランジ
スタ１８４、１８６のチャネル幅とチャネル長を小さ
く、好ましくは１〜２μｍ程度に小さくして、ノードＮ
６でのラッチを弱くし、ノードＮ６での容量を押さえて
いる。
回路１８０それ自体は、弱いラッチを行うと共に、スル
ーカレントを制限するように設計されている。一般的
に、トランジスタ１７２、１７４は、小さなトランジス
タ（狭いチャネル幅と短いチャネル長）であり、インバ
ータ１７０がスイッチングを行うために必要とされるイ
ンバータ１５０からの電流を小さく押さえている。しか
し、これらトランジスタは、そのサイズから、ノードＮ
６で大きな容量性の負荷を駆動することができない。ノ
ードＮ６での大きな容量は、このノードでの電圧の変化
を遅くしてしまうので好ましくない。このためトランジ
スタ１８４、１８６のチャネル幅とチャネル長を小さ
く、好ましくは１〜２μｍ程度に小さくして、ノードＮ
６でのラッチを弱くし、ノードＮ６での容量を押さえて
いる。
【００４７】しかし、このラッチ回路１８０を構成する
トランジスタ１８４、１８６は、ほぼ等しい幅と長さを
持っているので、幅と長さの比は大きく電流駆動能力は
高い。そのために電流制御トランジスタ１８２、１８８
が設けられている。これらのトランジスタ１８２、１８
８は長いチャネル長を、従って小さな幅と長さの比を持
っており、ラッチ回路１８０の電流を制限し、回路の電
力消費を抑えている。
トランジスタ１８４、１８６は、ほぼ等しい幅と長さを
持っているので、幅と長さの比は大きく電流駆動能力は
高い。そのために電流制御トランジスタ１８２、１８８
が設けられている。これらのトランジスタ１８２、１８
８は長いチャネル長を、従って小さな幅と長さの比を持
っており、ラッチ回路１８０の電流を制限し、回路の電
力消費を抑えている。
【００４８】電圧レギュレータ回路１００では安定した
ポンプ信号１９６が発生しているので、高いポンプ信号
１９６はクロック回路２００を駆動するために用いられ
る。クロック回路２００はポンプ回路６００を制御する
為のクロック信号を出力する。クロック回路２００には
第１のステージ２０２および第２のステージ４００が設
けられている。第１のステージ２０２ではクロック信号
ＣＰ１、ＣＰ１Ｂ（Ｂは "bar ”を意味し、反転信号で
あることを示す。）が生成される（図５参照）。
ポンプ信号１９６が発生しているので、高いポンプ信号
１９６はクロック回路２００を駆動するために用いられ
る。クロック回路２００はポンプ回路６００を制御する
為のクロック信号を出力する。クロック回路２００には
第１のステージ２０２および第２のステージ４００が設
けられている。第１のステージ２０２ではクロック信号
ＣＰ１、ＣＰ１Ｂ（Ｂは "bar ”を意味し、反転信号で
あることを示す。）が生成される（図５参照）。
【００４９】一方、クロック回路２００の第２のステー
ジ４００では、信号ＣＰ１、ＣＰ１Ｂを入力して信号Ｃ
Ｐ２、ＣＰ３、ＣＰ４を生成する。これらクロック回路
２００のステージ２０２、４００から生成される信号Ｃ
Ｐ１、ＣＰ１Ｂ、ＣＰ２〜ＣＰ４は、後述のように各々
ポンプ回路６００を駆動するのに用いられる。
ジ４００では、信号ＣＰ１、ＣＰ１Ｂを入力して信号Ｃ
Ｐ２、ＣＰ３、ＣＰ４を生成する。これらクロック回路
２００のステージ２０２、４００から生成される信号Ｃ
Ｐ１、ＣＰ１Ｂ、ＣＰ２〜ＣＰ４は、後述のように各々
ポンプ回路６００を駆動するのに用いられる。
【００５０】ポンプ回路６００を参照すれば明らかなよ
うに、ポンプ回路は２種類のサイクル、即ちポンピング
サイクルとプリチャージサイクルで動作を行う。従っ
て、クロック回路２００は２組の信号を生成しなければ
ならない。クロック回路２００は両方のサイクルでほぼ
同じように動作するが、各々のサイクルで異なる信号を
生成するように、回路にはフィードバック線が設けられ
ている。
うに、ポンプ回路は２種類のサイクル、即ちポンピング
サイクルとプリチャージサイクルで動作を行う。従っ
て、クロック回路２００は２組の信号を生成しなければ
ならない。クロック回路２００は両方のサイクルでほぼ
同じように動作するが、各々のサイクルで異なる信号を
生成するように、回路にはフィードバック線が設けられ
ている。
【００５１】以下、ポンピングサイクルで生成されるク
ロック信号を最初に説明し、次にプリチャージサイクル
で生成されるクロック信号を説明する。
ロック信号を最初に説明し、次にプリチャージサイクル
で生成されるクロック信号を説明する。
【００５２】図５に示したクロック回路２００のブロッ
ク図を参照すると、フィードバック信号Ｖ11、即ち第１
ステージ２０２へのフィードバック入力は、ポンプ回路
６００のサイクルを決定する。最初の状態では、クロッ
ク回路２００の出力は、プリチャージサイクルの後で回
路がポンプ信号１９６の入力を待っているときのもので
ある。従って、フィードバック信号Ｖ11はハイレベルで
トランジスタ２０８をオンし、クロック回路２００はポ
ンプ信号１９６を入力する。ポンプ信号１９６がロウレ
ベルの時、クロック回路２００とポンプ回路６００は、
ハイレベルのポンプ信号１９６が入力するまで休止状態
に留まる。
ク図を参照すると、フィードバック信号Ｖ11、即ち第１
ステージ２０２へのフィードバック入力は、ポンプ回路
６００のサイクルを決定する。最初の状態では、クロッ
ク回路２００の出力は、プリチャージサイクルの後で回
路がポンプ信号１９６の入力を待っているときのもので
ある。従って、フィードバック信号Ｖ11はハイレベルで
トランジスタ２０８をオンし、クロック回路２００はポ
ンプ信号１９６を入力する。ポンプ信号１９６がロウレ
ベルの時、クロック回路２００とポンプ回路６００は、
ハイレベルのポンプ信号１９６が入力するまで休止状態
に留まる。
【００５３】ポンプ信号１９６がハイレベルの時、トラ
ンジスタ２０６がオンし、ポンピングサイクルの間クロ
ック信号を発生する。トランジスタ２０６がオンした
時、ラッチ２１３の入力側でノードＮ２１２はロウレベ
ルに引き下げられ、ノード２２９はハイレベルへ引き下
げられる。ナンドゲート２３０の２つの入力は共にハイ
レベルなので、ナンドゲート２３０の出力はロウレベル
である。従って、ポンピングサイクルでは、ナンドゲー
ト２３０の出力がインバータ２４０、２６０、２７０を
経て、その結果出力信号ＣＰ１はハイレベルとなる。更
にナンドゲート２３０の出力がインバータ２４０、２５
０を経て、その結果出力信号ＣＰ１Ｂはロウレベルとな
る。
ンジスタ２０６がオンし、ポンピングサイクルの間クロ
ック信号を発生する。トランジスタ２０６がオンした
時、ラッチ２１３の入力側でノードＮ２１２はロウレベ
ルに引き下げられ、ノード２２９はハイレベルへ引き下
げられる。ナンドゲート２３０の２つの入力は共にハイ
レベルなので、ナンドゲート２３０の出力はロウレベル
である。従って、ポンピングサイクルでは、ナンドゲー
ト２３０の出力がインバータ２４０、２６０、２７０を
経て、その結果出力信号ＣＰ１はハイレベルとなる。更
にナンドゲート２３０の出力がインバータ２４０、２５
０を経て、その結果出力信号ＣＰ１Ｂはロウレベルとな
る。
【００５４】これらの信号の機能は、図８に示したポン
プ回路６００の動作を参照することによって理解するこ
とができる。クロック回路２００の第１ステージ２０２
で生成されたこれら電圧信号は、図９で示したように時
間の関数となっている。これについては、ポンプ回路６
００の動作と共に更に論じていく。
プ回路６００の動作を参照することによって理解するこ
とができる。クロック回路２００の第１ステージ２０２
で生成されたこれら電圧信号は、図９で示したように時
間の関数となっている。これについては、ポンプ回路６
００の動作と共に更に論じていく。
【００５５】ポンプ回路６００の駆動と共に、信号ＣＰ
１、ＣＰ１Ｂはクロック回路２００の第２ステージ４０
０を駆動して信号ＣＰ２、ＣＰ３、ＣＰ４を生成する。
信号ＣＰ１、ＣＰ１Ｂはインバータ４１０、４６０に入
力される。これらインバータ４１０、４６０は、付随す
るキャパシタ４１６、４６６と共に、クロック回路２０
０の自己タイミング回路の一部を構成し、遅延回路とし
て利用される。インバータ４１０、４６０は、長いチャ
ネル長を持つトランジスタを有し、キャパシタ４１６、
４６６と共に信号遅延をもたらす。この遅延は、チャー
ジポンプの両方のサイクルで、すべての電荷を適切に注
入するために、図９のタイミング図に示した区間ＴPUMP
と区間ＴPRECHARGE とを形成するのに必要である。
１、ＣＰ１Ｂはクロック回路２００の第２ステージ４０
０を駆動して信号ＣＰ２、ＣＰ３、ＣＰ４を生成する。
信号ＣＰ１、ＣＰ１Ｂはインバータ４１０、４６０に入
力される。これらインバータ４１０、４６０は、付随す
るキャパシタ４１６、４６６と共に、クロック回路２０
０の自己タイミング回路の一部を構成し、遅延回路とし
て利用される。インバータ４１０、４６０は、長いチャ
ネル長を持つトランジスタを有し、キャパシタ４１６、
４６６と共に信号遅延をもたらす。この遅延は、チャー
ジポンプの両方のサイクルで、すべての電荷を適切に注
入するために、図９のタイミング図に示した区間ＴPUMP
と区間ＴPRECHARGE とを形成するのに必要である。
【００５６】キャパシタ４１６、４６６を充電する信号
は、シュミット・トリガード・インバータ４２０、４７
０にそれぞれ入力される。シュミット・トリガード・イ
ンバータ４２０、４７０は、良く知られているように、
キャパシタ４１６、４６６を充電する信号のような動き
の緩慢な波形を、変化の速いシャープな波形に変換す
る。インバータ４４０、４５０を含んだラッチ回路４５
１は、トランジスタ４３８とトランジスタ４８８のいず
れもが出力Ｖ02を駆動しない時に、出力がフローティン
グとならず安定な出力Ｖ02を生成するように設けられて
いる。
は、シュミット・トリガード・インバータ４２０、４７
０にそれぞれ入力される。シュミット・トリガード・イ
ンバータ４２０、４７０は、良く知られているように、
キャパシタ４１６、４６６を充電する信号のような動き
の緩慢な波形を、変化の速いシャープな波形に変換す
る。インバータ４４０、４５０を含んだラッチ回路４５
１は、トランジスタ４３８とトランジスタ４８８のいず
れもが出力Ｖ02を駆動しない時に、出力がフローティン
グとならず安定な出力Ｖ02を生成するように設けられて
いる。
【００５７】そして、ラッチ回路４５１の出力は、イン
バータ列５００、５０６、５１２、５１８、５２４、５
３０、５３６、５４２、５４６を介して転送される。こ
れらインバータ列５００〜５４６は、信号に遅延と反転
をもたらし、前述の信号ＣＰ２、ＣＰ３、ＣＰ４を生成
する。ゲート５５０、５６２、５７４は、インバータ列
の幾つかの段階から中間信号を受けて、それぞれ信号Ｃ
Ｐ２、ＣＰ３、ＣＰ４を生成する。
バータ列５００、５０６、５１２、５１８、５２４、５
３０、５３６、５４２、５４６を介して転送される。こ
れらインバータ列５００〜５４６は、信号に遅延と反転
をもたらし、前述の信号ＣＰ２、ＣＰ３、ＣＰ４を生成
する。ゲート５５０、５６２、５７４は、インバータ列
の幾つかの段階から中間信号を受けて、それぞれ信号Ｃ
Ｐ２、ＣＰ３、ＣＰ４を生成する。
【００５８】図５の回路から明らかなように、信号ＣＰ
２、ＣＰ４は同一である。この同一信号の必要性は、図
８のポンプ回路６００のポンピングサイクルの説明から
更に明確になるであろう。ナンドゲート５５０、５６２
を駆動する信号からもう１つのインバータによって分離
された信号によりナンドゲート５７４が駆動されるの
で、信号ＣＰ２、ＣＰ４と信号ＣＰ３は、互いに１８０
度位相がずれており、重ならないロウ・アクティブ信号
（ロウレベルでアクティブな信号）である。これら重な
らない信号は、信号ＣＰ１、ＣＰ１Ｂと共にポンプ回路
６００を駆動するのに必要である。
２、ＣＰ４は同一である。この同一信号の必要性は、図
８のポンプ回路６００のポンピングサイクルの説明から
更に明確になるであろう。ナンドゲート５５０、５６２
を駆動する信号からもう１つのインバータによって分離
された信号によりナンドゲート５７４が駆動されるの
で、信号ＣＰ２、ＣＰ４と信号ＣＰ３は、互いに１８０
度位相がずれており、重ならないロウ・アクティブ信号
（ロウレベルでアクティブな信号）である。これら重な
らない信号は、信号ＣＰ１、ＣＰ１Ｂと共にポンプ回路
６００を駆動するのに必要である。
【００５９】インバータ列５００、５０６、５１２、５
１８、５２４、５３０、５３６、５４２、５４６に含ま
れるインバータの数は奇数なので、フィードバック信号
Ｖ11は入力Ｖ02および最初の信号Ｖ11の反転信号であ
る。信号Ｖ11のフィードバックによって、本発明の特徴
であるクロック回路２００の自己タイミングが実現され
る。特に、ポンピングサイクルの後ロウレベルとなる反
転信号Ｖ11は、トランジスタ２０８をオフとし、ポンプ
信号１９６を無効とし、同時にプリチャージサイクルを
開始する。即ち、プリチャージサイクルの間、クロック
信号ＣＰ１、ＣＰ１Ｂ、ＣＰ２、ＣＰ３、ＣＰ４が生成
される。結果として、クロック回路２００はポンプ信号
１９６を無視し、ポンプ回路６００は必要な時間プリチ
ャージサイクルに留まり、後続のポンピングサイクルで
注入すべき適当な電荷の転送が行われる。
１８、５２４、５３０、５３６、５４２、５４６に含ま
れるインバータの数は奇数なので、フィードバック信号
Ｖ11は入力Ｖ02および最初の信号Ｖ11の反転信号であ
る。信号Ｖ11のフィードバックによって、本発明の特徴
であるクロック回路２００の自己タイミングが実現され
る。特に、ポンピングサイクルの後ロウレベルとなる反
転信号Ｖ11は、トランジスタ２０８をオフとし、ポンプ
信号１９６を無効とし、同時にプリチャージサイクルを
開始する。即ち、プリチャージサイクルの間、クロック
信号ＣＰ１、ＣＰ１Ｂ、ＣＰ２、ＣＰ３、ＣＰ４が生成
される。結果として、クロック回路２００はポンプ信号
１９６を無視し、ポンプ回路６００は必要な時間プリチ
ャージサイクルに留まり、後続のポンピングサイクルで
注入すべき適当な電荷の転送が行われる。
【００６０】従って、プリチャージサイクルの間、フィ
ードバック信号Ｖ11はナンドゲート２３０とインバータ
３１０に入力される。インバータ３１０は、トランジス
タ３１６をオンし、ラッチをリセットする。これにより
ナンドゲート２３０の両方の入力はロウレベルとなり、
ナンドゲート２３０の出力はハイレベルとなる。プリチ
ャージサイクルでのクロック回路の動作は、夫々のゲー
トからの出力信号が反転されていることを除き、ポンピ
ングサイクルでのクロック回路２００の動作と同じであ
る。従って、クロック回路２００はポンピングサイクル
とプリチャージサイクルの両方のための信号を生成し、
ポンプ信号１９６がロウレベルにある場合は、プリチャ
ージサイクルの後アイドリング状態に留まる。
ードバック信号Ｖ11はナンドゲート２３０とインバータ
３１０に入力される。インバータ３１０は、トランジス
タ３１６をオンし、ラッチをリセットする。これにより
ナンドゲート２３０の両方の入力はロウレベルとなり、
ナンドゲート２３０の出力はハイレベルとなる。プリチ
ャージサイクルでのクロック回路の動作は、夫々のゲー
トからの出力信号が反転されていることを除き、ポンピ
ングサイクルでのクロック回路２００の動作と同じであ
る。従って、クロック回路２００はポンピングサイクル
とプリチャージサイクルの両方のための信号を生成し、
ポンプ信号１９６がロウレベルにある場合は、プリチャ
ージサイクルの後アイドリング状態に留まる。
【００６１】図６と図７は、それぞれ図５に示したクロ
ック回路２００の第１のステージ２０２および第２ステ
ージ４００各々の詳細を表すものである。これらの図に
は、図５のブロックで示されている幾つかのゲートを形
成するトランジスタの一般的に知られた構成が示されて
いる。例えば、ブロックで示されているインバータは、
良く知られているように２つのトランジスタから構成さ
れている。クロック回路２００の動作は図５に適切に記
載されているが、図６と図７は夫々のトランジスタの寸
法と（表１〜５参照）、好適な回路の詳細を示すための
ものである。
ック回路２００の第１のステージ２０２および第２ステ
ージ４００各々の詳細を表すものである。これらの図に
は、図５のブロックで示されている幾つかのゲートを形
成するトランジスタの一般的に知られた構成が示されて
いる。例えば、ブロックで示されているインバータは、
良く知られているように２つのトランジスタから構成さ
れている。クロック回路２００の動作は図５に適切に記
載されているが、図６と図７は夫々のトランジスタの寸
法と（表１〜５参照）、好適な回路の詳細を示すための
ものである。
【００６２】図８は、図５に示したクロック回路２００
で生成されたクロック信号に応答して充電を行うポンプ
回路６００の構成を表すものである。ポンプ回路６００
の一般的な構成を最初に説明し、次にポンピングサイク
ルとプリチャージサイクルの間のポンプ回路６００の動
作の詳細を説明する。
で生成されたクロック信号に応答して充電を行うポンプ
回路６００の構成を表すものである。ポンプ回路６００
の一般的な構成を最初に説明し、次にポンピングサイク
ルとプリチャージサイクルの間のポンプ回路６００の動
作の詳細を説明する。
【００６３】このポンプ回路６００は２ステージチャー
ジポンプであり、信号ＣＰ１、ＣＰ１Ｂを入力するよう
に接続されたキャパシタ６１０、６２０を備えている。
信号ＣＰ１、ＣＰ１Ｂは、キャパシタ６１０、６２０に
入力した際に、ノードＮ２，Ｎ１での電圧を変化させる
ために用いられる。キャパシタ６１０、６２０は、チャ
ージポンプの動作のために、ノードＮ２，Ｎ１を負の方
向に駆動せしめる。これらノードでの電圧を変えること
により、電荷（電子）は接地レベルから基板へトランジ
スタ６３０、６３２を介して輸送され、結果的に基板電
圧ＶBBを引き下げる。
ジポンプであり、信号ＣＰ１、ＣＰ１Ｂを入力するよう
に接続されたキャパシタ６１０、６２０を備えている。
信号ＣＰ１、ＣＰ１Ｂは、キャパシタ６１０、６２０に
入力した際に、ノードＮ２，Ｎ１での電圧を変化させる
ために用いられる。キャパシタ６１０、６２０は、チャ
ージポンプの動作のために、ノードＮ２，Ｎ１を負の方
向に駆動せしめる。これらノードでの電圧を変えること
により、電荷（電子）は接地レベルから基板へトランジ
スタ６３０、６３２を介して輸送され、結果的に基板電
圧ＶBBを引き下げる。
【００６４】本実施例におけるポンプ回路６００は２ス
テージチャージポンプであるので、直前のポンピングサ
イクルで注入されたノードＮ２の電荷は、ポンピングサ
イクルで基板に注入される前に、プリチャージサイクル
の間にノードＮ１へ輸送される。信号ＣＰ２、ＣＰ３、
ＣＰ４は、ポンピングサイクルの間、トランジスタ６３
０、６３２、６３４を制御して、接地レベルからＮ２お
よびＮ１からＶBBヘの電荷の転送を行うために使用され
る。キャパシタ６５２、６５４、６５６は、ノードＮ
５，Ｎ３，Ｎ４を負のポテンシャルへ駆動して、チャー
ジポンプの動作を行うのに用いられる。
テージチャージポンプであるので、直前のポンピングサ
イクルで注入されたノードＮ２の電荷は、ポンピングサ
イクルで基板に注入される前に、プリチャージサイクル
の間にノードＮ１へ輸送される。信号ＣＰ２、ＣＰ３、
ＣＰ４は、ポンピングサイクルの間、トランジスタ６３
０、６３２、６３４を制御して、接地レベルからＮ２お
よびＮ１からＶBBヘの電荷の転送を行うために使用され
る。キャパシタ６５２、６５４、６５６は、ノードＮ
５，Ｎ３，Ｎ４を負のポテンシャルへ駆動して、チャー
ジポンプの動作を行うのに用いられる。
【００６５】以下、ポンプ回路６００の動作を、図９を
参照して更に詳しく説明する。
参照して更に詳しく説明する。
【００６６】図９は、休止状態、即ち、直前のプリチャ
ージサイクル後回路がポンプ信号を待っているとき、ポ
ンピングサイクル、プリチャージサイクルそして後続の
休止状態のクロック回路６００の出力信号のタイミング
図を表すものである。ここでクロック信号のハイレベル
およびロウレベルは、接地レベルとＶCCのレベルである
ものとし、好適な例としてＶCCは３Ｖまたは５Ｖであ
る。２つのサイクルでポンプ回路６００のそれぞれのノ
ードの取る電圧も、図９のＮ１〜Ｎ５で示されており、
これにより２ステージチャージポンプの動作が良く理解
される。
ージサイクル後回路がポンプ信号を待っているとき、ポ
ンピングサイクル、プリチャージサイクルそして後続の
休止状態のクロック回路６００の出力信号のタイミング
図を表すものである。ここでクロック信号のハイレベル
およびロウレベルは、接地レベルとＶCCのレベルである
ものとし、好適な例としてＶCCは３Ｖまたは５Ｖであ
る。２つのサイクルでポンプ回路６００のそれぞれのノ
ードの取る電圧も、図９のＮ１〜Ｎ５で示されており、
これにより２ステージチャージポンプの動作が良く理解
される。
【００６７】休止区間ＴQUIESCENT 内の時間ｔ０で、後
に休止区間ＴQUIESCENT と共に説明するように、クロッ
ク信号と各ノード電圧はプリチャージサイクルが終わっ
た後はそのままの状態に留まる。これらクロック信号と
ノード電圧は、クロック回路２００がポンプ信号を受け
取るまでその状態に留まる。
に休止区間ＴQUIESCENT と共に説明するように、クロッ
ク信号と各ノード電圧はプリチャージサイクルが終わっ
た後はそのままの状態に留まる。これらクロック信号と
ノード電圧は、クロック回路２００がポンプ信号を受け
取るまでその状態に留まる。
【００６８】時間ｔ１では、クロック回路２００はハイ
レベルのポンプ信号を受けて、ポンピングサイクルを開
始する。信号ＣＰ１、ＣＰ１Ｂは、ゆるやかにハイレベ
ルおよびロウレベルヘとそれぞれ遷移する。ＣＰ２とＣ
Ｐ４は、直前のプリチャージサイクルの後もロウレベル
となって、トランジスタ６３０、６３４をオンとする。
ＣＰ３はハイレベルで、トランジスタ６３２はオフなの
で、接地レベルから基板への直接の径路は形成されず、
不要な電荷の流出は起らない。ＣＰ１がハイレベルへ遷
移すると、ノードＮ２の電位は上がり負の電荷を接地レ
ベルからノードＮ２へトランジスタ６３０を介して引き
抜く。このトランジスタ６３０は、ロウレベルのＣＰ２
でオンする。従って、ノードＮ２は徐々に接地レベルと
等しくなる。
レベルのポンプ信号を受けて、ポンピングサイクルを開
始する。信号ＣＰ１、ＣＰ１Ｂは、ゆるやかにハイレベ
ルおよびロウレベルヘとそれぞれ遷移する。ＣＰ２とＣ
Ｐ４は、直前のプリチャージサイクルの後もロウレベル
となって、トランジスタ６３０、６３４をオンとする。
ＣＰ３はハイレベルで、トランジスタ６３２はオフなの
で、接地レベルから基板への直接の径路は形成されず、
不要な電荷の流出は起らない。ＣＰ１がハイレベルへ遷
移すると、ノードＮ２の電位は上がり負の電荷を接地レ
ベルからノードＮ２へトランジスタ６３０を介して引き
抜く。このトランジスタ６３０は、ロウレベルのＣＰ２
でオンする。従って、ノードＮ２は徐々に接地レベルと
等しくなる。
【００６９】同様に、ＣＰ１Ｂがロウレベルへ遷移する
と、直前のプリチャージサイクルの間ノードＮ２からノ
ードＮ１へ転送された電荷がノードＮ１から基板へ転送
され、区間ＴPUMPで示したようにＶBBを下げる。ノード
Ｎ１の電位は減少してＶBBと等しくなり、ＶBBの電位は
所定のレベル（好適な例としてー２Ｖ）まで下がる。
と、直前のプリチャージサイクルの間ノードＮ２からノ
ードＮ１へ転送された電荷がノードＮ１から基板へ転送
され、区間ＴPUMPで示したようにＶBBを下げる。ノード
Ｎ１の電位は減少してＶBBと等しくなり、ＶBBの電位は
所定のレベル（好適な例としてー２Ｖ）まで下がる。
【００７０】直前のプリチャージサイクルでは、トラン
ジスタ６４６をオンさせることによって、ノードＮ４と
ノードＮ１とを接続させる。トランジスタ６４６がオン
しているとき、トランジスタ６３４のゲート電圧は、そ
のソースに結び付けられており、トランジスタ６３４は
プリチャージの間オフに保たれている。ノードＮ４は、
トランジスタ６４６をオンすることにより、プリチャー
ジサイクルの間ノードＮ１に接続し、接地レベル以下の
電圧に保たれる。ノードＮ４が接地レベル以下の約ー１
Ｖに保たれると、トランジスタ６３４がオンし、ＣＰ４
がロウレベルに遷移し、プリチャージサイクルの間にす
べての電荷が基板へ移動する。
ジスタ６４６をオンさせることによって、ノードＮ４と
ノードＮ１とを接続させる。トランジスタ６４６がオン
しているとき、トランジスタ６３４のゲート電圧は、そ
のソースに結び付けられており、トランジスタ６３４は
プリチャージの間オフに保たれている。ノードＮ４は、
トランジスタ６４６をオンすることにより、プリチャー
ジサイクルの間ノードＮ１に接続し、接地レベル以下の
電圧に保たれる。ノードＮ４が接地レベル以下の約ー１
Ｖに保たれると、トランジスタ６３４がオンし、ＣＰ４
がロウレベルに遷移し、プリチャージサイクルの間にす
べての電荷が基板へ移動する。
【００７１】最後に、ノードＮ３に接続されたトランジ
スタ６４４が、ポンピングサイクルの間ノードＮ３を接
地レベルへ結び付ける。これによりトランジスタ６３２
がオフに保たれ、その結果ノードＮ２（または基板）か
らノードＮ１への電荷の移動はない。従ってポンピング
サイクルの間、電荷は接地レベルからノードＮ２へ、ま
たノードＮ１から基板へ移動する。
スタ６４４が、ポンピングサイクルの間ノードＮ３を接
地レベルへ結び付ける。これによりトランジスタ６３２
がオフに保たれ、その結果ノードＮ２（または基板）か
らノードＮ１への電荷の移動はない。従ってポンピング
サイクルの間、電荷は接地レベルからノードＮ２へ、ま
たノードＮ１から基板へ移動する。
【００７２】その後、少なくとも時間ｔ２では、信号Ｃ
Ｐ１、ＣＰ１Ｂがクロック回路２００の第２ステージ４
００を通過し、その結果ＣＰ２とＣＰ４はロウレベルか
らハイレベルへ遷移する。従って、時間ｔ２はポンピン
グステージの終りを示す。
Ｐ１、ＣＰ１Ｂがクロック回路２００の第２ステージ４
００を通過し、その結果ＣＰ２とＣＰ４はロウレベルか
らハイレベルへ遷移する。従って、時間ｔ２はポンピン
グステージの終りを示す。
【００７３】時間ｔ３では、信号ＣＰ３はハイレベルか
らロウレベルへ遷移して、回路はプリチャージサイクル
へ移行する。信号ＣＰ３は、信号ＣＰ２、ＣＰ４の遷移
の後で遷移するので、重なりの無いロウアクティブ信号
である。従って、トランジスタ６３２は、トランジスタ
６３０、６３４がオフする、即ち信号ＣＰ２、ＣＰ４が
前もって時間ｔ２でロウレベルからハイレベルへ遷移す
る時までは、ノードＮ３を駆動するロウレベルの信号Ｃ
Ｐ３によってオンされない。このタイミングは、接地レ
ベルからノードＮ２へ、またはノードＮ１からＶBBへの
間で、好ましくない電流が流れることを防止する。
らロウレベルへ遷移して、回路はプリチャージサイクル
へ移行する。信号ＣＰ３は、信号ＣＰ２、ＣＰ４の遷移
の後で遷移するので、重なりの無いロウアクティブ信号
である。従って、トランジスタ６３２は、トランジスタ
６３０、６３４がオフする、即ち信号ＣＰ２、ＣＰ４が
前もって時間ｔ２でロウレベルからハイレベルへ遷移す
る時までは、ノードＮ３を駆動するロウレベルの信号Ｃ
Ｐ３によってオンされない。このタイミングは、接地レ
ベルからノードＮ２へ、またはノードＮ１からＶBBへの
間で、好ましくない電流が流れることを防止する。
【００７４】時間ｔ４では、フィードバック信号Ｖ11は
低下し、プリチャージサイクルが開始される。クロック
回路２００を参照して既に説明したように、図５に示し
たクロック回路２００は、プリチャージサイクルの間ポ
ンプ信号を無視する。というのは、プリチャージサイク
ルの後にクロック回路２００がポンプ信号を入力するな
ら、クロック回路２００では後続のポンピングサイクル
の準備が必要だからである。これによりクロック回路２
００がポンプ信号を入力した時に、電荷注入を行うのに
十分の準備を可能とする自己タイミング機能が達成され
る。
低下し、プリチャージサイクルが開始される。クロック
回路２００を参照して既に説明したように、図５に示し
たクロック回路２００は、プリチャージサイクルの間ポ
ンプ信号を無視する。というのは、プリチャージサイク
ルの後にクロック回路２００がポンプ信号を入力するな
ら、クロック回路２００では後続のポンピングサイクル
の準備が必要だからである。これによりクロック回路２
００がポンプ信号を入力した時に、電荷注入を行うのに
十分の準備を可能とする自己タイミング機能が達成され
る。
【００７５】プリチャージ区間ＴPRECHARGE では、信号
ＣＰ１はロウレベルへ遷移し、ＣＰ１Ｂはハイレベルへ
遷移する。これら信号が変化するにつれ、ノードＮ２の
電位は更に負の方向へ遷移し、ノードＮ１の電位は更に
正の方向へ遷移する。信号ＣＰ３のレベルは低いので、
トランジスタ６３２はオンし、電荷はノードＮ２からノ
ードＮ１へと移動する。しかし、トランジスタ６３０、
６３４はハイレベルのＣＰ２とＣＰ４によってオフし、
接地レベルからノードＮ２へ、またはノードＮ１から基
板へ好ましくない電荷の移動が起ることを防止する。
ＣＰ１はロウレベルへ遷移し、ＣＰ１Ｂはハイレベルへ
遷移する。これら信号が変化するにつれ、ノードＮ２の
電位は更に負の方向へ遷移し、ノードＮ１の電位は更に
正の方向へ遷移する。信号ＣＰ３のレベルは低いので、
トランジスタ６３２はオンし、電荷はノードＮ２からノ
ードＮ１へと移動する。しかし、トランジスタ６３０、
６３４はハイレベルのＣＰ２とＣＰ４によってオフし、
接地レベルからノードＮ２へ、またはノードＮ１から基
板へ好ましくない電荷の移動が起ることを防止する。
【００７６】ポンプ回路６００には、更にトランジスタ
６４６、６５０が設けられており、プリチャージサイク
ルの間トランジスタ６３０、６３４のオフ状態を保って
いる。特に、トランジスタ６４６、６５０は、トランジ
スタ６３０、６３４のゲート電位をノードＮ４，Ｎ５
で、それぞれそれらのソース電位へ接続することによっ
て、好ましくない電荷の移動が起ることを防止してい
る。ＣＰ３がロウレベルの時、トランジスタ６５０はオ
ンし、ノードＮ５を接地レベルへ接続し、プリチャージ
の間トランジスタ６３０をオフに保つ。また、プリチャ
ージサイクルの間、トランジスタ６４６もオンし、トラ
ンジスタ６３４をオフに保つ。トランジスタ６４６は、
ポンピングサイクルとの関係で既に説明したように、別
の機能も持っている。
６４６、６５０が設けられており、プリチャージサイク
ルの間トランジスタ６３０、６３４のオフ状態を保って
いる。特に、トランジスタ６４６、６５０は、トランジ
スタ６３０、６３４のゲート電位をノードＮ４，Ｎ５
で、それぞれそれらのソース電位へ接続することによっ
て、好ましくない電荷の移動が起ることを防止してい
る。ＣＰ３がロウレベルの時、トランジスタ６５０はオ
ンし、ノードＮ５を接地レベルへ接続し、プリチャージ
の間トランジスタ６３０をオフに保つ。また、プリチャ
ージサイクルの間、トランジスタ６４６もオンし、トラ
ンジスタ６３４をオフに保つ。トランジスタ６４６は、
ポンピングサイクルとの関係で既に説明したように、別
の機能も持っている。
【００７７】トランジスタ６４６はノードＮ４の電位を
ノードＮ１（約ー１Ｖ）に接続し、ノードＮ４の電位を
十分低くして、トランジスタ６３４が後続のポンピング
サイクルの間オンするようにしている。従って、接地レ
ベルからノードＮ２へ、またはノードＮ１から基板へ電
荷の移動が起ることはない。プリチャージ区間Ｔ
PRECHARGE の終り近くで明らかなように、ノードＮ２，
Ｎ１での電圧は、最終電圧のー１Ｖで等しくなる。ノー
ドＮ２とノードＮ１とが等しくなると、チャージポンプ
は後続のポンピングサイクル（チャージポンプがポンプ
信号を入力する限り）のための安定状態となる。
ノードＮ１（約ー１Ｖ）に接続し、ノードＮ４の電位を
十分低くして、トランジスタ６３４が後続のポンピング
サイクルの間オンするようにしている。従って、接地レ
ベルからノードＮ２へ、またはノードＮ１から基板へ電
荷の移動が起ることはない。プリチャージ区間Ｔ
PRECHARGE の終り近くで明らかなように、ノードＮ２，
Ｎ１での電圧は、最終電圧のー１Ｖで等しくなる。ノー
ドＮ２とノードＮ１とが等しくなると、チャージポンプ
は後続のポンピングサイクル（チャージポンプがポンプ
信号を入力する限り）のための安定状態となる。
【００７８】信号ＣＰ１、ＣＰ１Ｂがクロック回路２０
０の第２のステージ４００を通過すると、ＣＰ３は時間
ｔ５でハイレベルへ遷移して、トランジスタ６３２がオ
フしプリチャージサイクルが終了する。時間ｔ６では、
ＣＰ２とＣＰ４はロウレベルへ遷移し、次のポンピング
サイクルの準備のために、トランジスタ６３０、６３４
をオンする。ＣＰ２、ＣＰ３、ＣＰ４の遷移は、ここで
も接地レベルから基板へ好ましくない電荷の移動を防止
するように選ばれている。
０の第２のステージ４００を通過すると、ＣＰ３は時間
ｔ５でハイレベルへ遷移して、トランジスタ６３２がオ
フしプリチャージサイクルが終了する。時間ｔ６では、
ＣＰ２とＣＰ４はロウレベルへ遷移し、次のポンピング
サイクルの準備のために、トランジスタ６３０、６３４
をオンする。ＣＰ２、ＣＰ３、ＣＰ４の遷移は、ここで
も接地レベルから基板へ好ましくない電荷の移動を防止
するように選ばれている。
【００７９】最後に、時間ｔ７で、フィードバック信号
Ｖ11がハイレベルへ遷移して、クロック回路２００がポ
ンプ信号１９６を読み込むことを可能とする。もしポン
プ信号１９６がハイレベルならば、クロック回路はＴ
PRECHARGE 区間に先立つＴPUMP区間で、信号を生成す
る。もしポンプ信号１９６がローレベルならば、ハイレ
ベルのポンプ信号を入力するまで、クロック回路２００
はＴQUIESCENT 区間で示した休止状態に留まる。
Ｖ11がハイレベルへ遷移して、クロック回路２００がポ
ンプ信号１９６を読み込むことを可能とする。もしポン
プ信号１９６がハイレベルならば、クロック回路はＴ
PRECHARGE 区間に先立つＴPUMP区間で、信号を生成す
る。もしポンプ信号１９６がローレベルならば、ハイレ
ベルのポンプ信号を入力するまで、クロック回路２００
はＴQUIESCENT 区間で示した休止状態に留まる。
【００８０】このように、本実施例によれば、低電流で
電力消費の少ない基板バイアス発生装置が実現される。
また、この装置は、待機モードでクロック回路２００と
ポンプ回路６００を休止させることにより、電流を小さ
く抑えることができる。更に、この装置では、クロック
回路として自己タイミングクロック回路２００が設けら
れているので、従来のように常に動作する発振器を設け
る必要がなくなる。このクロック回路２００がアクティ
ブポンプ信号を受けた時には、クロック回路２００は信
号を発生してポンプ回路６００にポンプ動作を行わせ、
引き続きプリチャージステージでポンプの回復を行い、
次のポンピングサイクルでの適切なポンピング動作を可
能とする。クロック回路２００の自己タイミング機能で
は、プリチャージサイクルが完了するまで、ポンプ信号
は無視される。
電力消費の少ない基板バイアス発生装置が実現される。
また、この装置は、待機モードでクロック回路２００と
ポンプ回路６００を休止させることにより、電流を小さ
く抑えることができる。更に、この装置では、クロック
回路として自己タイミングクロック回路２００が設けら
れているので、従来のように常に動作する発振器を設け
る必要がなくなる。このクロック回路２００がアクティ
ブポンプ信号を受けた時には、クロック回路２００は信
号を発生してポンプ回路６００にポンプ動作を行わせ、
引き続きプリチャージステージでポンプの回復を行い、
次のポンピングサイクルでの適切なポンピング動作を可
能とする。クロック回路２００の自己タイミング機能で
は、プリチャージサイクルが完了するまで、ポンプ信号
は無視される。
【００８１】以上、具体的な実施例を参照しながら本発
明を説明したが、本発明はこれに限定されることはな
く、本発明の要旨の範囲内で如何なる変更も可能である
ことは言うまでもない。ここでの記載を参考にして、当
業者が多くの変形例や他の実施例を想到し得ることは自
明のことである。例えば、チャージポンプとしては、本
発明の趣旨に合う限りどのようなものを用いてもよい。
具体的には、単一ステージのチャージポンプや、Ｎーチ
ャネル型トランジスタを用いたポンプを採用することも
できる。また、本発明の電圧バイアス発生装置は、小さ
い電流を引いて、基板ではなく集積回路のノードへ電荷
を注入し、このノードを所定のポテンシャルに保つこと
も可能である。
明を説明したが、本発明はこれに限定されることはな
く、本発明の要旨の範囲内で如何なる変更も可能である
ことは言うまでもない。ここでの記載を参考にして、当
業者が多くの変形例や他の実施例を想到し得ることは自
明のことである。例えば、チャージポンプとしては、本
発明の趣旨に合う限りどのようなものを用いてもよい。
具体的には、単一ステージのチャージポンプや、Ｎーチ
ャネル型トランジスタを用いたポンプを採用することも
できる。また、本発明の電圧バイアス発生装置は、小さ
い電流を引いて、基板ではなく集積回路のノードへ電荷
を注入し、このノードを所定のポテンシャルに保つこと
も可能である。
【００８２】
【発明の効果】以上説明したように本発明の集積回路用
基板バイアス発生装置およびバイアス制御方法によれ
ば、集積回路基板の電圧を監視し所定のレベルからずれ
た時にクロック発生信号を出力するとともに、自己タイ
ミングクロック回路によりクロック発生信号に応答して
クロック信号を発生させ、ポンプ回路においてこのクロ
ック信号に応答して電荷を集積回路基板に注入し、基板
電圧を変化させるようにしたので、駆動時の電流が小さ
くなり、また電力損失を著しく抑えることができるとい
う効果を奏する。従って、例えば携帯性の電子機器への
応用した場合、電池などの動作可能な稼動時間を大きく
延長させることができる。
基板バイアス発生装置およびバイアス制御方法によれ
ば、集積回路基板の電圧を監視し所定のレベルからずれ
た時にクロック発生信号を出力するとともに、自己タイ
ミングクロック回路によりクロック発生信号に応答して
クロック信号を発生させ、ポンプ回路においてこのクロ
ック信号に応答して電荷を集積回路基板に注入し、基板
電圧を変化させるようにしたので、駆動時の電流が小さ
くなり、また電力損失を著しく抑えることができるとい
う効果を奏する。従って、例えば携帯性の電子機器への
応用した場合、電池などの動作可能な稼動時間を大きく
延長させることができる。
【図１】本発明の好適な実施例による基板バイアス発生
装置の概略構成を表すブロック図である。
装置の概略構成を表すブロック図である。
【図２】図１の電圧レギュレータ回路の具体的構成を表
す回路図である。
す回路図である。
【図３】電圧レギュレータ回路における入出力信号のタ
イミング図である。
イミング図である。
【図４】図２の電圧レギュレータ回路の詳細な構成を表
す回路図である。
す回路図である。
【図５】図１のクロック回路の構成を表す回路図であ
る。
る。
【図６】図５のクロック回路における第１ステージの詳
細な回路図である。
細な回路図である。
【図７】図５のクロック回路における第２ステージの詳
細な回路図である。
細な回路図である。
【図８】図１のポンプ回路の具体的構成を表す回路図で
ある。
ある。
【図９】図８のポンプ回路の動作を説明するためのタイ
ミング図である。
ミング図である。
１００ 電圧レギュレータ回路 １１０、１２０ 抵抗列 １１２、１１４、１２２、１２４、１２６ 抵抗 １３０ 差動増幅器 １５０、１７０、２２０〜２７０ インバータ １８０、４４０ ラッチ回路 １９６ ポンプ信号 ２００ 自己タイミングクロック回路 ２０２ クロック回路の第１のステージ ４００ クロック回路の第２のステージ ４１６、４６６ キャパシタ ４２０、４７０ シュミット・トリガード・インバータ ５５０、５６２、５７４ ナンドゲート ６００ ポンプ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミヒャエル ブイ．コルドバ アメリカ合衆国 コロラド州 80917 コ ロラドスプリングス，ホウプフル ディー アール．，4070 (72)発明者 キム シー．ハーディ アメリカ合衆国 コロラド州 80920 コ ロラドスプリングス，キット カールソン レイン， 9760
Claims (9)
- 【請求項１】 集積回路基板に接続され、前記集積回路
基板の電圧を監視し所定のレベルからずれた時にクロッ
ク発生信号を出力する電圧レギュレータ回路と、 前記クロック発生信号を入力とし、このクロック発生信
号に応答してクロック信号を発生する自己タイミングク
ロック回路と、 前記クロック信号に応答して電荷を前記集積回路基板に
注入し、基板電圧を変化させるポンプ回路とを備えたこ
とを特徴とする集積回路用基板バイアス発生装置。 - 【請求項２】 前記電圧レギュレータ回路が、ＶCC信号
に比例したＶCCREF信号を発生させる第１の抵抗ネット
ワークと、基板電圧ＶBBに比例したＶBBREF信号を発生
させる第２の抵抗ネットワークと、ＶCCREF 信号とＶ
BBREF 信号とを比較する差動増幅回路と、この差動増幅
回路に接続され、ＶCCREF 信号がＶBBREF 信号よりも高
くなった時、クロック発生信号を出力するインバータ列
とを含むことを特徴とする請求項１記載の集積回路用基
板バイアス発生装置。 - 【請求項３】 前記差動増幅回路を構成するトランジス
タの各チャネル長が、回路を流れる電流を制限するよう
長く設定されたことを特徴とする請求項２記載の集積回
路用基板バイアス発生装置。 - 【請求項４】 前記インバータ列を構成するトランジス
タの各チャネル長が、ＶCCレベルから接地レベルへの電
流損失を制限するよう選択して設定されたことを特徴と
する請求項２記載の集積回路用基板バイアス発生装置。 - 【請求項５】 前記インバータ列の出力を受けて安定な
クロック発生信号を出力するラッチ回路を更に備えたこ
とを特徴とする請求項２記載の集積回路用基板バイアス
発生装置。 - 【請求項６】 前記自己タイミングクロック回路が、ア
クティブなクロック発生信号が入力した時のみに起動さ
れるよう構成したことを特徴とする請求項１記載の集積
回路用基板バイアス発生装置。 - 【請求項７】 前記自己タイミングクロック回路が、前
記ポンプ回路の電荷注入終了後は前記クロック発生信号
を無視するように構成したことを特徴とする請求項６記
載の集積回路用基板バイアス発生装置。 - 【請求項８】 集積回路基板に接続され、この基板の電
圧を監視し所定のレベルからずれた時にアクティブなク
ロック発生信号を出力する低電流電圧レギュレータ回路
と、 第１ステージおよび第２ステージを有し、第１ステージ
で前記アクティブクロック発生信号を入力して第１およ
び第２の信号を出力するとともに、第２ステージで、前
記第１および第２の信号を入力して更に第３、第４、第
５の信号を出力することにより、前記アクティブクロッ
ク発生信号に応答して第１乃至第５のクロック信号を発
生させる、自由発振ではない低電流自己タイミングクロ
ック回路と、 前記第１乃至第５のクロック信号に応答して電荷を基板
に注入し、前記集積回路基板の基板電圧を下げるポンプ
回路とを備え、 前記低電流自己タイミングクロック回路は、前記ポンプ
回路による電荷注入が終了した後は、クロック発生信号
を無視することを特徴とする集積回路用基板バイアス発
生装置。 - 【請求項９】 集積回路用基板の基板電圧を監視するス
テップと、 前記基板電圧が所定のレベルからずれた時にクロック回
路を駆動してクロック信号を出力させるステップと、 基板電圧が所定のレベルからずれた時に前記クロック信
号に応答してポンプ回路を駆動し、電荷を前記集積回路
用基板のノードに注入させて基板電圧を変化させるステ
ップとを備えた基板バイアス制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/964,912 US5347172A (en) | 1992-10-22 | 1992-10-22 | Oscillatorless substrate bias generator |
| US07/964,912 | 1992-10-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303765A true JPH06303765A (ja) | 1994-10-28 |
| JP2889979B2 JP2889979B2 (ja) | 1999-05-10 |
Family
ID=25509149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5277923A Expired - Lifetime JP2889979B2 (ja) | 1992-10-22 | 1993-10-08 | 集積回路用基板バイアス発生装置および基板バイアス制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5347172A (ja) |
| EP (1) | EP0596228B1 (ja) |
| JP (1) | JP2889979B2 (ja) |
| KR (1) | KR100278870B1 (ja) |
| DE (1) | DE69312858T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690226B2 (en) | 2000-05-24 | 2004-02-10 | Nec Corporation | Substrate electric potential sense circuit and substrate electric potential generator circuit |
| JP2008259420A (ja) * | 1996-07-29 | 2008-10-23 | Hynix Semiconductor Inc | 半導体基板用のチャージポンプ |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424202B1 (en) * | 1994-02-09 | 2002-07-23 | Lsi Logic Corporation | Negative voltage generator for use with N-well CMOS processes |
| JP3292417B2 (ja) * | 1994-02-15 | 2002-06-17 | 三菱電機株式会社 | 半導体装置 |
| KR0149224B1 (ko) * | 1994-10-13 | 1998-10-01 | 김광호 | 반도체 집적장치의 내부전압 승압회로 |
| US5670907A (en) * | 1995-03-14 | 1997-09-23 | Lattice Semiconductor Corporation | VBB reference for pumped substrates |
| US5973956A (en) * | 1995-07-31 | 1999-10-26 | Information Storage Devices, Inc. | Non-volatile electrically alterable semiconductor memory for analog and digital storage |
| US5694072A (en) * | 1995-08-28 | 1997-12-02 | Pericom Semiconductor Corp. | Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control |
| JPH09330590A (ja) * | 1996-06-07 | 1997-12-22 | Mitsubishi Electric Corp | 内部電圧検出回路、および基板電圧検出回路 |
| US6188590B1 (en) | 1996-12-18 | 2001-02-13 | Macronix International Co., Ltd. | Regulator system for charge pump circuits |
| WO1998027477A1 (en) * | 1996-12-18 | 1998-06-25 | Macronix International Co., Ltd. | A regulator system for charge pump circuits |
| KR100273208B1 (ko) * | 1997-04-02 | 2000-12-15 | 김영환 | 반도체메모리장치의고효율전하펌프회로 |
| JP3135859B2 (ja) * | 1997-04-11 | 2001-02-19 | 株式会社リコー | 基板バイアス回路 |
| FR2773012B1 (fr) | 1997-12-24 | 2001-02-02 | Sgs Thomson Microelectronics | Dispositif a pompe de charges negatives |
| FR2772941B1 (fr) * | 1998-05-28 | 2002-10-11 | Sgs Thomson Microelectronics | Circuit de regulation d'une pompe de charges negatives |
| CA2377166C (en) | 1999-06-25 | 2006-05-30 | Dragan Danilo Nebrigic | Dynamically-switched power converter |
| US6310789B1 (en) | 1999-06-25 | 2001-10-30 | The Procter & Gamble Company | Dynamically-controlled, intrinsically regulated charge pump power converter |
| US6370046B1 (en) | 2000-08-31 | 2002-04-09 | The Board Of Trustees Of The University Of Illinois | Ultra-capacitor based dynamically regulated charge pump power converter |
| US6486727B1 (en) * | 2001-10-11 | 2002-11-26 | Pericom Semiconductor Corp. | Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage |
| DE10162309A1 (de) * | 2001-12-19 | 2003-07-03 | Philips Intellectual Property | Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff |
| KR100938039B1 (ko) * | 2002-01-23 | 2010-01-21 | 엔엑스피 비 브이 | 집적 회로 및 배터리 전력 공급형 전자 장치 |
| US6864664B2 (en) * | 2003-06-06 | 2005-03-08 | Sony Corporation | Circuit for charging supplemental battery in portable electronic device |
| US7129771B1 (en) * | 2003-12-23 | 2006-10-31 | Transmeta Corporation | Servo loop for well bias voltage source |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US7012461B1 (en) | 2003-12-23 | 2006-03-14 | Transmeta Corporation | Stabilization component for a substrate potential regulation circuit |
| KR100732756B1 (ko) * | 2005-04-08 | 2007-06-27 | 주식회사 하이닉스반도체 | 전압 펌핑장치 |
| KR100718037B1 (ko) * | 2005-09-13 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 기판 바이어스 전압 발생 회로 |
| US8098089B2 (en) * | 2006-07-28 | 2012-01-17 | Stmicroelectronics S.R.L. | Voltage booster |
| US9002447B2 (en) | 2013-03-14 | 2015-04-07 | Medtronic, Inc. | Implantable medical device having power supply for generating a regulated power supply |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785253A (en) * | 1980-11-17 | 1982-05-27 | Toshiba Corp | Semiconductor device |
| JPS63307771A (ja) * | 1987-05-29 | 1988-12-15 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 相補型金属酸化物半導体集積回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142114A (en) * | 1977-07-18 | 1979-02-27 | Mostek Corporation | Integrated circuit with threshold regulation |
| US4356412A (en) * | 1979-03-05 | 1982-10-26 | Motorola, Inc. | Substrate bias regulator |
| JPS55162257A (en) * | 1979-06-05 | 1980-12-17 | Fujitsu Ltd | Semiconductor element having substrate bias generator circuit |
| US4401897A (en) * | 1981-03-17 | 1983-08-30 | Motorola, Inc. | Substrate bias voltage regulator |
| US4739191A (en) * | 1981-04-27 | 1988-04-19 | Signetics Corporation | Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage |
| US4553047A (en) * | 1983-01-06 | 1985-11-12 | International Business Machines Corporation | Regulator for substrate voltage generator |
| US4585954A (en) * | 1983-07-08 | 1986-04-29 | Texas Instruments Incorporated | Substrate bias generator for dynamic RAM having variable pump current level |
| US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
| JPS6445157A (en) * | 1987-08-13 | 1989-02-17 | Toshiba Corp | Semiconductor integrated circuit |
| US4883976A (en) * | 1987-12-02 | 1989-11-28 | Xicor, Inc. | Low power dual-mode CMOS bias voltage generator |
| JP2568442B2 (ja) * | 1989-07-14 | 1997-01-08 | セイコー電子工業株式会社 | 半導体集積回路装置 |
| US5220534A (en) * | 1990-07-31 | 1993-06-15 | Texas Instruments, Incorporated | Substrate bias generator system |
| JP2870277B2 (ja) * | 1991-01-29 | 1999-03-17 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置 |
| JPH04255989A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | 半導体記憶装置および内部電圧発生方法 |
| US5126590A (en) * | 1991-06-17 | 1992-06-30 | Micron Technology, Inc. | High efficiency charge pump |
-
1992
- 1992-10-22 US US07/964,912 patent/US5347172A/en not_active Expired - Lifetime
-
1993
- 1993-09-20 EP EP93115067A patent/EP0596228B1/en not_active Expired - Lifetime
- 1993-09-20 DE DE69312858T patent/DE69312858T2/de not_active Expired - Lifetime
- 1993-10-08 JP JP5277923A patent/JP2889979B2/ja not_active Expired - Lifetime
- 1993-10-22 KR KR1019930022062A patent/KR100278870B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785253A (en) * | 1980-11-17 | 1982-05-27 | Toshiba Corp | Semiconductor device |
| JPS63307771A (ja) * | 1987-05-29 | 1988-12-15 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 相補型金属酸化物半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259420A (ja) * | 1996-07-29 | 2008-10-23 | Hynix Semiconductor Inc | 半導体基板用のチャージポンプ |
| US6690226B2 (en) | 2000-05-24 | 2004-02-10 | Nec Corporation | Substrate electric potential sense circuit and substrate electric potential generator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5347172A (en) | 1994-09-13 |
| JP2889979B2 (ja) | 1999-05-10 |
| DE69312858D1 (de) | 1997-09-11 |
| DE69312858T2 (de) | 1998-02-19 |
| KR100278870B1 (ko) | 2001-01-15 |
| EP0596228A1 (en) | 1994-05-11 |
| EP0596228B1 (en) | 1997-08-06 |
| KR940009802A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06303765A (ja) | 集積回路用基板バイアス発生装置および基板バイアス制御方法 | |
| US5337284A (en) | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor | |
| KR100514024B1 (ko) | 반도체기판용전하펌프 | |
| US7439798B2 (en) | Regulator circuit | |
| JP2815293B2 (ja) | 高効率ｎチャネルチャージポンプ | |
| US6366482B1 (en) | Voltage conversion circuit | |
| US5202588A (en) | Substrate bias circuit | |
| US6225854B1 (en) | Voltage boosting circuit having cross-coupled precharge circuits | |
| US7030707B2 (en) | Oscillator circuits and methods that change frequency in inverse proportion to power source voltage | |
| US5952851A (en) | Boosted voltage driver | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| JPH07142989A (ja) | レベル変換回路 | |
| JP3176339B2 (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
| US11509214B2 (en) | Apparatuses and methods for controlling charge pump circuits | |
| JP2008259420A (ja) | 半導体基板用のチャージポンプ | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JP2002233133A (ja) | 電源昇圧回路 | |
| US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
| JP4576199B2 (ja) | 降圧電圧出力回路 | |
| JPH02137254A (ja) | 基板電位検知回路 | |
| JP2005044203A (ja) | 電源回路 | |
| KR100349349B1 (ko) | 승압 전압 발생기 | |
| JP2005018677A (ja) | 電源回路 | |
| US6667609B2 (en) | Current generating device with reduced switching time from an energy saving mode | |
| JP3242441B2 (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120226 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120226 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |