KR100278870B1 - 무발진기 기판 바이어스 발생기 - Google Patents

무발진기 기판 바이어스 발생기 Download PDF

Info

Publication number
KR100278870B1
KR100278870B1 KR1019930022062A KR930022062A KR100278870B1 KR 100278870 B1 KR100278870 B1 KR 100278870B1 KR 1019930022062 A KR1019930022062 A KR 1019930022062A KR 930022062 A KR930022062 A KR 930022062A KR 100278870 B1 KR100278870 B1 KR 100278870B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
clock
substrate
voltage
Prior art date
Application number
KR1019930022062A
Other languages
English (en)
Other versions
KR940009802A (ko
Inventor
브이 코르도바 마이클
씨 하디 킴
Original Assignee
후 훙-치우
모셀 바이텔릭 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후 훙-치우, 모셀 바이텔릭 인코퍼레이티드 filed Critical 후 훙-치우
Publication of KR940009802A publication Critical patent/KR940009802A/ko
Application granted granted Critical
Publication of KR100278870B1 publication Critical patent/KR100278870B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 회로는 발진기 대신에 클록회로를 구비한 전압 안정기 회로를 구비하므로, 스탠드바이 모드일때 상당한 전력을 절감한다. 저전류를 동작시키고 저전력을 소비하는 DC 전압 레귤레이터는 항시 작동하고 전력을 소비하는 유일한 회로이다. 전하펌프가 펌핑되지 않을때, 회로의 전류는 수 마이크로암페아 이하가 된다. DC 전압 레귤레이터회로는 기판 전압 Vbb가 너무 높을때 자기타이밍회로를 인에이블(enable) 한다. 셀프 타임회로는 기판 전압 VBB를 더욱 네가티브한 수치로 펌프하는 전하 펌프를 제어한다. 상기 자기타이밍호로는 VBB가 소망 레벨에 도달할때까지 그리고 DC 전압 레귤레이터 신호가 그것을 정지시킬때까지 전하 펌프를 클록(clock)한다.

Description

무(無)발진기 기판 바이어스 발생기
제1도는 본 발명의 바람직한 실시예에 따른 기판 바이오스 발생회로 블록도.
제2도는 제1도의 기판 전압 레귤레이터 회로의 블록도.
제3도는 제2도의 기판 전압 레귤레이터 회로에 대한 입출력 신호를 도시하는 타이밍도.
제4도는 제2도의 기판 전압 레귤레이터 회로의 세부 개략도.
제5도는 제1도의 클록회로의 블록도.
제6도는 제5도의 클록회로의 제 1 단에 대한 세부 개략도.
제7도는 제5도의 클록회로의 제 2 단에 대한 세부 개략도.
제8도는 기판에 전압을 소정 값으로 펌프하는 클록회로에 의해 발생되는 신호를 수신하는 충전펌프 회로의 개략도.
제9도는 충전펌프를 구동하기 위해 제5도의 클록회로의 제 1 및 제 2 단에서 발생되는 클록신호 (i) 와, 펌핑 및 프리차지 사이클 동안 제8도의 충전펌프회로의 노드에서의 전압 (ii) 의 타이밍도.
본 발명은 발진기가 없는 집적회로용 기판 펌프에 관한 것으로서, 특히 저전류 및 저전력 소비를 나타내는 무발진기 집적회로용 기판 펌프에 관한 것이다.
기판에 전하를 펌프하고 기판에서의 전압을 감소시키는 기판 펌프를 구비한 종래의 회로는, 펌프를 클록하는데 발진기를 사용하고 있다. 일반적으로, 발진기는 자주 (free running) 이고, 펌프는 기판의 전압이 소정 값 이상으로 상승하면 동작한다. 자주 발진기는 대략 100 마이크로 암페어 <μA> 의 전류를 인출할 수 있다. 이러한 항시 동작하는 발진기를 통한 전력손실은, 배터리 백업 작동에 회로를 사용하지 않는 경우에는, 이전에 관심의 대상이 되지 않았다. 그러나, 휴대성 (portability) 이 새롭게 강조되면서, 전류 및 전력 손실을 감소시키는 것이 주 관심대상이 되고 있다.
본 발명의 기판 바이어스 발생회로는, 발진기를 대신한 자기타이밍 클록회로를 구비한 전압 레귤레이터 (voltage regulator) 를 구비함으로써, 대기모드 (standby mode) 에서 상당한 전력을 절감할 수 있다. 저전류를 인출하고 저전력을 소비하도록 설계된 DC 전압 레귤레이터는 항상 동작하면서도 저전력을 소비하는 유일한 회로이다. 충전펌프가 펌핑하고 있지지 않는 경우, 회로의 전류는 수 미크로 암페어 미만이 된다. DC 전압 레귤레이터는 기판 전압 (VBB) 가 매우 높을 경우에만 자기타이밍 클록을 인에이블시킨다. 자기 타이밍 클록회로는 충전펌프를 제어하여 기판 전압 (VBB) 를 더욱 네가티브한 값으로 펌프시킨다.
이 자기타이밍 클록회로는, VBB가 소정 레벨에 이를 때까지 그리고 DC 전압 레귤레이터가 정지 신호를 보낼 때까지 충전펌프를 구동한다. 클록회로는, 충전 펌프가 펌프할 준비가 될 때까지 펌프 신호를 무시하므로, 자기타이밍된다.
본 발명의 목적은, 자주 발진기 회로의 필요성을 제거한 기판 바이어스 전압 레귤레이터를 제공하는 것이다.
본 발명의 또다른 목적은, 회로내의 전류를 제한하고, 특히 대기모드에서 전력소비를 감소시킬 수 있는, 기판 바이어스용 전압 레귤레이터를 제공하는 것이다.
본 발명의 최종 목적은, 집적회로 기판 상의 전압 레벨을 유지시킬 수 있는 자기 타이밍 기판 바이어스용 발생기를 제공하는 것이다.
먼저, 도 1을 참조하면, 본 발명의 무발진기 기판 바이오스 발생장치 회로의 일반구조를 도시한 블록도이다. 전압 레귤레이터 (100) 에 (기판전압 VBB에 비례하는) 신호 (VBEREF) 가 입력된다. 이 VBBREF신호를 기준전압 VCCREF, 바람직하기는 Vcc/2 와 비교하여, 기판 전압 (VBB) 가 소정 레벨 (예를들면, 약 -2 볼트) 이상으로 상승하였는지를 판정한다. 기판 전압 (VBB) 가 그 레벨이상으로 상승하는 경우, 전압 레귤레이터회로 (100) 는 클록회로 (200) 를 인에이블시킨다. 클록회로 (200) 는 클록신호를 발생하여 충전펌프 (600)를 제어함으로써, 전하를 VBB까지 펌핑하여 (또는, VBB로부터 전류를 인출하여) 전위 (VBB) 를 원하는 레벨로 감소시킨다.
제 1 도의 기판 전압 레귤레이터 회로 (100) 의 동작을 설명하기 위해, 제 2 도에는 간단한 개략도가 도시되어 있다.
앞에서 설명한 바와 같이, 기판 전압 레귤레이터 회로는 기판 전압 (VBB)를 모니터하여, 그 VBB가 소망 레벨이상으로 상승하였는지의 여부를 판정한다. 저항 (122, 124 및 126) 으로 이루어진 저항 네트워크 (120) 는 차동 증폭기 (130) 의 음의 입력 (노드 N1) 에서 (기판 전압에 비례하는) 전압 (VBBREF) 을 발생시키는데 사용된다. 저항 (112 및 114) 으로 이루어진 제 2 저항 네트워크(110)는 차동 증폭기 (130) 의 양의 입력 (노드 N2) 에서 기준 전압 (VCCREF) 을 발생시키는데 사용된다.
제 3 도의 타이밍도에 상세히 나타낸 바와 같이, 기판 바이오스 전압이 너무 양의 값이 되면, VBBREF가 VCCREF를 초과하게 되므로, 비교기는 로우 출력신호(Vout) (142) 를 출력할 것이다. 이 출력신호 (Vout)(142) 는 일련의 인버터 (제 4 도를 참고하여 이후 자세히 설명할 150, 170 및 180) 를 통과하여, 펌프신호 (196)를 발생시킨다. 따라서, VBB신호가 불충분하게 네가티브하면, 기판전압 레귤레이터 회로 (100) 는 하이 펌프신호 (196) 를 발생하여, 클록회로 (200) 와 충전펌프 (600) 를 동작시킨다. 반면에, 로우 (low) 펌프신호 (196) 는 클록회로 (200) 를 디스에이블시키고, 클록회로 및 충전펌프 모두를 오프 상태로 유지시킨다.
제 3 도는 VBB레귤레이터 (100) 의 입출력신호의 타이밍도를 나타낸 것으로, 특히 펌프 신호 (196) 가 하이 및 로우 신호 사이에서 변하여 클록회로 (200) 와 충전펌프 (600) 를 인에이블 또는 디스에이블시키는 경우를 나타낸 것이다. 제 3 도의 타이밍도는 5 볼트 Vcc 를 포함하지만, 본 발명에서는 3 볼트 Vcc 도 고려할 수도 있다. Vcc 가 고정되어 있으므로, 차동 증폭기에 대한 양의 입력 (VCCREF) 는 약 Vcc/2 또는 2.5 볼트로 고정된다. 그러나, VBBREF는 VBB에 의존하므로, 기판 전압에 따라 변화하게 된다. VBB가 초기에 0 볼트이면, VBBREF는 (저항 122, 124 및 126 이 동일하다는 가정하에) 대략 3.3 볼트이다. 따라서, VBBREF가 VCCREF보다 크기 때문에, 차동 증폭기 (130) 의 출력은 로우가 되며, 펌프 신호 (196)는 하이가 되어, 충전펌프를 동작시키게 된다. 기판에 전하를 펌핑함에 의해 VBB가 점차 감소됨에 따라, VBBREF는 점차 강하된다. 시각 t1 에서, VBBREF는 VCCREF이하로 강하한다. 따라서, 차동 증폭기의 출력은 하이가 되며 펌프 신호 (196)는 로우로 되므로, 전하를 펌프하는 클록회로가 턴 오프되게 된다. 이후, VBBREF가 VCCREF이상으로 상승하면, 펌프가 다시 턴온되므로, 기판 전압이 감소되게 된다.
제 4 도의 세부 개략도에는, 기판 전압 레귤레이터 회로 (100) 의 일반적인 동작을 나타내었었으며, 전류손실 및 전력소비를 감소시키는 기판 전압 레귤레이터회로의 또 다른 특징들이 도시되어 있다. 제 4도 (및 나머지 도면)의 트랜지스터의 바람직한 규격은 부록 A 로부터 알 수 있다. 또한, 개략도에 도시된 장치들은 당해분야에 널리 공지되어 있다 (예를들면, 제 4 도의 트랜지스터 (124)는 소스에 기판이 접속된 p 채널 증가형 트랜지스터이다). 또한, 각 트랜지스터는, 공핍형 트랜지스터를 사용할 수도 있지만, 증가형 트랜지스터 (enhancement transistor) 가 바람직하다.
전압 바이어스 발생기 회로의 전력소비를 감소시키기 위해, 일반적으로 제 4 도의 전압 발생기 회로 (100) 는 저전류로 동작하면서도 회로의 전류 손실을 제한하도록 설계한다. 바람직한 전압 레귤레이터 회로에서, 저항 네트워크 (110 및 120) 는 저항으로 이루어진 트랜지스터 (즉, 게이트가 소스 또는 드레인에 결합된 트랜지스터) 를 구비하고 있다. 트랜지스터를 통과하는 전류가 채널폭/채널길이의 비의 함수이므로, 일반적으로 이들 증가 (enhancement) 저항의 채널길이는 트랜지스터 네트워크를 통과하는 전류를 제한할 정도로 크다.
바람직하기로는, 차동 증폭기 회로 (130) 는 VCCREF와 VBBREF를 비교하여 출력 (Vout) 신호 (142)를 제공하도록 구성된.트랜지스터 (132 - 140) 를 구비한다.
이 차동 증폭기 회로 (130) 의 동작은 당해분야에 널리 공지되어 있다. 차동 증폭기 회로 (130) 의 트랜지스터 (132-140) 의 바람직한 규격 (부록 A 에 나타냄) 은 회로의 전류를 낮게 유지함으로써 전력소비를 최소화할 수 있도록 선택한다. 특히, 차동증폭기회로 (130)의 트래지스터의 폭/길이의 비는 전류 흐름을 제한하는 긴 채널길이를 선택함으로써 작게 유지하는 것이 바람직하다. 비록 특정 디자인의 차동 증폭기 회로 (130)를 나타내었지만, 2개의 신호를 비교하여 출력을 제공함으로써, 고 전류 흐름을 제한하는 다른 회로도, 본 발명의 범위내에서 사용할 수 있다.
차동 증폭기 회로의 트랜지스터의 긴 채널길이는 전류흐름을 제한하지만, 회로는 일반적으로 느리게 반응하고 느린 전환신호 (142) (즉, 로우와 하이 상태간에 급격하게 전환되게 않는 신호) 를 출력한다. 이 저속 전환 신호는 회로에서 특히 2개의 트랜지스터 인버터에 입력될 때, 빈번히 전류 손실을 일으킨다. 특히, 인버터의 양 트랜지스터는 특정 기간동안 동작하기 때문에, "관통 전류 (through current)" 또는 "크로우바 전류 (crow bar current)" 가 일련의 트랜지스터를 통과하게 된다. 따라서, 전환 동안에 2개의 트랜지스터에 의해 Vcc 로부터 접지까지 빈번한 전류손실이 발생하게 된다.
저속 전환신호 (142) 를 보상하기 위해, 인버터 (150 및 170) 와 래치 (180) 를, 인버터에서의 관통전류를 감소시켜 신속한 전환을 갖는 펌프 신호 (196) 를 출력하도록 설계한다. 일반적으로, 트랜지스터의 스위칭 시간은 채널폭/길이의 비에 의존한다. 따라서, 인버터의 트랜지스터가 스위칭할 시점이 정해지도록 채널폭과 길이를 선택할 수 있다. 회로 (150) 의 트랜지스터의 폭은 동일하므로, 스위칭 시간은 그 채널 길이의 함수가 된다. 회로 (150) 의 트랜지스터 (154, 156, 164 및 166) 채널길이는, 노드 (N4 및 N5) (그리고 회로 (170)의 트랜지스터 (172 및 174))에서의 전압을 적절한 시간에 스위칭할 수 있도록 선택한다.
특히, Vout신호 (142) 가 하이신호로부터 로우신호로 전환하여, 노드 (N6) 의 전압을 하이로부터 로우로 변화할 때, 트랜지스터 (174) 를 턴온하기 전에 트랜지스터 (172) 를 턴오프시켜, 인버터에서 관통전류를 Vcc 로부터 접지로 제한하는 것이 바람직하다. 이러한 순서로 인버터 (170) 의 트랜지스터 스위칭을 달성하기 위해, 트랜지스터 (166) 의 길이를 트랜지스터 (154)의 길이보다 일반적으로 길게 함으로써, 트랜지스터 (172) 가 턴 오프된 후 트랜지스터 (174) 가 턴온되는 것을 보장하게 된다.
이와 반대로, Vout가 로우신호로부터 하이 신호로 변화하는 경우, 트랜지스터 (172) 를 턴온 하기전에 트랜지스터 (174) 턴 오프시켜, 관통전류를 Vcc 로 부터 접지까지 제한하는 것이 바람직하다. 통상, 트랜지스터 (156) 의 길이는 트랜지스터 (174) 가 턴 오프된 후 트랜지스터 (172) 가 턴온되도록, 트랜지스터 (168) 보다 길다. 따라서, 인버터 회로 (150) 의 트랜지스터의 채널 길이 선택으로 인해, 어느 한쪽의 전환 동안 인버터에서 Vcc 로부터 접지까지의 어느 경로든지 제거할 수 있게 된다.
전압 레귤레이터 회로에서 관통전류를 더욱 제한하기 위해, 인버터 (153 및 163) 에서의 어떠한 관통전류도 감소시킬 수 있도록, 인버터 (150)에 트랜지스터 (158 및 164) 를 부가하고 있다. 전류를 제한하는 트랜지스터 (158 및 164) 는 긴 채널 길이를 갖고 있기 때문에, 노드 (N4 및 N5) 는 접지 및 Vcc 로 급격히 도달하지 않게 될 것이다. 따라서, 트랜지스터 (172 및 174) 를 구동하는 동안 Vcc로부터 접지까지의 경로가 존재하지만, 트랜지스터 (158 및 164) 의 긴 채널 길이에 의해 일련의 트랜지스터 (154 ~ 158 및 164 ~ 168) 에서 전류가 감소하지 않게 된다.
또한, 트랜지스터 (158 및 164) 는 상술한 바와 같이 트랜지스터의 스위칭 타이밍에 영향을 미치지 않도록 선택적으로 배치되어 있다. 노드 (N3) 가 하이로부터 로우로 천이할 때, 트랜지스터 (154) 를 턴온시켜, 트랜지스터 (172)를 턴 오프시킴으로써, 인버터 (153) 가 N4를 매우 신속히 하이로 구동하는 것이 바람직하다. 따라서, 트랜지스터 (154) 에 대한 트랜지스터 (158) 의 영향을 제한하기 위해 인버터 (153)의 n 채널측에만 전류를 제한하는 트랜지스터 (158) 를 부가하게 된다. 전류를 제한하는 트랜지스터 (158) 는, 노드 (N3) 가 로우로부터 하이로 천이할 때, 노드 (N4)를 로우로 구동 타이밍에 영향을 미치지만, 노드 (N4) 와 트랜지스터 (158) 의 용량성 결합은 노드 (N4)를 풀 (pull) 시키기에는 충분히 크고, 적당한 시점에 트랜지스터 (172)를 턴온시키기에는 충분히 낮다.
이와 유사하게, 노드 (N3)가 로우로부터 하이로 천이할 때, 트랜지스터 (168) 를 턴온시켜, 트랜지스터 (174)를 턴 오프시킴으로써, 인버터 (163)가 노드 (N5) 를 매우 신속히 로우로 구동하는 것이 바람직하다. 따라서, 트랜지스터 (168) 에 대한 트랜지스터 (164) 의 영향을 제한하기 위해 인버터 (163)의 P 채널측에만 전류를 제한하는 트랜지스터 (164) 를 부가하게 된다. 이 전류를 제한하는 트랜지스터 (164) 는, 노드 (N3) 가 하이로부터 로우로 천이할 때, 노드 (N5) 를 하이로 구동시키는 타이밍에 영향을 미치지만, 노드 (N5) 와 트랜지스터 (164)의 용량성 결합은 노드 (N5) 를 풀시키기에는 충분히 크고, 트랜지스터 (174)를 적당한 시점에 턴온시키기에는 충분히 높다.
마지막으로, 래치 (180) 는, 관통 전류를 방지하기 위해 상술한 바와 같이 인버터 (170) 의 트랜지스터 (172 및 174) 중 어느 하나도 구동하지 않는 기간 동안에, 펌프 신호 (196)의 출력을 유지하기 위해 전압 레귤레이터 회로 (100) 에 래치 (180) 를 더 포함된다. 펌프 신호 (196)는 트랜지스터 네트워크 (182 ~ 188) 에 라인 (195) 을 통해 피드백되어, 인버터 (170)가 노드 (N6) 을 동작시키는 경우에 노드 (N6) 의 상태를 변화시킬 때까지 본래의 전압을 유지한다.
발진기의 전력소비를 감소시키기 위해, 래치 (180)자체는 관통전류를 제한하면서도 "위크 래치 (weak latch)'를 제공하도록 설계되어 있다. 일반적으로, 트랜지스터 (172 및 174) 는 스위치 인버터 (170) 를 스위칭하기 위하여 인버터 (150) 로 부터 요하는 전류를 제한하는 (작은 폭과 길이를 갖는) 스몰 트랜지스터 (small transistor) 이다. 그러나, 그 크기로 인해, 노드 (N6) 에서 큰 용량성 부하를 구동할 수 없다. 노드 (N6) 에서, 너무 큰 캐패시턴스는 노드의 전압을 느리게 스위칭하게 하므로 바람직하지 못하다. 따라서, 트랜지스터 (184 및 186) 를 작은 폭과 길이, 바람직하기는 1 ~ 2㎛의 크기로 선택하여, 노드 (N6)에서 용량을 제한함으로써, 노드 (N6) 에서 위크 래치가 제공되게 된다.
그러나, 래치의 트랜치스터 (184 및 186) 는 거의 동일한 폭과 길이를 가지기 때문에, 그들은 또한 큰 폭/길이의 비를 가지고 보다 큰 전류를 구동하게 된다. 따라서, 전류를 제한하는 트랜지스터 (182및 188) 가 포함되게 된다. 이들 트랜지스터는 래치 (180) 에서 전류를 제한하여 회로의 전력소비를 감소시키기 위하여 긴 채널 길이 (따라서, 작은 폭/길이의 비) 를 갖고 있다.
전압 레귤레이터 회로 (100) 에서 안정된 펌프 신호 (196)를 발생시키기 때문에, 클록 회로(200) 를 동작시키는데에는 하이 펌프신호 (196) 를 사용한다. 일반적으로, 클록회로 (200) 는 충전펌프 (600) 를 제어하는 신호를 발생시킨다. 클록회로의 제 1 단 (202) 은 클록신호 (CP1 및 CP1B) 를 발생시키지만, 클록회로의 제 2 단 (400) 은 신호 (CP1 및 CP1B) 를 수신하여 신호 (CP2, CP3 및 CP4) 를 발생시킨다. (여기서, "B"는 "bar"를 나타내며 보상신호를 나타냄.) 클록회로의 양 단에 의해 발생된 이 신호는 펌프회로 (600) 를 구동시키는데 사용된다. 바람직하기로는 클록회로 (200) 는 자기타이밍 클록이다.
이하, 펌프 회로를 참조하면, 펌프회로는 2개의 사이클 원리, 즉 펌핑 사이클과 프리차지 사이클에 의해 동작한다. 그러므로, 클록회로는 2세트의 신호를 발생시켜야 한다. 일반적으로, 클록회로 (200) 는 양 사이클 동안에 동일한 방식으로 동작하지만, 회로는 서로 다른 신호를 발생시키는 피드백 라인을 구비하고 있다. 이하, 펌프 사이클 동안에 발생된 클록신호를 먼저 설명한 후, 프리차지 싸이클 동안에 발생되는 클록신호를 설명한다. 제 5 도의 클록회로의 블록도를 참조하면, 신호 V11, 즉 제 1 단 (202) 에의 피드백 입력은 일반적으로 펌핑회로의 사이클을 결정한다. 초기 상태에서, 클록회로의 출력은 프리차지 사이클 후 그리고 회로가 펌프 신호의 수신을 대기할 때 발생한다. 따라서 신호 V11 가 하이이고 트랜지스터 (208) 가 온이므로, 클록 회로 (200) 가 펌프신호 (196) 를 수신하게 된다. 펌프신호 (196) 가 로우이면, 클록회로와 충전 펌프는 하이 펌프신호를 수신할 때까지 정지 상태를 유지한다.
펌프회로 (190) 가 하이이면, 트랜지스터 (206) 는 턴온되어, 펌핑 사이클 동안에 클록신호를 발생시킨다. 트랜지스터 (206)가 턴 온될 때, 래치 (213) 의 입력에서 노드 (212) 는 로우로 풀되며 노드 (229) 는 하이로 풀된다. NAND 게이트로의 입력 모두가 하이이기 때문에, NAND 게이트의 출력은 로우이다. 따라서, 펌핑 사이클에서, 출력신호 (CP1) 은 (NAND 게이트의 출력이 인버터 (240, 260 및 270)를 통과한 후) 하이이고, 출력신호 (CP1B) 는 ((NAND 게이트의 출력이 인버터 (240 및 250) 를 통과한 후)) 로우이다. 제 8 도에 도시된 펌프회로의 동작을 참조하면, 이 신호들에 대한 기능을 명백히 알 수 있다. 제 9 도에는, 클록회로 (200) 의 제 1 단 (202) 에 의해 발생된 이들 전압 신호를 시간의 함수로 나타내었으며, 펌프회로를 참조하여 좀더 설명하기로 한다.
펌프회로를 구동하는 것에 더하여, CP1 및 CP1B 는 클록회로의 제 2 단을 동작시키는데 사용하여 신호 (CP2, CP3 및 CP4) 를 발생시킨다. CP1B 및 CP1 은 인버터 (410 및 460) 로 입력된다. 연관된 캐패시터 (416 및 466) 와 함께, 상기 인버터는 클록회로의 자기타이밍 회로의 일부이며 지연 회로로 사용된다. 인버터 (410 및 460) 는 캐패시터 (416 및 466) 와 함께, 지연 회로를 동작시키는 긴 채널을 갖는 트랜지스터를 포함한다. 지연 회로는 제 9 도의 타이밍 도에 나타낸 T펌프 및 T프리차지를 설정하여 충전펌프의 양 사이클 동안에 모든 전하를 적절하게 펌프하는데 필요하다.
캐패시터 (416 및 466) 를 충전시키는 신호는 슈미트 트리거 인버터 (420 및 470)에 각각 입력된다. 당해분야에 널리 공지된 바와 같이, 슈미트 트리거 회로는 (캐패시터 (416 및 466) 를 충전시키는데 사용되는 신호와 같은) 느리게 이동하는 파형을 급격한 전환을 갖는 파형으로 변화시킬 수 있다. 인버터 (440 및 450)를 구비하는 래치회로는, 트랜지스터 (438 및 488) 중 어느 하나도 출력 V2를 구동하지 않을 때, 출력이 부동(floating) 하는 것을 방지하여 안정된 출력 V2을 발생시키는데 사용된다.
래치의 출력은 일련의 인버터 (500 ~ 548)를 통하여 전달된다. 일반적으로, 인버터는 신호 (CP2, CP3 및 CP4) 를 발생시키기 위한 지연 (delay) 및 신호 반전을 제공한다. 게이트 (550, 562 및 574) 는 일련의 인버터의 여러 단에서 중간신호를 수신하여, 출력 신호 , (CP2, CP4 및 CP3) 를 각각 발생시킨다. 제 5 도의 회로로부터 알 수 있는 바와 같이, CP2 와 CP4 는 동일신호이다. 동일 신호에 대한 필요성은 제 8 도의 펌프 회로의 펌핑사이클의 설명에서 더욱 명백히 알 수 있다. NAND 게이트 (574) 는 하나의 부가된 인버터에 의해 NAND 게이트 (550 및 562) 를 동작시키는 신호로부터 분리된 신호에 의해 구동하기 때문에, CP2/4 및 CP3 는 서로 위상이 180°다른 논오버랩핑 (nonoverlapping) 액티브 로우 신호이다. 이들 논오버랩핑 신호는 (CP1 및 CP1B 신호와 함께) 펌프회로를 동작시키는데 필수적이다.
일련의 인버터 (500 ~ 548) 에는 기수 인버터가 있기 때문에, 피드백신호 V11 은 입력 V2(그리고 초기신호 V11)의 반전 신호이다.
이 신호 V11 의 피드백 구성은 본 발명의 특징인 자기 타이밍을 제공한다. 특히, 펌핑 사이클 후에 로우인, 반전신호 (V11)은 트랜지스터 (208)를 턴 오프시켜, 펌프신호 (196) 를 무시함과 동시에 프리차지 사이클을 개시한다 (즉, 프리차지 동안에 사용되는 클록신호 (CP1, CP1B, CP2, CP3 및 CP4) 를 발생시킨다.) 그 결과, 클록회로가 펌프신호를 무시하게 되므로, 후속 사이클에서 펌핑할 적절한 전하를 전달하는데 소요되는 기간동안 펌프회로가 프리차지 사이클에서 유지하는 것을 보장하게 된다.
프리차지 사이클 동안, 신호 (V11) 은 NAND 게이트 (230) 및 인버터 (310) 에 입력된다. 인버터 (310) 는 트랜지스터 (316) 를 턴온시켜, 래치를 리세트한다. 그 결과, NAND 게이트에의 양 입력이 로우가 되며, NAND 게이트의 출력은 하이가 된다. 프리차지 사이클 동안의 클록회로의 동작은, 각 게이트로부터의 출력신호가 반전되는 것을 제외하고는, 펌핑사이클 동안의 클록회로의 동작과 동일하다. 따라서, 클록회로는 펌핑 사이클과 프리차지 사이클 동안에 신호를 발생시키며, 펌프신호 (196)가 로우이면 프리차지 사이클 후에 휴지상태로 유지하게 된다.
제 6 도 및 제 7 도는 제 5 도의 충전펌프의 제 1 단 및 제 2 단 각각에 대한 세부 개략도이다. 이들 도면은 제 5 도에 블록 형태로 나타낸 여러 게이트를 형성하는데 사용되는 일반적으로 알려진 트랜지스터의 구성을 나타낸 것이다.
예를들면, 블록형태로 나타낸 인버터는 널리 공지된 2개의 트랜지스터의 구성으로 도시되어 있다. 클록회로 (200)의 동작은 제 5 도의 블록도를 참조하여 가장 잘 설명할 수 있지만, 이들 도면은 바람직한 트랜지스터의 규격 (부록 A 에 기재됨) 을 포함한, 바람직한 클록회로의 상세 개략도를 나타내기 위해 포함하고 있다.
제 8 도는 제 5 도의 클록회로에 의해 발생되는 클록신호에 응답하는 펌프 회로를 나타낸 것이다. 이하, 펌프회로의 일반적 구조를 먼저 설명한 후, 펌핑 사이클과 프리차지 사이클 동안의 펌프회로의 동작을 자세히 설명하기로 한다. 충전회로는 신호 (CP1 및 CP1B) 를 수신하도록 접속된 캐패시터 (610 및 620) 를 갖는 2단 충전펌프로 되어 있다. 신호 (CP1 및 CP1B)는 캐패시터 (610 및 620) 에 전압이 인가될 때 노드 (N2 및 N1) 의 전압을 변화시키는데 사용된다. 캐패시터 (610 및 620)는 (N2 및 N1)로 하여금 충전펌프를 동작시키는데 요하는 음의 전위로 동작되도록 한다. 상기 노드에서의 전압을 변화시킴으로써, 전하 (전자) 를 접지로부터 기판까지 트랜지스터 (630, 632 및 634) 의 경로를 따라 전달하여, 결국 기판에서의 전압 (VBB) 를 감소시킬 수 있게 된다.
본 발명의 충전펌프는 2단 (two - stage) 충전펌프이므로, (이전의 펌핑사이클 중에 축적된) 노드 (N2) 에서의 전하는, 펌핑 사이클 동안에 기판으로 펌프되기 전에, 프리차지 사이클 동안에 노드 (N1)로 펌프된다. 신호 (CP2, CP3 및 CP4) 는, 펌핑 사이클 동안에는 GND로부터 N2 까지 전하를 진행시키고 프리차지 사이클 동안에는 N2로부터 N1까지 전하를 진행시키도록 트랜지스터 (630, 632 및 634) 를 조정하는데 사용된다. 또한, 캐패시터 (652, 654 및 656) 는 노드 (N5, N3 및 N4) 를 음전위로 구동하여 충전펌프를 동작시키는데 사용된다. 펌프 회로의 동작을, 제 9 도를 참조하여, 좀더 자세히 설명한다.
제 9 도는 정지 상태 (즉, 이전의 프리차지 사이클 후 회로가 펌프 신호를 대기할 때), 펌프 사이클, 프리차지 사이클 및 후속 정지상태 동안의, 클록회로의 출력신호에 대한 타이밍도를 나타낸 것이다. 로우 또는 하이 클록신호에 대한 기준 (reference) 은 평균 접지전위 또는 Vcc 이며, 여기서 Vcc 는 3 vlots 또는 5 volts 가 바람직하다. 또한, 2 단 충전펌프의 동작을 보다 잘 이해할 수 있도록, 펌프 회로의 여러 노드 (제 9 도에 N1 ~ N5 로 나타냄) 에서 2 사이클 동안에 나타나는 전압을 나타내었다.
시각 tO 및 정지 기간 (T정지기간) 동안, 노드에서의 클록신호와 전압은 (이후, T프리차지기간을 참조하여 설명할) 프리차지 사이클이 완료된 후의상태에 있게 된다. 이들 클록신호와 전압은 클록회로가 펌프할 신호를 수신할 때까지 그 상태로 유지된다.
시각 t1 에서, 클록회로는 하이 펌프신호를 수신하여, 펌핑 사이클을 개시한다. CP2 및 CP4는 이전의 프리차지 사이클 후에 로우가 되므로, 트랜지스터 (630 및 634) 를 턴온시킨다. CP3 는 하이이고 트랜지스터 (630) 는 턴 오프되므로, 접지로부터 기판까지 직접 경로 (direct path) 가 존재하지 않으며, 바람직하지 못한 전하의 흐름도 없게 된다. CP1이 하이로 변할 때, 노드(N2) 에서의 전압이 증가하며, (로우 CP2 신호에 의해 턴온되는) 트랜지스터 (630)를 통하여 GND로부터 노드 (N2)까지 음의 전하를 끌어 당긴다. 따라서, 노드 (N2) 는 점차 접지전위와 같아지게 된다. 또한, CP1B 가 로우레벨로 변화함에 따라, (이전의 프리차지 사이클 동안에 노드 (N2) 로부터 노드 (N1) 까지 전달된) 전하는 노드 (N1) 로부터 기판까지 전달되어, T펌프기간 동안 노드 (N1) 으로부터 기판으로 전달된다. 명백히, 노드 (N1) 에서의 전압이 초기에 감소하여, VBB의 전압이 원하는 전압, 바람직하기는 -2볼트로 점차 감소됨에 따라, VBB 와 같아지게 된다.
이전의 프리차지 사이클 동안, 노드 (N4) 는 트랜지스터 (646) 를 턴온시켜 노드 (N1) 에 접속된다. 트랜지스터 (646) 가 턴온되면, 트랜지스터 (634) 의 게이트 전압이 그 소스로 클램프 (clamp)되어, 프리차지 사이클 동안에 트랜지스터 (634) 가 턴오프되게 된다. 또한, 노드 (N4) 는 프리차지 사이클 동안에 노드 (N4) 의 전압을 접지전위 이하로 유지하기 위하여, 트랜지스터 (646) 를 턴온시킴으로써, 노드 (N1) 에 접속된다. 노드 (N4) 는 로우레벨로의 CP4 전환에 따라 트랜지스터 (634) 가 턴온되어, 펌핑 사이클 동안에 모든 전하가 기판으로 펌핑되도록 보장하기 위해, 접지전위의 아래에서 대략 -1볼트로 유지한다. 최종적으로, 트랜지스터 (644) 는 노드 (N3) 에 접속되어, 펌핑 사이클 동안에 N3를 접지전위로 클램핑 (clamping)함으로써, 트랜지스터 (634) 를 턴오프를 유지하고, 노드 N2 (또는 접지) 로부터 노드 (N1) 으로 전하가 전달되지 못하도록 보장한다. 따라서, 펌핑 사이클 동안, 접지로부터 노드 (N2)로 그리고 N1으로부터 기판으로 전하가 펌프되게 된다.
다음 시각 t2 에서, 신호 (CP2 및 CP4) 는 신호 (CP1 및 CP1B) 가 클록회로의 제 2단 (400)을 통과할 때 로우로부터 하이로 변화한다. 따라서, 시각 t2 는 펌핑 단의 종결을 나타낸다.
시각 t3 에서, 신호 (CP3) 는 하이로부터 로우로 변하여, 프리차지 사이클 동안에 회로를 준비시킨다. 신호 (CP3) 는 CP2 및 CP4 가 논오버랩핑 액티브 로우신호를 제공하기 위해 천이한 후에 천이한다. 따라서, 트랜지스터 (632) 는 트랜지스터 (630 및 634) 가 턴오프될 때 (즉, 신호 (CP2 및 CP4) 가 시각 t2 에서 로우로부터 하이로 천이할 때) 까지 노드 (N3)를 로우로 구동하는 로우 CP3 에 의해 턴온되지 않게 된다. 이 타이밍은 접지와 노드 (N2) 간과 노드 (N1) 과 VBB간의 바람직하지 못한 전류 흐름을 억제한다.
시각 t4 에서, 신호 (V11) 은 로우가 되며, 프리차지 사이클의 시작을 나타낸다. 앞에서 클록회로를 참조하여 설명한 바와 같이, 제 5도에 나타낸 클록회로는, 펌프회로가 후속 펌프 사이클을 준비하고 있기 때문에 (즉, 클록회로 프리차지 사이클이 종료 된 후 펌프신호를 수신하면) 프리차지 사이클 동안에 펌프 신호를 무시한다. 이들 클록회로는 펌펑회로가 펌핑신호를 수신할 때 충분히 펌프할 준비를 하는 것을 보장함으로써, 자기타이밍의 특징을 제공한다.
프리차지 사이클 (T프리차지) 동안, CP1 은 로우레벨로 변화하고 CP1B 는 하이레벨로 변한다. 상기 신호가 변화함에 따라, 노드 (N2) 는 음이 되지만, 노드 (N1) 은 더욱더 양이 된다. CP3 가 로우이므로, 트랜지스터 (632) 는 온되며, 노드 (N2) 로부터 노드 (N1) 으로 전하가 전달되게 된다. 그러나, 트랜지스터 (630 및 634) 는 하이 CP2 및 CP4 와 턴오프되므로, 접지로부터 노드 (N2) 또는 노드 (N1) 로부터 기판으로 바람직하지 못한 전하의 이동을 억제하게 된다.
펌프회로는 트랜지스터 (646 및 650)를 더 구비하고, 트랜지스터 (630 및 634) 가 프리차지 사이클 동안 턴오프를 유지하는 것을 보장한다. 특히, 트랜지스터 (646 및 650) 는 노드 (N4 및 N5) 에서의 트랜지스터 (630 및 634)의 게이트 전압을 각 소스 전압으로 클램프하여, 바람직하지 못한 전하의 이동을 억제한다. CP3가 로우일 때, 트랜지스터 (650)는 턴온되며 노드 (N5)를 접지로 클램프함으로써, 트랜지스터 (630) 가 프리차지 동안에 턴오프되는 것을 보장한다. 또한, 트랜지스터 (646) 는 프리차지 사이클 동안에 턴온되어 트랜지스터 (634) 가 턴오프 상태를 유지하는 것을 보장한다. 트랜지스터 (646)는 앞에서 펌핑사이클에 대해 설명한 또 다른 기능을 제공한다.
트랜지스터 (646)는 노드 (N4) 의 전압을 노드 (N1) 으로 클램프하여 (대략 - 1 볼트), 후속 펌핑사이클 동안 트랜지스터 (646) 를 턴온시키기에 노드 (N4)의 전압이 충분히 낮게 되도록 보장한다. 따라서, 접지와 노드 (N2)간 또는 노드 (N1) 과 기판 간에 전하가 전달되게 된다. T 프리차지의 말기 근처에서 명백히 알 수 있는 바와 같이, 노드 (N1 및 N2) 의 전압은 대략 - 1 볼트의 최종 전압과 같아진다. 노드 (N2 와 N1)의 전압이 같아짐에 따라, 충전펌프는 후속 펌프 사이클 동안 안정상태를 유지하게 되며, 충전펌프가 펌핑 신호를 수신해야 한다.
신호 (CP1 및 CP1B) 가 클록회로의 제 2 단을 통하여 변화할 때, CP3 는 시각 t5 에서 하이레벨로 변하여, 트랜지스터(632) 를 턴 오프시킴으로써 프리차지 사이클을 종료시킨다. 시각 t6에서, CP2 및 CP4 는 로우로 변하여, 트랜지스터 (630 및 634) 를 턴온시킴으로써 다음 펌핑 사이클을 준비한다. 신호 (CP2, CP3 및 CP4) 의 변화를 다시 선택하여, 접지와 기판사이에 바람직하지 못한 전류의 흐름을 억제한다.
마지막으로, 시각 t7에서, 신호 V11은 하이레벨로 변하며 클록회로가 펌프신호 (196) 를 판독한다. 펌프 회로가 하이이면, 클록회로는 T펌프 사이클과 그에 뒤이은 T프리차지 신호를 발생시킨다. 그 펌프 신호가 로우이면, 클록회로는 하이 펌프신호를 수신할 때까지 T프리차지로 나타낸 정지상태를 유지한다.
요약하면, 본 발명의 회로는 저 전류와 저 전력소비의 기판 바이어스 발생기를 제공한다. 또한, 대기모드일 때 클록회로와 충전펌프를 디스에이블 시켜, 저전류를 인출한다. 본 발명의 회로는 자기 타이밍 클록회로를 구비함으로써, 항상 자주하는 발진기에 대한 필요성을 제거한다. 이 클록회로는 액티브 펌프신호를 수신할 때, 펌프하는 신호를 발생시키고, 펌프를 복구하여 후속 펌핑 사이클 동안에 적절히 펌프하는 것을 보장한다. 이 클록회로의 자기타이밍 이점은 클록회로로 하여금 프리차지 사이클이 종료할 때까지 펌핑 신호를 무시한 점이다.
이상 본 발명의 실시예에 대해 설명하였지만, 이의 설명은 한정하려는 것으로 이해되어서는 안되며, 본 발명의 정신와 범주내에서 어떠한 대체물도 포함시키려는 것이다. 상기 실시예에 대한 여러 변형예 뿐만 아니라 다른 실시예들도 당업자는 명백히 알 수 있을 것이다. 예를들면, 어떠한 유형의 충전펌프도 본 발명의 범위내에서 사용할 수 있다. 특히, 1단 충전펌프 또는 n채널 트랜지스터를 사용한 펌프를 사용할 수도 있다. 또한, 본 발명의 전압 바이어스 발생기는 노드를 원하는 전위에 유지하기 위해 기판외에 집적회로의 노드에 전하를 펌프하는 저전류를 인출하는 무발진기 펌프를 구비할 수도 있다. 본 발명은 첨부된 청구범위에서 개시된다.
[부록]

Claims (11)

  1. 집적회로 기판에 접속되어, 상기 기판전압이 소정의 레벨로부터 벗어날 때, 클럭발생 신호를 출력하는 전압 레귤레이터 회로와, 상기 전압 레귤레이터 회로로부터 클럭 발생 신호를 수신하도록 접속되고, 상기 클럭 발생 신호에 응답하여 1 주기의 클럭 신호를 발생하도록 구성되며, 자기 타이밍 주기 중에 클럭 발생 신호가 종료될지라도, 1 주기의 자기 타이밍 주기를 유지하기 위한 수단을 구비하는 자기 타이밍 클럭 회로와, 상기 클럭 신호에 응답하여 기판에 전하를 주입하여 기판 전압을 변경하고, 후속의 전하 주입을 위하여 준비를 행하는 펌핑회로를 구비하는 것을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  2. 제1항에 있어서, 상기 전압 레귤레이터회로는 Vcc 신호에 비례한 VCCREF신호를 발생시키는 제 1 의 저항 네트워크와, 기판 전압 VBB에 비례한 VBBREF신호를 발생시키는 제 2 의 저항 네트워크와, VCCREF신호와 VBBREF신호를 비교하는 차동 증폭회로와, 상기 차동증폭회로에 접속되고, VBBREF신호가 VCCREF신호보다도 높게 되었을때, 클록 발생 신호를 출력하는 일련의 인버터들을 포함하는 것을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  3. 제2항에 있어서, 상기 차동 증폭회로는 회로의 전류를 제한하도록 길게 설정된 채널을 갖는 트랜지스터들을 포함하는 것을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  4. 제2항에 있어서, 전압 레귤레이터 회로 내의 상기 일련의 인버터들은 회로 내의 Vcc 레벨로부저 접지로의 전류 손실을 제한하도록 선택된 채널 길이를 갖는 트랜지스터를 포함하는 것을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  5. 제2항에 있어서, 안정된 클록 발생신호를 출력하는 래치회로를 또한 포함하는 것을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  6. 제1항에 있어서, 상기 자기 타이밍 클록회로는 클록 발생신호를 수신하고 제 1 및 제 2 신호를 출력하는 제 1 단과, 상기 제 1 및 제 2 신호를 수신하고, 제 3, 제 4 및 제 5 신호를 출력하는 제 2 단을 포함하며, 상기 펌프 회로는 상기 제 1 내지 제 5 신호에 응답하여 상기 집적회로 기판의 전압을 낮추는 것을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  7. 제6항에 있어서, 상기 펌프회로는 P 채널 트랜지스터들을 포함하는 2 단 펌프회로임을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  8. 제1항에 있어서, 상기 자기 타이밍 클록 회로는 자유 발진이 아님을 특징으로 하는 집적회로용 기판 바이어스 발생기.
  9. 제1항에 있어서, 상기 자기 타이밍 클록회로가 하나의 클럭 발생 신호를 수신한후, 1 주기의 클럭 신호를 완료한 후까지, 후속 클록 발생신호를 무시하는 것을 특징으로 하는 집적 회로용 기판 바이어스 발생기.
  10. 기판의 전압을 감시하여, 상기 기판의 전압이 소정의 레벨로부터 벗어났을때에 액티브한 클록 발생 신호를 출력하도록 집적 회로 기판에 접속된 저전류 전압 레귤레이터 회로와, 상기 액티브한 클록 발생 신호를 수신하고 제 1 단과 상기 제 1 단에 접속되는 제 2 스테이지를 포함하며, 상기 액티브한 클록 발생신호에 응답하여 다수의 클록 신호를 출력하며, 자유발진이 아닌 저전류 자기 타이밍 클록신호와, 상기 다수의 신호에 응답하여 전하를 주입하고 상기 집적회로 기판의 전압을 낮추는 펌프회로를 구비하고, 상기 자기 타이밍 클록회로는 전하 주입의 종료 후까지는 임의의 클록 발생 신호의 임의의 변화를 무시하는 것을 특징으로 하는 집적 회로용 기판 바이어스 발생기.
  11. Vcc 신호에 비례한 VCCRFE신호를 발생기키는 단계와, 기판 전압 VBB에 상응한 VBBREF신호를 발생시키는 단계와, VCCREF신호와 VBBREF신호를 비교하는 단계와, VBBREF신호가 VCCREF신호 보다도 높게 되었을 때 클록 발생 신호를 출력하는 단계를 포함하는 기판전압을 감시하는 단계와, 제 1 클럭 발생 신호에 응답하여 1 주기의 클럭 신호를 제공하여 전하 펌프가 기판에 전하를 주입하도록 하며, 제 1 클럭 발생 신호의 임의의 중단 혹은 상기 1 주기의 클럭 신호 중에 제 2 클럭 발생 신호의 수신에도 불구하고, 후속의 전하 주입을 위하여 프리차지를 행하도록 자기 타이밍 클럭 회로를 작동시키는 단계를 구비하는 것을 특징으로 하는 집적회로 장치의 기판 전압 레귤레이팅 방법.
KR1019930022062A 1992-10-22 1993-10-22 무발진기 기판 바이어스 발생기 KR100278870B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/964,912 1992-10-22
US07/964,912 US5347172A (en) 1992-10-22 1992-10-22 Oscillatorless substrate bias generator

Publications (2)

Publication Number Publication Date
KR940009802A KR940009802A (ko) 1994-05-24
KR100278870B1 true KR100278870B1 (ko) 2001-01-15

Family

ID=25509149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022062A KR100278870B1 (ko) 1992-10-22 1993-10-22 무발진기 기판 바이어스 발생기

Country Status (5)

Country Link
US (1) US5347172A (ko)
EP (1) EP0596228B1 (ko)
JP (1) JP2889979B2 (ko)
KR (1) KR100278870B1 (ko)
DE (1) DE69312858T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424202B1 (en) * 1994-02-09 2002-07-23 Lsi Logic Corporation Negative voltage generator for use with N-well CMOS processes
JP3292417B2 (ja) * 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
KR0149224B1 (ko) * 1994-10-13 1998-10-01 김광호 반도체 집적장치의 내부전압 승압회로
US5670907A (en) * 1995-03-14 1997-09-23 Lattice Semiconductor Corporation VBB reference for pumped substrates
US5973956A (en) * 1995-07-31 1999-10-26 Information Storage Devices, Inc. Non-volatile electrically alterable semiconductor memory for analog and digital storage
US5694072A (en) * 1995-08-28 1997-12-02 Pericom Semiconductor Corp. Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
JPH09330590A (ja) * 1996-06-07 1997-12-22 Mitsubishi Electric Corp 内部電圧検出回路、および基板電圧検出回路
TW362277B (en) * 1996-07-29 1999-06-21 Hynix Semiconductor Inc Charge pump for a semiconductor substrate
WO1998027477A1 (en) * 1996-12-18 1998-06-25 Macronix International Co., Ltd. A regulator system for charge pump circuits
US6188590B1 (en) 1996-12-18 2001-02-13 Macronix International Co., Ltd. Regulator system for charge pump circuits
KR100273208B1 (ko) * 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로
JP3135859B2 (ja) * 1997-04-11 2001-02-19 株式会社リコー 基板バイアス回路
FR2773012B1 (fr) 1997-12-24 2001-02-02 Sgs Thomson Microelectronics Dispositif a pompe de charges negatives
FR2772941B1 (fr) * 1998-05-28 2002-10-11 Sgs Thomson Microelectronics Circuit de regulation d'une pompe de charges negatives
WO2001001553A1 (en) 1999-06-25 2001-01-04 The Board Of Trustees Of The University Of Illinois Dynamically-switched power converter
US6310789B1 (en) 1999-06-25 2001-10-30 The Procter & Gamble Company Dynamically-controlled, intrinsically regulated charge pump power converter
US6370046B1 (en) 2000-08-31 2002-04-09 The Board Of Trustees Of The University Of Illinois Ultra-capacitor based dynamically regulated charge pump power converter
JP2001332696A (ja) 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US6486727B1 (en) * 2001-10-11 2002-11-26 Pericom Semiconductor Corp. Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
DE10162309A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff
EP1472789B1 (en) * 2002-01-23 2007-02-14 Koninklijke Philips Electronics N.V. Integrated circuit and battery powered electronic device
US6864664B2 (en) * 2003-06-06 2005-03-08 Sony Corporation Circuit for charging supplemental battery in portable electronic device
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) * 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7649402B1 (en) * 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
KR100732756B1 (ko) * 2005-04-08 2007-06-27 주식회사 하이닉스반도체 전압 펌핑장치
KR100718037B1 (ko) * 2005-09-13 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
US8098089B2 (en) * 2006-07-28 2012-01-17 Stmicroelectronics S.R.L. Voltage booster
US9002447B2 (en) 2013-03-14 2015-04-07 Medtronic, Inc. Implantable medical device having power supply for generating a regulated power supply

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
US4356412A (en) * 1979-03-05 1982-10-26 Motorola, Inc. Substrate bias regulator
JPS55162257A (en) * 1979-06-05 1980-12-17 Fujitsu Ltd Semiconductor element having substrate bias generator circuit
JPS5785253A (en) * 1980-11-17 1982-05-27 Toshiba Corp Semiconductor device
US4401897A (en) * 1981-03-17 1983-08-30 Motorola, Inc. Substrate bias voltage regulator
US4739191A (en) * 1981-04-27 1988-04-19 Signetics Corporation Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage
US4553047A (en) * 1983-01-06 1985-11-12 International Business Machines Corporation Regulator for substrate voltage generator
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
JPS6445157A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor integrated circuit
US4883976A (en) * 1987-12-02 1989-11-28 Xicor, Inc. Low power dual-mode CMOS bias voltage generator
JP2568442B2 (ja) * 1989-07-14 1997-01-08 セイコー電子工業株式会社 半導体集積回路装置
US5220534A (en) * 1990-07-31 1993-06-15 Texas Instruments, Incorporated Substrate bias generator system
JP2870277B2 (ja) * 1991-01-29 1999-03-17 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
JPH04255989A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
US5126590A (en) * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump

Also Published As

Publication number Publication date
EP0596228A1 (en) 1994-05-11
DE69312858D1 (de) 1997-09-11
JP2889979B2 (ja) 1999-05-10
JPH06303765A (ja) 1994-10-28
US5347172A (en) 1994-09-13
DE69312858T2 (de) 1998-02-19
KR940009802A (ko) 1994-05-24
EP0596228B1 (en) 1997-08-06

Similar Documents

Publication Publication Date Title
KR100278870B1 (ko) 무발진기 기판 바이어스 발생기
EP0609497B1 (en) A device and method for maintaining a high voltage for low power applications
US5345195A (en) Low power Vcc and temperature independent oscillator
US6137335A (en) Oscillator receiving variable supply voltage depending on substrate voltage detection
US6414537B1 (en) Voltage reference circuit with fast disable
US6617833B1 (en) Self-initialized soft start for Miller compensated regulators
US6255853B1 (en) Integrated circuit having dynamic logic with reduced standby leakage current
US5808460A (en) Rapid power enabling circuit
JP2806717B2 (ja) チャージポンプ回路
US4952863A (en) Voltage regulator with power boost system
JP4842992B2 (ja) 半導体基板用のチャージポンプ
JP4480547B2 (ja) チャージポンプ回路
KR100379555B1 (ko) 반도체 소자의 내부 전원 발생기
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
US20190334432A1 (en) Apparatuses and methods for controlling charge pump circuits
KR0144488B1 (ko) 전하 펌프 회로
JP3181640B2 (ja) データ出力バッファ
EP1028363B1 (en) Charge pump for a semiconductor substrate
JPH06120732A (ja) 発振回路
EP1078465A1 (en) Zero dc current power-on reset circuit
KR19990028424A (ko) 고속의 전압 스윙 제한용 풀업 회로
KR910019336A (ko) 데이타 출력버퍼
JP2000353387A (ja) バックバイアス回路を備えた半導体記憶装置
JPH088650A (ja) 水晶発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 13

EXPY Expiration of term