JP4842992B2 - 半導体基板用のチャージポンプ - Google Patents
半導体基板用のチャージポンプ Download PDFInfo
- Publication number
- JP4842992B2 JP4842992B2 JP2008119724A JP2008119724A JP4842992B2 JP 4842992 B2 JP4842992 B2 JP 4842992B2 JP 2008119724 A JP2008119724 A JP 2008119724A JP 2008119724 A JP2008119724 A JP 2008119724A JP 4842992 B2 JP4842992 B2 JP 4842992B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- node
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Static Random-Access Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
負の基板バイアスを作るために、典型的には、チャージポンプ回路が使用される。しかしながら、一旦負の基板バイアスが達成されても、それは恒久的に持続するものではない。例えば、比較的高いドレイン・ソース電圧でNMOSトランジスタが導通すると、ソース領域からドレイン領域へ走行する電子の若干が十分なエネルギでチャネル領域内の原子と衝突し、電子/正孔対を形成させる。生成された電子は正のゲート電圧によってチャネルの表面に引きつけられ、一方電子は正のドレイン電圧によってドレインに引きつけられるので、電子はソースからドレインへの電子の通常の流れに単純に追加される。これに対して、正に帯電した正孔は正に帯電したゲートによって反撥され、チャネル領域から遠去けられて基板内へ進む。過剰正孔によって発生した基板電流が基板をより正に帯電させるので、負の基板バイアスに反作用するようになる。DRAMにおいては、メモリが読み出されるか、または書き込まれる時に、多くのトランジスタがオン及びオフにスイッチするので、かなりな量の基板電流が生成される。基板電流のこの成分は、回路全体の逆バイアスされた全P−Nダイオードのバックグラウンド(即ち、スタンバイ)漏洩電流より大きい大きさになり得る。従って、チャージポンプは、スタンバイ中の低基板電流、及び高活動状態中の高基板電流を除去して負の基板バイアスを維持しなければならない。
一実施例では、チャージポンプ自体は図1のスイッチ14のスイッチング機能を遂行させるためにNMOSトランジスタを使用している。このNMOSトランジスタは、導通している時にしきい値電圧が失われないように、またスイッチ12によってキャパシタC1のノード6が「低」に駆動される時に基板内にP−Nダイオード注入が生じないように構成されている。同様に、他の全てのスイッチ4、8、及び14は、しきい値電圧降下を呈さない。例示実施例においては、本発明の1段ポンプは、+5.0ボルトの電源で動作させた時(レギュレータは動作不能にされている)に、基板を−4.9ボルトまでポンプすることができる。
図2は、本発明による基板チャージポンピングシステム20の実施例のブロック線図である。低電圧発生器24は、バス32を通して低めにした電位源(電力節約のため)を供給し、可変(例えば、2周波数)周波数発振器28及びタイミング信号発生器34に給電する。可変周波数発振器28は、バス36を通して高または低周波数の振動信号をタイミング信号発生器34に供給する。高周波数は高速ポンピング用であり、低周波数は低めの電力用である。それに応答してタイミング信号発生器34は、回路の残余の部分の動作を制御するタイミング信号を供給する。即ち、発生器34は、バス48を通して論理電圧レベル変換器40、コンパレータ56、及び基板電圧変換器44へタイミング信号を供給する。
図3は、2(デュアル)周波数自走発振器28の特定実施例のブロック線図である。発振器28は、インバータの形状の奇数の発振器段84A−Eからなる。各発振器段の出力端子は次の発振器段の入力端子に接続され、発振器段84Eの出力端子は発振器段84Aの入力端子に接続されてリング発振器を形成している。リング発振器は、リング内の各ノードが論理「1」及び論理「0」を交互するにつれて、自走発振信号を生成する。各発振器段84A−Eは、源24から電力を受けるためにバス32に接続されている(図示してない)。
図4は、発振器段84A−Eとして使用するのに適した公知の発振器段の回路図である。この発振器段は、PMOSトランジスタ88と、それに結合されているNMOSトランジスタ92からなっている。トランジスタ88のソース端子94はVCCに接続され、ドレイン端子96は出力ノード98に接続され、そしてゲート端子は入力ノード104に接続されている。ノード104は前段の出力ノードから(即ち、もしこの段が84Cであれば、段84Bから)信号を受ける。NMOSトランジスタ92は、ドレイン端子106が出力ノード98に接続され、ソース端子108がVSSに接続され、そしてゲート端子110が入力ノードに接続されている。
本発明によれば、低電圧発生器24がバス32上に低電圧信号を供給し、発振器28に給電する。この低電圧は、しきい値電圧Vtn及びVtpの絶対値の合計に等しい。上述したVtp及びVtnを使用すると、PMOSトランジスタ88のソース端子94は、本発明によれば+5ボルトに結合されるのではなく、+1.5ボルト電位に結合される。従って、入力ノード104が0ボルトである時には、PMOSトランジスタ88が導通し、NMOSトランジスタ92がオフになって出力ノード98は+1.5ボルトになる。入力ノード104の電位が+1.5ボルトまで上昇し続けると、NMOSトランジスタ98だけが導通する。入力ノード104の電圧が0と+1.5ボルトとの間でスウィングしても、PMOSトランジスタ88及びNMOSトランジスタ92は同時に導通することはないので、公知のインバータ段の過大な電力消費は排除されるようになる。更に、これらのトランジスタを低電圧で動作させることは、ゲートを充電及び放電させる電荷はより少なくてよいから、電力消費が更に減少することを意味している。タイミング信号発生器34の論理も、電力を節約するために低電圧で動作する。
図5は、低電圧発生器24の特定の実施例の回路図である。極めて狭く、そして極めて長いチャネルの、従って弱いPMOSトランジスタ100のソース端子102は(VCC)に接続され、ドレイン端子104はノード108に接続され、そしてゲート端子112は(VSS)に接続されている。中程度の広さの、短いチャネルのNMOSトランジスタ114のゲート端子118及びドレイン端子122は一緒にノード108に接続され、ソース端子126はノード130に接続されている。別の同じようなNMOSトランジスタ134のゲート端子138及びドレイン端子142は一緒にノード130に接続され、ソース端子144はノード148に接続されている。中程度の広さの、短いチャネルのPMOSトランジスタ152のソース端子164はノード148とそのNウェル(線168によって略示してある)とに接続されている。PMOSトランジスタ152のゲート端子154及びドレイン端子158はノード162に接続され、ノード162自体は(VSS)に接続されている。
幅が広く、短いチャネルのNMOSトランジスタ170のゲート端子174はノード108に接続され、ドレイン端子178は(VCC)に接続され、ソース端子180はバス32に接続されている。トランジスタ170はソースフォロアとして接続されているので、バス32上の電圧はノード108上の電圧より1NMOSしきい値電圧分だけ低くなる。即ち、上述した値の場合には、バス32上の電圧は|Vtp|+(Vtn)、即ち+1.5ボルトになる。
公知のシステムではチャージポンピングは、2つの分離したチャージポンプを使用して達成されることが多い。低基板電流期間中には低電力消費の小さめのチャージポンプが作動させられ、高基板電流期間中には小さめのチャージポンプと大きめのチャージポンプの両方が作動させられる。例えばDRAMを使用する場合、メモリがスタンバイモードにある時には小さめのチャージポンプが使用され、メモリが活動サイクル(即ち、読み出しまたは書き込み)にある時には何時でも両ポンプが使用される。本発明は、2つの分離した発振器回路を使用する代わりに単一のチャージポンプを使用し、基板内へのポンプ電流及びポンプが消費する電流の両方を、発振器28の周波数を変化させることによって制御できるようにしている。
図9は、タイミング信号発生器34の構造を示す回路図であり、それが2周波数発振器28にどのように接続されているかをも示している。電力を節約するために、図9に示す回路の全ては低電圧発生器24から供給される低めの電源電圧で動作することが好ましい。タイミング信号発生器34はインバータ300を含み、インバータ300の入力端子は発振器28内のインバータ84Aの出力端子に接続され、インバータ300の出力端子はインバータ304の入力端子に接続されている。インバータ304の出力端子は、2入力NANDゲート308の一方の入力端子に接続されている。NANDゲート308の他方の入力端子はインバータ312の出力端子に接続されており、インバータ312の入力端子は発振器28内のインバータ84Cの出力端子に接続されている。
NANDゲート308の出力は、インバータ332の入力端子と、2入力NANDゲート310の一方の入力端子と、2入力NANDゲート356の一方の入力端子とに接続されている。インバータ332の出力端子はインバータ336の入力端子に接続され、インバータ336の出力端子はインバータ340の入力端子に接続されている。インバータ340の出力端子はインバータ344の入力端子に接続され、インバータ344の出力端子はインバータ348の入力端子に接続されている。インバータ348の出力端子はインバータ352の入力端子に接続され、インバータ352の出力端子はNANDゲート356の他方の入力端子と、“X”信号ライン354とに接続されている。
NANDゲート310の出力端子は、2入力NANDゲート370の一方の入力端子と、インバータ374の入力端子とに接続されている。NANDゲート370の他方の入力端子はNANDゲート324の出力端子に接続されている。インバータ374の出力端子はインバータ378の入力端子に接続され、インバータ378の出力端子は“Z”信号ライン382に接続されている。
NANDゲート370の出力端子は、NANDゲート310の他方の入力端子と、インバータ390の入力端子とに接続されている。インバータ390の出力端子はインバータ394の入力端子に接続され、インバータ394の出力端子は“W”信号ライン398に接続されている。“X”信号ライン354、“Y”信号ライン368、“Z”信号ライン382、及び“W”信号ライン398は一緒になってバス48(図2)を構成している。
図13は、論理電圧レベル変換器40の特定実施例の回路図である。タイミング信号発生器34からの“X”信号ライン354、“Y”信号ライン368、“W”信号ライン398、及び“Z”信号ライン382が接続されている。論理電圧レベル変換器は論理入力信号“X”、“Y”、“W”、及び“Z”を受ける。「低」論理レベルはVSS(0ボルト)であり、「高」論理レベルは約1.5ボルトである。その目的はVSSとVCCとの間でスイッチする出力信号を供給することである。
キャパシタとして機能するNMOSトランジスタ450のソース及びドレインの両端子は“X”信号ライン354に接続され、ゲート端子461はノード488に接続されている。これもキャパシタとして機能するNMOSトランジスタ452のソース及びドレインの両端子は“Y”信号ライン368に接続され、ゲート端子463はノード490に接続されている。これもキャパシタとして機能するNMOSトランジスタ454のソース及びドレインの両端子は“W”信号ライン398に接続され、ゲート端子はノード650に接続されている。これもキャパシタとして機能するNMOSトランジスタ456のソース及びドレインの両端子は“Z”信号ライン382に接続され、ゲート端子560はノード652に接続されている。PMOSトランジスタ460のソース端子464は(VCC)に接続され、ドレイン端子468はキャパシタ450の別の端子461に接続され、そしてゲート端子472はノード490に接続されている。PMOSトランジスタ476のソース端子480は(VCC)に接続され、ドレイン端子484はノード490に接続され、そしてゲート端子482はノード488に接続されている。NMOSトランジスタ500のドレイン端子504は(VCC)に接続され、ソース端子508はノード488に接続され、そしてゲート端子512には(VCC−|Vtp|)ボルト信号が印加されている。同様に、NMOSトランジスタ520のドレイン端子524は(VCC)に接続され、ソース端子528はノード490に接続され、そしてゲート端子532には(VCC−|Vtp|)ボルト信号が印加されている。
同様に、PMOSトランジスタ710のソース端子714は(VCC)に接続され、ドレイン端子718はノード720に接続され、そしてゲート端子724はノード490に接続されている。NMOSトランジスタ730のドレイン端子734はノード720に接続され、ソース端子738は(VSS)に接続され、そしてゲート端子742は“Y”信号ライン368に接続されている。ノード720はインバータ750の入力端子に接続され、インバータ750の出力端子はインバータ754の入力端子に接続されている。インバータ754の出力端子は、基板電圧変換器44へ信号を供給するライン760に接続されている。ライン650、706、及び760は一緒になってバス50(図2)を構成している。
図13の右側の回路部分は、ノード“W”上の0ボルト乃至+1.5ボルトの論理レベルを、ノード650上のVCC−1.5ボルト乃至VCCボルトの論理レベルに変換する。ノード650上のこれらのレベルは、ソースがVCCボルトにあるPMOSトランジスタをターンオンまたはターンオフさせるために使用される。この回路は既に述べた図13の左側の回路の対応する部分と同じように機能する。
以下の公知の基板電圧検出器の説明は、本発明のチャージポンピングシステムの若干の残余の部分の発明的な面の理解に役立つであろう。
図11は、公知の基板電圧コンパレータ300の回路図である。電圧コンパレータ300は、極めて狭く、極めて長いチャネルのPMOSトランジスタ304を含み、このトランジスタ304のソース端子308は(VCC)に接続され、ゲート端子312は(VSS)に接続され、そしてドレイン端子316はノード320に接続されている。トランジスタ304は、極めて高い抵抗または極めて低い電流源として機能する。NMOSトランジスタ324のドレイン端子328はノード320に接続され、ゲート端子332は参照電圧VREF(典型的には、接地)に接続され、そしてソース端子336はノード340に接続されている。NMOSトランジスタ344のドレイン端子348及びゲート端子352は一緒にノード340に接続され、ソース端子356はノード360に接続されている。最後に、NMOSトランジスタ364のドレイン端子368及びゲート端子372は一緒にノード360に接続され、ソース端子376は基板VBBに接続されている。全てのNMOSトランジスタ324、344、及び364は比較的広く、短いチャネルのトランジスタである。
図12に示すスイッチ及びキャパシタンス回路の目的は、基板電圧VBBをコンパレータ56によって比較することができるレベルに変換することである。始めにスイッチ400及び408が閉じてキャパシタンスC2を(VSS−|VBB|)まで充電するように閉じる。次にスイッチ400及び408が開く。次いでスイッチ414が閉じ、キャパシタンスC2の端子404をVSSからVCCまで上昇させる。これによって、端子412の電圧はVBBからVBB+VCCまで上昇させる(VSSが0ボルトに等しいとしている)。もしVCCが+5ボルトに等しく、またもしVBBが−5ボルトよりも正であれば、バス58上の電圧はコンパレータ56によって都合よく比較することがきる正の電圧になる。バス58上の電圧をコンパレータ56によって比較した後に、スイッチ414が開いてスイッチ400が閉じる。キャパシタンスC2の端子404はVSSまで降下し、そして端子412はVBBまで降下する。次いでスイッチ408を閉じることができ、電荷は基板へ、または基板から転送されない。以上のようにこの回路は、公知のコンパレータに関して説明した欠陥を伴わずに動作する。
図14は、基板電圧変換器44及びコンパレータ56の特定実施例の回路図である。電圧レベル変換器44は図12のスイッチ及びキャパシタに対応しており、一方図14のコンパレータ56は図12のコンパレータに対応している。図14の基板電圧変換器44の部分を参照する。ライン760は、キャパシタンス804及び812として機能するPMOSトランジスタのソース及びドレインに接続されている。同様に、ライン706は、キャパシタンス820として機能するPMOSトランジスタのソース及びドレインに接続されている。NMOSトランジスタ830のドレイン端子834はキャパシタンス812のゲート端子838に接続され、ソース端子842は基板VBBに接続され、そしてゲート端子846はキャパシタンス820のゲート端子850に接続されている。NMOSトランジスタ854のドレイン端子858はキャパシタンス820のゲート端子850に接続され、ソース端子862はVBBに接続され、そしてゲート端子866はキャパシタンス812のゲート端子838に接続されている。以上に説明した回路は、全ての極性が反転していることを除き、図13に示す回路と同じように動作する。ノード760及び706がVSS(0ボルト)とVCCの間でスウィングすると、ゲート端子838及び850上の電圧はVBBとVBB+VCCの間をスウィングする。即ち、ライン760上の「高」(例えば、+5ボルト)信号の結果として端子838が「高」になるとトランジスタ854がターンオンし、ライン706上の信号が「低」である時間中ゲート端子850をVBBに引下げる。次いでライン760上の信号が「低」に移行してトランジスタ854をターンオフさせる。次いでライン706上の信号が「高」(例えば、+5ボルト)に移行すると、ゲート端子850上の電圧はVBB+5ボルトまで上昇し、トランジスタ830をターンオンさせ、ゲート端子838をVBBに引下げる。
図12のスイッチ及びキャパシタは、図13及び14の以下のトランジスタに対応している。図12のスイッチ400及び414は、ノード760を形成している図13のインバータ754のNMOSトランジスタ及びPMOSトランジスタにそれぞれ対応している。図12のキャパシタC2は、図14のキャパシタ(PMOSトランジスタ)804に対応している。図12のスイッチ408は、図14の基板電圧変換器44のNMOSトランジスタ880及び904の直列組合わせに対応している。図12のバス58上の変換された基板電圧は、図14の変換された基板電圧バス58に対応している。
バス58上の変換された基板電圧信号はコンパレータ56に伝えられ、コンパレータ56はバス60から受信した参照電圧VREFと比較する。この比較は、タイミング信号発生器34からの“W”信号ライン398上の信号によってトリガされる。この実施例では、上述したように“W”信号は発振器サイクル毎に1回発生し、毎サイクル1回の比較を行わせるようにしている。もしサイクル電圧が参照電圧よりも正であれば、正パルスの形状のポンプ作動信号がライン68上に現れる。更に、比較の度に差動SPUMP/NSPUM信号がSPUMP信号ライン70及びNSPUM信号ライン72上に生成され、次のサイクルまで有効のままとなる。前述したように、SPUMP/NSPUM信号は各発振器段内のPMOSトランジスタ210及びNMOSトランジスタ222(図8)を制御して、発振器周波数を設定する。
NORゲート1200の出力端子は、2入力NORゲート1204の入力端子に接続されている。NORゲート1204の別の入力端子は「高」が活動状態のDRAM RAS信号を受信するように接続されている。NORゲート1204の出力端子は、SPUMP(低速ポンプ)信号ライン70と、インバータ1208の入力端子とに接続されている。インバータ1208の出力端子はNSPUMP信号ライン72に接続されている。
信号“W”が「高」(+1.5ボルト)に移行すると、ノード650も「高」(VCC)に移行する。NMOSトランジスタ1076及び1144がターンオフする。NMOSトランジスタ1004がターンオンするので、ノード1016が「低」に移行する。もしバス58上の変換された基板電圧(VBB+VCC)がVREFより高ければ、トランジスタ1032はトランジスタ1024より前に導通し始める(それらのソース端子が一緒に接続されているから)。トランジスタ1032が導通するとそのドレイン1104は、トランジスタ1024のドレインが接地に向かって放電するよりも早く、接地に向かって放電する。それより前には、ノード1068及び1128(トランジスタ1112及び1052のゲートが接続されている)は各々同一の電圧、VCCになっている。従って、トランジスタ1032のドレインノード1104がVSSに向かって放電すると、トランジスタ1112が導通してノード1128を接地に引下げる。これにより、NMOSトランジスタ1052がターンオフしてノード1068を接地に引下げることを阻止し、一方PMOSトランジスタ1048がターンオンしてノード1068をVCCに維持する。以上のように、バス58上の変換された基板電圧(VBB+VCC)が参照電圧より高いような上記条件の下では、ノード1128は接地に移行し、インバータ1180の出力は「高」(VCC)に移行する。この初期スイッチングトランジェントの後ではあるが、ノード“W”及び650が未だ「高」である時も電流経路が存在しないことに注目されたい。PMOSトランジスタ1136及び1144が共にオフであるので回路の右側に電流は存在せず、またNMOSトランジスタ1052がオフであるので左側にも電流は存在しない。ノード“W”及び650が「高」に留まっている限り、ノード1128は「低」に留まり、ノード68は「高」に留まる。
ノード68上の正のパルスは、NORゲート1188を「低」に移行させる。この「低」はインバータ1192の「低」出力と組合って、NORゲート1200の出力を「高」に移行させる。この「高」は、ノード68上の正のパルスが終了した後でもNORゲート1188の出力を「低」に維持する。従って、NORゲート1200の出力は「高」に留まる(インバータ1192が「高」出力を供給するまで)。
以上のように、もし基板が正であり過ぎる(即ち、ポンピングが要求されている)ことをコンパレータが最も新しく決定すれば、NORゲート1200の出力は「高」になる。一方、もし基板が十分に負である(即ち、ポンピングは不要である)ことをコンパレータが最も新しく決定すれば、NORゲート1200の出力は「低」になる。信号RASDは、回路がその活動状態にあれば常に「高」である。DRAMの場合、この信号は、活動サイクル中は「高」であり、サイクル間のプリチャージ中は「低」である。ポンピングが要求されていることをコンパレータが最も新しく決定するか、または回路が活動(RASDが「高」)である場合には、NORゲート1204の出力(SPUMP)が「低」になる。このSPUMP(低速ポンプ)上の「低」出力は、発振器を低周波数で発振させず、高周波数で発振させる。即ち、SPUMP上の「低」は図8のPMOSトランジスタ210をターンオンさせ、NSPUMP上のインバータ1208(図14)の「高」出力は図8のNMOSトランジスタ222をターンオンさせる。
図15は、ポンプ信号発生器64の特定の実施例の回路図である。バス68から受信するポンプ信号はインバータ1300の入力端子に印加される。インバータ1300の出力端子は、インバータ1304の入力端子に接続されている。インバータ1304の出力端子は、インバータ1308の入力と、インバータ1312の入力端子と、インバータ1316の入力端子とに接続されている。インバータ1308の出力端子は、インバータ1320の入力端子に接続されている。インバータ1320の出力端子は、インバータ1328の入力端子と、インバータ1332の入力端子と、インバータ1336の入力端子とに接続されている。インバータ1328の出力端子は、インバータ1340の入力端子に接続されている。インバータ1340の出力端子は、インバータ1344の入力端子と、インバータ1348の入力端子と、インバータ1352の入力端子とに接続されている。インバータ1348の出力はインバータ1356の入力端子に接続され、インバータ1356の出力端子はインバータ1360の入力端子に接続されている。インバータ1344の出力端子はインバータ1364の入力端子に接続されている。インバータ1364の出力端子は、インバータ1368の入力端子と、インバータ1372の入力端子とに接続されている。インバータ1368の出力端子はインバータ1376の入力端子に接続され、インバータ1376の出力端子はインバータ1380の入力端子に接続されている。
インバータ1316の出力端子は、2入力NANDゲート1396の一方の入力に接続されている。NANDゲート1396の別の入力端子は、インバータ1372の出力端子に接続されている。NANDゲート1396の出力端子はインバータ1400の入力端子に接続され、インバータ1400の出力端子は“A”信号ライン1408に接続されている。
インバータ1352の出力端子は、2入力NANDゲート1424の一方の入力に接続されている。NANDゲート1424の別の入力端子は、インバータ1336の出力端子に接続されている。NANDゲート1424の出力端子はインバータ1428の入力端子に接続され、インバータ1428の出力端子はインバータ1432の入力端子に接続されている。インバータ1432の出力端子は“C”信号ライン1436に接続されている。
ノード68が「高」に移行すると、ノード“O”は5論理分遅れた後に「低」に移行する。即ち、順次に、インバータ1300の出力が「低」に移行し、インバータ1300の出力が「低」に移行し、1304の出力が「高」に移行し、1312の出力が「低」に移行し、NAND 1384の出力が「高」に移行し、そしてインバータ1388の出力が「低」に移行するのである。しかし、ノード68が「低」に移行すると、ノード“O”は13論理分遅れた後に「高」に移行する。即ち、インバータ1300の出力が「高」に移行し、1304の出力が「低」に移行し、1308の出力が「高」に移行し、1320の出力が「低」に移行し、1328の出力が「高」に移行し、1340の出力が「低」に移行し、1344の出力が「高」に移行し、1364の出力が「低」に移行し、1368の出力が「高」に移行し、1376の出力が「低」に移行し、1380の出力が「高」に移行し、NAND 1384の出力が「低」に移行し、そして最後にインバータ1388の出力が「高」に移行する。
ポンピングが要求されない時には、ノード68は前述したように「低」に留まり、ノード“A”、“B”、“C”、及び“D”は移行しない。ポンプサイクルが要求されていることをコンパレータ56が決定すると、ノード68、“A”、“B”、“C”、及び“D”は図16に示す相対タイミングで単一のポンプサイクルを実行する。
図17は、チャージポンプ80の特定実施例の回路図である。“A”信号ライン1408はキャパシタンス1454の端子1450に接続され、“B”信号ライン1420はキャパシタンス1462の端子1458に接続されている。キャパシタンス1454及び1462は各々、ソース及びドレイン端子が一緒に接続されているPMOSトランジスタからなっている。キャパシタンス1454のゲート端子1550は、PMOSトランジスタ1558のゲート端子1554に接続されている。PMOSトランジスタ1558のソース端子1562はVSSに接続され、ドレイン端子1566は、PMOSトランジスタ1574のゲート端子1570と、キャパシタンス1462のゲート端子1578とに接続されている。PMOSトランジスタ1574のソース端子1582はVSSに接続され、ドレイン端子1586はトランジスタ1558のゲート端子1554に接続されている。“A”信号ライン1408上の信号及び“B”信号ライン1420が0ボルトから+5ボルトへスウィングすると、端子1550上の信号及び1578上の信号はそれぞれ−5ボルトから0ボルトへスウィングする。
PMOSトランジスタ1470のソース端子1500はVCCに接続され、ゲート端子1466は“B”信号ライン1420に接続され、そしてドレイン端子1504はノード1508に接続されている。PMOSトランジスタ1470は図1のスイッチ4として機能する。トランジスタ1470は、“B”信号ライン1420が0ボルトであるとターンオンし、“B”信号ライン1420が+5ボルトであるとターンオフする。
50ミクロン幅のNMOSトランジスタ1486のドレイン端子1512はノード1508に接続され、ゲート端子1482は“D”信号ライン1392に接続され、そしてソース端子1516はVSSに接続されている。NMOSトランジスタ1486は図1のスイッチ12として機能する。トランジスタ1486は、“D”信号ライン1392が+5ボルトであるとターンオンし、“D”信号ライン1392が0ボルトであるとターンオフする。
“A”信号ライン1408、“B”信号ライン1420、“C”信号ライン1436、及び“D”信号ライン1392上の信号は、図1に関して説明したように、トランジスタスイッチを開閉させ、必要に応じて基板から正の電荷を除去する。
チャージポンプ80の独特な特色は、キャパシタンス1524の端子1604から基板へ電荷を転送できるようにするスイッチとしてNMOSトランジスタ1612を使用していることである。上述したようにNMOSトランジスタ1612を使用する本発明の面を完全に理解するために、基板へ電荷を転送するための公知のスイッチを復習する。各場合に、VCCが+5.0ボルトであり、VSSが0.0ボルトであるものとしている。従って、キャパシタンス1524が充電された後にキャパシタンス1524の端子1520がVSSに接続されると、端子1604は−5.0ボルトに向かって駆動される。またVBBは0.0ボルトと−5.0ボルトとの間のある電圧であるものとする。
ノード1392上の“D”信号が0ボルトからVCCボルトへ移行すると、NMOSトランジスタ1486がターンオンする。同時にキャパシタ1478が、NMOSトランジスタ1612のゲート端子1620を基板電圧VBBより高く駆動して、トランジスタ1612をターンオンさせる。キャパシタ1478のキャパシタンスはトランジスタ1612のゲートキャパシタンスよりも遙かに大きい。従って、ノード“D”の正のスイッチング移行中の任意の時点には、トランジスタ1612のゲートは殆ど、VBB(トランジスタ1612のソース)より高い(ノード“D”(トランジスタ1486のゲート)がVSS(トランジスタ1486のソース)より高いのと同程度)。トランジスタ1486のしきい値電圧はそのボディ効果によって、即ち、そのソース電圧(0ボルト)がその基板電圧VBBより高いという事実によって増加する。トランジスタ1612のしきい値電圧は、そのソースが全てのNMOSトランジスタの共通基板VBBに接続されているから、ボディ効果によって増加しない。従って、トランジスタ1486のしきい値電圧は、トランジスタ1612のしきい値電圧よりも大きい。ノード“D”が上昇すると、トランジスタ1486がターンオンし始める前に、しきい値電圧が低いトランジスタ1612がターンオンし始める(キャパシタ1478が十分に大きいものとする)。
トランジスタ1612は、それを極めて広くすることによって低抵抗を有するように設計されている。その抵抗は、トランジスタ1486を通る(そしてキャパシタ1524を通る)飽和電流がトランジスタ1612にまたがって約0.3ボルトの電圧しか発生できないようにするのに十分低い。従って、ノード1610が基板電圧VBBより0.3ボルト以上低くなるように駆動されることはない。NMOSトランジスタ1612の第1の通電端子1608は基板に対して負に駆動されるが、P−Nダイオードが順方向にバイアスされるので注入電流は全く無視できる。シリコンP−Nダイオードに実質的な電流を流すのに必要な順方向バイアスは約0.7ボルトである。順方向バイアスを60ミリボルト減少させる毎に、電流は1/10ずつ減少する。0.7ボルトより400ミリボルト低い0.3ボルトの順方向バイアスにおける電流は、順方向バイアスが0.7ボルトの場合の電流の百万分の一以下である。
4 第1のスイッチ
6 キャパシタンスC1の第1の端子
8 第2のスイッチ
10 キャパシタンスC1の第2の端子
12 第3のスイッチ
14 第4のスイッチ
20 基板チャージポンピングシステム
24 低電圧発生器
28 可変周波数発振器
34 タイミング信号発生器
40 論理電圧レベル変換器
44 基板電圧変換器
64 ポンプ信号発生器
70 SPUMP信号ライン
72 NSPUMP信号ライン
80 チャージポンプ
84 発振器段
Claims (24)
- 電源供給ソースの電圧で低電圧信号を生成するための電源供給回路と、
前記低電圧信号に応答して、選択された周波数の発振信号を出力するための発振器回路と、
前記発振器回路から出力される信号の電圧レベルに応じて、前記低電圧信号を、該低電圧信号より高い電圧信号に変換させるための電圧レベル変換回路と、
前記変換された電圧信号と基準電圧とを比較してポンプ作動信号を出力するための比較回路と、
前記ポンプ作動信号に応答して、ポンプの動作を制御するための制御信号を生成するポンプ信号生成回路と、
前記制御信号に応答して、電荷を基板電圧に伝達するための電荷ポンプと、
を備えることを特徴とする基板に電荷を伝達する電荷ポンプシステム。 - 前記低電圧信号の電圧値は、PMOSトランジスタのうち1つの第1のしきい電圧の絶対値大きさとNMOSトランジスタのうち1つの第2のしきい電圧値の大きさとを加えた値の絶対値とほぼ一致することを特徴とする請求項1に記載の基板に電荷を伝達する電荷ポンプシステム。
- 前記電源供給回路は、
ソース・ドレイン端子が前記電源供給ソースと第1のノードとの間に接続され、ゲート端子が接地に接続されたPMOSトランジスタと、
前記第1のノードと接地との間に接続された複数の逐次結合トランジスタと、
ゲート端子が前記第1のノードに接続され、第1のソース・ドレイン端子が前記電源供給ソースと接続され、第2のソース・ドレイン端子が前記電源供給回路の出力ノードと接続されるNMOSトランジスタと、
を備えることを特徴とする請求項1に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記複数の逐次結合トランジスタは、第1のダイオード結合NMOSトランジスタと、第2のダイオード結合NMOSトランジスタと、ダイオード結合PMOSトランジスタとを備えることを特徴とする請求項3に記載の基板に電荷を伝達する電荷ポンプシステム。
- 前記電源供給回路は、
ソース・ドレイン端子が前記電源供給ソースと第1のノードとの間に接続され、ゲート端子が接地に接続されたPMOSトランジスタと、
前記第1のノードと接地との間に接続された複数の逐次結合トランジスタと、
ゲート端子が前記第1のノードに接続され、第1のソース・ドレイン端子が前記電源供給ソースと接続され、第2のソース・ドレイン端子が前記電源供給回路の出力ノードと接続されるNMOSトランジスタと、
を備えることを特徴とする請求項1に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記複数の逐次結合トランジスタは、
前記第1のノードと第2のノードとの間に接続された複数のダイオード結合トランジスタと、
ソース・ドレイン端子が前記第2のノードと接地との間に接続され、ゲート端子が前記基板電圧に接続されたPMOSトランジスタと、
を備えることを特徴とする請求項5に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記発振器回路は、複数の奇数の発振器段を備え、
前記各発振器段は、
第3の電圧値と第4の電圧値との間を交互に表わす制御信号を受け入れるための入力ノードと、
前記制御信号と前記電源供給電圧との間の電圧差が前記第1のしきい電圧の分だけになるとき、電流を流すために前記電力供給回路と入力ノードとに接続された第1のスイッチと、
前記制御信号と接地との間の電圧差が前記第2のしきい電圧の分だけになるとき、電流を流すために前記電力供給回路と入力ノードとに接続された第2のスイッチと、
を備え、
前記第1のスイッチ及び前記第2のスイッチは、前記制御信号が前記第3の電圧値から前記第4の電圧値まで変化する間、相互に排他的な方法で導通し、
前記各発振器段の出力ノードは、前記複数の発振器段が連続的に接続されるように次に接続される発振器段の入力ノードと接続されることを特徴とする請求項2に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記第1のスイッチは、第1の通電端子、第2の通電端子、及び制御端子を有する第1のトランジスタを備え、
前記第2のスイッチは、第1の通電端子、第2の通電端子、及び制御端子を有する第2のトランジスタを備え、
前記第1のトランジスタの第1の通電端子は、前記電源供給回路と接続されおり、前記第1のトランジスタの制御端子及び前記第2のトランジスタの制御端子は、前記入力ノードと接続されており、前記第1のトランジスタの第2の通電端子及び前記第2のトランジスタの第1の通電端子は、前記出力ノードと接続されており、前記第2のトランジスタの第2の通電端子は、接地に接続されていることを特徴とする請求項7に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記各発振器段は、
周波数選択信号を受信するための周波数入力部と、
前記周波数選択部及び前記出力ノードに接続され、前記周波数選択信号に応答して、前記出力ノードから出力される前記第3の電圧値及び前記第4の電圧値の変化割合を増加させるための信号割合増加部と、
をさらに備えることを特徴とする請求項8に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記信号割合増加部は、
第1の通電端子、第2の通電端子、及び制御端子を有する第3のトランジスタと、
第1の通電端子、第2の通電端子、及び制御端子を有する第4のトランジスタと、
第1の通電端子、第2の通電端子、及び制御端子を有する第5のトランジスタと、
第1の通電端子、第2の通電端子、及び制御端子を有する第6のトランジスタと、
を備え、
前記第3のトランジスタ及び前記第4のトランジスタは、前記第1のトランジスタ及び前記第2のトランジスタよりさらに導通性が大きいことを特徴とし、
前記第1のトランジスタが導通されるとき、前記第3のトランジスタが導通され、前記第2のトランジスタが導通されるとき、第4のトランジスタが導通されるように、前記制御信号が前記第3の電圧値から前記第4の電圧値まで変化することにより、相互に排他的な方法で導通されるようにし、
前記第5のトランジスタの第1の通電端子は、前記電源供給回路と接続されており、前記第5のトランジスタの制御端子は、前記周波数入力部と接続されて、前記周波数選択信号を受信し、前記第5のトランジスタの第2の通電端子は、前記第3のトランジスタの第1の通電端子と接続されており、
前記第3のトランジスタの制御端子及び前記第4のトランジスタの制御端子は、前記入力ノードと接続されており、前記第3のトランジスタの第2の通電端子及び前記第4のトランジスタの第1の通電端子は、前記出力ノードと接続されており、
前記第4のトランジスタの第2の通電端子は、前記第6のトランジスタの第1の通電端子と接続されており、前記第6のトランジスタの制御端子は、前記周波数入力部と接続されて、前記周波数選択信号を受信し、前記第6のトランジスタの第2の通電端子は、接地に接続されていることを特徴とする請求項9に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記信号割合増加部は、前記周波数選択信号に応答して、前記第5のトランジスタと第6のトランジスタが実質的に同時に導通することが可能なことを特徴とする請求項10に記載の基板に電荷を伝達する電荷ポンプシステム。
- 前記電圧レベル変換回路は、
前記低電圧信号及び前記発振信号を受信して、タイミング信号を出力するためのタイミング信号生成部と、
前記タイミング信号に応答して、前記低電圧信号を前記高い電圧信号に変換させるためのロジックレベル電圧変換回路と、
前記ロジックレベル電圧変換回路の出力によって、前記基板電圧を接地下電圧から接地上電圧に変換させて出力するための基板電圧変換回路と、
を備えることを特徴とする請求項1に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記タイミング信号生成部は、前記低電圧信号及び前記発振信号を受信して、相互に排他的な(mutually exclusive)第1の低電圧制御信号及び第2の低電圧制御信号を出力することを特徴とする請求項12に記載の基板に電荷を伝達する電荷ポンプシステム。
- 前記第1の低電圧制御信号は、低出力区間及び高出力区間を含み、前記第2の低電圧制御信号は、低出力区間及び高出力区間を含むものの、前記第1の低電圧制御信号の低出力区間は前記第2の低電圧制御信号の低出力区間と相互に排他的であることを特徴とする請求項13に記載の基板に電荷を伝達する電荷ポンプシステム。
- 前記第1及び第2の低電圧制御信号の低出力区間は、約0Vであることを特徴とし、前記第1及び第2の低電圧制御信号の高出力区間は、約1.5Vであることを特徴とする請求項14に記載の基板に電荷を伝達する電荷ポンプシステム。
- 前記ロジックレベル電圧変換回路は、
第1の端子及び第2の端子を有し、第1の端子が前記第1の低電圧制御信号を受信する第1のキャパシタと、
第1の端子及び第2の端子を有し、第1の端子が前記第2の低電圧制御信号を受信する第2のキャパシタと、
第1の通電端子が前記電源供給回路と接続されており、第2の通電端子が前記第1のキャパシタの第2の端子と接続されており、制御端子が前記第2のキャパシタの第2の端子と接続されている第1のトランジスタと、
第1の通電端子が前記電源供給回路と接続されており、第2の通電端子が前記第2のキャパシタの第2の端子と接続されており、制御端子が前記第1のキャパシタの第2の端子と接続されている第2のトランジスタと、
を備え、
前記第2のトランジスタは、前記第1のキャパシタを介して前記第1の低電圧信号を受信すると導通されるようにし、
前記第1のトランジスタは、前記第2のキャパシタを介して前記第2の低電圧信号を受信すると導通されるようにし、
第1の通電端子が前記電源供給回路と接続されており、制御端子が前記第1のキャパシタの第2の端子に接続されている第3のトランジスタと、
第1の通電端子が前記第3のトランジスタの第2の通電端子と接続されており、第2の通電端子が接地に接続されており、制御端子が前記第1のキャパシタの第1の端子と接続されている第4のトランジスタと、
をさらに備え、
前記第1のキャパシタを介して前記第1の低電圧信号を受信すると、前記第3のトランジスタ及び第4のトランジスタのうちの1つが導通され、前記第2のキャパシタを介して前記第2の低電圧信号を受信すると、前記第3のトランジスタ及び第4のトランジスタのうちの他の1つが導通されることを特徴とする請求項13に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記ロジックレベル電圧変換回路は、
第1の端子及び第2の端子を有し、第1の端子が前記第1の低電圧制御信号を受信する第1のキャパシタと、
第1の端子及び第2の端子を有し、第1の端子が前記第2の低電圧制御信号を受信する第2のキャパシタと、
第1の通電端子は、前記電源供給回路と接続されており、第2の通電端子は、前記第1のキャパシタの第2の端子と接続されており、制御端子は、前記第2のキャパシタの第2の端子と接続されている第1のトランジスタと、
第1の通電端子が前記電源供給回路と接続されており、第2の通電端子が前記第2のキャパシタの第2の端子と接続されており、制御端子が前記第1のキャパシタの第2の端子と接続されている第2のトランジスタと、
を備え、
前記第2のトランジスタは、前記第1のキャパシタを介して前記第1の低電圧信号を受信すると導通されるようにし、
前記第1のトランジスタは、前記第2のキャパシタを介して前記第2の低電圧信号を受信すると導通されるようにし、
第1の通電端子が前記電源供給回路と接続されており、制御端子が前記第1のキャパシタの第2の端子に接続されている第3のトランジスタと、
第1の通電端子が第1のノードで前記第3トランジスタの第2の通電端子と接続されており、第2の通電端子が接地に接続されており、制御端子が前記第1のキャパシタの第1の端子と接続されている第4のトランジスタと、
をさらに備え、
前記第1のキャパシタを介して前記第1の低電圧信号を受信すると、前記第3のトランジスタ及び第4のトランジスタのうちの1つが導通され、前記第2のキャパシタを介して前記第2の低電圧信号を受信すると、前記第3のトランジスタ及び第4のトランジスタのうちの1つが導通され、
第1の通電端子が前記電源供給回路と接続されており、制御端子が前記第2のキャパシタの第2の端子に接続されている第5のトランジスタと、
第1の通電端子が第2のノードで前記第5のトランジスタの第2の通電端子と接続されており、第2の通電端子が接地に接続されており、制御端子が前記第2のキャパシタの第1の端子と接続されている第6のトランジスタと、
をさらに備え、
前記第1のキャパシタを介して前記第1の低電圧信号を受信すると、前記第5のトランジスタ及び第6のトランジスタのうちの1つが導通され、前記第2のキャパシタを介して前記第2の低電圧信号を受信すると、前記第5のトランジスタ及び第6のトランジスタのうちの1つが導通されることを特徴とする請求項13に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記基板電圧変換回路は、
第1の端子及び第2の端子を有し、第1の端子が前記第1のノードに接続された第3のキャパシタと、
第1の端子及び第2の端子を有し、第1の端子が前記第2のノードに接続された第4のキャパシタと、
第1の通電端子が前記第3のキャパシタの第2の端子に接続されており、第2の端子が前記基板に接続されており、制御端子が前記第4のキャパシタの第2の端子と接続されている第7のトランジスタと、
第1の通電端子が前記第4のキャパシタの第2の端子に接続されており、第2の端子が前記基板に接続されており、制御端子が前記第3のキャパシタの第2の端子と接続されている第8のトランジスタと、
を備え、
前記第5のトランジスタが導通されると、前記第7のトランジスタの導通され、前記第6のトランジスタが導通されると、前記第8のトランジスタの導通されることを特徴とする請求項17に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記基板電圧変換回路は、
第1の端子及び第2の端子を有し、第1の端子が第4のキャパシタの第1の端子に接続された第5のキャパシタと、
第1の通電端子が出力ノードで第4のキャパシタの第2の端子と接続されており、第2の通電端子が前記基板に接続されており、制御端子が前記第8のトランジスタの制御端子と接続されている第9のトランジスタと、
をさらに備え、
前記出力ノードを基板電圧にするために、前記第3のトランジスタの導通されるとき、前記第9のトランジスタが導通されることを特徴とする請求項18に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記基板電圧変換回路は、
第1の通電端子が前記第5のキャパシタの第2の端子と接続されており、第2の通電端子が前記第9のトランジスタの第1の通電端子と接続されており、制御端子が前記第9のトランジスタの制御端子と接続されている第10のトランジスタと、
第1の通電端子が前記電源供給回路と接続されており、第2の通電端子が前記第9のトランジスタの第1の通電端子と接続されており、制御端子が前記第5のキャパシタの第2の端子と接続されている第11のトランジスタと、
をさらに備えることを特徴とする請求項19に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記ポンプ信号生成回路は、複数のインバータ回路を備え、前記ポンプ作動信号に応答して、4個のポンプ制御ノードに各々4個のポンプ制御信号を出力することを特徴とする請求項1に記載の基板に電荷を伝達する電荷ポンプシステム。
- 前記4個のポンプ制御ノードは、
前記比較回路の出力ノードがロジックハイ状態に遷移すると、第1のポンプ制御ノード及び第3のポンプ制御ノードがロジックハイ状態に遷移し、第2のポンプ制御ノード及び第4のポンプ制御ノードがロジックロー状態に遷移し、前記第2のポンプ制御ノードがロジックロー状態に遷移する前に、前記第1のポンプ制御ノードがロジックハイ状態に遷移し、前記第1のポンプ制御ノードがロジックロー状態に遷移する前に、前記第2のポンプ制御ノードがロジックハイ状態に遷移し、前記第3のポンプ制御ノードがロジックハイ状態に遷移する前に、前記第4のポンプ制御ノードがロジックロー状態に遷移し、前記第4のポンプ制御ノードがロジックハイ状態に遷移する前に、前記第3のポンプ制御ノードがロジックロー状態に遷移するように、
構成されていることを特徴とする請求項21に記載の基板に電荷を伝達する電荷ポンプシステム。 - 前記電荷ポンプは、
第1の端子及び第2の端子を有し、第1の端子が前記第1のポンプ制御ノードに接続された第1のトランジスタを備え、
前記第1のトランジスタのソース端子及びドレイン端子は、接続されて前記第1のトランジスタの第1の端子を形成し、前記第1のトランジスタのゲート端子は、前記第1のトランジスタの第2の端子であり、
第1の端子及び第2の端子を有し、第1の端子が前記第2のポンプ制御ノードに接続された第2のトランジスタを備え、
前記第2のトランジスタのソース端子及びドレイン端子は、接続されて前記第2のトランジスタの第1の端子を形成し、前記第2のトランジスタのゲート端子は、前記第2のトランジスタの第2の端子であり、
第1の通電端子、第2の通電端子、及び制御端子を有する第3のトランジスタを備え、
第1の通電端子、第2の通電端子、及び制御端子を有する第4のトランジスタを備え、
前記第3のトランジスタの第1の通電端子が接地に接続されており、前記第3のトランジスタの第2の通電端子が前記第2のトランジスタの第2の端子に接続されており、前記第3のトランジスタの制御端子が前記第1のトランジスタの第2の端子及び前記第4のトランジスタの第2の通電端子に接続されており、
前記第4のトランジスタの第1の通電端子が接地に接続されており、前記第4のトランジスタの第2の通電端子が前記第1のトランジスタの第2の端子に接続されており、前記第4のトランジスタの制御端子が前記第2のトランジスタの第2の端子及び前記第3のトランジスタの第2の通電端子に接続されており、
第1の端子及び第2の端子を有し、第1の端子が前記第3のポンプ制御ノードに接続された第5のトランジスタを備え、
前記第5のトランジスタのソース端子及びドレイン端子は、接続されて、前記第5のトランジスタの第1の端子を形成し、前記第5のトランジスタのゲート端子は、前記第5のトランジスタの第2の端子であり、
第1の端子及び第2の端子を有し、第1の端子が前記第4のポンプ制御ノードに接続された第6のトランジスタを備え、
前記第6のトランジスタのソース端子及びドレイン端子は、接続されて、前記第6のトランジスタの第1の端子を形成し、前記第6のトランジスタのゲート端子は、前記第6のトランジスタの第2の端子であり、
第1の通電端子、第2の通電端子、及び制御端子を有する第7のトランジスタを備え、
第1の通電端子、第2の通電端子、及び制御端子を有する第8のトランジスタを備え、
前記第7のトランジスタの第1の通電端子が前記第5のトランジスタの第2の端子に接続されており、前記第7のトランジスタの第2の通電端子が前記基板電圧に接続されており、前記第7のトランジスタの制御端子が前記第6のトランジスタの第2の端子に接続されており、
前記第8のトランジスタの第1の通電端子が前記第6のトランジスタの第2の端子に接続されており、前記第8のトランジスタの第2の通電端子が前記基板電圧に接続されており、前記第8のトランジスタの制御端子が前記第5のトランジスタの第2の端子に接続されており、
第1の通電端子が前記電源供給回路と接続されており、第2の通電端子が第1のノードに接続されており、制御端子が前記第2のポンプ制御ノードと接続されている第9のトランジスタを備え、
第1の通電端子が前記第1のノードに接続されており、第2の通電端子が接地に接続されており、制御端子が前記第4のポンプ制御ノードに接続されている第10のトランジスタを備え、
第1の通電端子が接地に接続されており、第2の通電端子が第2のノードに接続されており、制御端子が前記第2のトランジスタの第2の端子に接続されている第11のトランジスタを備え、
第1の通電端子が前記第2のノードに接続されており、第2の通電端子が前記基板電圧に接続されており、制御端子が前記第5のトランジスタの第2の端子に接続されている第12のトランジスタを備え、
第1の端子及び第2の端子を有し、第1の端子が前記第1のノードに接続されており、第2の端子が前記第2のノードに接続されている第13のトランジスタを備え、
前記13のトランジスタのソース端子及びドレイン端子は、接続されて、前記第13のトランジスタの第1の端子を形成し、前記第13のトランジスタのゲート端子は、前記第13のトランジスタの第2の端子であることを特徴とする請求項22に記載の基板に電荷を伝達する電荷ポンプシステム。 - 基板に電荷を伝達する電荷ポンプシステムであって、
電源供給ソースの電圧で低電圧信号を生成するための電源供給回路と、
前記低電圧信号に応答して、選択された周波数の発振信号を出力するための発振器回路と、
前記低電圧信号及び前記発振信号を受信して、タイミング信号を出力するためのタイミング信号生成回路と、
前記タイミング信号に応答して、前記低電圧信号を高い電圧信号に変換させるためのロジックレベル電圧変換回路と、
前記ロジックレベル電圧変換回路の出力によって、基板電圧を接地下電圧から接地上電圧に変換させて出力するための基板電圧変換回路と、
前記ロジックレベル電圧変換回路から伝達された前記高い電圧信号及び前記基板電圧変換回路から出力される変換された電圧を受信し、前記変換された電圧及び基準電圧を比較してポンプ作動信号を出力するための比較回路と、
前記ポンプ作動信号に応答して、ポンプの動作を制御するための制御信号を生成するポンプ信号生成回路と、
前記制御信号に応答して、電荷を基板電圧に伝達するための電荷ポンプと、
を備えることを特徴とする基板に電荷を伝達する電荷ポンプシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2272496P | 1996-07-29 | 1996-07-29 | |
US60/022724 | 1996-07-29 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23640397A Division JP4259632B2 (ja) | 1996-07-29 | 1997-07-29 | 半導体基板用のチャージポンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008259420A JP2008259420A (ja) | 2008-10-23 |
JP4842992B2 true JP4842992B2 (ja) | 2011-12-21 |
Family
ID=21811109
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23640397A Expired - Fee Related JP4259632B2 (ja) | 1996-07-29 | 1997-07-29 | 半導体基板用のチャージポンプ |
JP2008119724A Expired - Lifetime JP4842992B2 (ja) | 1996-07-29 | 2008-05-01 | 半導体基板用のチャージポンプ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23640397A Expired - Fee Related JP4259632B2 (ja) | 1996-07-29 | 1997-07-29 | 半導体基板用のチャージポンプ |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP4259632B2 (ja) |
TW (1) | TW362277B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8897073B2 (en) * | 2012-09-14 | 2014-11-25 | Freescale Semiconductor, Inc. | NVM with charge pump and method therefor |
KR101362474B1 (ko) | 2013-03-04 | 2014-02-14 | 충북대학교 산학협력단 | Cmos 서브밴드갭 기준발생기 |
US9306553B2 (en) * | 2013-03-06 | 2016-04-05 | Qualcomm Incorporated | Voltage level shifter with a low-latency voltage boost circuit |
TWI486929B (zh) * | 2013-05-13 | 2015-06-01 | Sitronix Technology Corp | Can produce self-voltage or negative voltage switching circuit |
CN112952789B (zh) * | 2021-03-31 | 2024-06-18 | 上海华虹宏力半导体制造有限公司 | 高Latch up能力的失效安全IO电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2589405B2 (ja) * | 1990-09-20 | 1997-03-12 | 三菱電機株式会社 | 半導体集積回路 |
JPH05108175A (ja) * | 1991-08-06 | 1993-04-30 | Nec Ic Microcomput Syst Ltd | 基板電位発生回路 |
JPH06121525A (ja) * | 1992-10-07 | 1994-04-28 | Mitsubishi Electric Corp | 基板バイアス発生装置 |
US5347172A (en) * | 1992-10-22 | 1994-09-13 | United Memories, Inc. | Oscillatorless substrate bias generator |
JP3276476B2 (ja) * | 1993-08-20 | 2002-04-22 | 株式会社日立製作所 | 半導体集積回路装置 |
KR0123849B1 (ko) * | 1994-04-08 | 1997-11-25 | 문정환 | 반도체 디바이스의 내부 전압발생기 |
-
1997
- 1997-07-26 TW TW086110688A patent/TW362277B/zh not_active IP Right Cessation
- 1997-07-29 JP JP23640397A patent/JP4259632B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-01 JP JP2008119724A patent/JP4842992B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW362277B (en) | 1999-06-21 |
JP2008259420A (ja) | 2008-10-23 |
JPH114576A (ja) | 1999-01-06 |
JP4259632B2 (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064250A (en) | Various embodiments for a low power adaptive charge pump circuit | |
US7106123B2 (en) | Semiconductor device with level converter having signal-level shifting block and signal-level determination block | |
US7772917B2 (en) | Semiconductor device | |
JP3374258B2 (ja) | 電圧発生装置 | |
KR100570425B1 (ko) | 메모리 장치를 위한 저전력 전원 시스템 및 메모리 장치에 전압을 공급하기 위한 방법 | |
KR100363142B1 (ko) | 3상태논리게이트회로를갖는반도체집적회로 | |
JP4842992B2 (ja) | 半導体基板用のチャージポンプ | |
JPH06217527A (ja) | 高効率nチャネルチャージポンプ | |
US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
KR19990050472A (ko) | 승압전압 발생회로 | |
KR100495430B1 (ko) | 톨러런트 입력 회로 | |
EP1028363B1 (en) | Charge pump for a semiconductor substrate | |
JP2006014371A (ja) | 半導体装置 | |
JPH02137254A (ja) | 基板電位検知回路 | |
JP3925788B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法 | |
KR100772705B1 (ko) | 내부전압 생성장치 | |
KR20000043182A (ko) | 고전압 발생기 | |
JP2990160B1 (ja) | 電圧発生回路 | |
JP2991743B2 (ja) | 半導体記憶装置の基板電位調整装置 | |
KR20010004686A (ko) | 출력 드라이버 | |
JPH06203559A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111006 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |