JPH05108175A - 基板電位発生回路 - Google Patents
基板電位発生回路Info
- Publication number
- JPH05108175A JPH05108175A JP3196361A JP19636191A JPH05108175A JP H05108175 A JPH05108175 A JP H05108175A JP 3196361 A JP3196361 A JP 3196361A JP 19636191 A JP19636191 A JP 19636191A JP H05108175 A JPH05108175 A JP H05108175A
- Authority
- JP
- Japan
- Prior art keywords
- substrate potential
- circuit
- circuit board
- potential
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】基板電位を最適な電位状態にし、ムダ電流を避
けることの出来る基板電位発生回路を提供する。 【構成】基板電位を検知する基板電位検知回路１を設
け、これにより検知された基板電位の高低により、発振
周波数が高低に変化する可変周波発振器２を設け、この
発振出力を受けて、基板電位を制御する基板電位発生部
３を設ける。 【効果】基板電位をモニタし、基板発生回路を動作させ
る為、基板電位を最適な状態にし、ムダ電流を避ける。
けることの出来る基板電位発生回路を提供する。 【構成】基板電位を検知する基板電位検知回路１を設
け、これにより検知された基板電位の高低により、発振
周波数が高低に変化する可変周波発振器２を設け、この
発振出力を受けて、基板電位を制御する基板電位発生部
３を設ける。 【効果】基板電位をモニタし、基板発生回路を動作させ
る為、基板電位を最適な状態にし、ムダ電流を避ける。
Description
【０００１】
【産業上の利用分野】本発明は基板電位発生回路に関
し、特に半導体集積回路のサブスレッショルド安定化の
為の基板電位発生回路に関する。
し、特に半導体集積回路のサブスレッショルド安定化の
為の基板電位発生回路に関する。
【０００２】
【従来の技術】半導体集積回路の基板電位は、回路が動
作し基板に電荷が注入されることにより、上昇する。内
部動作がスタンバイの時、基板電位の上昇は微少である
が、アクティブの時は大きく上昇する。
作し基板に電荷が注入されることにより、上昇する。内
部動作がスタンバイの時、基板電位の上昇は微少である
が、アクティブの時は大きく上昇する。
【０００３】基板電位が上昇すると、トランジスタのス
レッショルドレベルが小さくなり、リーク電流が増え
る。更に悪化すると、ラッチアップ等を起こし、デバイ
スが破壊されるという危険性もある。
レッショルドレベルが小さくなり、リーク電流が増え
る。更に悪化すると、ラッチアップ等を起こし、デバイ
スが破壊されるという危険性もある。
【０００４】そこで、一般に基板電位発生回路として、
基板電位安定の為、１つの基板に対して低速と高速の２
つの発振器をもつ基板電位発生回路を接続し、内部動作
のアクティブ・スタンバイにより２つの基板電位発生回
路を使い分け、浮き上がった基板電位を下げる機能を備
えている。
基板電位安定の為、１つの基板に対して低速と高速の２
つの発振器をもつ基板電位発生回路を接続し、内部動作
のアクティブ・スタンバイにより２つの基板電位発生回
路を使い分け、浮き上がった基板電位を下げる機能を備
えている。
【０００５】このような従来の基板電位発生回路の一例
を図６に示す。
を図６に示す。
【０００６】図６において、１つの基板４に接続する２
つの基板電位発生回路５，６について、回路５は低周波
発振器を、回路６は高周波発振器を備えている。
つの基板電位発生回路５，６について、回路５は低周波
発振器を、回路６は高周波発振器を備えている。
【０００７】基板電位発生回路５は、低周波発振器５１
とその基板電位発生部５２とを有し、基板電位発生回路
６は、高周波発振器６１とその基板電位発生部６２とを
有する。
とその基板電位発生部５２とを有し、基板電位発生回路
６は、高周波発振器６１とその基板電位発生部６２とを
有する。
【０００８】スタンバイの場合は回路５のみが動作し、
アクティブの場合はスタンバイ状態より基板に注入され
る電荷が多い為、回路５と同時に回路６も動作する。
アクティブの場合はスタンバイ状態より基板に注入され
る電荷が多い為、回路５と同時に回路６も動作する。
【０００９】基板電位発生回路５，６の能力は、発振器
の周波数が高い程高い。低周波発振器（Ａ）と高周波発
振器（Ｂ）による波形は図７に示す様になり、波形がハ
イになった時、基板電位発生部がＯＮする。単位時間当
り、ＯＮする回数は周波数によって決まる為、高周波発
振器を持つ基板電位発生回路（Ｂ）は、能力が高くな
る。
の周波数が高い程高い。低周波発振器（Ａ）と高周波発
振器（Ｂ）による波形は図７に示す様になり、波形がハ
イになった時、基板電位発生部がＯＮする。単位時間当
り、ＯＮする回数は周波数によって決まる為、高周波発
振器を持つ基板電位発生回路（Ｂ）は、能力が高くな
る。
【００１０】
【発明が解決しようとする課題】従来の基板電位発生回
路においては、集積回路の回路や動作が様々である為、
基板電位を正確に見積ることが難しく、基板電位を最適
にすることが困難なので、マージンを持たせていた。そ
の為、基板電位発生回路の能力を大きくし、ムダな電流
を要するという問題点があった。
路においては、集積回路の回路や動作が様々である為、
基板電位を正確に見積ることが難しく、基板電位を最適
にすることが困難なので、マージンを持たせていた。そ
の為、基板電位発生回路の能力を大きくし、ムダな電流
を要するという問題点があった。
【００１１】本発明の目的は、前記問題点を解決し、基
板電位を最適な状態にし、ムダな電流を避けることの出
来るようにした基板電位発生回路を提供することにあ
る。
板電位を最適な状態にし、ムダな電流を避けることの出
来るようにした基板電位発生回路を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の基板電位発生回
路の構成は、基板電位を検知する基板電位検知回路と、
前記基板電位検知回路により検知された基板電位の高低
により発振周波数が高低に変化する可変周波発振器と、
前記可変周波発振器の発振出力を受けて基板電位を制御
する基板電位発生部とを備えることを特徴とする。
路の構成は、基板電位を検知する基板電位検知回路と、
前記基板電位検知回路により検知された基板電位の高低
により発振周波数が高低に変化する可変周波発振器と、
前記可変周波発振器の発振出力を受けて基板電位を制御
する基板電位発生部とを備えることを特徴とする。
【００１３】
【実施例】図１は本発明の一実施例の基板電位発生回路
を示すブロック図、図２は図１の具体的回路を示す回路
図、図３は図１の基板の電位を示す特性図である。
を示すブロック図、図２は図１の具体的回路を示す回路
図、図３は図１の基板の電位を示す特性図である。
【００１４】図１において、本実施例は、基板４の電位
ＶＳを３分割して検出する基板電位検知回路１と、この
出力により周波数を可変とする可変周波発振器２と、基
板電位発生部３とを備えている。ここで、基板４の電位
ＶＳは、検知回路１にて、Ｖ0 〜Ｖ1 ，Ｖ1 〜Ｖ2 ，Ｖ
2 〜Ｖ3 の３電位に分けた形で検出される。
ＶＳを３分割して検出する基板電位検知回路１と、この
出力により周波数を可変とする可変周波発振器２と、基
板電位発生部３とを備えている。ここで、基板４の電位
ＶＳは、検知回路１にて、Ｖ0 〜Ｖ1 ，Ｖ1 〜Ｖ2 ，Ｖ
2 〜Ｖ3 の３電位に分けた形で検出される。
【００１５】図２において、基板電位検知回路１は、直
列抵抗Ｒ1 〜Ｒ4 と、インバータＰ1 ，Ｐ2 ，Ｐ3 と、
次段のインバータとを有する。直列抵抗は、基板４とＶ
ＣＣ電位との間に接続される。可変周波発振器２は、ト
ランジスタ群Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 に分けられ、各ト
ランジスタ群は、一括してＯＮ，ＯＦＦとなる。基板電
位発生部３は、基板（ＳＵＢ）と接地（ＧＮＤ）との間
に、２個のダイオードの直列体が接続され、可変周波発
振器２とは容量性の結合となる。
列抵抗Ｒ1 〜Ｒ4 と、インバータＰ1 ，Ｐ2 ，Ｐ3 と、
次段のインバータとを有する。直列抵抗は、基板４とＶ
ＣＣ電位との間に接続される。可変周波発振器２は、ト
ランジスタ群Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 に分けられ、各ト
ランジスタ群は、一括してＯＮ，ＯＦＦとなる。基板電
位発生部３は、基板（ＳＵＢ）と接地（ＧＮＤ）との間
に、２個のダイオードの直列体が接続され、可変周波発
振器２とは容量性の結合となる。
【００１６】また、図２の抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，
Ｒ4 ，インバータＰ1 ，Ｐ2 ，Ｐ3 は、基板４の電位を
ＶＳとした場合、図３で示す様に設定する。
Ｒ4 ，インバータＰ1 ，Ｐ2 ，Ｐ3 は、基板４の電位を
ＶＳとした場合、図３で示す様に設定する。
【００１７】図３において、Ｖ0 ≦ＶＳ≦Ｖ1 の時、図
２のインバータＰ1 がＯＮ。図３において、Ｖ1 ≦ＶＳ
≦Ｖ2 の時、図２のインバータＰ1 ，Ｐ2 がＯＮ。図３
において、Ｖ2 ≦ＶＳ≦Ｖ3 の時、図２のインバータＰ
1 ，Ｐ2 ，Ｐ3 がＯＮとなる。ここで、インバータＰ1
がＯＮとは、その出力が低（ロウ）レベルとなることで
ある。
２のインバータＰ1 がＯＮ。図３において、Ｖ1 ≦ＶＳ
≦Ｖ2 の時、図２のインバータＰ1 ，Ｐ2 がＯＮ。図３
において、Ｖ2 ≦ＶＳ≦Ｖ3 の時、図２のインバータＰ
1 ，Ｐ2 ，Ｐ3 がＯＮとなる。ここで、インバータＰ1
がＯＮとは、その出力が低（ロウ）レベルとなることで
ある。
【００１８】次に、この基板電位発生回路の動作を示
す。
す。
【００１９】基板電位ＶＳがＶＳ＜Ｖ0 の時、入力
ａ1 ，ａ2 ，ａ3 はロウ、出力ｂ1 ，ｂ2 ，ｂ3 はハ
イ、出力ｃ1 ，ｃ2 ，ｃ3 はハイとなり、トランジスタ
群Ｔ1 ，Ｔ2 ，Ｔ3 はＯＮしておらず、トランジスタ群
Ｔ0 のみによる発振器となる。
ａ1 ，ａ2 ，ａ3 はロウ、出力ｂ1 ，ｂ2 ，ｂ3 はハ
イ、出力ｃ1 ，ｃ2 ，ｃ3 はハイとなり、トランジスタ
群Ｔ1 ，Ｔ2 ，Ｔ3 はＯＮしておらず、トランジスタ群
Ｔ0 のみによる発振器となる。
【００２０】基板電位がＶ0 ＜ＶＳ＜Ｖ1 の時、入力ａ
1 がハイ、入力ａ2 ，ａ3 がロウ、出力ｂ1 がロウ、出
力ｂ2 ，ｂ3 がハイ、出力ｃ1 がハイ、出力ｃ2 ，ｃ3
がロウとなりトランジスタ群Ｔ0 ，Ｔ1 がＯＮする。こ
の様にトランジスタ群Ｔ1 ，Ｔ0 による発振器となり、
トランジスタ群Ｔ0 のみの発振器に比べ、周波数が高く
なる。
1 がハイ、入力ａ2 ，ａ3 がロウ、出力ｂ1 がロウ、出
力ｂ2 ，ｂ3 がハイ、出力ｃ1 がハイ、出力ｃ2 ，ｃ3
がロウとなりトランジスタ群Ｔ0 ，Ｔ1 がＯＮする。こ
の様にトランジスタ群Ｔ1 ，Ｔ0 による発振器となり、
トランジスタ群Ｔ0 のみの発振器に比べ、周波数が高く
なる。
【００２１】同様にＶ1 ≦ＶＳ≦Ｖ2 の時、トランジス
タ群Ｔ0 ，Ｔ1 ，Ｔ2 、Ｖ2 ≦ＶＳ≦Ｖ3 の時トランジ
スタ群Ｔ0 ，Ｔ1 ，Ｔ2，Ｔ3 のトランジスタ群による
発振器となる。
タ群Ｔ0 ，Ｔ1 ，Ｔ2 、Ｖ2 ≦ＶＳ≦Ｖ3 の時トランジ
スタ群Ｔ0 ，Ｔ1 ，Ｔ2，Ｔ3 のトランジスタ群による
発振器となる。
【００２２】基板電位発生回路の能力は発振器の周波数
に比例する為、基板電位ＶＳをモニタしながら、発振器
の入力を変化させる回路となる。これにより、基板電位
を最適な状態にし、ムダ電流を避けることができる。
に比例する為、基板電位ＶＳをモニタしながら、発振器
の入力を変化させる回路となる。これにより、基板電位
を最適な状態にし、ムダ電流を避けることができる。
【００２３】以上の説明においては一実施例として、基
板電位を検知する部分に抵抗を使用するものとしたが、
これに限られることはなく、トランジスタを用いても同
様の効果が得られ、本発明の目的を達成することが考え
られる。
板電位を検知する部分に抵抗を使用するものとしたが、
これに限られることはなく、トランジスタを用いても同
様の効果が得られ、本発明の目的を達成することが考え
られる。
【００２４】図４は本発明の他の実施例を具体的に示し
た回路図である。
た回路図である。
【００２５】図４において、本実施例は、図２の抵抗Ｒ
1 〜Ｒ4がそれぞれトランジスタＴ4 〜Ｔ7 に置き換え
られている。その他の回路は図２と同様である。
1 〜Ｒ4がそれぞれトランジスタＴ4 〜Ｔ7 に置き換え
られている。その他の回路は図２と同様である。
【００２６】基板電位をＶＳとした場合、トランジスタ
Ｔ4 ，Ｔ5 ，Ｔ6 は、図５に示すような値に設定されて
いる。
Ｔ4 ，Ｔ5 ，Ｔ6 は、図５に示すような値に設定されて
いる。
【００２７】本実施例では、抵抗ではなくトランジスタ
を使用する為、チップサイズが小さくなるという利点が
ある。
を使用する為、チップサイズが小さくなるという利点が
ある。
【００２８】
【発明の効果】以上説明したように、本発明は、基板電
位をモニタし、基板発生回路を動作させるので、基板電
位を最適な状態にし、ムダ電流を避けるという効果を有
する。
位をモニタし、基板発生回路を動作させるので、基板電
位を最適な状態にし、ムダ電流を避けるという効果を有
する。
【図１】本発明の一実施例の基板電位発生回路のブロッ
ク図である。
ク図である。
【図２】図１の一実施例の基板電位発生回路の具体的回
路図である。
路図である。
【図３】図２の基板電位の特性図である。
【図４】本発明の他の実施例の基板電位発生回路の具体
的回路図である。
的回路図である。
【図５】図４の基板電位の特性図である。
【図６】従来の基板電位発生回路のブロック図である。
【図７】（Ａ），（Ｂ）は従来の基板電位発生回路の低
周波，高周波発振器による電流波形図である。
周波，高周波発振器による電流波形図である。
１ 基板電位検知回路 ２ 可変周波発振器 ３ 基板電位発生部 ４ 基板 ５，６ 基板電位発生回路 ５１ 低周波発振器 ５２ 低周波発振器に接続する基板電位発生部 ６１ 高周波発振器 ６２ 高周波発振器に接続する基板電位発生部
Claims (1)
- 【請求項１】 基板電位を検知する基板電位検知回路
と、前記基板電位検知回路により検知された基板電位の
高低により発振周波数が高低に変化する可変周波発振器
と、前記可変周波発振器の発振出力を受けて基板電位を
制御する基板電位発生部とを備えることを特徴とする基
板電位発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196361A JPH05108175A (ja) | 1991-08-06 | 1991-08-06 | 基板電位発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196361A JPH05108175A (ja) | 1991-08-06 | 1991-08-06 | 基板電位発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108175A true JPH05108175A (ja) | 1993-04-30 |
Family
ID=16356571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196361A Pending JPH05108175A (ja) | 1991-08-06 | 1991-08-06 | 基板電位発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097113A (en) * | 1997-10-14 | 2000-08-01 | Mitsubishi Denki Kabushiki Kaisha | MOS integrated circuit device operating with low power consumption |
| JP2008259420A (ja) * | 1996-07-29 | 2008-10-23 | Hynix Semiconductor Inc | 半導体基板用のチャージポンプ |
-
1991
- 1991-08-06 JP JP3196361A patent/JPH05108175A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259420A (ja) * | 1996-07-29 | 2008-10-23 | Hynix Semiconductor Inc | 半導体基板用のチャージポンプ |
| US6097113A (en) * | 1997-10-14 | 2000-08-01 | Mitsubishi Denki Kabushiki Kaisha | MOS integrated circuit device operating with low power consumption |
| US6333571B1 (en) | 1997-10-14 | 2001-12-25 | Mitsubishi Denki Kabushiki Kaisha | MOS integrated circuit device operating with low power consumption |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004737B1 (ko) | 백바이어스전압 발생회로 | |
| US5208557A (en) | Multiple frequency ring oscillator | |
| US5072134A (en) | Internal voltage converter in semiconductor integrated circuit | |
| US4460835A (en) | Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator | |
| US5453719A (en) | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal | |
| JPH0519914A (ja) | 半導体装置の内部降圧回路 | |
| JP2005079828A (ja) | 降圧電圧出力回路 | |
| JPH05108175A (ja) | 基板電位発生回路 | |
| JPH0691457B2 (ja) | 基板バイアス発生回路 | |
| JPH10107620A (ja) | クロック信号発生回路 | |
| JPH07193484A (ja) | ソース終了送信線ドライバ | |
| JP3564976B2 (ja) | 発振検出回路 | |
| JPH08321749A (ja) | 発振回路 | |
| JPS62205Y2 (ja) | ||
| KR20000042428A (ko) | 전력 소모를 줄인 기판 바이어스 전압 발생 장치 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JPH01183147A (ja) | 基板電位発生回路 | |
| JP3593737B2 (ja) | 半導体集積回路 | |
| JPH08248911A (ja) | 液晶表示装置 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPS6212148A (ja) | 半導体集積回路装置 | |
| JPH01278064A (ja) | 半導体回路 | |
| JPH0799625B2 (ja) | 基板バイアス電圧発生器 | |
| JPH05315941A (ja) | 論理回路 | |
| JP2550810Y2 (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |