JPH01183147A - 基板電位発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体メモリ等のデバイス（素子）が形成さ
れた基板の電位を所定の値に保持するための基板電位発
生回路に関するものである。

（従来のｉ術） 従来、この種の基板電位発生回路としては、例えば第２
図のようなものがあった。以下、その構成を説明する。

第２図は従来の基板電位発生回路の一構成例を示す回路
図である。

この基板電位発生回路は、基板１の電位を例えば−４Ｖ
程度に保持するためのものであり、奇数個のインバータ
１１〜１９で構成され周期的なパルス９Ｓを発生するリ
ングオシレータ１０を備え、そのリングオシレータ１０
の出力イ則には第１のポンプ回路２０と基板電位発生能
力向上用のポンプ回路３０とが接続されている。

第１のポンプ回路２０は、基板電位を下げる機能を有し
、リングオシレータ１０の出力側に直列接続されたイン
バータ２１及びキャパシタ２２と、基板１と接地電位Ｖ
ｓｓの間に直列接続されなＮチャネル型ＭＯＳトランジ
スタ（以下、ＮＭＯ８という）２３．２４とで構成され
ている。

ポンプ回＃１３０は、基板電位１を検出してその検出信
号３５Ｓを出力する基板電位検出回路３〇−１と、この
回路３０−１にナントゲート（以下、ＮＡＮＤゲートと
いう＞３９．４０を介して接続された第２のポンプ回＃
ｌ３０−２とで構成されている。基板電位検出回路３０
−１は、電源電位Ｖｃｃと基板１の間に直列接続された
抵抗３１゜ＮＭＯ８３２，３３、及び抵抗３４を有し、
さらにその抵抗３１とＮＭＯ８３２の接続点にインバー
タ３５が接続されている。インバータ３５がら出力され
る検出信号３５Ｓは、デバイスの動作を制御するための
デバイス動作制御信号（例えば、ダイナミックＲＡＭに
おける行アドレス選択信号ＲＡＳ）Ａと共にＮＡＮＤゲ
ート３９の入力側に接続され、そのＮＡＮＤゲート３９
の出力信号３９Ｓがリングオシレータ１０の出力パルス
１９Ｓと共にＮＡＮＤゲート４０の入力側に接続され、
さらにそのＮＡＮＤゲート４０の出力信号４０Ｓが第２
のポンプ回路３０−２に接続されている。第２のポンプ
回路３０−２は、基板電位の一時的な上昇を抑制する機
能を有し、ＮＡＮＤゲート４０の出力側に接続されたキ
ャパシタ３６と、基板１と接地電位Ｖｓｓの間に直列接
続されたＮＭＯ３３７，３８とで構成されている。

以上の構成において、リングオシレータ１ｏがら周期的
なパルス１９Ｓが出力されると、ポンプ回＃１２０はそ
のパルス１９Ｓをインバータ２１で反転した後、キャパ
シタ２２及びＮＭＯ３２３゜２４により充放電を行って
基板１がら正電荷を吸い込み、基板電位を例えば−４Ｖ
程度に下げる。

基板電位検出回路３０−１は、基板電位が例えば−４Ｖ
のように深い状態ではインバータ３５を通して高レベル
（以下、ＩＩ　ＨＩＩという）の信号３５Ｓを出力する
。ところが、電源投入時において基板電位が一時的に上
昇したり、あるいはデバイス動作時において基板電流が
増大したり、基板ノイズにより基板電位が一時的に上昇
することがある。このように基板電位が一時的に例えば
−ｉｖのように浅い状態になると、基板電位検出回路３
０−１の出力信号３５Ｓが低レベル（以下、′Ｌ“とい
う）になる。この出力信号３５Ｓは、ＮＡＮＤゲート３
９でデバイス動作制御信号Ａと否定論理積がとられ、さ
らにそのＮＡＮＤゲート３９の出力信号３９ＳがＮＡＮ
Ｄゲート４０によって出力パルス１９Ｓと否定論理積が
とられた後、第２のポンプ回＃１３０−２に供給される
。第２のポンプ回路３０−２は、ＮＡＮＤゲート４０の
出力信号４０Ｓを入力し、キャパシタ３６及びＮＭＯ３
３７，’３８により充放電を行って基板１から正電荷を
吸い込み、基板電位の一時的な上昇を抑制する。この第
２のポンプ回路３０−２は、基板電位が浅い状態では常
に動作し、基板電位が深い状態ではデバイス動作時、即
ちデバイス動作制御信号ＡがＩＩ　Ｌ　ＩＩである期間
内に動作する。

（発明が解決しようとする問題点） しかしながら、上記構成の回路では、次のような問題点
があった。□ （ｉ）　　第３図は第２図の信号波形図である。第２図
の基板電位検出回路３０−１はその回路構成上、応答速
度が遅い。この基板電位検出回路３〇−１から出力され
る検出信号３５Ｓが１１　ＨＩＩであり、またリングオ
シレータ１０の出力パルス１９Ｓの１／２サイクル時間
がデバイス動作時、即ちデバイス動作制御信号Ａが′土
′″である時間と同等以上であれば、第３図に示すよう
に、第２のポンプ回＃１３０−２がデバイス動作時間内
に機能する確率は極めて低くなり、効果的ではない。

（ｉｉ）　　従来の回路では、第２のポンプ回路３〇−
２をＮＡＮＤゲート３９．４０を用いて否定論理積によ
り制御している。このため。基板電位のある一定値を境
界として第２のポンプ回路３〇−２を動作させるか否か
の２通りの制御であり、基板１の連続的電位変化に対応
した適切なポンプ能力制御ができず、それによって消費
電力が大きく、基板電位の発生効率が低いという問題が
あった。

本発明は前記従来技術が持っていた問題点として、リン
グオシレータの周期とデバイス動作時間の長さによって
は第２のポンプ回路が動作しないことと、基板の連続的
電位変化に対応したポンプ能力制御ができない点につい
て解決した基板電位発生回路を提供するものである。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、デバイスが形成
された基板の電位を所定の値に保持するための基板電位
発生回路において、この基板電位発生回路を少なくとも
、前記デバイスの待機時と動作時において信号レベルが
異なるデバイス動作制御信号と、前記基板の電位を検出
しその検出結果に応じたレベルの検出信号を出力する基
板電位検出回路と、前記デバイス動作制御信号及び検出
信号により電流消費量が変化するインバータ回路を複数
個有しそれらのインバータ回路がリング状に接続され該
電流消費量に対応した周波数のパルスを発生する周波数
可変型のリングオシレータと、前記リングオシレータの
出力パルスにより充放電を行い前記基板から電荷を吸い
込んでその基板電位を下げるポンプ回路とで、構成した
ものである。

（作用） 本発明によれば、以上のように基板電位発生回路を構成
したので、周波数可変型リングオシレータは、デバイス
動作制御信号のレベル及び検出信号に応じて発振周波数
が変化し、ポンプ回路の充放電動作回数を変える。これ
により、基板電位は効率良く、かつ的確に一定の値に保
持される。従って、前記問題点を除去できるのである。

（実施例） 第１図は本発明の実施例を示す周波数制御方式による基
板電位発生回路の回路図である。

この基板電位発生回路は、基板１の電位を例えば−４Ｖ
程度に保持するためのものであり、奇数個のインバータ
回ｆｆ８６０−１〜６０−Ｎがリング状に接続され可変
周波数のパルス６０Ｓを発生する周波数可変型のリング
オシレータ６０を備え、そのリングオシレータ６０の出
力１則にはポンプ回路７０が接続されると共に、各ゲー
ト回路６０−１〜６０−Ｎには周波数制御回路８０が共
通接続されている。

リングオシレータ夕６０の各インバータ回路６〇−１〜
６０−Ｎは、直列接続された第１のＰチャネル型ＭＯ８
）−ランジスタ（以下、ＰＭＯ３という）６１及び第１
のＮＭＯ８６２からなるインバータを備え、該ＰＭＯ８
６１のソースと電源電位Ｖｃｃとの間には電流制御用の
３個のＰＭＯ８６３，６４，６５が並列に接続されると
共に、該ＮＭＯ８６２のソースと接地電位Ｖｓｓとの間
には電流制御用の３個（７）ＮＭＱＳ６６．６７．６８
が並列に接続されている。電流制御用ＰＭＯ８６３〜６
５のうち、ＰＭＯ８６３のゲートは接地電位Ｖｓｓに接
続されると共に、第２のＰＭＯ８６４のゲートはデバイ
ス動作制御信号（例えば、ダイナミックＲＡＭにおける
行アドレス選択信号ＲＡＳ等）Ａに、第３のＰＭＯ８６
５のゲートは反転検出信号Ｈにそれぞれ接続されている
。また電流制御用ＮＭＯ８６６〜６８のうち、ＮＭＯ３
６６のゲートは電源電位Ｖｃｃに接続されると共に、第
２のＮＭＯ８６７のゲートは反転デバイス動作制御信号
へに、第３のＮＭＯ３６８のゲートは検出信号Ｂにそれ
ぞれ接続されている。これらの電流制御用のＰＭＯ３６
３〜６５、及びＮＭｏ５６６〜６８のうち、ＰＭＯ８６
ＢとＮＭＯ８６６、ＰＭＯ８６４とＮＭＯ８６７、ＰＭ
Ｏ３６５とＮＭＯ８６８がそれぞれ対をなして動作する
。

ポンプ回路７０は、基板電位を下げる機能を有し、リン
グオシレータ６０の出力側に直列接続されたインバータ
７１及びキャパシタ７２を備え、そのキャパシタ７２と
基板５０との間にＮＭＯ３７３が接続されると共に、該
キャパシタ７２と接地電位Ｖｓｓとの間にＮＭＯ８７４
が接続されている。

周波数制御回路８０は、リングオシレータ６０の発振周
波数を制御するための回路であり、基板電位検出回路８
０ａと、デバイス動作制御信号Ａを反転して反転デバイ
ス動作制御信号Ｘを生成するインバータ８０ｂとを備え
ている。基板電位検出回路８０ａは、基板５０の電位を
検出しその検出結果に応じたレベルの検出信号Ｂ及びそ
の反転検出信号百を出力する回路であり、抵抗８１゜８
４．８５，８８，８９，９２、ＮＭＯ８８２゜８３．８
７，９１．及びＰＭＯ８８６，９０を備えている。電源
電位Ｖｃｃと基板５０との間には、抵抗８１、ＮＭＯ８
８２，８Ｂ、及び抵抗８４が直列に接続され、その抵抗
８１とＮＭＯ８８２の接続点に、ＰＭＯ８８６及びＮＭ
Ｏ３８７からなり反転検出信号Ｈを出力するインバータ
が接続され、さらにそのインバータの出力イ則、ＰＭＯ
８９０及びＮＭＯ８９１からなり検出信号Ｂを出力する
インバータが接続されている。また、ＮＭＯ３８２のゲ
ートは接地電位Ｖｓｓに接続され、各ＰＭＯ８８６，９
０と電源電位Ｖｃｃの間に抵抗８５．８９がそれぞれ接
続されると共に、各ＮＭＯ８８７，９１と接地電位Ｖｓ
ｓの間に抵抗８８．９２がそれぞれ接続されている。

゛第４図は、基板電位（−Ｖ）に対する検出信号Ｂ及び
反転検出信号百の信号電位（Ｖ）の関係を示す検出信号
特性図であり、この図を参照しつつ第１図の動作を説明
する。

リングオシレータ６０の各インバータ回路６０−１〜６
０−Ｎにおいて、ＰＭＯ３６３及びＮＭＯ８６６の対は
常にオン状態で、低い周波数で動作するよう抵抗として
の役割を果す。

ＰＭＯ８６４及びＮＭＯ８６７の対は、デバイス動作制
御信号Ａ及びその反転デバイス動作制御信号Ｘに同期し
て動作する。即ち、デバイス待機時においてデバイス動
作制御信号Ａが“Ｈ”で、その反転デバイス動作制御信
号ＸがＩＩ　Ｌ　ＩＩであるため、ＰＭＯ８６４及びＮ
ＭＯ３６７がオフ状態である。デバイス動作時において
デバイス動作制御信号Ａが“Ｌ′”で、その反転デバイ
ス動作制御信号へが“′Ｈ″であるため、ＰＭＯ８６４
及びＮＭＯ３６７がオン状態となる。ＰＭＯ８６４及び
ＮＭＯ８６７がオン状態になると、ＰＭＯ８６１及びＮ
ＭＯＳ　６２からなるインバータへの電流供給量が増え
、それによってリングオシレータ６０の出力パルス６０
Ｓの周波数が高くなる。

ポンプ回路７０は、出力パルス６０Ｓをインバータ７１
で反転した後、キャパシタ７２及びＮＭＯ８７３，７４
により充放電を行って基板５０から正電荷を吸い込み、
基板電位を下げる。

例えば、出力パルス６０Ｓが゛Ｌパの時は、それがイン
バータ７１で反転されてＩＩ　ＨＩＩとなり、その電荷
がキャパシタ７２及びオン状態のＮＭＯ３７４を通して
接地電位Ｖｓｓへ放電される。出力パルス６０８が１１
　ＨＩＩの時は、それがインバータ７１で反転されて“
Ｌ”となり、基板５ｏの正電荷がオン状態のＮＭＯ８７
３を通して吸い込まれ、キャパシタ２２に蓄積される。

出力パルス６０Ｓの周波数が高くなると、このようなポ
ンプ動作回数が増加し、デバイス動作時における基板電
位の上昇が抑制される。

リングオシレータ６０における各インバータ回路６０−
１〜６０−ＮのＰＭＯ３６５及びＮＭＯ８６８は、基板
電位検出回路８０ａの反転検出信号百及び検出信号Ｂで
制御される。反転検出信号Ｈは、第４図に示すような特
性を持っており、基板電位が浅い領域工では、ＮＭＯ８
８２゜８３がオフ状態となって抵抗８１及びＮＭＯ８８
２の接続点がＩＩ　ＨＩＩとなり、それがＰＭＯ３８６
及びＮＭＯ３’８７からなるインバータで反転されるた
め、“Ｌ”となる。また、この反転検出信号Ｈは、中間
領域■において基板電位が深くなるように従って電位が
上昇し、基板電位が十分深い領域■ではｌ＋　ＨＩＩと
なる。検出信号Ｂは反転検出信号百の逆の特性を示す。

そして、基板電位の浅い領域■では、反転検出信号百が
Ｌ″、検出信号ＢがＩｔ　ＨＩＩとなるため、各インバ
ータ回路６０−１〜６０−ＮのＰＭＯ３６５及びＮＭＯ
８６８がオン状態となり、ＰＭＯ３６１及びＮＭＯ３６
２からなるインバータへの電流供給量が増えて出力パル
ス６０Ｓの周波数が高くなる。そのため、ポンプ動作回
数が増加して基板電位力男１き下げられる。基板電位の
深い領域■では、反転検出信号百が１１　ＨＩＩ’　　
検出信号ＢがＩＩ　Ｌ　ＩＩとなるため、ＰＭＯ３６５
及びＮＭＯＳ　６８がオフ状態となり、ＰＭＯ３６１及
びＮＭＯ８６２からなるインバータへの電流供給量が減
少して出力パルス６０Ｓの周波数が低くなる。このため
、ポンプ動作回数が減少して基板電位が保持される。基
板電位の中間領域■では、ＰＭＯ８６５及びＮＭＯＳ　
６８のオン抵抗が基板電位に応じて変化し、それによっ
て出力パルス６０Ｓの周波数が連続的に変化し、ポンプ
動作回数も連続的に変化して基板電位の上昇が抑制され
る。

本実施例では、次のような利点を有している。

（ａ）　　デバイス動作時において、リングオシレータ
６０の周波数が高くなってポンプ回路７０の平均動作回
数が増加するため従来回路のようなデバイス動作タイミ
ングによってポンプ回＃Ｉ７０が動作しないという問題
を除去でき、効果的な基板電位発生能力の向上が図れる
。

（ｂ）　　周波数可変型のリングオシレータ６０を用い
ているため、基板電位の浅い領域■で出力パルス６０８
の周波数が高くなってポンプ回路７０の平均動作回路が
増加し、基板電位が深くなるに従って出力パルス６０８
の周波数が連続的に低くなり、ポンプ回路７０の平均動
作回数が減少する。

そのため、消費電力が少なく、効率的に基板電位を発生
させることが可能である。

なお、本発明は図示の実施例に限定されず、ゲート回路
６０−１〜６０−Ｎ、ポンプ回路７０、及び周波数制御
回路８０を他のトランジスタで構成したり、あるいはそ
れらの各回路を図示以外の回路で構成する等、種々の変
形が可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、デバイス
動作制御信号のレベル及び基板電位に応じてリングオシ
レータの発振周波数を変化させ、ポンプ動作回数を制御
するようにしたので、基板電位を効率良く、かつ的確に
一定の値に保持することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す基板電位発生回路の回路
図、第２図は従来の基板電位発生回路の回路図、第３図
は第２図の信号波形図、第４図は第１図の検出信号特性
図である。 ５０・・・・・・基板、６０・・・・・・リングオシレ
ータ、６０−１〜６０−Ｎ・・・・・・インバータ回路
、６１゜６３．６４．６５・・・・・・ＰＭＯ８，６２
，６６゜６７．６８・・・・・・ＮＭＯ８，７０・・・
・・・ポンプ回路、８０・・・・・・周波数制御回路、
８０ａ・・・・・・基板電位検出回路、Ａ・・・・・・
デバイス動作制御信号、Ｂ・・・・・・検出信号。

Claims (1)

1. 【特許請求の範囲】 １、基板に形成されたデバイスの待機時と動作時におい
   て信号レベルが異なるデバイス動作制御信号と、 前記基板の電位を検出しその検出結果に応じたレベルの
   検出信号を出力する基板電位検出回路と、前記デバイス
   動作制御信号及び検出信号により電流消費量が変化する
   インバータ回路を複数個有しそれらのインバータ回路が
   リング状に接続され該電流消費量に対応した周波数のパ
   ルスを発生する周波数可変型のリングオシレータと、 前記リングオシレータの出力パルスにより充放電を行い
   前記基板から電荷を吸い込んでその基板電位を下げるポ
   ンプ回路とを、 備えたことを特徴とする基板電位発生回路。 ２、前記リングオシレータのインバータ回路は、直列接
   続された第１のＰチャネル型ＭＯＳトランジスタ及び第
   １のＮチャネル型ＭＯＳトランジスタと、 前記第１のＰチャネル型ＭＯＳトランジスタと電源電位
   との間に並列に接続された電流制御用の第２および第３
   のＰチャネル型ＭＯＳトランジスタと、 前記第１のＮチャネル型ＭＯＳトランジスタと接地電位
   との間に接続された電流制御用の第２および第３のＮチ
   ャネル型ＭＯＳトランジスタとを備え、 前記第２のＰチャネル型ＭＯＳトランジスタ及びＮチャ
   ネル型ＭＯＳトランジスタの各ゲートに前記デバイス動
   作制御信号の相補的な信号が供給され、前記第３のＰチ
   ャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳト
   ランジスタの各ゲートに前記検出信号の相補的な信号が
   供給される特許請求の範囲第１項記載の基板電位発生回
   路。