JPH0494210A - 電圧制御発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、位相同期ループ等で用いられる電圧制御発振
回路に関し、特に半導体集積回路に適した電圧制御発振
回路に関する。

〔従来の技術〕

従来の発振回路としては、第４図に示すようなインバー
タが奇数段接続されたリングオシレータがある。この回
路では、反転回路（インバータ）１が、図に示すような
Ｐチャネルトランジスタと電源端子の間に電圧制御電流
源を有し、インバータ１の出力端子にタイミング容量５
とインバータ２の入力端子が接続され、インバータ２の
出力端子にインバータ３の入力端子が接続され、インバ
ータ３の出力端子にインバータ１が接続され、インバー
タ３の出力端子から信号を取り出す構成となっている。

なお、インバータ１は、ＰチャネルＭＯＳトランジスタ
１１．１３と、Ｎチャネルトランジスタ１４とから構成
されている。

この回路の動作原理は、第５図に示す信号波形図のよう
に、インバータ１０入力信号が時刻Ｔ１の時Ｏｖであっ
たとすると、インバータ１の出力端子はタイミング容量
５を充電しなから上昇する。インバータ１の出力が論理
閾値７月をこえると、インバータ２の出力は反転し０■
となり、インバータ３の出力は電源電圧Ｖｔ）ｆ）とす
るとこの電圧■ＤＤとなる。ここでインバータ３の出力
が論理閾値■Ｔ】をこえると、インバータ１の出力は反
転し、タイミング容量５を急速に放電する。インバータ
１の出力が論理閾値をこえると、インバータ２の出力は
反転しＶＤＤとなり、インバータ３の出力は０■となる
。ここでインバータ３の出力が論理閾値をこえるとイン
バータ１の出力は再び反転し、タイミング容量５を充電
しなが上昇しはじめて、このようにして回路が発振回路
として動作する。

この時、タイミング容量５を放電する時間とインバータ
２．３の遅延時間は十分小さいとすると、発振周波数は
、タイミング容量５を充電する時間で決まる。この充電
時間は定電流源から流れ比る電流値とタイミング容量５
の容量値の積に比例するので周波数制御端子３１に印加
される電圧により電流値が変わり、発振周波数を制御す
ることができる。

〔発明が解決しようとする課題〕

上述した従来の電圧制御発振回路では、インバータ１と
インバータ２．３の論理閾値が同一の値である場合には
問題ないが、インバータ１はインバータ２，３と構成が
異なるため、製造時の特性・のばらつきで論理閾値がイ
ンバータ２，３と異なることがある。インバータ１の出
力はインバータ２．３の遅延時間だけしか容量を充放電
しないので、第５図に示すようにインバータ１の論理閾
値付近てわずかに振れるだけである。従ってインバータ
１の論理閾値とインバータ２．３の論理閾値がこの振幅
以上にずれると、第５図のように発振しなくなるという
欠点がある。

本発明の目的は、このような欠点を除き、安定に発振出
力を得られるにした電圧制御発振回路を提供することに
ある。

〔課題を解決するための手段〕

本発明の電圧制御発振回路の構成は、周波数制御信号入
力端子および一個以上の論理閾値設定端子を有する第１
の反転回路と、この第１の反転回路の出力端子が一方の
端子に接続され他方の端子が接地されたタイミング容量
と、前記第１の反転回路の圧力を入力する第２の反転回
路と、この第２の反転回路の出力を入力する第３の反転
回路とを備え、この第３の反転回路の出力端を前記第１
の反転回路の入力端子に接続され、前記第３の反転回路
の出力端子から信号を出力することを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示す回路図である。この
図で、１は反転回路、１１．１２はＰチャネルＭＯ８）
ランジスタ、１４，１５．１６はＮチャネルＭＯ３）ラ
ンジスタ、５はタイミング容量、２．３はインバータを
示し、３１は周波数制御端子、３２は論理閾値設定端子
、３３は出力端子である。

反転回路１は、ＰチャネルＭＯＳトランジスタ１１．１
２、ＮチャネルＭＯ８）ランジスタ１４゜１５．１６に
より構成され、ＰチャネルＭＯＳトランジスタ１１．１
２のソース端子が電源に接続され、それぞれのドレイン
端子にＮチャネルＭＯＳトランジスタ１４．１５のトレ
イン端子が接続され、両方のゲート端子がともにＰチャ
ネルＭＯＳトランジスタ１１のドレイン端子に接続され
ている。ＮチャネルＭＯ５）ランジスタ１４，１５のソ
ース端子は共にソース端子が接地されたＮチャネルＭＯ
３）ランジスタ１６のトレイン端子に接続され、Ｎチャ
ネルＭＯＳトランジスタ１４のゲート端子が反転回路１
の入力端子、ＮチャネルＭＯ５）ランジスタ１５のゲー
ト端子が論理閾値設定端子３２、ＮチャネルＭＯＳトラ
ン゛ジスタ１６のゲート端子が周波数制御端子３１とな
る。反転回路１の出力端子にタイミング容量５の第１の
端子とインバータ２の入力端子が接続されインバータ２
の出力端子にインバータ３の入力端子が接続され、イン
バータ３の出力端子が反転回路１の第３の入力端子に接
続され、インバータ３の出力端子が出力信号を取り出す
構成となっている。

次に、この回路の動作原理について説明する。

第２図に示す信号波形図のように、反転回路１の入力信
号が時刻Ｔ１の時Ｏ■であったとすると、通常反転回路
１の論理閾値は、電源電圧をＶＤＤとするとＶＤＤ／２
程度に設定するので、反転回路の出力はタイミング容量
５を充電しながら反転しＶＤＤとなる。さらに、インバ
ータ２．３と伝達され時刻Ｔ２には反転口Ｆ！＠１の入
力端子となる。すると反転回路１の出力端子は、タイミ
ング容量５を急速に放電しなからｏ■となり、これかイ
ンバータ２．３を伝播し時刻Ｔ３に再度反転回路１の入
力端子に伝播されるときには再び０■となり、発振回路
として動作する。

インバータ２，３の遅延時間、反転回路１がタイミング
容量５を放電する時間は、タイミング容量５を充電する
時間に比べると十分小さいため、発振周波数はタイミン
グ容量５を充電する時間で決定される。このときタイミ
ング容量５を充電する時間は、反転回路１の出力インピ
ーダンスとタイミング容量の容量値の積で決まる６反転
回路１の出力インピーダンスはＰチャネルＭＯＳトラン
ジスタ１２とＮチャネルＭＯＳトランジスタ１５を流れ
る電流に比例し、その電流はＮチャネルＭＯＳトランジ
スタ１６のゲート電圧で決まる。つまり周波数制御端子
に印加される電圧により発振周波数が制御される。

また、従来例で問題となった反転回路１とインバータ２
．３の論理閾値のずれは、反転回路１の論理閾値がＮチ
ャネルＭＯＳトランジスタ１４のゲート端子に入力され
る電圧で決まるので、インバータ２．３の論理閾値にあ
わせて論理閾値設定端子３２に印加する電圧を変えるこ
とにより解決される。

第３図は本発明の別の実施例を示す回路図である。この
回路で、反転回路１ａはＰチャネルＭｏＳトランジスタ
１１〜１３、ＮチャネルＭＯ３）ランジスタ１４，１５
、タイミング容量５およびインバータ２，３で構成され
る。また３１は周波数制御端子で端子３２．３４は論理
閾値設定端子、３３は出力端子である。反転回路１ａは
、ＰチャネルＭＯ３）ランジスタ１１．１２のソース端
子が電源に接続され、ドレイン端子がＰチャネルＭＯＳ
トラジスタ１３のソース端子に接続され、ＰチャネルＭ
Ｏ３）−ランジスタ１３のトレイン端子がＮチャネルト
ランジスタ１４のドレイン端子に接続され、Ｎチャネル
ＭＯ３）−ランジスタ１４のソース端子が、Ｎチャネル
ＭＯ３）ランジスタ１５のドレイン端子に接続され、Ｎ
チャネルＭＯ８）ランジスタ１５のソース端子は接地さ
れている。ＰチャネルＭＯ３）ランジスタ１１のゲート
端子が周波数設定端子３１となり、ＰチャネルＭＯＳト
ランジスタ１３とＮチャネルＭｏＳトランジスタ１４の
ゲート端子が共に反転回路１の入力端子、ＰチャネルＭ
Ｏ３）ランジスタ１２、ＮチャネルＭＯＳトランジスタ
１５のゲート端子がそれぞれ第１．第２の論理閾値設定
端子３２３４となる。

反転回路１の出力端子にタイミング容量５の第１の端子
とインバータ６の入力端子が接続され、タイミング容量
５の第２に端子が接地され、インバータ２の出力端子に
インバータ３の入力端子が接続され、インバータ３の出
力端子が反転回路１の入力端子に接続インバータ３の出
力端子が出力端子となる構成となっている。

次に動作について説明する。この動作原理も従来例と同
様である。反転回路１ａは、ＰチャネルＭＯＳトランジ
スタ１１か１２およびＮチャネルＭＯＳトランジスタ１
５は導通状態であるので、回路動作としては通常のイン
バータと同一であり、第４図に示した従来例と同一の動
作となる。

また、ＰチャネルＭＯＳトランジスタ１１のゲート端子
に印加される電圧を変えることにより、タイミング容量
５を充電する時間が変わり発振周波数を変えることがで
きる。さらに反転口１１の論理閾値は、ＰチャネルＭＯ
３）−ランジスタ１２、ＮチャネルＭＯ５）ランジスタ
１５のゲート端子の閾値設定端子３２．３４にそれぞれ
印加するする電圧を適当に調節することによりインバー
タ２３の論理閾値とあわせることが可能である。

〔発明の効果〕

以上説明したように本発明の回路は、遅延時間を制御す
る電流源を有する反転回路に論理閾値制御端子を付加し
てその論理閾値を制御することにより、インバータの論
理閾値との差をなくすことができ、安定した発振周波散
策を出力できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示した回路図の信号波形図、第３図は本発明の第２
の実施例の回路図、第４図は従来例の電圧制御発振回路
の回路図、第５図は第４図の回路図の信号波形図である
。 １・・・反転回路、２，３・・・インバータ、５・・・
タイミング容量、１１〜１３・・・ＰチャネルＭＯ３）
ランジスタ、１４〜１６・・ＮチャネルＭＯ８Ｉ−ラン
ジスタ、３１・・・周波数制御端子、３２．３４・・・
論量値設定端子、３３・・・出力端子。

Claims (1)

【特許請求の範囲】
1. 周波数制御信号入力端子および一個以上の論理閾値設定
   端子を有する第１の反転回路と、この第１の反転回路の
   出力端子が一方の端子に接続され他方の端子が接地され
   たタイミング容量と、前記第１の反転回路の出力を入力
   する第２の反転回路と、この第２の反転回路の出力を入
   力する第３の反転回路とを備え、この第３の反転回路の
   出力端を前記第１の反転回路の入力端子に接続され、前
   記第３の反転回路の出力端子から信号を出力することを
   特徴とする電圧制御発振回路。