JPH0494566A - 半導体記憶装置の基板バイアス発生回路 - Google Patents
半導体記憶装置の基板バイアス発生回路Info
- Publication number
- JPH0494566A JPH0494566A JP2212184A JP21218490A JPH0494566A JP H0494566 A JPH0494566 A JP H0494566A JP 2212184 A JP2212184 A JP 2212184A JP 21218490 A JP21218490 A JP 21218490A JP H0494566 A JPH0494566 A JP H0494566A
- Authority
- JP
- Japan
- Prior art keywords
- substrate bias
- level
- charge pump
- vbb
- ring oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は半導体記憶装置の基板バイアス発生回路に関す
る。
る。
従来、半導体記憶装置の基板バイアス発生回路としては
、第４図に示すようなものがある。この半導体記憶装置
の基板バイアス発生回路はリングオンレータ４１とチャ
ージポンプ４２て構成している。上記リングオンレータ
４１は、複数のインバータ４５．４５．・・と、基板バ
イアスＶＢＨのレベルを検出するＶＢＢ検出回路４３あ
るいは基板バイアスの発生をイネーブルにするＶＢＢイ
ネーブル回路４４とトランジスタＴＲ４７，ＴＲ４８Ｔ
Ｒ４９，ＴＲ５０，インバータ４６を備えている。 上記ＶＢＢ検出回路４３あるいは上記ＶＢＢイネーブル
回路４４が低レベル信号を出力したときには、トランジ
スタＴＲ４７はインバータ４６を介して高レベル信号を
受けてオフする一方、トランジスタＴＲ４８は、インバ
ータ４６を介して高レベル信号を受けてオンして、上記
リングオンレータ４１はイネーブルとなり、トランジス
タＴＲ４９と斗うンジスタＴＲ５０が交互にオンして、
発振する。上記チャージポンプ４２は上記リングオンレ
ータ４１の発振周波数で駆動して、基板バイアスＶＢＢ
を発生する。上記基板バイアス発生回路のリングオシレ
ータ４１は、電源立ち上げの際に基板バイアスＶＢＢを
一定の期間以内に発生できる様に、一定の高い周波数で
発振している。 また、上記基板バイアス発生回路において、リングオシ
レータ４１がｖＢＢ検出回路４３を備える場合には、基
板バイアスＶＢＢが基準レベルに達すると、上記ＶＢＢ
検出回路４３が高レベル信号を出力して、トランジスタ
ＴＲ４７をオンにする一方、トランジスタＴＲ４Ｂをオ
フにして、上記リングオシレータ４１の発振を停止する
ようにしている。
、第４図に示すようなものがある。この半導体記憶装置
の基板バイアス発生回路はリングオンレータ４１とチャ
ージポンプ４２て構成している。上記リングオンレータ
４１は、複数のインバータ４５．４５．・・と、基板バ
イアスＶＢＨのレベルを検出するＶＢＢ検出回路４３あ
るいは基板バイアスの発生をイネーブルにするＶＢＢイ
ネーブル回路４４とトランジスタＴＲ４７，ＴＲ４８Ｔ
Ｒ４９，ＴＲ５０，インバータ４６を備えている。 上記ＶＢＢ検出回路４３あるいは上記ＶＢＢイネーブル
回路４４が低レベル信号を出力したときには、トランジ
スタＴＲ４７はインバータ４６を介して高レベル信号を
受けてオフする一方、トランジスタＴＲ４８は、インバ
ータ４６を介して高レベル信号を受けてオンして、上記
リングオンレータ４１はイネーブルとなり、トランジス
タＴＲ４９と斗うンジスタＴＲ５０が交互にオンして、
発振する。上記チャージポンプ４２は上記リングオンレ
ータ４１の発振周波数で駆動して、基板バイアスＶＢＢ
を発生する。上記基板バイアス発生回路のリングオシレ
ータ４１は、電源立ち上げの際に基板バイアスＶＢＢを
一定の期間以内に発生できる様に、一定の高い周波数で
発振している。 また、上記基板バイアス発生回路において、リングオシ
レータ４１がｖＢＢ検出回路４３を備える場合には、基
板バイアスＶＢＢが基準レベルに達すると、上記ＶＢＢ
検出回路４３が高レベル信号を出力して、トランジスタ
ＴＲ４７をオンにする一方、トランジスタＴＲ４Ｂをオ
フにして、上記リングオシレータ４１の発振を停止する
ようにしている。
ところが、上記従来の半導体記憶装置の基板バイアス発
生回路では、リングオシレータ４１は駆動中宮に一定の
高い周波数で発振するので、たとえリングオシレータ４
１が備えるインバータ４５４５、・・をＣＭＯ５で構成
した場合でも、駆動中の消費電流が大きいという問題が
ある。 また、基板バイアスＶＢＢが基準レベルに達すると、Ｖ
ＢＢ検出回路４３が上記リングオシレータ４１の発振を
停止させるようにした場合においても、上記リングオシ
レータ４１は、基板バイアスＶＢＢが基準レベル付近に
あって基準バイアスＶＢＨの変動が緩やかなときにも、
高い周波数てチャージポンプ４２を駆動するので、余分
な電流を消費するという問題がある。 そこて、本発明の目的は、消費電流を低減できる半導体
記憶装置の基板バイアス発振回路を提供することにある
。
生回路では、リングオシレータ４１は駆動中宮に一定の
高い周波数で発振するので、たとえリングオシレータ４
１が備えるインバータ４５４５、・・をＣＭＯ５で構成
した場合でも、駆動中の消費電流が大きいという問題が
ある。 また、基板バイアスＶＢＢが基準レベルに達すると、Ｖ
ＢＢ検出回路４３が上記リングオシレータ４１の発振を
停止させるようにした場合においても、上記リングオシ
レータ４１は、基板バイアスＶＢＢが基準レベル付近に
あって基準バイアスＶＢＨの変動が緩やかなときにも、
高い周波数てチャージポンプ４２を駆動するので、余分
な電流を消費するという問題がある。 そこて、本発明の目的は、消費電流を低減できる半導体
記憶装置の基板バイアス発振回路を提供することにある
。
上記目的を達成するため、本発明の半導体記憶装置は、
基板バイアスのレベルを検出する基板バイアス検出器と
、上記基板バイアス検出器からの信号を受けて、上記基
板バイアスが零から所定のレベルに達するまでの領域で
は、高い周波数で発振する一方、上記基板バイアスが上
記所定のレベルを越えた領域では低い周波数て発振する
発振器と、上記発振器からの信号を受けて、上記発振器
の発振周期で上記基板に電荷を供給して、上記基板に基
板バイアスを与えるチャージポンプを備えたことを特徴
としている。
基板バイアスのレベルを検出する基板バイアス検出器と
、上記基板バイアス検出器からの信号を受けて、上記基
板バイアスが零から所定のレベルに達するまでの領域で
は、高い周波数で発振する一方、上記基板バイアスが上
記所定のレベルを越えた領域では低い周波数て発振する
発振器と、上記発振器からの信号を受けて、上記発振器
の発振周期で上記基板に電荷を供給して、上記基板に基
板バイアスを与えるチャージポンプを備えたことを特徴
としている。
発振器は、基板バイアスのレベルを検出した基板バイア
ス検出器からの信号を受けて、上記基板バイアスが零か
ら所定のレベルに達するまでの領域では高い周波数で発
振する一方、上記基板バイアスが上記所定のレベルを越
えた領域では低い周波数で発振する。そして、チャージ
ポンプは、上記発振器からの信号を受けて、上記発振器
の発振周期で基板に電荷を供給して、上記基板に基板バ
イアスを与える。したがって、上記基板バイアスのレベ
ルが所定のレベルを越えて基板バイアスのレベル変動が
緩やかであるときの発振器およびチャージポンプの駆動
周波数を低くできるので、余分な電流を消費せず消費電
流が低減する。
ス検出器からの信号を受けて、上記基板バイアスが零か
ら所定のレベルに達するまでの領域では高い周波数で発
振する一方、上記基板バイアスが上記所定のレベルを越
えた領域では低い周波数で発振する。そして、チャージ
ポンプは、上記発振器からの信号を受けて、上記発振器
の発振周期で基板に電荷を供給して、上記基板に基板バ
イアスを与える。したがって、上記基板バイアスのレベ
ルが所定のレベルを越えて基板バイアスのレベル変動が
緩やかであるときの発振器およびチャージポンプの駆動
周波数を低くできるので、余分な電流を消費せず消費電
流が低減する。
以下、本発明を図示の実施例により詳細に説明する。
第１図に示すように、本実施例の半導体記憶装置の基板
バイアス発生回路は、リングオンレータｌとチャージポ
ンプ２と２つの基板バイアス検出回路（以下、ｒＶＢＢ
検出回路」という）３．４を備えている。上記リングオ
シレータｌは発振用のｍ段のインバータ■〜ｍと、発振
開始および発振停止用のトランジスタＴＲＩおよびＴＲ
２と、発振周波数を切り換えるためのトランジスタＴＲ
３〜ＴＲ８を備えている。上記チャージポンプ２は、イ
ンバータ１０，１１とコンデンサ１２とトランジスタＴ
Ｒ１３，ＴＲ１４，ＴＲｌ５ ＴＲ１６を備えて、上記
リングオンレータｌの発振周波数で動作する。上記ＶＢ
Ｂ検出回路３．４は、第２図に示すように、カレントミ
ラー型の差動アンプて構成しており、Ｐ型基板の基板バ
イアスＶＢＢを検出して、上記基板バイアスＶＢＢがＶ
ＢＢ検出回路３．４の検出レベルに達すると、上記ＶＢ
Ｂ検出回路３．４は高レベル信号を出力する。上記ＶＢ
Ｂ検出回路４は上記Ｐ型基板の基板バイアスＶＢＨの設
定値を検出レベルとしており、上記ＶＢＢ検出回路３は
、上記Ｐ型基板の基板バイアスＶＢＢの設定値未満て上
記設定値に近い値を検出レベルとしている。 上記構成の基板バイアス発生回路は次のように動作する
。まず、電源立ち上げ時１＝０には、第３図に示すよう
に、上記Ｐ型基板の基板バイアスＶＢＢは全く発生して
おらず、上記ＶＢＢ検出回路３．４は共に低レベル信号
を出力する。すると、上記リングオシレータ１の接点Ａ
は低レベルになりトランジスタＴＲ３，ＴＲ４がオンす
る一方、トランジスタＴＲ５，ＴＲ６，ＴＲ７，ＴＲ８
がオフして、ｎ段のインバータのみが駆動可能になる。 また、接点Ｂは高レベルになり、トランジスタＴＲ１が
オンする一方、トランジスタＴＲ２がオフして、リング
オシレータ１をイネーブルにする。 そして、上記リングオシレータ１のｎ段のインバータ■
〜ｎが駆動して、上記リングオシレータｌは高い周波数
ｒ、で発振する。すると、上記チャージポンプ２は、上
記リングオシレータｌの発振する高い周波数ｒ１の発振
信号を受けて、トランジスタＴＲｌ３とトランジスタＴ
Ｒ１４は高い周波数「１で交互にオンして、上記Ｐ基板
に短い周期で負電荷を供給するので、基板バイアスＶＢ
Ｂは速やかに立ち下って行く。ここで、トランジスタＴ
Ｒ１５は正電荷をＰ型基板へ供給することを防止するた
めに設けており、トランジスタＴＲ１６は、負１！荷が
Ｐ型基板からフノデンサ１２に逆行することを防止する
ために設けている。次に、基板ノくイアスＶＢＢが、基
板バイアスＶＢＨの設定値である検出レベル２の近傍の
検出レベルｌに達すると、上記ＶＢＢ検出回路３は高レ
ベル信号を出力する。すると、上記リングオシレータ１
の接点Ａは高レベルになり、トランジスタＴＲ３，ＴＲ
４がオフする一方、トランジスタＴＲ５，ＴＲ６および
トランジスタＴＲ７，ＴＲ８がオンして、ｍ段のインバ
ータが駆動可能になる。そして、上記リングオシレータ
ｌのｍ段のインバータ■〜ｍが動作して、上記リングオ
シレータｌは低い周波数ｆｔ＝ｎ−ｒ１で発振する。そ
して、上記チャージポンプ２は、上記リングオシレータ
１の発振する低い周波数ｆ、で動作して、上記Ｐ型基板
に、長い周期で負電荷を供給する。そして、上記基板バ
イアスＶＢＢは緩やかに立ち下って行く。このように、
上記基板バイアスＶＢＢが設定値付近に達した後は、上
記チャージポンプ２は、長い周期で動作するのて、その
分たけ、消費電流が低減できるのである。 次に、上記基板バイアスＶＢＢが設定値である検出レベ
ル２に達すると、上記ＶＢＢ検出回路４は高レベル信号
を出力する。すると、上記リングオシレータｌの接点Ｂ
は低レベルになり、トランジスタＴＲＩがオフし、トラ
ンジスタＴＲ２がオンして、リングオシレータｌは発振
を停止する。そして、チャージポンプ２の動作が停止す
る。次に、上記基板バイアスＶＢＢが変動して、設定値
である検出レベル２を上回ると、上記リングオシレータ
ｌは、再び低い周波数〔、でチャージポンプ２を駆動し
て、基板バイアスＶＢＢを設定値に戻す。 このように、電源立ち上げ時あるいは外部ノイズ等の発
生時以外の基板バイアスＶＢＨの変動が緩やかな場合に
は、チャージポンプ２は低い周波数で動作するので、従
来の如くリングオンレータが常に高い周波数でチャージ
ポンプを駆動する場合に較べて、消費電流か低減できる
。 【発明の効果］ 以上の説明より明らかなように、本発明の半導体記憶装
置の基板バイアス発生回路は、基板バイアスが零から所
定のレベルに達するまでの、基板バイアスの変動が急峻
な時には、発振器が高い周波数でチャージポンプを駆動
する一方、基板バイアスが上記所定のレベルを越えた領
域にあって、基板バイアスの変動が緩やかな時には、発
振器が低い周波数でチャージポンプを駆動するので、従
来の如く発振器が常に高い周波数でチャージポンプを駆
動する場合に較べて、消費電流が低減できる。
バイアス発生回路は、リングオンレータｌとチャージポ
ンプ２と２つの基板バイアス検出回路（以下、ｒＶＢＢ
検出回路」という）３．４を備えている。上記リングオ
シレータｌは発振用のｍ段のインバータ■〜ｍと、発振
開始および発振停止用のトランジスタＴＲＩおよびＴＲ
２と、発振周波数を切り換えるためのトランジスタＴＲ
３〜ＴＲ８を備えている。上記チャージポンプ２は、イ
ンバータ１０，１１とコンデンサ１２とトランジスタＴ
Ｒ１３，ＴＲ１４，ＴＲｌ５ ＴＲ１６を備えて、上記
リングオンレータｌの発振周波数で動作する。上記ＶＢ
Ｂ検出回路３．４は、第２図に示すように、カレントミ
ラー型の差動アンプて構成しており、Ｐ型基板の基板バ
イアスＶＢＢを検出して、上記基板バイアスＶＢＢがＶ
ＢＢ検出回路３．４の検出レベルに達すると、上記ＶＢ
Ｂ検出回路３．４は高レベル信号を出力する。上記ＶＢ
Ｂ検出回路４は上記Ｐ型基板の基板バイアスＶＢＨの設
定値を検出レベルとしており、上記ＶＢＢ検出回路３は
、上記Ｐ型基板の基板バイアスＶＢＢの設定値未満て上
記設定値に近い値を検出レベルとしている。 上記構成の基板バイアス発生回路は次のように動作する
。まず、電源立ち上げ時１＝０には、第３図に示すよう
に、上記Ｐ型基板の基板バイアスＶＢＢは全く発生して
おらず、上記ＶＢＢ検出回路３．４は共に低レベル信号
を出力する。すると、上記リングオシレータ１の接点Ａ
は低レベルになりトランジスタＴＲ３，ＴＲ４がオンす
る一方、トランジスタＴＲ５，ＴＲ６，ＴＲ７，ＴＲ８
がオフして、ｎ段のインバータのみが駆動可能になる。 また、接点Ｂは高レベルになり、トランジスタＴＲ１が
オンする一方、トランジスタＴＲ２がオフして、リング
オシレータ１をイネーブルにする。 そして、上記リングオシレータ１のｎ段のインバータ■
〜ｎが駆動して、上記リングオシレータｌは高い周波数
ｒ、で発振する。すると、上記チャージポンプ２は、上
記リングオシレータｌの発振する高い周波数ｒ１の発振
信号を受けて、トランジスタＴＲｌ３とトランジスタＴ
Ｒ１４は高い周波数「１で交互にオンして、上記Ｐ基板
に短い周期で負電荷を供給するので、基板バイアスＶＢ
Ｂは速やかに立ち下って行く。ここで、トランジスタＴ
Ｒ１５は正電荷をＰ型基板へ供給することを防止するた
めに設けており、トランジスタＴＲ１６は、負１！荷が
Ｐ型基板からフノデンサ１２に逆行することを防止する
ために設けている。次に、基板ノくイアスＶＢＢが、基
板バイアスＶＢＨの設定値である検出レベル２の近傍の
検出レベルｌに達すると、上記ＶＢＢ検出回路３は高レ
ベル信号を出力する。すると、上記リングオシレータ１
の接点Ａは高レベルになり、トランジスタＴＲ３，ＴＲ
４がオフする一方、トランジスタＴＲ５，ＴＲ６および
トランジスタＴＲ７，ＴＲ８がオンして、ｍ段のインバ
ータが駆動可能になる。そして、上記リングオシレータ
ｌのｍ段のインバータ■〜ｍが動作して、上記リングオ
シレータｌは低い周波数ｆｔ＝ｎ−ｒ１で発振する。そ
して、上記チャージポンプ２は、上記リングオシレータ
１の発振する低い周波数ｆ、で動作して、上記Ｐ型基板
に、長い周期で負電荷を供給する。そして、上記基板バ
イアスＶＢＢは緩やかに立ち下って行く。このように、
上記基板バイアスＶＢＢが設定値付近に達した後は、上
記チャージポンプ２は、長い周期で動作するのて、その
分たけ、消費電流が低減できるのである。 次に、上記基板バイアスＶＢＢが設定値である検出レベ
ル２に達すると、上記ＶＢＢ検出回路４は高レベル信号
を出力する。すると、上記リングオシレータｌの接点Ｂ
は低レベルになり、トランジスタＴＲＩがオフし、トラ
ンジスタＴＲ２がオンして、リングオシレータｌは発振
を停止する。そして、チャージポンプ２の動作が停止す
る。次に、上記基板バイアスＶＢＢが変動して、設定値
である検出レベル２を上回ると、上記リングオシレータ
ｌは、再び低い周波数〔、でチャージポンプ２を駆動し
て、基板バイアスＶＢＢを設定値に戻す。 このように、電源立ち上げ時あるいは外部ノイズ等の発
生時以外の基板バイアスＶＢＨの変動が緩やかな場合に
は、チャージポンプ２は低い周波数で動作するので、従
来の如くリングオンレータが常に高い周波数でチャージ
ポンプを駆動する場合に較べて、消費電流か低減できる
。 【発明の効果］ 以上の説明より明らかなように、本発明の半導体記憶装
置の基板バイアス発生回路は、基板バイアスが零から所
定のレベルに達するまでの、基板バイアスの変動が急峻
な時には、発振器が高い周波数でチャージポンプを駆動
する一方、基板バイアスが上記所定のレベルを越えた領
域にあって、基板バイアスの変動が緩やかな時には、発
振器が低い周波数でチャージポンプを駆動するので、従
来の如く発振器が常に高い周波数でチャージポンプを駆
動する場合に較べて、消費電流が低減できる。
第１図は本発明の半導体記憶装置の基板バイアス発生回
路の一実施例の回路図、第２図は上記実施例の基板バイ
アス検出回路の回路図、第３図は上記実施例の基板バイ
アスの波形図、第４図は従米の半導体記憶装置の基板バ
イアス発生回路の回路図である。 １．４１・・・リングオンレータ、 ２．４２・チャージポンプ、 ３．４．４３・−・ＶＢＢ検出回路。
路の一実施例の回路図、第２図は上記実施例の基板バイ
アス検出回路の回路図、第３図は上記実施例の基板バイ
アスの波形図、第４図は従米の半導体記憶装置の基板バ
イアス発生回路の回路図である。 １．４１・・・リングオンレータ、 ２．４２・チャージポンプ、 ３．４．４３・−・ＶＢＢ検出回路。
Claims (1)
- （１）基板バイアスのレベルを検出する基板バイアス検
出器と、 上記基板バイアス検出器からの信号を受けて、上記基板
バイアスが零から所定のレベルに達するまでの領域では
、高い周波数で発振する一方、上記基板バイアスが上記
所定のレベルを越えた領域では低い周波数で発振する発
振器と、 上記発振器からの信号を受けて、上記発振器の発振周期
で上記基板に電荷を供給して、上記基板に基板バイアス
を与えるチャージポンプを備えたことを特徴とする半導
体記憶装置の基板バイアス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212184A JPH0494566A (ja) | 1990-08-10 | 1990-08-10 | 半導体記憶装置の基板バイアス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212184A JPH0494566A (ja) | 1990-08-10 | 1990-08-10 | 半導体記憶装置の基板バイアス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0494566A true JPH0494566A (ja) | 1992-03-26 |
Family
ID=16618315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2212184A Pending JPH0494566A (ja) | 1990-08-10 | 1990-08-10 | 半導体記憶装置の基板バイアス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0494566A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498217B1 (ko) * | 2001-11-29 | 2005-07-01 | 마쯔시다덴기산교 가부시키가이샤 | 반도체 집적 회로장치 |
| US7965109B2 (en) | 2006-02-27 | 2011-06-21 | Hynix Semiconductor Inc. | Level detector for a semiconductor memory apparatus |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694654A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Generating circuit for substrate bias voltage |
| JPS6080266A (ja) * | 1983-10-07 | 1985-05-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPS60152048A (ja) * | 1984-01-20 | 1985-08-10 | Toshiba Corp | 半導体装置の内部バイアス発生回路 |
| JPH01183147A (ja) * | 1988-01-18 | 1989-07-20 | Oki Electric Ind Co Ltd | 基板電位発生回路 |
| JPH01213892A (ja) * | 1988-02-23 | 1989-08-28 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
| JPH01260848A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | 基板電圧発生回路 |
-
1990
- 1990-08-10 JP JP2212184A patent/JPH0494566A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694654A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Generating circuit for substrate bias voltage |
| JPS6080266A (ja) * | 1983-10-07 | 1985-05-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPS60152048A (ja) * | 1984-01-20 | 1985-08-10 | Toshiba Corp | 半導体装置の内部バイアス発生回路 |
| JPH01183147A (ja) * | 1988-01-18 | 1989-07-20 | Oki Electric Ind Co Ltd | 基板電位発生回路 |
| JPH01213892A (ja) * | 1988-02-23 | 1989-08-28 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
| JPH01260848A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | 基板電圧発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498217B1 (ko) * | 2001-11-29 | 2005-07-01 | 마쯔시다덴기산교 가부시키가이샤 | 반도체 집적 회로장치 |
| US7965109B2 (en) | 2006-02-27 | 2011-06-21 | Hynix Semiconductor Inc. | Level detector for a semiconductor memory apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| JPH0373565A (ja) | 基板電位発生回路 | |
| GB2232829A (en) | An internal voltage converter in a semiconductor integrated circuit | |
| JPH07303369A (ja) | 半導体デバイス用内部電圧発生器 | |
| US6522191B1 (en) | Synchronized voltage generator for amplifying voltage inputs | |
| KR930011222A (ko) | 반도체 집적회로 | |
| US4196404A (en) | Crystal oscillator having low power consumption | |
| US6667662B2 (en) | Oscillator circuit of internal power generator circuit and control method thereof | |
| JPH1145566A (ja) | 半導体記憶装置 | |
| JPH0494566A (ja) | 半導体記憶装置の基板バイアス発生回路 | |
| JP4082792B2 (ja) | チャージポンプ回路 | |
| JPH0564429A (ja) | 半導体装置及び電子機器 | |
| KR200252133Y1 (ko) | 초기 전압 보상형 Ｖｐｐ발생회로 | |
| JP3564323B2 (ja) | 発振検出回路、半導体装置、電子機器および発振検出方法 | |
| JPH09245478A (ja) | 基板バイアス発生回路 | |
| KR0146062B1 (ko) | 내부전압 발생기의 전원발생 안정화 회로 | |
| KR100705206B1 (ko) | 펌프 회로 | |
| JPH0261890A (ja) | ダイナミック型半導体記憶装置 | |
| KR890007291A (ko) | 백 바이어스 전압 발생기 | |
| JP2000224844A (ja) | スイッチング電源回路 | |
| JP2637840B2 (ja) | 半導体メモリ回路 | |
| JPH05336736A (ja) | 半導体集積回路の内部電圧発生装置 | |
| JPH10323022A (ja) | 半導体素子の基板電源発生回路 | |
| JPH10290119A (ja) | 発振装置 | |
| JP2591222B2 (ja) | 電源電圧降圧回路 |