JP4082792B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP4082792B2 JP4082792B2 JP20512398A JP20512398A JP4082792B2 JP 4082792 B2 JP4082792 B2 JP 4082792B2 JP 20512398 A JP20512398 A JP 20512398A JP 20512398 A JP20512398 A JP 20512398A JP 4082792 B2 JP4082792 B2 JP 4082792B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pumping
- signal
- charge pump
- pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は、外部電源から入力された電圧を必要に応じて昇圧しまたは降圧するためのチャージポンプ回路に関し、特にDRAM(ダイナミック・ランダム・アクセス・メモリ)等の集積回路装置の駆動に適した電圧を集積回路内部で生成するためのチャージポンプ回路に関する。
【0002】
【従来の技術】
近年、半導体集積回路は微細化と共に、低消費電力化が進められている。外部電源から印加される電圧が低電圧化されるに伴って、各回路に供給する電源電圧の変動が回路動作に大きな影響を及ぼすようになってきている。従って、回路動作マージンを広げる為にも、供給する電源電圧の変動を抑えることが不可欠である。
【0003】
回路のなかには、外部から印加される電源よりも高い電圧を必要とするものもある。このような回路に供給する電源を外部電源を昇圧することによって発生させるチャージポンプ回路がある。
図1に、このようなチャージポンプ回路の基本構成をブロック図で示す。このチャージポンプ回路1は、外部電源電圧をチャージポンプするためのポンピング回路2、このポンピング回路2の駆動タイミング制御のためのパルス信号を生成する発振回路3およびポンピング回路1からの出力電位を検出するための検出器4を含んでいる。
【0004】
ポンピング回路2は、発振回路3で形成されたパルスの立上がりおよび立下がりを利用して、チャージポンプを行う。その出力である内部電源は、ポンプされる毎に一定電圧だけ昇圧される。発生した内部電源の電位を検出器4で基準電位と比較することによって検出する。検出器4は、例えばこのチャージポンプ回路が昇圧回路の場合、内部電源供給先の回路が電流を消費して内部電源電位がある一定の電位より下がった場合にポンピングを開始する信号を発振回路3に出力し一定周期で発振するパルス信号を形成させる。ポンピング回路2はこのパルス信号によって駆動され、内部電源を昇圧する。
【0005】
一方ポンピングによって内部電源がある一定電位を越えた場合、検出器4はこれを検出して発振回路3にポンピングを中止しする信号を出力し、パルス信号の発振を停止させる。ポンピング回路2は、パルス信号の供給が停止されることによって、内部電圧の昇圧を停止する。このようにして、内部電源電圧を検出しながらポンピングを開始したり中止したりすることによって、発生した内部電源が目的の電位となるように調節する。
【0006】
図2に、従来のチャージポンプ回路において一般的に使用されている発振回路の例を示す。また図3に、この発振回路を使用した場合の、図1に示すチャージポンプ回路の動作のタイミング図を示す。
図2に示す発振回路は、基本的にナンドゲート31と遅延回路32で構成される一般的な発振回路であって、入力端子IN1に検出器4からの信号、すなわちポンピングイネーブル信号が入力されることによって、発振を開始しまた停止する。なお、ここでポンピングイネーブル信号は“H”レベルのときポンピングを開始し、“L”レベルの時はポンピングを中止すると言う意味を持つ、2つの状態からなる信号である。
【0007】
図3に示すように、ポンピングイネーブル信号が“L”である場合は、ナンドゲート31の出力、出力端子OUT1は“H”レベルとなる。この状態は遅延回路32を介してナンドゲート31にフィードバックされるが、入力端子IN1が“L”レベルであるので、OUT1は“H”レベルに固定される。即ちポンピング中止状態の場合は、OUT1は“H”レベルに固定される。
【0008】
一方、時刻t1においてポンピングイネーブル信号が“H”レベルに変化しポンピングの開始が告げられると、ノードno1が“H”であるためナンドゲート31の出力、即ちOUT1は直ちに“L”に変化する。そしてこの状態が遅延回路32を通過することで一定時間経過後の時刻t2においてノードno1が“L”に変化し、OUT1を“H”に変化させる。この様にして、ポンピングイネーブル信号が“H”レベルである間は、発振回路2は出力端子OUT1において“H”、“L”レベルを一定時間毎に繰り返し、パルス信号を発振する。
【0009】
ポンピング回路2は発振回路3からのパルスの立上がりと立下がりでポンピングを行うもので、従って発振回路3に“L”レベルの信号が入力されている場合は出力が“H”に固定されているのでポンピングは行われず、“H”の信号が入力されている場合のみポンピングが行われる。このようにしてチャージポンプ回路1において、ポンピングが行われる。
【0010】
【発明が解決しようとする課題】
上記発振回路において、時刻t3に行われたポンピングによって内部発生電源Vppがポンピング終了を検出するレベルまで達した場合、検出器4はポンピングイネーブル信号を“H”から“L”レベルに変化させ、発振回路3の入力端子IN1を“L”として、その出力端子OUT1を“H”レベルにリセットし、発振を停止させてポンピングを終了しようとする。ところが、このリセット時にOUT1が“L”レベルであると、リセットによって“H”レベルに立上がり、ポンピング回路2はこれを次のポンピングの指示であると認識し、ポンピングを実行する。
【0011】
従って、発生した内部電源が十分なレベルに達してポンピングを中止しようとしているにもかかわらず、さらにもう一回余分にポンピングが行われて、内部電源をさらに高電位とする結果となる。このように、従来のチャージポンプ回路では、ポンピングイネーブル信号が“H”から“L”に変化するタイミングによっては、内部電源Vppが必要以上に高電位となってトランジスタの特性を劣化する等の恐れがある。また、Vpp電源の電位変動幅がそれだけ増加することから、回路特性の電源電圧変動マージンをその分余計に見込まなければならない。
【0012】
また出力端子OUT1のリセットに伴う“L”から“H”への立上がりがポンピングの直後であった場合、つまり検出器4の応答速度が速い場合、ポンピング回路2中のポンピングキャパシタが充電されないままの「空たたき」になり、Vpp電源の上昇は小さくて済むが、無駄な電流を消費することとなる。
本発明は、上記従来例回路の問題点を解決すべくなされたものであり、必要とする内部電源を最小限の電位変動で効率よく発生させることが可能なチャージポンプ回路を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために、本発明では、第1のポンピング能力を有するスモールポンプと前記第1のポンピング能力より大きい第2のポンピング能力を有するラージポンプとを含むポンピング回路と、前記ポンピング回路の出力電位が、予め設定されたスモールポンプ開始検出レベルにある場合に第1の信号を出力し、前記ポンピング回路の出力電位が前記スモールポンプ開始検出レベルよりも低いラージポンプ開始検出レベルにある場合に第2の信号を出力し、前記ポンピング回路の出力電位が、ポンピング終了検出レベルにある場合に前記第1及び第2の信号の出力を停止する検出器と、前記第1及び第2の信号に基づいて前記ポンピング回路の駆動または停止の制御をする駆動回路とを備え、前記駆動回路は、前記第1の信号が入力され、前記スモールポンプを駆動する第1のパルスを出力するNANDゲートと、前記NANDゲートの他方の入力と出力との間に接続された遅延回路とからなる発振回路と、前記第2の信号と、前記第1のパルスを反転する反転パルスとを入力するNANDゲートと、前記NANDゲートの出力を入力し前記ラージポンプを駆動する第2のパルスを出力するトグル回路と、を含むことを特徴とするチャージポンプ回路を提供する。
【0016】
この構成により、電位変動の小さいチャージポンプ回路を得ることが可能となる。同時に、発振回路で周期の異なる2種類のパルスを発生することにより、チャージポンプ回路の能力や駆動するときの集積回路の状態に応じて、能力の異なるポンピング回路を使い分けることができる。これによって、より効率良く内部電源を発生させることが可能となる。
【0017】
また本発明のチャージポンプ回路は、特にDRAM等の内部電源発生回路として使用されることによって、高い効果を有する。
【0018】
【発明の実施の形態】
以下に本発明の実施の形態を、図面を参照して説明する。なお、本発明にかかるチャージポンプ回路の基本構成は図1に示すブロック図で示すことができるが、本発明では特に発振回路3において本願独特の構成およびそれに伴う作用効果を有している。
【0019】
図4は、本発明の第1の実施例にかかる発振回路50の構成を示す図である。図示するようにこの発振回路は、ナンドゲート51、遅延回路52からなる通常の発振部50aに、インバータ53〜57および第1、第2のトランスファーゲート58、59からなるラッチ回路50bを付加した構成を有する。なおIN2は検出器4からのポンピングイネーブル信号の入力端子、OUT2はパルス信号をポンピング回路2に出力するための端子である。
【0020】
以下に、図4に示す回路の構成およびその動作を、図5に示すタイミング図を参照して説明する。
図4に示す回路において、ナンドゲート51と遅延回路52からなる発振部50aでは、遅延回路52の遅延時間を図2に示す通常の発振回路3の半分に設定している。そのため、ノードno2は発振回路3の半分の周期でパルス信号を生成する。前述したように、ノードno2と出力端子OUT2間に接続された回路はラッチ回路を構成する。このラッチ回路では、ノードno4とノードno5間およびノードno5とノードno4間を、ノードno2の異なる状態で開閉する第1、第2のトランスファーゲート58、59によって接続している。従って、トランスファーゲート58、59を介してノードno5→ノードno3→ノードno4→ノードno5のループが形成されている。
【0021】
今、このラッチ回路の入力端子であるノードno2が“H”レベルの時は、第1のトランスファーゲート58が開いてノードno5の情報をノードno3に伝える。一方第2のトランスファーゲート59は閉じているためノードno3の情報はノードno5に伝わらない。次にノードno2が“L”レベルになると、第1のトランスファーゲート58は閉じ、第2のトランスファーゲート59が開くので、ノードno3の情報がノードno4を介してノードno5に伝えられる。
【0022】
ノードno4の情報はノードno3の反転情報であるため、この時点でノードno5の情報は反転する。再びノードno2が“H”レベルとなると、反転したノードno5の情報がノードno3に伝達される。この様にして、ノードno5はノードno2が“H”レベルから“L”レベルへ反転する毎に反転を繰り返す。即ちノードno5およびOUT2は、図5のタイミング図に示す様に、ノードno2の立上がりに応答して反転し、その結果出力端子OUT2から出力されるパルス信号は、ノードno2でのパルス信号の2倍の周期、即ちポンピングに必要な周期となる。
【0023】
今、図4の発振回路を用いたチャージポンプ回路において、上記の様にして形成された出力信号により制御されてポンピングを繰り返し、時間t3において内部電源Vppがポンピングを終了するレベルまで達したとする。この状態は検出器4によって検出され、ポンピングイネーブル信号を“L”レベルに反転させる。これによって発振回路50のノードno2は直ちに“H”レベルにリセットされるが、このリセットは、“L”→“H”レベルへの変化(立上がり)であるため、出力端子OUT2は反転せずそのままの状態を保持する。
【0024】
このように本実施例の発振回路では、ポンピング中止トリガが掛かるときには出力端子OUT2は反転せず、それ以前の状態を保持し、余計なポンピング動作を指示しない。従ってポンピング回路2によって昇圧されるポンピング電源Vppは、必要以上に高電位となることはなく、結果としてVpp電源の電位変動幅は最小限に抑えられる。
【0025】
なお、リセット時にノードno2は“H”レベルであるため、第1のトランスファーゲート58が開いてノードno4にはノードno5の反転情報が保持された状態となる。ポンピング再開トリガがかかった時には、ノードno2は“H”から“L”へ変化し第1のトランスファーゲート58を閉じ、第2のトランスファーゲート59を開くので、ノードno5およびOUT2は状態を反転する。ポンピング回路2はこの反転により、ポンピングを再開する。
【0026】
ポンピング回路2におけるポンピングは、発振回路50の出力パルスの電位変化、即ちパルスの立上がりおよび立下がりの両者において行われるので、リセット時に出力端子OUT2が“H”、“L”何れのレベルにラッチされていても、上記の様に状態の反転がある限り、ポンピングの再開に影響はない。
なお、図5に示すタイミング図において、内部電源電圧Vppを示す波形は、出力端子OUT2の立上がり、立下がりに時間的な遅れを持たずに応答して立ち上がるように示されている。しかしながら、実際はポンピングキャパシタの充電に要する時間等の影響で立上がりは多少遅れ、時間t3ではポンピング終了検出レベルには達していないが、図面では説明を簡単にするためにこの遅れが無いものとして示してある。
【0027】
図6は、本発明の第2の実施例にかかるチャージポンプ回路の基本構成を示すブロック図である。この実施例は、ポンピング能力の異なる2個以上のポンピング回路を備えた事を特徴としている。従って本実施例の発振回路60は、能力の大きい方のポンピング回路、即ちラージポンプ2aを駆動する信号を出力する出力端子OUT3、および能力の小さい方のポンピング回路、即ちスモールポンプ2bを駆動する信号を出力する出力端子OUT4をそれぞれ別個に備えている。
【0028】
図7は図6に示す発振回路60の詳細を示す回路図であり、また図8は図6に示すチャージポンプ回路の動作説明のためのタイミング図である。以下に、図8のタイミング図を参照して、図6および7に示すこの実施例の構造および動作を説明する。
この実施例のチャージポンプ回路10では、電力消費を抑えるために通常はスモールポンプを用いてポンピングが行われる。しかしながらスモールポンプを作動させても電位が上がらない程電流消費が激しい場合、ラージポンプを自動的に作動させて所望の電位を得る構成を取っている。従って、検出器40におけるラージポンプのポンピング開始検出レベルは、スモールポンプのポンピング開始検出レベルよりも低い電位に設定されている(図8参照)。
【0029】
図7に示す発振回路60は、図4に示した第1の実施例のための発振回路50のノードno2に対して、ラージポンプを駆動する出力信号を得るための論理を付加した構成を有している。図において、入力端子IN3、IN4は、それぞれラージポンプ2a、スモールポンプ2bを駆動するためのポンピングイネーブル信号の入力端子である。また出力端子OUT3はラージポンプ2aを駆動する信号の出力端子、OUT4はスモールポンプ2bを駆動する信号の出力端子である。
【0030】
スモールポンプ2bを駆動する回路は、ナンド回路61と遅延回路62からなる一般的な発振回路であり、従って出力端子OUT4からは図8の波形OUT4に示すパルス信号が得られる。このパルス信号をスモールポンプ2bに導入することによって、各パルスの立上がりおよび立下がりでポンピングが行われる。一方、ラージポンプ2aのための発振信号を形成する回路は、入力端子IN3に接続されたナンド回路63および、基本的に図4の回路におけるラッチ回路50bと同じ構成のラッチ回路64で構成されている。
【0031】
ナンド回路63の一方の入力端子にはナンド回路61からの出力信号がインバータ65を介して導入されているので、入力端子IN3に導入されるポンピングイネーブル信号が、例えば図8の時間t3に示す様に“H”レベルとなると、ゲート63が開いて出力端子OUT4と同じ信号がノードno6に出力される。ラッチ回路64は、図4に示すラッチ回路と同様に動作するため、出力端子OUT3には出力端子OUT4の“H”から“L”への反転によって反転する信号が得られる。その結果、ラージポンプ2aはスモールポンプ2bの2倍の周期の信号(OUT3)によって駆動される。
【0032】
また図4に示す回路と同様に、ポンピング中止トリガが例えば時間t4においてかかったときでも、ラッチ回路64によりOUT3の状態がラッチされているので、不必要なポンピング動作は行われない。
以上のようにして、出力端子OUT4からの出力をスモールポンプ2bに導入し、出力端子OUT3からの出力をラージポンプ2aに導入して、ポンピング動作を行わせることができる。上述したように、端子OUT4からの信号は端子OUT3からの信号の半分の周期を有する。これは次の様な理由による。
【0033】
スモールポンプにおけるポンピングキャパシタがラージポンプのそれに比べて十分小さい場合、このポンピングキャパシタを充電するための時間はラージポンプの半分程度ですむことがある。この場合、スモールポンプはポンピング能力が小さいので、ラージポンプの半分の周期で細かく繰り返して駆動したほうが効率が良い。従って本実施例では、スモールポンプの駆動に出力OUT3の半分の周期を有する出力OUT4を用いてポンピング効率の向上を図っている。
【0034】
なお出力OUT4は、従来例と同様にリセット時に立ち上がって余分なポンピングを行ってしまうが、スモールポンプのポンピング能力はラージポンプに比べて小さく、この余分なポンピング動作によるVpp電源の電位変動は小さいので、あまり影響はない。
図9は、上記第2の実施例のチャージポンプ回路において、発振回路60と各ポンプ2a、2b間の接続構造を示す図である。一般に、半導体集積回路の起動時には内部電源も接地電位から立ち上げる必要があるので、ラージポンプも高速での駆動が望ましい。そのためには、集積回路の起動時のみラージポンプを短周期のパルスで駆動する必要がある。図9の回路は、そのための構成を有する。
【0035】
図9に示すように、スモールポンプ2bは発振回路60の出力端子OUT4に直接接続されている。ラージポンプ2aは、入力端子IN5に導入される信号によって制御され集積回路の起動動作時のみ出力端子OUT4にゲート90を介して接続され、通常(起動動作時では無い状態)の2倍の速度でポンピングされる。一方、起動動作が終了するとゲート90を介して出力端子OUT3に接続され、通常の速度、即ちスモールポンプの駆動速度の半分の速度で駆動される。従って、起動時のみラージポンプを高速で駆動することが可能となる。各ポンプと発振回路の接続関係を図10に要約する。
【0036】
なお図9に示す実施例では、起動時に入力端子IN5に“L”レベルの信号が導入されるので、ノードno7には発振回路60の出力端子OUT4の反転信号が、ノードno8には“H”レベルの信号が現れ、その結果ノードno9に現れるラージポンプ2aを駆動するための信号は出力端子OUT4における信号と同じものとなる。起動動作が終了すると、入力端子IN5は“H”レベルとなるので、ノードno8には出力端子OUT3における信号の反転信号が現れる。その結果、ノードno9には出力端子OUT3における信号が現れ、ラージポンプ2aを駆動する。このようにして、集積回路の起動時のみ短周期パルスによってラージポンプ2aを駆動する制御が可能である。
【0037】
図1に示した本発明のチャージポンプ回路において、ポンピング回路2および検出器4としては、従来のチャージポンプ回路におけるポンピング回路および検出器が適用可能であり、本発明の実施のために特別の構成を必要としない。しかしながら本発明の理解を容易にするために、これらの回路の一例を以下に簡単に説明する。
【0038】
図11は、検出器4の一例を示す回路図である。コンパレータ41の基準入力端子Vref1はポンピング終了検出レベルに設定され、比較入力端子にはポンピング回路で発生した内部電源Vppが入力さる。またコンパレータ42の基準入力端子Vref2はポンピングの開始検出レベルに設定され、比較入力端子には内部電源Vppが入力さる。この回路において今、Vpp>Vref1(>Vref2)である時、ノードno10は“H”レベルに反転しその反転状態がラッチ回路43によってラッチされるので、出力端子OUT5は“L”レベルに固定される。この“L”レベル信号がポンピングイネーブル信号として発振回路3の入力端子IN2に入力され、ポンピングが停止される。。
【0039】
一方、Vpp<Vref2<Vref1となったときノードno10は“L”に反転し、その結果出力端子OUT5は“H”に固定される。この信号がポンピングイネーブル信号として発振回路3の入力端子IN2に入力されるため、発振回路3はパルス信号を発振し、ポンピング回路2においてポンピングを開始させる。
図12は、ポンピング回路の一例を示す回路図である。図において21、22は昇圧用の容量、23はこれらの容量を駆動するための容量駆動回路および24はポンピングの開始、終了等を制御する動作制御回路である。図の実施例ではナンドゲートである動作制御回路の一方の入力端子は、発振回路3の出力端子OUT2に接続され、容量21、22を充電するためのパルス信号を入力する。
【0040】
なおナンドゲートの他方の入力端子には制御信号が外部から入力され、発振回路3からのポンピングのための信号の、ナンド回路24への供給を外部より制御する。即ちこの入力端子は、ポンピング回路2の動作を外部より制御するための端子である。また容量駆動回路23のインバータ25、26は各容量21、22を直接駆動するための回路である。
【0041】
図12において、上述した以外の部分は出力回路であって、定電源に接続された複数のトランジスタを備えている。
このポンピング回路では、周知の様に、発振回路3からのパルス信号の立上がり、立下がりに同期して容量21、22が充放電を繰り返すことにより、出力端子OUT6の電位Vppが、例えば図5に示すようにして昇圧される。
【0042】
以上に示した各実施例は、いずれもポンピング開始検出レベルとポンピング終了検出レベルが別個に設定されていたが、本発明では必ずしもこれら各レベルを別個に設定する必要はなく、内部電源電圧Vppが予め設けた一個の基準レベル以下となった場合にポンピングを開始し、電圧Vppがこの基準レベルを越えた場合にポンピングを停止する構成としても良い。
【0043】
図13はこの構成を実施するための検出器130を示し、図14はこの検出器を用いた場合のチャージポンプの動作を説明するタイミング図である。図13に示すように、検出器130は、差動増幅器131とインバータ132とで構成され、差動増幅器131の比較入力端子Vinには内部電源電圧Vppが入力され、予め設定された参照電圧Vref と比較される。インバータ132の出力enは発振回路に導入される。
【0044】
従って今、図14に示すように内部電源電圧Vppが低下し参照電位Vref 以下となると、検出器130は幾分かのタイムラグを伴って時間t1でこれを検出し、出力enを“H”レベルに反転する。ポンピング回路は、この反転出力によって発振回路から発振されるパルスによって駆動され、ポンピングを行う。この一回のポンピングによって内部電源電圧Vppが上昇し参照電位Vref を越えると、検出器130は幾分かのタイムラグを伴って時間t2でこれを検出して出力enを“L”レベルに反転し、ポンピングを終了する。
【0045】
なお検出器130に接続される発振回路、ポンピング回路は、前述した第1、第2の実施例における各回路をそのまま使用することができる。
図15は、図13に示した検出器をスモールポンプ、ラージポンプを併用する第2の実施例に適用した場合のチャージポンプ回路の構成を示す。この回路は、参照電圧をVref1に設定したスモールポンプ2b用の検出器4bおよび参照電圧をVref2に設定したラージポンプ2a用の検出器4aを備えている。参照電圧Vref1、Vref2は図16の動作タイミング図に示すように、Vref1>Vref2となる様に設定されている。なお、発振回路、ラージポンプ、スモールポンプについては図6に示す実施例と同じものが適用可能である。
【0046】
このチャージポンプ回路において、内部電源Vppが低下して参照電圧Vref1以下となると、スモールポンプ2b用の検出器4bがこれを検出してその出力en1を“L”レベルから“H”レベルに反転させる。これによってスモールポンプ2bが駆動され、小さなポンピングが実行される。内部回路による消費電流がスモールポンプ2bによる供給電流を上回っている場合は、図示する様にさらに電圧Vppが低下する。
【0047】
その結果内部電源電圧Vppがラージポンプ2aのための参照電圧Vref2以下となると、ラージポンプ用の検出器4aがこれを検出して出力en2を“L”レベルから“H”レベルへ反転させ、ラージポンプ2aでのポンピングを実行する。この一回のポンピングによって内部電源電圧Vppがスモールポンプ用の参照電圧Vref1を越えると、検出器4a、4bは共にこれを検出して出力en1、en2を“H”レベルから“L”レベルへ反転させ、ポンピングを終了する。
【0048】
なお、図7に示す発振回路60を用いた場合は、スモールポンプ用の検出回路出力en1の立下がりによって、図16に示すようにポンピング終了の時点でスモールポンプ2bによる不必要なポンピングが行われるが、既に述べた様にこのポンピングによる影響は小さく、特別の対策を必要としない。
以上に示した各実施例は本発明を説明するための一例として示したもので、本発明は決して実施例の回路に限定されるものではない。従って、各実施例の説明において示した論理回路、および“H”、“L”等の論理レベルも適宜変更しうることは勿論である。
【0049】
【発明の効果】
以上、各実施例を挙げて説明したように本発明のチャージポンプ回路では、ポンピング終了の信号が発振回路に入力された場合でも、発振回路は出力端子においてその時点での電位を保持し変動しない様に構成されている。そのため、検出器が内部電源の例えば十分な昇圧を検出してポンピング終了の信号を出力しても、この終了信号によって発振回路は不必要なパルスを発生しない。その結果、ポンピング回路において不必要なポンピングは行われず、内部電源の電位変動を少なくすることができる。
【0050】
また、発振回路で周期の異なる2種類のパルスを発生することにより、チャージポンプ回路の能力や駆動するときの集積回路の状態に応じて、能力の異なるポンピング回路を使い分けることができる。これによって、より効率良く内部電源を発生させることが可能となる。
また本発明のチャージポンプ回路は、特にDRAM等の内部電源発生回路として使用されることによって、高い効果を有する。
【図面の簡単な説明】
【図1】本発明および従来例に適用可能な、チャージポンプ回路の基本構成を示すブロック図である。
【図2】従来のチャージポンプ回路において使用される発振回路の構成を示す回路図である。
【図3】従来のチャージポンプ回路の動作タイミング図である。
【図4】本発明の第1の実施例のチャージポンプ回路に使用される発振回路の構成を示す回路図である。
【図5】図4の回路を使用したチャージポンプ回路の動作タイミング図である。
【図6】本発明の第2の実施例にかかるチャージポンプ回路の基本構成を示すブロック図である。
【図7】図6に示すチャージポンプ回路に使用される発振回路の構成を示す回路図である。
【図8】図6に示すチャージポンプ回路の動作タイミング図である。
【図9】図6に示したチャージポンプ回路の、発振回路とポンピング回路間の接続関係を示す図である。
【図10】図9に示す回路の接続関係を説明するための図である。
【図11】図1に示す本発明のチャージポンプ回路に適用される検出器の回路構成を示す図である。
【図12】図1に示す本発明のチャージポンプ回路に適用されるポンピング回路の構成を示す図である。
【図13】検出器の他の実施例を示す図である。
【図14】図13に示す検出器を用いた場合のチャージポンプ回路の動作説明のためのタイミング図である。
【図15】図13に示す検出器を図6に示す実施例に応用した場合のチャージポンプ回路の基本構成を示すブロック図である。
【図16】図15に示す回路の動作説明のためのタイミング図である。
【符号の説明】
1…チャージポンプ回路
2…ポンピング回路
2a…ラージポンプ
2b…スモールポンプ
3…発振回路
4…検出器
10…チャージポンプ回路
40…検出器
50…発振回路
50a…発振部
50b…ラッチ回路
60…発振回路
64…ラッチ回路
Claims (6)
- 第1のポンピング能力を有するスモールポンプと前記第1のポンピング能力より大きい第2のポンピング能力を有するラージポンプとを含むポンピング回路と、
前記ポンピング回路の出力電位が、予め設定されたスモールポンプ開始検出レベルにある場合に第1の信号を出力し、前記ポンピング回路の出力電位が前記スモールポンプ開始検出レベルよりも低いラージポンプ開始検出レベルにある場合に第2の信号を出力し、前記ポンピング回路の出力電位がポンピング終了検出レベルにある場合に前記第1及び第2の信号の出力を停止する検出器と、
前記第1及び第2の信号に基づいて前記ポンピング回路の駆動または停止の制御をする駆動回路と
を備え、
前記駆動回路は、
前記第1の信号が入力され、前記スモールポンプを駆動する第1のパルスを出力するNANDゲートと、前記NANDゲートの他方の入力と出力との間に接続された遅延回路とからなる発振回路と、
前記第2の信号と、前記第1のパルスを反転する反転パルスとを入力するNANDゲートと、
前記NANDゲートの出力を入力し前記ラージポンプを駆動する第2のパルスを出力するトグル回路と、
を含むことを特徴とするチャージポンプ回路。 - 前記トグル回路から出力される前記第2のパルスは、前記第1のパルスの片側エッジのみに同期して電位状態を反転させることを特徴とする請求項1に記載のチャージポンプ回路。
- 前記スモールポンプ開始検出レベルと前記ポンピング終了検出レベルは同一レベルに設定されている事を特徴とする、請求項1又は2に記載のチャージポンプ回路。
- 前記第2のパルスの周期は前記第1のパルスの周期よりも大きいことを特徴とする、請求項1乃至3の何れか1項に記載のチャージポンプ回路。
- 前記ポンピング回路は昇圧回路であることを特徴とする、請求項1乃至4の何れか1項に記載のチャージポンプ回路。
- 請求項1乃至5の何れか1項に記載のチャージポンプ回路を組み込んだダイナミック・ランダム・アクセス・メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20512398A JP4082792B2 (ja) | 1998-07-21 | 1998-07-21 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20512398A JP4082792B2 (ja) | 1998-07-21 | 1998-07-21 | チャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000040362A JP2000040362A (ja) | 2000-02-08 |
JP4082792B2 true JP4082792B2 (ja) | 2008-04-30 |
Family
ID=16501816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20512398A Expired - Fee Related JP4082792B2 (ja) | 1998-07-21 | 1998-07-21 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4082792B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3804765B2 (ja) * | 2001-06-27 | 2006-08-02 | シャープ株式会社 | 充電回路およびそれを用いた半導体記憶装置 |
JP4077429B2 (ja) | 2004-06-09 | 2008-04-16 | 株式会社東芝 | 昇圧回路 |
KR100680503B1 (ko) | 2004-11-08 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생기 |
CN101828325A (zh) * | 2007-09-27 | 2010-09-08 | 三洋电机株式会社 | 电压变换电路 |
JP5338445B2 (ja) * | 2009-04-15 | 2013-11-13 | 凸版印刷株式会社 | パルス昇圧回路と出力電圧コントロール回路 |
CN102255497B (zh) * | 2010-05-17 | 2013-10-16 | 华邦电子股份有限公司 | 电荷泵电路的控制电路 |
-
1998
- 1998-07-21 JP JP20512398A patent/JP4082792B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000040362A (ja) | 2000-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100680503B1 (ko) | 반도체 메모리 장치의 내부전압 발생기 | |
US5337284A (en) | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor | |
US6853567B2 (en) | Pumping voltage generator | |
US7429883B2 (en) | Oscillator configured to complete an output pulse after inactivation | |
KR100244465B1 (ko) | 동기식 승압전압 발생기 | |
KR19980075793A (ko) | 반도체 메모리 장치의 고 효율 전하 펌프회로 | |
JPH07303369A (ja) | 半導体デバイス用内部電圧発生器 | |
JPH05291915A (ja) | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 | |
JPH10208489A (ja) | 高電圧発生装置 | |
JPH09128978A (ja) | 半導体メモリ装置のデータ出力バッファ | |
US6225854B1 (en) | Voltage boosting circuit having cross-coupled precharge circuits | |
KR100348215B1 (ko) | 고전압 발생 회로 | |
US5461591A (en) | Voltage generator for semiconductor memory device | |
JP4082792B2 (ja) | チャージポンプ回路 | |
US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
KR19990050472A (ko) | 승압전압 발생회로 | |
JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
JPH1145574A (ja) | 半導体記憶装置 | |
KR0174767B1 (ko) | 승압 전위 발생 기능을 갖는 반도체 기억장치 | |
JPH08235859A (ja) | 半導体メモリの昇圧回路 | |
JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
KR0144488B1 (ko) | 전하 펌프 회로 | |
JPH0778992B2 (ja) | ダイナミック型半導体記憶装置 | |
KR100535044B1 (ko) | 전압 펌프 회로 | |
JPH1084272A (ja) | 出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |