JPH07303369A - 半導体デバイス用内部電圧発生器 - Google Patents

半導体デバイス用内部電圧発生器

Info

Publication number
JPH07303369A
JPH07303369A JP7067470A JP6747095A JPH07303369A JP H07303369 A JPH07303369 A JP H07303369A JP 7067470 A JP7067470 A JP 7067470A JP 6747095 A JP6747095 A JP 6747095A JP H07303369 A JPH07303369 A JP H07303369A
Authority
JP
Japan
Prior art keywords
voltage
current
semiconductor device
internal voltage
voltage generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7067470A
Other languages
English (en)
Inventor
Go-Hee Choi
チョイ ゴ−ヒー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH07303369A publication Critical patent/JPH07303369A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【目的】バックバイアス電圧発生器、内部高電圧発生
器、内部パワー電圧発生器等としての使用に適した半導
体メモリデバイス用内部電圧発生器であって、チャージ
ポンピング量をリニアに制御して電圧を一定に維持させ
ることが可能な、半導体メモリデバイス用内部電圧発生
器を提供する。 【構成】クロック信号を整流して直流電圧を発生するチ
ャージポンプ３１と、制御信号Ｓｃに従って発振周波数
を変化する可変周波数発振器３３と、チャージポンプ３
１の出力電圧によって維持される対象電圧Ｖｏｕｔを検
出して可変周波数発振器３３を制御する制御信号Ｓｃを
発生する電圧制御手段３５とからなり、可変周波数発振
器３３は発振器と電力制御手段とから、電圧制御手段３
５は電圧レベル検出器と発振制御部とからなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイス用内部電
圧発生器に関し、特に、該電圧発生器をバックバイアス
電圧（Ｖｂｂ）発生器、内部高電圧（Ｖｐｐ）発生器、
または内部電源電圧（Ｖｃｃ）発生器として使用可能
な、チャージポンピング中に発振周期をリニアに変更す
ることによってチャージポンピングの量を制御する、半
導体メモリデバイス用の内部電圧発生器に関する。
【０００２】
【従来の技術】半導体素子内には、外部から供給される
電源電圧とは異なる電圧を必要とする場合がある。ころ
ような電圧の１例としては、温度や外部電源の電圧変動
の影響を減らして回路の信頼性を改良するために、ＭＯ
Ｓデバイスの基板に加えるバックバイアス電圧がある。
また他の例としたは、ワードラインの選択時に、メモリ
セルのパストランジスタの電圧降下を防止する目的で、
ワードラインに加える電圧がある。
【０００３】従来の電圧発生器の１つとして、内部バッ
クバイアス電圧発生器が米国特許第4,775,959号に開示
されている。
【０００４】図５は従来の半導体メモリデバイスにおい
て用いられる電圧発生器の回路図を、図６は従来の半導
体メモリデバイスの内部バックバイアス電圧発生器のブ
ロック図をそれぞれ示す。
【０００５】図６に示すように、このバックバイアス電
圧（以下Ｖｂｂと呼ぶ）発生器は、第１Ｖｂｂジェネレ
ータＧ１と第２ＶｂｂジェネレータＧ２とから構成され
ている。
【０００６】第１ＶｂｂジェネレータＧ１は、第１発振
部ＯＳＣ１と整流部ＲＥＣとからなり、第２Ｖｂｂジェ
ネレータＧ２は、第２発振部ＯＳＣ２と整流部ＲＥＣと
からなる。
【０００７】第１ＶｂｂジェネレータＧ１および第２Ｖ
ｂｂジェネレータＧ２は、図５に示すような電圧発生器
回路から構成されている。
【０００８】図５において、３つのＮＡＮＤゲートの１
番目のＮＡＮＤゲートの出力を２番目のＮＡＮＤゲート
の第１入力に、２番目のＮＡＮＤゲートの出力を３番目
のＮＡＮＤゲートの第１入力に、３番目のＮＡＮＤゲー
トの出力を１番目のＮＡＮＤゲートの第１入力にそれぞ
れ接続することによって、発生した信号が循環するよう
にして発振器が構成されている。この発振器の出力は、
バッファ回路１２を経て、ポンピングキャパシタＣ１の
第１電極１４に印加する。ポンピングキャパシタＣ１の
第２電極１５は、それぞれトランジスタであり整流素子
として機能する第１整流素子１６と第２整流素子１７と
に接続されている。
【０００９】３つのＮＡＮＤゲートＮＡＮＤ１、ＮＡＮ
Ｄ２、ＮＡＮＤ３の第２入力は、共に発振器イネーブル
信号ＥＮに接続されている。
【００１０】ここで、第２ＶｂｂジェネレータＧ２のポ
ンピングキャパシタには比較的大きい容量のものを用
い、第１ＶｂｂジェネレータＧ１のキャパシタには比較
的小さい容量のものを用いる。
【００１１】この回路に電源Ｖｃｃが印加され、かつ、
発振器ＯＳＣを起動する発振器イネーブル信号ＥＮが全
ＮＡＮＤゲートの第２入力にそれぞれ入力されると、発
振出力が発生される。
【００１２】この発振出力信号が“ハイ（高電圧状
態）”であるときには、発振出力信号はポンピングキャ
パシタＣ１を駆動するバッファ回路１２を経由して、ポ
ンピングキャパシタＣ１の第１電極１４を“ハイ”にす
る。このとき、ポンピングキャパシタＣ１の第２電極１
５もカップリング作用によって“ハイ”になる。
【００１３】ポンピングキャパシタＣ１の第２電極１５
の電位が“＋”端子の電位（例えば接地電位ＧＮＤ）よ
り高ければ、第１整流素子１６が導通状態になって
“＋”端子と接続される。
【００１４】次に、この発振出力信号が“ロー（低電圧
状態）”に変わると、ポンピングキャパシタＣ１を駆動
するバッファ回路１２を経由して低電圧が伝達され、ポ
ンピングキャパシタＣ１の第１電極１４が“ロー”とな
り、ポンピングキャパシタＣ１の第２電極１５もカップ
リング作用によって“ロー”になる。
【００１５】そうすると、ポンピングキャパシタＣ１の
第２電極１５の電位が“＋”端子の電位より低くなっ
て、第１整流素子１６は遮断状態となる。もし、ポンピ
ングキャパシタＣ１の第２電極１５の電位が、“−”端
子の電位（例えばバックバイアス電位−Ｖｂｂ）より低
くなると、第２整流素子１７が導通状態になって“−”
端子と接続される。
【００１６】次に、この発振出力信号が再度“ハイ”に
なると、上記動作が繰り返され、その結果、“＋”端子
の電子が“−”端子側に移動させられ、ポンピング動作
が実行され、電圧を発生させる。
【００１７】このように、第１ＶｂｂジェネレータＧ１
は負電圧を発生するが、負電圧発生量は非常に微弱であ
って、スタンバイ状態でチップが動作していない時のト
ランジスタの電流漏洩量を補償する程度でしかない。
【００１８】一方、第２ＶｂｂジェネレータＧ２による
負電圧発生量は大きく、ノーマル動作時のトランジスタ
の電流漏洩量を補償可能な程度である。
【００１９】電圧発生量を多くするためには、ポンピン
グキャパシタを駆動するバッファ回路の容量を大きくす
る必要があり、同時に、ポンピングキャパシタの容量と
整流素子の容量も増加する必要がある。
【００２０】さらに、チップに最初にパワーを印加する
際、Ｖｂｂを所望の電圧まで上昇させるためブーストポ
ンプを用いる場合もある。これは、パワーアップ検出器
を用いて、最初のパワー供給量を検出し、発振周波数を
高くし、ポンピング動作を早めるためである。
【００２１】図６の回路において、負電圧が連続して供
給され、Ｖｂｂの電圧レベルが一定値以下になると、バ
ックバイアス電圧検出部（図示しない）からバックバイ
アス電圧検出信号が発信され、電圧発生器イネーブル信
号が供給されないようになり、該電圧は一定値に維持さ
れる。
【００２２】更に、米国特許第4,794,278号、同第4,96
4,082号および同第4,985,869号には、バックバイアス電
圧発生器に関する技術が開示されている。しかし、かか
る従来技術においては、チップがスタンバイ状態になっ
た場合には、大部分のトランジスタはオフ状態になる
が、エコライザ及びフリーチャージトランジスタのみ作
動するので、漏洩電流の量は相対的に少なくなる。この
状態でドライビング能力が小さいＶｂｂジェネレータを
作動させ、スタンバイの際の電力消費が節約される。チ
ップが作動状態になるか、Ｖｂｂ電圧が所定レベル（−
３ＶT、ただしＶTはしきい電圧）に達しない場合には、
ドライビング能力が大きいＶｂｂジェネレータを作動さ
せ、大量のトランジスタの作動中における漏洩電流増加
によるＶｂｂ電圧上昇傾向を防止する。
【００２３】
【発明が解決しようとする課題】しかしながら、上記従
来の電圧発生器においては、発振周期が固定されている
ので、作動中とスタンバイ中との間に動作状態が変わる
多数のトランジスタから生ずる漏洩電流に適切に対応す
ることはできない。そこで、漏洩電流の平均値を求めて
発振周期を決めなければならず、また、大きいポンピン
グキャパシタを駆動するためのピーク電流が高くなっ
て、その結果、電圧変動をもたらし、半導体メモリデバ
イスの信頼性が低下するという問題がある。
【００２４】また、従来のバックバイアス電圧発生器の
動作のコントロールにおいては、オン／オフは、タイミ
ングコントロール回路による制御のもとに、適当な時点
に制御される。そこで、回路の動作状態に応じて動作す
る、異なった周波数範囲を有する複数の発信器が準備さ
れている。これらの複数の発信器は、適当な周波数が得
られるように制御され、これらを用いて負電圧が得られ
る。従って、複数の発振器とその制御回路が必要になる
ので、回路構成が複雑になるという問題がある。更に、
電圧発生器はリニアには制御できないので、Ｖｂｂ電圧
を精密に制御することは困難であるという問題がある。
【００２５】本発明の目的は、上記従来の問題点を解決
するために、バックバイアス電圧（Ｖｂｂ）発生器、内
部高電圧（Ｖｐｐ）発生器、または内部パワー電圧（Ｖ
ｃｃ）発生器として使用可能な、チャージポンピング中
に発振周期をリニアに変更することによってチャージポ
ンピングの量を制御する電圧制御手段を備えた、半導体
メモリデバイス用の内部電圧発生器を提供することにあ
る。
【００２６】さらに、本発明の目的は、従来技術におけ
るように、複数の小容量〜大容量のチャージポンプを準
備し、これらの中からスタンバイ時、チップ動作時、パ
ワーアップ時にそれぞれ適したチャージポンプを選択し
て動作させるという方法は用いないで、発振周期をリニ
アに変化させてポンピング回数を調節することにより負
荷変動にリニアに対応することが可能な、半導体メモリ
デバイス用の内部電圧発生器を提供することにある。
【００２７】さらに、本発明の目的は、相対的に大きな
容量のキャパシタを用いる必要がなく、また、大容量の
キャパシタを駆動するためにトランジスタのサイズを大
きくする必要がなくて、ピーク電流を抑えることがで
き、さらに、発振周期も目的に応じて調節可能で、単位
時間当りポンピングチャージ量を大きくしたり小さくし
たりすることが容易に可能な、半導体メモリデバイス用
の内部電圧発生器を提供することにある。
【００２８】
【課題を解決するための手段】上記目的を達成するため
に、本願発明の半導体デバイス用内部電圧発生器は、半
導体デバイス内に必要な電圧を発生し、一定のレベルに
維持し、供給する、半導体デバイス用内部電圧発生器で
あって、クロック信号を整流して直流電圧を発生するチ
ャージポンプと、制御信号に従って発振周波数を変化す
ることが可能な可変周波数発振器と、上記チャージポン
プの出力電圧によって維持される対象電圧の電圧を検出
し上記可変周波数発振器を制御する上記制御信号を発生
する電圧制御手段とを含んでなることを特徴とする。
【００２９】この場合、上記可変周波数発振器は、チェ
ーン状に接続した奇数個の反転素子からなる発振器と、
上記制御信号に従って上記各反転素子に供給する電力を
制御する電力制御手段とを含んで構成され、上記発振周
波数は、上記制御信号に従ってリニアに変更可能である
ことを特徴とする。
【００３０】またこの場合、上記電力制御手段は、上記
反転素子と電源との間にＭＯＳトランジスタを挿入し、
上記ＭＯＳトランジスタのゲートに上記制御信号を接続
して供給される電流量を制御することを特徴とする。
【００３１】またこの場合、上記反転素子はｐＭＯＳト
ランジスタとｎＭＯＳトランジスタとを直列に接続して
構成したインバータであり、上記電力制御手段は上記イ
ンバータの上記ｐＭＯＳトランジスタと上記電源との間
に挿入した第１のｐＭＯＳトランジスタと、上記インバ
ータの上記ｎＭＯＳトランジスタと接地電位との間に挿
入した第１のｎＭＯＳトランジスタとで構成され、上記
制御信号は、上記電力制御手段の上記第１のｐＭＯＳト
ランジスタのゲートと上記第１のｎＭＯＳトランジスタ
のゲートとに印加することを特徴とする。
【００３２】またこの場合、上記電圧制御手段は、基準
電圧レベルと現在の内部電圧との差を検出して信号電圧
を発生する電圧レベル検出器と、上記電圧レベル検出器
の上記信号電圧を受け該信号電圧の大きさに相応する電
流電圧の制御信号を発生する発振制御部とを含んで構成
することを特徴とする。
【００３３】またこの場合、上記発振制御部は、上記信
号電圧をゲートに受けて電圧検出電流Ｉｄｅｔが流れる
１つのＭＯＳトランジスタと、上記電圧検出電流Ｉｄｅ
ｔに比例するコントロール電流Ｉｃｔ１が流れる電流ミ
ラーとを含んで構成することを特徴とする。
【００３４】またこの場合、上記電流ミラーは、上記電
圧検出電流Ｉｄｅｔを受けて上記コントロール電流Ｉｃ
ｔ１が流れ、該コントロール電流Ｉｃｔ１に対応する電
流電圧を発生する第１電流ミラーと、上記コントロール
電流Ｉｃｔ１を受けて該コントロール電流Ｉｃｔ１に対
応する電流電圧を発生する第２電流ミラーとを含むこと
を特徴とする。
【００３５】またこの場合、上記第１電流ミラーは２つ
のｐＭＯＳトランジスタで構成し、上記第２電流ミラー
は２つのｎＭＯＳトランジスタで構成することを特徴と
する。
【００３６】またこの場合、上記可変周波数発振器と上
記チャージポンプとの間に発振波形を増幅し矩形波をつ
くる駆動回路をさらに備えることを特徴とする。
【００３７】またこの場合、上記駆動回路はバッファ回
路からなり、上記バッファ回路と電源との間に電流制限
素子を挿入することを特徴とする。
【００３８】またこの場合、上記電流制限素子は、上記
電圧制御手段の上記制御信号を受けて対応する電流が流
れるＭＯＳトランジスタで構成することを特徴とする。
【００３９】またこの場合、上記電圧レベル検出器は、
直列に接続した複数のｐＭＯＳトランジスタと直列に接
続した複数のｎＭＯＳトランジスタとを含んでなり、上
記直列に接続した複数のｐＭＯＳトランジスタの１端は
電源に接続し、上記直列に接続した複数のｐＭＯＳトラ
ンジスタの他端は上記直列に接続した複数のｎＭＯＳト
ランジスタの１端に接続し、上記直列に接続した複数の
ｎＭＯＳトランジスタの他端は内部電圧端子に接続する
ことを特徴とする。
【００４０】またこの場合、上記可変周波数発振器は、
奇数個の反転素子を直列に接続し、上記反転素子の最後
の出力はフリップフロップ回路のセット入力に接続し、
上記反転素子の最初の入力はフリップフロップ回路のＱ
出力に接続し、上記奇数個の反転素子とは別の奇数個の
反転素子を直列に接続し、該奇数個の反転素子の最後の
出力は上記フリップフロップ回路のリセット入力に接続
し、該奇数個の反転素子の最初の入力は上記フリップフ
ロップ回路の＊Ｑ出力に接続してなる発振器を含んでな
ることを特徴とする。
【００４１】またこの場合、上記反転素子のうちの１つ
以上の反転素子に電源電力を制御して供給し、該反転素
子の出力側と接地との間に一定の大きさのキャパシタを
接続し、上記キャパシタの大きさと上記制御して供給さ
れる電力量とに応じて発振周波数が変化するように構成
することを特徴とする。
【００４２】またこの場合、上記反転素子はｐＭＯＳト
ランジスタとｎＭＯＳトランジスタとを直列に接続して
構成したインバータであることを特徴とする。
【００４３】またこの場合、上記電圧制御手段は、基準
電圧レベルと現在の内部電圧との差を検出して信号電圧
を発生する電圧レベル検出器と、上記電圧レベル検出器
の上記信号電圧を受け、該信号電圧の大きさに相応する
電流電圧の制御信号を発生する発振制御部とを含んで構
成することを特徴とする。
【００４４】またこの場合、上記発振制御部は、上記信
号電圧をゲートに受けて電圧検出電流Ｉｄｅｔが流れる
１つのＭＯＳトランジスタと、上記電圧検出電流Ｉｄｅ
ｔに比例するコントロール電流Ｉｃｔ１が流れる電流ミ
ラーとを含んで構成することを特徴とする。
【００４５】またこの場合、上記電流ミラーは２つのｐ
ＭＯＳトランジスタで構成することを特徴とする。
【００４６】またこの場合、上記可変周波数発振器と上
記チャージポンプとの間に発振波形を増幅し矩形波をつ
くる、インバータを含んでなる、駆動回路をさらに備え
ることを特徴とする。
【００４７】またこの場合、上記電圧レベル検出器は、
直列に接続した複数のｐＭＯＳトランジスタと直列に接
続した複数のｎＭＯＳトランジスタとを含んでなり、上
記直列に接続した複数のｐＭＯＳトランジスタの１端は
電源に接続し、上記直列に接続した複数のｐＭＯＳトラ
ンジスタの他端は上記直列に接続した複数のｎＭＯＳト
ランジスタの１端に接続し、上記直列に接続した複数の
ｎＭＯＳトランジスタの他端は内部電圧端子に接続する
ことを特徴とする。
【００４８】またこの場合、上記電源電力が制御されて
供給される上記反転素子は、上記奇数個の反転素子の１
番目の反転素子と、上記奇数個の反転素子とは別の奇数
個の反転素子の１番目の反転素子とであり、上記各１番
目の反転素子には上記発振制御部内に設けられた電流ミ
ラーを介してコントロール電流を供給することを特徴と
する。
【００４９】
【作用】一定の電圧に維持しようとする対象電圧（例え
ばバックバイアス電圧）を所定の値に安定に維持するた
めに、発振器の発振周波数をリニアに変化させることに
よって、回路の動作中におけるロード変化に対応する精
密な制御が可能となる。
【００５０】また、従来技術においては、回路の動作状
態に応じて、発振周波数が異なる複数の発振器を選択的
に使用する必要があったが、本願発明においては、ただ
１つの発振器を用い、動作状態に応じて自動的に発振周
波数を変化させるので、タイミングコントロール回路が
不要とり、このため、回路の容積が減少し、回路設計が
容易になり、常に精密な対象電圧の制御が可能となる。
【００５１】
【実施例】以下、添付図面に基づいて本発明の実施例で
ある半導体デバイス用内部電圧発生器を詳細に説明す
る。
【００５２】図１は、本発明の半導体デバイス用内部電
圧発生器のブロック図であり、図２は、その第１の実施
例の半導体デバイス用内部電圧発生器の回路図である。
また、図３は、本発明の第２の実施例の半導体デバイス
用内部電圧発生器の回路図であり、図４は、図２に示す
半導体デバイス用内部電圧発生器の回路の主要信号の波
形図である。
【００５３】図１に示すように、本発明の半導体デバイ
ス用内部電圧発生器は、クロック信号を整流して直流電
圧を発生するチャージポンプ３１と、制御信号Ｓｃに応
じて可変発振周波数を発生する可変周波数発振器３３
と、チャージポンプ３１の出力電圧によって維持される
対象電圧Ｖｏｕｔの電圧レベルを検出して、可変周波数
発振器３３を制御する制御信号Ｓｃを発生する電圧制御
手段３５とを含んで構成されている。
【００５４】可変周波数発振器３３は、入力信号を反転
して出力する反転素子（インバータ）の出力を入力側に
フィードバックすることにより発振動作を行い、信号が
反転素子を通過する際の時間を制御することによって発
振周波数を変化させる。すなわち、反転素子の信号伝達
時間が延長された場合には、クロック周波数は低くな
り、逆に反転素子の信号伝達時間が短縮されるとクロッ
ク周波数は高くなる。
【００５５】チャージポンプ３１は、従来技術と同様な
ポンピングキャパシタと整流素子とから構成され、電圧
制御手段３５は、対象電圧の大きさに応じて制御信号Ｓ
ｃを発生する回路からなる。
【００５６】従って、一定の電圧に維持しようとする対
象電圧（例えばバックバイアス電圧Ｖｂｂ）が一定のレ
ベルに至らないと、電圧制御手段３５は制御信号Ｓｃを
大きくして可変周波数発振器３３の周波数を増加させ、
チャージポンピングされる電力量を増加させる。対象電
圧が一定のレベルに至ると、電圧制御手段３５は制御信
号Ｓｃを小さくして、可変周波数発振器３３の周波数を
減少させ、チャージポンピングされる電力量を減少させ
る。更に、電圧制御手段３５は、基準電圧と対象電圧と
の差に応じて、大きい値または小さい値の制御信号Ｓｃ
を発生して、可変周波数発振器３３の周波数を増加また
は減少させ、チャージポンピングされる電力量を調節
し、これによって関係する電圧を基準電圧に近い値に維
持する。
【００５７】図２に示す本発明になる半導体デバイス用
内部電圧発生器は、半導体デバイス内において必要な電
圧Ｖｏｕｔがバックバイアス電圧Ｖｂｂである場合につ
いての電圧発生器の回路である。
【００５８】図２に示すように、本実施例のバックバイ
アス電圧発生器回路においては、可変周波数発振器３３
のための制御信号Ｓｃを発生する電圧制御手段３５は、
レベル検出器３６と発振制御部３７とから構成されてい
る。
【００５９】レベル検出器３６の入力端子４１は−Ｖｂ
ｂ端子に接続され、レベル検出器３６の出力端子４２
は、発振制御部３７に接続されている。発振制御部３７
の出力端子４３と出力端子４４は、可変周波数発振器３
３の入力端子と駆動回路３８の入力端子とに接続されて
いる。発振制御部３７とレベル検出器３６の制御のため
に、Ｖｂｂイネーブル信号ＥＮが接続されている。
【００６０】可変周波数発振器３３は、チェーン状に接
続された５個のインバータ４５−１〜４５−５を含んで
構成されている。インバータの数は、１または１以上の
奇数とする。可変周波数発振器３３は、シュミットトリ
ガまたはＲ−Ｃ回路を用いて構成してもよい。
【００６１】可変周波数発振器３３とチャージポンプ３
１との間に駆動回路３８が挿入されている。駆動回路３
８は必ずしも必要なものではないが、回路動作を円滑に
するために用いられている。
【００６２】駆動回路３８には、通常、高利得を有する
バッファ回路を用い、この回路に於いても１または複数
のインバータが直列に接続されている。本実施例におい
ては、３個のインバータ４６（４６−１、４６−２、４
６−３）が直列に接続されている。
【００６３】チャージポンプ３１は、通常、キャパシタ
とダイオードから構成される。本実施例においては、チ
ャージポンプ３１は、ポンピングキャパシタ４７と２つ
の整流用トランジスタ４８−１と４８−２とバッファ用
インバータ４９−１と４９−２とから構成される整流部
３９を含んでいる。また、この整流部３９は２つ設けら
れており、これらの２つは交互に作動して、ポンピング
容量が２倍になるようになっている。このようにするた
めには、一方の整流部３９の入力端の前に１つのインバ
ータ５０を直列に挿入し、また電源Ｖｃｃが供給された
後にポンピング動作をするように、Ｖｃｃによって起動
される伝達スイッチ５１をインバータ５０の前と、イン
バータ５０が直列に挿入されていない整流部３９の直前
とに直列に挿入している。
【００６４】レベル検出器３６は、ＭＯＳトランジスタ
のしきい電圧ＶTを用いるように構成されており、図に
示すように、Ｖｃｃ側に５個のｐＭＯＳトランジスタ５
５を直列に接続し、更に、３個のｎＭＯＳトランジスタ
５６を直列に接続している。−Ｖｂｂ端子側の２つのｎ
ＭＯＳトランジスタは、ゲートをドレイン側に接続し
て、ＶT程度の大きさの電圧降下を得るためのダイオー
ドとして用いる。このレベル検出器３６の信号出力は、
−Ｖｂｂより約３ＶTだけ高い電圧を発生するノードで
ある、ｐＭＯＳトランジスタと３番目（−Ｖｂｂ端子側
から）のｎＭＯＳトランジスタとの接続点から出力され
る。あるいは、上記構成に代えて、基準電圧を用いてレ
ベルを検出してもよい。
【００６５】発振制御部３７は、電圧電流変換器である
ＭＯＳトランジスタ５７と第１電流ミラー５８とを含ん
で構成されている。
【００６６】以下、上記のように構成した回路の動作に
ついて説明する。
【００６７】可変周波数発振器３３は、適当な周波数の
矩形波を発生する。これらの矩形波は、駆動回路３８に
よって十分に増幅され、波形は整形される。次ぎに、チ
ャージポンプ３１によって基板にチャージがポンピング
（電子を注入）され、負電圧−Ｖｂｂが発生する。次い
で、レベル検出器３６が−Ｖｂｂのレベルを検出し、こ
れと、発振制御部３７から検出されたレベルとを用い
て、可変周波数発振器３３と駆動回路３８とを制御する
ための制御信号Ｓｃを発生することにより、全体として
適当なＶｂｂのレベルが維持できるようになる。このよ
うな、システム全体の制御は、Ｖｂｂイネーブル信号Ｅ
Ｎによって実行される。
【００６８】電圧制御手段３５のＶｂｂイネーブル端子
に供給されるイネーブル信号ＥＮが“ロー（低電圧状
態）”から“ハイ（高電圧状態）”に変わると、バック
バイアス電圧発生器の回路全体が動作を開始する。最初
にパワーオンされると、基板電圧はＶｓｓレベル近辺の
電圧になり、それ故、レベル検出器３６の出力端子４２
の出力信号Ｎ１は“ハイ”になる。この“ハイ”の電圧
が発振制御部３７の入力端、すなわち、Ｖｓｓと電流検
出ノード“Ｉ”との間に接続されているＭＯＳトランジ
スタ５７のゲート電圧として印加される。このため、Ｍ
ＯＳトランジスタ５７が充分に導通状態になり、最大電
流Ｉｄｅｔ（電圧検出電流）が流れるようになる。更
に、この電流は、第１電流ミラー５８によって増幅さ
れ、電流Ｉｃｔ１（コントロール電流）が第２電流ミラ
ー５９に流れるようになる。その結果、第１電流ミラー
５８とゲートが共通に接続されているｐＭＯＳトランジ
スタ６１と６２の電流電圧と、第２電流ミラー５９とゲ
ートが共通に接続されたｎＭＯＳトランジスタ６３の電
流電圧とのために、可変周波数発振器３３を駆動する電
力電流が最大に流れるようになる。その結果、インバー
タ４５−１〜４５−５の動作が速くなり、可変周波数発
振器３３の最大発振周波数に相当する矩形波が出力され
る。この矩形波は、駆動回路３８によって増幅され、チ
ャージポンプ３１に供給され、Ｖｂｂ電圧レベルが急激
に低下する。このＶｂｂ電圧は、レベル検出器３６によ
り、ＭＯＳトランジスタのＶT（ＶTはＭＯＳトランジス
タのしきい電圧）を用いて検出され、検出された電圧
は、再び発振制御部３７にフィードバックされ、電流Ｉ
ｄｅｔが制御される。この電流が増幅されて、電流Ｉｃ
ｔ１をコントロールすることにより、可変周波数発振器
３３の発振周波数を制御する。
【００６９】すなわち、Ｖｂｂの電圧レベルが３ＶTレ
ベル以下に低下するまでは、レベル検出器３６における
Ｎ１は“ハイ”に維持され、発振制御部３７におけるＩ
ｃｔ１電流は最大電流に維持される。こうして、可変周
波数発振器３３の発振周波数は最大値に維持され、チャ
ージポンプ量は増加され、電圧レベルは所望のＶｂｂレ
ベルに急速に接近する。この電圧レベルがレベル検出器
３６によって検出されると、Ｎ１の電圧はＶｂｂの電圧
レベルに比例しステップダウンされ、このため、Ｉｄｅ
ｔおよびＩｃｔ１電流は減少される。このため、可変周
波数発振器３３のインバータの動作速度が遅くなり、発
振周波数も減少し、その結果、チャージポンプ量が減少
される。
【００７０】従って、Ｖｂｂ電圧が所定のレベルに維持
されると、電流Ｉｄｅｔはゼロになり、その結果、可変
周波数発振器３３の発振動作停止される。従って、この
回路の電力消費量も減少される。
【００７１】このように電圧が安定した後、チップはア
クティブ状態になり、回路の動作に応じてＶｂｂのロー
ドは変更され、その結果、Ｖｂｂレベルが変更される。
すると、レベル検出器において、この変更された電圧に
比例してＮ１の電圧が変化するので、電流Ｉｃｔ１が変
化する。このため、可変周波数発振器３３の発振周波数
が変化し、Ｖｂｂレベルは再び所定のレベルに維持され
る。かかる制御動作は、回路の動作状態およびロードの
変化量に応じてリニアに実施される。
【００７２】図４は、図２に示す半導体デバイス用内部
電圧発生器（バックバイアス電圧発生器）の回路の主要
信号の波形を示す。
【００７３】図に示すように、信号ＥＮが“ハイ”とな
ると、Ｎ１ノードの電圧がＶＮ１波形のようにハイにシ
フトする。一方、電流Ｉｄｅｔと電流Ｉｃｔ１は図示の
様に流れる。そこで、可変周波数発振器３３が起動さ
れ、ノードＮ２の電圧がＶＮ２波形に示すような高周波
数で発振する。一方、Ｖｂｂ電圧は図示のように下降す
る。ＶｂｂがＰ点に達すると、電流Ｉｃｔ１はゼロにな
り、発振は中断する。Ｖｂｂが上昇してＱ点に達する
と、再び発振が始まり、この時から、発振周波数はＶｂ
ｂ電圧の上昇幅に応じて変化するようになる。
【００７４】図３は、本発明の第２の実施例の、半導体
デバイス用内部電圧発生器の回路図である。
【００７５】この回路においては、可変周波数発振器３
３、発振制御部３７、駆動回路３８は、図２に示す回路
とは多少異なっている。一方、チャージポンプ３１とレ
ベル検出器３６は図２に示すものと同一である。
【００７６】本実施例の可変周波数発振器３３は、複数
のインバータと、１つのフリップフロップ回路ＦＦとを
含んで構成されている。フリップフロップ回路ＦＦのセ
ット入力Ｓには、フリップフロップ回路ＦＦの出力Ｑ
が、複数のインバータ（６６−１、６６−２・・・・）
を介して入力されている。また、フリップフロップ回路
ＦＦのリセット入力Ｒには、フリップフロップ回路ＦＦ
の＊Ｑ出力が、複数のインバータ（６５−１、６５−２
・・・・）を介して入力されている。これらの入力が通
過するインバータのうちの１番目のインバータ６５−１
とインバータ６６−１とには、発振制御部３７の電流Ｉ
ｃｔ１が流れるように電源が接続されている。また、イ
ンバータ６５−１の出力とＶｓｓとの間、及び、インバ
ータ６６−１の出力とＶｓｓとの間には、それぞれキャ
パシタ６７とキャパシタ６８とが接続されている。この
可変周波数発振器３３においては、フリップフロップ回
路ＦＦは、セット状態とリセット状態とに繰り返し変化
して、最終的に発振波形を出力する。
【００７７】発振制御部３７は、第１電流ミラー５８の
みを含んでおり、電圧レベル検出器３６のＮ１ノード電
圧によって、電流Ｉｄｅｔが流れ、電流Ｉｄｅｔによっ
て電流Ｉｃｔ１が流れるようになる。
【００７８】以下、上記のように構成した回路の動作に
ついて説明する。
【００７９】可変周波数発振器３３は、適当な周波数の
矩形波を発生する。これらの波形は、駆動回路３８によ
って、十分に増幅され、整形された後、チャージポンプ
３１によって基板にチャージポンピング（電子を注入）
され、負電圧である−Ｖｂｂ電圧が発生する。次ぎに、
この負電圧−Ｖｂｂのレベルは、レベル検出器３６によ
って検出される。そこで、この検出されたレベルを用い
て、発振制御部３７は可変周波数発信器３３を制御する
ための制御信号Ｓｃを発生する。こうして、全体的に適
当なＶｂｂレベルが維持され、システム全体の制御はＶ
ｂｂイネーブル信号ＥＮによって実施される。
【００８０】レベル検出器３６と発振制御部３７とから
なる電圧制御手段３５の、Ｖｂｂイネーブル端子に印加
されるイネーブル信号ＥＮが、“ロー”から“ハイ”に
変わると、半導体デバイス用内部電圧発生器（バックバ
イアス電圧発生器）全体の回路が動作を開始する。電源
がパワーオンされると、基板電圧はＶｓｓレベルに近い
ので、レベル検出器３６の出力端４２の信号Ｎ１は“ハ
イ”値を出力する。この電圧は、発振制御部３７の入力
側に印加され、このため、この電圧は、Ｖｓｓと電流検
出ノードとの間に接続されたＭＯＳトランジスタ５７の
ゲート電圧になる。そこで、このＭＯＳトランジスタ５
７が十分に導通状態となり、最大電流Ｉｄｅｔが流れる
ようになる。この電流は第１電流ミラー５８によって増
幅されて、電流Ｉｃｔ１が流れるようになる。すなわ
ち、可変周波数発信器３３を作動状態にするところの電
流Ｉｃｔ１が最大に流れるようになって、キャパシタ６
７とキャパシタ６８とは急速に充電される。その結果、
可変周波数発信器３３の発振周波数を最大にする矩形波
が出力される。これらの矩形波は、駆動回路３８におい
て十分に増幅され、チャージポンプ３１に供給されて、
Ｖｂｂ電圧のレベルが急激に低下する。このＶｂｂ電圧
は、レベル検出器３６によってＭＯＳトランジスタのＶ
Tを用いて検出され、再び発振制御部３７にフィードバ
ックされ、それによって、電流Ｉｄｅｔが制御される。
この電流Ｉｄｅｔは増幅されて電流Ｉｃｔ１をコントロ
ールし、かくて、可変周波数発信器３３の発振周波数が
制御される。
【００８１】すなわち、Ｖｂｂの電圧レベルが３ＶTレ
ベル以下（ＶTはＭＯＳトランジスタのしきい電圧）に
低下するまでは、レベル検出器３６におけるＮ１は“ハ
イ”に維持され、発振制御部３７におけるＩｃｔ１電流
は最大電流に維持される。こうして、可変周波数発振器
３３の発振周波数は最大値に維持され、チャージポンプ
量は増加され、電圧レベルは所望のＶｂｂ電圧レベルに
急速に接近する。この電圧レベルがレベル検出器３６に
よって検出されると、Ｎ１の電圧はＶｂｂの電圧レベル
に比例しステップダウンされ、このため、Ｉｄｅｔおよ
びＩｃｔ１電流は減少される。このため、可変周波数発
振器３３の動作速度が遅くなり、発振周波数も減少し、
その結果、チャージポンプ量は減少する。
【００８２】従って、Ｖｂｂ電圧が所定のレベルに維持
されると、電流Ｉｄｅｔはゼロになり、その結果、可変
周波数発振器３３の発振動作は停止される。従って、こ
の回路の電力消費量も減少される。
【００８３】このように電圧が安定した後、チップはア
クティブ状態にされ、回路の動作に応じてＶｂｂのロー
ドは変更され、その結果、Ｖｂｂレベルが変更される。
すると、レベル検出器において、この変更された電圧に
比例してＮ１の電圧が変化するので、電流Ｉｃｔ１が変
化する。このため、可変周波数発振器３３の発振周波数
が変化し、Ｖｂｂレベルは再び所定のレベルに維持され
る。かかる制御動作は、回路の動作状態およびロードの
変化量に応じてリニアに実施される。
【００８４】図２に示す半導体デバイス用内部電圧発生
器の回路の主要信号の動作波形は、図４に示すものと同
様である。
【００８５】
【発明の効果】上記本願発明によれば、一定の電圧に維
持しようとする対象電圧（例えばバックバイアス電圧）
を所定の値に安定に維持するために、発振器の発振周波
数をリニアに変化させることによって、回路の動作中に
おけるロード変化に対応する精密な制御が可能となると
いう効果がある。
【００８６】また、従来技術においては、回路の動作状
態に応じて、発振周波数が異なる複数の発振器を選択的
に使用する必要があったが、本願発明においては、ただ
１つの発振器を用い、動作状態に応じて自動的に発振周
波数を変化させるので、タイミングコントロール回路が
不要になるという効果があり、このため、回路の容積が
減少し、回路設計が容易になり、常に精密な対象電圧の
制御が可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の、半導体デバイス用内部電圧発生器の
ブロック図である。
【図２】本発明の第１の実施例の、半導体デバイス用内
部電圧発生器の回路図である。
【図３】本発明の第２の実施例の、半導体デバイス用内
部電圧発生器の回路図である。
【図４】本発明の、半導体デバイス用内部電圧発生器の
回路の主要信号の波形図である。
【図５】従来の、半導体メモリデバイス用電圧発生器の
回路図である。
【図６】従来の、半導体メモリデバイス用内部バックバ
イアス電圧発生器のブロック図である。
【符号の説明】
１２…バッファ回路、 １４…第１電極、 １５…第２電極、 １６…第１整流素子、 １７…第２整流素子、 ３１…チャージポンプ、 ３３…可変周波数発振器、 ３５…電圧制御手段、 ３６…レベル検出器、 ３７…発振制御部、 ３８…駆動回路、 ３９…整流部、 ４１…入力端子、 ４２、４３、４４…出力端子、 ４５−１〜４５−５、４６−１〜４６−３、５０、６５
−１、６５−２・・・・、６６−１、６６−２・・・・
…インバータ、 ４８−１、４８−２…整流用トランジスタ、 ４９−１、４９−２…バッファ用インバータ、 ５１…伝達スイッチ、 ５５、６１、６２…ｐＭＯＳトランジスタ、 ５６、６３…ｎＭＯＳトランジスタ、 ５７…ＭＯＳトランジスタ、 ５８…第１電流ミラー ５９…第２電流ミラー、 ６７、６８…キャパシタ、 Ｖｂｂ…バックバイアス電圧、 Ｖｃｃ…電源電圧、 Ｖｓｓ…基板電圧、 Ｖｏｕｔ…対象（出力）電圧、 ＶT…しきい電圧、 Ｇ１…第１Ｖｂｂジェネレータ、 Ｇ２…第２Ｖｂｂジェネレータ、 ＯＳＣ１…第１発振部、 ＯＳＣ２…第２発振部、 ＲＥＣ…整流部、 Ｃ１、４７…ポンピングキャパシタ、 ＮＡＮＤ１、ＮＡＮＤ２、ＮＡＮＤ３…ＮＡＮＤゲー
ト、 ＥＮ…イネーブル信号、 ＯＳＣ…発振器、 Ｎ１…出力信号、 Ｓｃ…制御信号、 Ｉｄｅｔ…電圧検出電流、 Ｉｃｔ１…コントロール電流、 ＶＮ１…Ｎ１ノードの電圧、 ＶＮ２…Ｎ２ノードの電圧、 ＦＦ…フリップフロップ回路、 Ｓ…セット入力、 Ｒ…リセット入力、 Ｑ、＊Ｑ…フリップフロップ回路の出力
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】半導体デバイス内に必要な電圧を発生し、
    一定のレベルに維持し、供給する、半導体デバイス用内
    部電圧発生器であって、 クロック信号を整流して直流電圧を発生するチャージポ
    ンプと、 制御信号に従って発振周波数を変化することが可能な可
    変周波数発振器と、 上記チャージポンプの出力電圧によって維持される対象
    電圧の電圧を検出し、上記可変周波数発振器を制御する
    上記制御信号を発生する電圧制御手段と、を含んでなる
    ことを特徴とする半導体デバイス用内部電圧発生器。
  2. 【請求項２】上記可変周波数発振器は、 チェーン状に接続した奇数個の反転素子からなる発振器
    と、 上記制御信号に従って、上記各反転素子に供給する電力
    を制御する電力制御手段とを含んで構成され、 上記発振周波数は、上記制御信号に従ってリニアに変更
    可能であることを特徴とする請求項１に記載の半導体デ
    バイス用内部電圧発生器。
  3. 【請求項３】上記電力制御手段は、 上記反転素子と電源との間にＭＯＳトランジスタを挿入
    し、上記ＭＯＳトランジスタのゲートに上記制御信号を
    接続して供給される電流量を制御することを特徴とする
    請求項２に記載の半導体デバイス用内部電圧発生器。
  4. 【請求項４】上記反転素子はｐＭＯＳトランジスタとｎ
    ＭＯＳトランジスタとを直列に接続して構成したインバ
    ータであり、 上記電力制御手段は上記インバータの上記ｐＭＯＳトラ
    ンジスタと上記電源との間に挿入した第１のｐＭＯＳト
    ランジスタと、上記インバータの上記ｎＭＯＳトランジ
    スタと接地電位との間に挿入した第１のｎＭＯＳトラン
    ジスタとで構成され、 上記制御信号は、上記電力制御手段の上記第１のｐＭＯ
    Ｓトランジスタのゲートと上記第１のｎＭＯＳトランジ
    スタのゲートとに印加することを特徴とする請求項３に
    記載の半導体デバイス用内部電圧発生器。
  5. 【請求項５】上記電圧制御手段は、 基準電圧レベルと現在の内部電圧との差を検出して信号
    電圧を発生する電圧レベル検出器と、 上記電圧レベル検出器の上記信号電圧を受け、該信号電
    圧の大きさに相応する電流電圧の制御信号を発生する発
    振制御部、 とを含んで構成することを特徴とする請求項１に記載の
    半導体デバイス用内部電圧発生器。
  6. 【請求項６】上記発振制御部は、 上記信号電圧をゲートに受けて電圧検出電流Ｉｄｅｔが
    流れる１つのＭＯＳトランジスタと、上記電圧検出電流
    Ｉｄｅｔに比例するコントロール電流Ｉｃｔ１が流れる
    電流ミラーとを含んで構成することを特徴とする請求項
    ５に記載の半導体デバイス用内部電圧発生器。
  7. 【請求項７】上記電流ミラーは、 上記電圧検出電流Ｉｄｅｔを受けて上記コントロール電
    流Ｉｃｔ１が流れ、該コントロール電流Ｉｃｔ１に対応
    する電流電圧を発生する第１電流ミラーと、 上記コントロール電流Ｉｃｔ１を受けて該コントロール
    電流Ｉｃｔ１に対応する電流電圧を発生する第２電流ミ
    ラー、 とを含むことを特徴とする請求項６に記載の半導体デバ
    イス用内部電圧発生器。
  8. 【請求項８】上記第１電流ミラーは２つのｐＭＯＳトラ
    ンジスタで構成し、上記第２電流ミラーは２つのｎＭＯ
    Ｓトランジスタで構成することを特徴とする請求項７に
    記載の半導体デバイス用内部電圧発生器。
  9. 【請求項９】上記可変周波数発振器と上記チャージポン
    プとの間に発振波形を増幅し矩形波をつくる駆動回路を
    さらに備えることを特徴とする請求項１に記載の半導体
    デバイス用内部電圧発生器。
  10. 【請求項１０】上記駆動回路はバッファ回路からなり、
    上記バッファ回路と電源との間に電流制限素子を挿入す
    ることを特徴とする請求項９に記載の半導体デバイスの
    内部電圧発生器。
  11. 【請求項１１】上記電流制限素子は、上記電圧制御手段
    の上記制御信号を受けて対応する電流が流れるＭＯＳト
    ランジスタで構成することを特徴とする請求項１０に記
    載の半導体デバイス用内部電圧発生器。
  12. 【請求項１２】上記電圧レベル検出器は、直列に接続し
    た複数のｐＭＯＳトランジスタと直列に接続した複数の
    ｎＭＯＳトランジスタとを含んでなり、上記直列に接続
    した複数のｐＭＯＳトランジスタの１端は電源に接続
    し、上記直列に接続した複数のｐＭＯＳトランジスタの
    他端は上記直列に接続した複数のｎＭＯＳトランジスタ
    の１端に接続し、上記直列に接続した複数のｎＭＯＳト
    ランジスタの他端は内部電圧端子に接続することを特徴
    とする請求項５に記載の半導体デバイス用内部電圧発生
    器。
  13. 【請求項１３】上記可変周波数発振器は、 奇数個の反転素子を直列に接続し、上記反転素子の最後
    の出力はフリップフロップ回路のセット入力に接続し、
    上記反転素子の最初の入力はフリップフロップ回路のＱ
    出力に接続し、 上記奇数個の反転素子とは別の奇数個の反転素子を直列
    に接続し、該奇数個の反転素子の最後の出力は上記フリ
    ップフロップ回路のリセット入力に接続し、該奇数個の
    反転素子の最初の入力は上記フリップフロップ回路の＊
    Ｑ出力に接続してなる発振器を含んでなることを特徴と
    する請求項１に記載の半導体デバイス用内部電圧発生
    器。
  14. 【請求項１４】上記反転素子のうちの１つ以上の反転素
    子に電源電力を制御して供給し、該反転素子の出力側と
    接地との間に一定の大きさのキャパシタを接続し、 上記キャパシタの大きさと上記制御して供給される電力
    量とに応じて発振周波数が変化するように構成すること
    を特徴とする請求項１３に記載の半導体デバイス用内部
    電圧発生器。
  15. 【請求項１５】上記反転素子はｐＭＯＳトランジスタと
    ｎＭＯＳトランジスタとを直列に接続して構成したイン
    バータであることを特徴とする請求項１４に記載の半導
    体デバイス用内部電圧発生器。
  16. 【請求項１６】上記電圧制御手段は、 基準電圧レベルと現在の内部電圧との差を検出して信号
    電圧を発生する電圧レベル検出器と、 上記電圧レベル検出器の上記信号電圧を受け、該信号電
    圧の大きさに相応する電流電圧の制御信号を発生する発
    振制御部、 とを含んで構成することを特徴とする請求項１４に記載
    の半導体デバイス用内部電圧発生器。
  17. 【請求項１７】上記発振制御部は、 上記信号電圧をゲートに受けて電圧検出電流Ｉｄｅｔが
    流れる１つのＭＯＳトランジスタと、上記電圧検出電流
    Ｉｄｅｔに比例するコントロール電流Ｉｃｔ１が流れる
    電流ミラーとを含んで構成することを特徴とする請求項
    １６に記載の半導体デバイス用内部電圧発生器。
  18. 【請求項１８】上記電流ミラーは２つのｐＭＯＳトラン
    ジスタで構成することを特徴とする請求項１７に記載の
    半導体デバイス用内部電圧発生器。
  19. 【請求項１９】上記可変周波数発振器と上記チャージポ
    ンプとの間に発振波形を増幅し矩形波をつくる、インバ
    ータを含んでなる、駆動回路をさらに備えることを特徴
    とする請求項１３に記載の半導体デバイス用内部電圧発
    生器。
  20. 【請求項２０】上記電圧レベル検出器は、直列に接続し
    た複数のｐＭＯＳトランジスタと直列に接続した複数の
    ｎＭＯＳトランジスタとを含んでなり、上記直列に接続
    した複数のｐＭＯＳトランジスタの１端は電源に接続
    し、上記直列に接続した複数のｐＭＯＳトランジスタの
    他端は上記直列に接続した複数のｎＭＯＳトランジスタ
    の１端に接続し、上記直列に接続した複数のｎＭＯＳト
    ランジスタの他端は内部電圧端子に接続することを特徴
    とする請求項１６に記載の半導体デバイス用内部電圧発
    生器。
  21. 【請求項２１】上記電源電力が制御されて供給される上
    記反転素子は、上記奇数個の反転素子の１番目の反転素
    子と、上記奇数個の反転素子とは別の奇数個の反転素子
    の１番目の反転素子とであり、 上記各１番目の反転素子には上記発振制御部内に設けら
    れた電流ミラーを介してコントロール電流を供給するこ
    とを特徴とする請求項１４に記載の半導体デバイス用内
    部電圧発生器。
JP7067470A 1994-04-08 1995-03-27 半導体デバイス用内部電圧発生器 Pending JPH07303369A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1994-7354 1994-04-08
KR1019940007354A KR0123849B1 (ko) 1994-04-08 1994-04-08 반도체 디바이스의 내부 전압발생기

Publications (1)

Publication Number Publication Date
JPH07303369A true JPH07303369A (ja) 1995-11-14

Family

ID=19380646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7067470A Pending JPH07303369A (ja) 1994-04-08 1995-03-27 半導体デバイス用内部電圧発生器

Country Status (4)

Country Link
US (1) US5561385A (ja)
JP (1) JPH07303369A (ja)
KR (1) KR0123849B1 (ja)
DE (1) DE19505502C2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195876A (ja) * 2000-01-13 2001-07-19 Fujitsu Ltd 半導体装置
JP2002272091A (ja) * 2001-03-06 2002-09-20 Rohm Co Ltd 倍電圧昇圧型ｄｃ／ｄｃコンバータ
JP2008001586A (ja) * 2006-06-20 2008-01-10 Momentive Performance Materials Inc ガラス品およびその製法
JP2008259420A (ja) * 1996-07-29 2008-10-23 Hynix Semiconductor Inc 半導体基板用のチャージポンプ
JP2009142147A (ja) * 2007-12-07 2009-06-25 Hynix Semiconductor Inc バルク電圧ディテクター
JP2010068565A (ja) * 2008-09-08 2010-03-25 Rohm Co Ltd チャージポンプ回路の制御回路、制御方法およびそれらを利用した電源回路

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203270A (ja) * 1995-01-27 1996-08-09 Matsushita Electron Corp 半導体集積回路
US5872733A (en) * 1995-06-06 1999-02-16 International Business Machines Corporation Ramp-up rate control circuit for flash memory charge pump
US5612644A (en) * 1995-08-31 1997-03-18 Cirrus Logic Inc. Circuits, systems and methods for controlling substrate bias in integrated circuits
KR0167692B1 (ko) * 1995-09-14 1999-02-01 김광호 반도체 메모리장치의 차아지 펌프회로
KR0172758B1 (ko) * 1995-12-29 1999-03-30 김주용 주파수의 주기조절이 가능한 주파수발생기
KR0172370B1 (ko) * 1995-12-30 1999-03-30 김광호 다단펌핑 머지드 펌핑전압 발생회로
US5793224A (en) * 1996-06-18 1998-08-11 Micron Technology, Inc. Voltage generator for antifuse programming
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
KR100224669B1 (ko) * 1996-12-10 1999-10-15 윤종용 내부 전원 전압 발생기 회로
US5818766A (en) * 1997-03-05 1998-10-06 Integrated Silicon Solution Inc. Drain voltage pump circuit for nonvolatile memory device
JP3090097B2 (ja) * 1997-06-30 2000-09-18 日本電気株式会社 昇圧回路及びその制御方法
FR2766303B1 (fr) * 1997-07-18 1999-09-03 Sgs Thomson Microelectronics Pompes de charge a frequence variable
US6194954B1 (en) * 1997-12-31 2001-02-27 Hyundai Electronics Industries Co., Ltd. Voltage controlled generator for semiconductor devices
US6005433A (en) * 1998-07-30 1999-12-21 Credence Systems Corporation Low charge injection mosfet switch
JP2000123575A (ja) * 1998-10-20 2000-04-28 Nec Corp 内部昇圧回路
EP1014547A3 (en) 1998-12-21 2000-11-15 Fairchild Semiconductor Corporation Low-current charge pump system
JP4115044B2 (ja) * 1999-06-23 2008-07-09 株式会社ルネサステクノロジ 電圧発生回路およびそれを備える半導体記憶装置
KR100300077B1 (ko) * 1999-07-28 2001-11-01 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
DE19953882C2 (de) * 1999-11-09 2001-10-18 Infineon Technologies Ag Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
KR100348215B1 (ko) * 2000-06-30 2002-08-09 주식회사 하이닉스반도체 고전압 발생 회로
DE10032260B4 (de) 2000-07-03 2004-04-29 Texas Instruments Deutschland Gmbh Schaltungsanordnung zur Verdoppelung der Spannung einer Batterie
GB2366458B (en) * 2000-08-09 2004-08-11 Ericsson Telefon Ab L M Electronic circuit
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
EP1237265A1 (en) * 2001-02-28 2002-09-04 EM Microelectronic-Marin SA Power efficient integrated charge pump using clock gating
US6664865B2 (en) * 2001-05-11 2003-12-16 Sequoia Communications Amplitude-adjustable oscillator
US7171170B2 (en) 2001-07-23 2007-01-30 Sequoia Communications Envelope limiting for polar modulators
US6985703B2 (en) 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
US6891426B2 (en) * 2001-10-19 2005-05-10 Intel Corporation Circuit for providing multiple voltage signals
US7489916B1 (en) 2002-06-04 2009-02-10 Sequoia Communications Direct down-conversion mixer architecture
WO2004025817A1 (ja) * 2002-09-11 2004-03-25 Mitsubishi Denki Kabushiki Kaisha 電圧検出回路およびこれを用いた内部電圧発生回路
US6788130B2 (en) * 2002-09-25 2004-09-07 Texas Instruments Incorporated Efficient charge pump capable of high voltage operation
TWI220588B (en) * 2003-05-15 2004-08-21 Amic Technology Corp Regulated charge pump
ITRM20030512A1 (it) * 2003-11-05 2005-05-06 St Microelectronics Srl Circuito a pompa di carica a basso tempo di assestamento
US7609118B1 (en) 2003-12-29 2009-10-27 Sequoia Communications Phase-locked loop calibration system
US7496338B1 (en) 2003-12-29 2009-02-24 Sequoia Communications Multi-segment gain control system
TW200600995A (en) * 2004-02-19 2006-01-01 Int Rectifier Corp DC-DC regulator with switching frequency responsive to load
US20060043949A1 (en) * 2004-08-30 2006-03-02 Xuening Li Load transient frequency modulation in fixed frequency PWM regulator
WO2005096777A2 (en) * 2004-04-02 2005-10-20 Texas Instruments Incorporated Load transient frequency modulation in fixed frequency pwm regulator
US20060043948A1 (en) * 2004-08-30 2006-03-02 Xuening Li Load transient frequency modulation in fixed frequency PWM regulator
US7522017B1 (en) 2004-04-21 2009-04-21 Sequoia Communications High-Q integrated RF filters
US7672648B1 (en) 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
US7132878B2 (en) * 2004-11-18 2006-11-07 Chartered Semiconductor Manufacturing Ltd. Charge pump current source
JP4315981B2 (ja) * 2004-12-03 2009-08-19 ローム株式会社 チャージポンプ回路の駆動回路および電源装置ならびに発光装置
JP4587804B2 (ja) * 2004-12-22 2010-11-24 株式会社リコー ボルテージレギュレータ回路
US7548122B1 (en) 2005-03-01 2009-06-16 Sequoia Communications PLL with switched parameters
US7479815B1 (en) 2005-03-01 2009-01-20 Sequoia Communications PLL with dual edge sensitivity
US7675379B1 (en) 2005-03-05 2010-03-09 Quintics Holdings Linear wideband phase modulation system
US7595626B1 (en) 2005-05-05 2009-09-29 Sequoia Communications System for matched and isolated references
US7974374B2 (en) 2006-05-16 2011-07-05 Quintic Holdings Multi-mode VCO for direct FM systems
US9399000B2 (en) 2006-06-20 2016-07-26 Momentive Performance Materials, Inc. Fused quartz tubing for pharmaceutical packaging
US7522005B1 (en) 2006-07-28 2009-04-21 Sequoia Communications KFM frequency tracking system using an analog correlator
US7679468B1 (en) 2006-07-28 2010-03-16 Quintic Holdings KFM frequency tracking system using a digital correlator
US7894545B1 (en) 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7920033B1 (en) 2006-09-28 2011-04-05 Groe John B Systems and methods for frequency modulation adjustment
KR100911193B1 (ko) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 반도체 집적회로의 전압 생성장치
CN101414787A (zh) * 2007-10-17 2009-04-22 鸿富锦精密工业（深圳）有限公司 负电压产生电路
US7859891B2 (en) * 2008-09-30 2010-12-28 Seagate Technology Llc Static source plane in stram
KR101094383B1 (ko) * 2009-12-14 2011-12-15 주식회사 하이닉스반도체 내부전압 발생기
JP2015159434A (ja) * 2014-02-24 2015-09-03 ソニー株式会社 電圧変換回路、および、電子回路
US10680524B2 (en) 2014-12-10 2020-06-09 Richwave Technology Corp. Fast-charging voltage generator
US9590500B2 (en) 2014-12-10 2017-03-07 Richwave Technology Corp. Voltage generator
JP2016149858A (ja) * 2015-02-12 2016-08-18 ルネサスエレクトロニクス株式会社 半導体装置
CN107565812B (zh) * 2017-10-27 2020-06-16 苏州浪潮智能科技有限公司 一种dc/dc转换器及能量获取系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547682A (en) * 1983-10-27 1985-10-15 International Business Machines Corporation Precision regulation, frequency modulated substrate voltage generator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4656369A (en) * 1984-09-17 1987-04-07 Texas Instruments Incorporated Ring oscillator substrate bias generator with precharge voltage feedback control
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
KR0134773B1 (ko) * 1988-07-05 1998-04-20 Hitachi Ltd 반도체 기억장치
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus
FR2677771A1 (fr) * 1991-06-17 1992-12-18 Samsung Electronics Co Ltd Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs.
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008259420A (ja) * 1996-07-29 2008-10-23 Hynix Semiconductor Inc 半導体基板用のチャージポンプ
JP2001195876A (ja) * 2000-01-13 2001-07-19 Fujitsu Ltd 半導体装置
JP4557342B2 (ja) * 2000-01-13 2010-10-06 富士通セミコンダクター株式会社 半導体装置
JP2002272091A (ja) * 2001-03-06 2002-09-20 Rohm Co Ltd 倍電圧昇圧型ｄｃ／ｄｃコンバータ
JP2008001586A (ja) * 2006-06-20 2008-01-10 Momentive Performance Materials Inc ガラス品およびその製法
JP2009142147A (ja) * 2007-12-07 2009-06-25 Hynix Semiconductor Inc バルク電圧ディテクター
US7864616B2 (en) 2007-12-07 2011-01-04 Hynix Semiconductor Inc. Bulk voltage detector
JP2010068565A (ja) * 2008-09-08 2010-03-25 Rohm Co Ltd チャージポンプ回路の制御回路、制御方法およびそれらを利用した電源回路

Also Published As

Publication number Publication date
DE19505502C2 (de) 2000-10-05
KR950030145A (ko) 1995-11-24
US5561385A (en) 1996-10-01
DE19505502A1 (de) 1995-10-12
KR0123849B1 (ko) 1997-11-25

Similar Documents

Publication Publication Date Title
JPH07303369A (ja) 半導体デバイス用内部電圧発生器
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
US5406523A (en) High voltage boosted word line supply charge pump and regulator for DRAM
US6064275A (en) Internal voltage generation circuit having ring oscillator whose frequency changes inversely with power supply voltage
JP3713401B2 (ja) チャージポンプ回路
US6055201A (en) High voltage boosted word line supply charge pump and regulator for DRAM
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US5003197A (en) Substrate bias voltage generating and regulating apparatus
US5193198A (en) Method and apparatus for reduced power integrated circuit operation
US4581546A (en) CMOS substrate bias generator having only P channel transistors in the charge pump
CN100468569C (zh) 用于集成电路的泵激电路及方法
US5999009A (en) Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area
JPH09288897A (ja) 電圧供給回路
US5841703A (en) Method and apparatus for removal of VT drop in the output diode of charge pumps
CN1538453B (zh) 升压电源电路
JPH05298885A (ja) 電荷ポンプ回路
JPH0132599B2 (ja)
JP3505324B2 (ja) チャージポンプ回路
US5461591A (en) Voltage generator for semiconductor memory device
JP2000078777A (ja) 電圧発生回路
US20040213024A1 (en) DC-DC converter applied to semiconductor device
JPH03205683A (ja) 半導体集積回路装置
JPH06150652A (ja) 半導体集積回路
US6271718B1 (en) Internal voltage converter for low operating voltage semiconductor memory
JPH09294367A (ja) 電圧供給回路