KR100911193B1 - 반도체 집적회로의 전압 생성장치 - Google Patents

반도체 집적회로의 전압 생성장치 Download PDF

Info

Publication number
KR100911193B1
KR100911193B1 KR1020070101652A KR20070101652A KR100911193B1 KR 100911193 B1 KR100911193 B1 KR 100911193B1 KR 1020070101652 A KR1020070101652 A KR 1020070101652A KR 20070101652 A KR20070101652 A KR 20070101652A KR 100911193 B1 KR100911193 B1 KR 100911193B1
Authority
KR
South Korea
Prior art keywords
voltage
oscillator
pumping
signal
pumping voltage
Prior art date
Application number
KR1020070101652A
Other languages
English (en)
Other versions
KR20090036453A (ko
Inventor
백창기
손영철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070101652A priority Critical patent/KR100911193B1/ko
Priority to US12/034,529 priority patent/US7724072B2/en
Publication of KR20090036453A publication Critical patent/KR20090036453A/ko
Application granted granted Critical
Publication of KR100911193B1 publication Critical patent/KR100911193B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 기준 전압과 펌핑 전압을 비교한 결과에 따라 구동 신호를 출력하는 검출부; 상기 구동 신호에 따라 발진 신호를 생성하며, 상기 펌핑 전압의 레벨에 따라 상기 발진 신호의 주기를 가변시키는 오실레이터; 및 상기 발진 신호에 따라 외부 전압을 펌핑하여 상기 펌핑 전압을 생성하는 펌프를 구비한다.
펌핑 전압, 오실레이터

Description

반도체 집적회로의 전압 생성장치{VOLTAGE GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 전압에 생성장치에 관한 것이다.
반도체 집적회로는 다양한 레벨의 전원을 사용하고 있으며, 그 중 하나인 펌핑 전압(VPP)은 외부 전원(VDD)을 이용하여 반도체 집적회로 내부의 전압 생성장치에서 생성된다.
종래의 기술에 따른 반도체 집적회로의 전압 생성장치는 도 1에 도시된 바와 같이, 검출기(1), 오실레이터(2) 및 펌프(3)를 구비한다.
상기 검출기(1)는 기준 전압(VREF)과 피드백된 펌핑 전압(VPP)을 비교하여 오실레이터 구동신호(OSC_EN)를 생성하도록 구성된다.
상기 오실레이터(2)는 상기 오실레이터 구동신호(OSC_EN)에 따라 발진하여 발진 신호(OSC)를 생성하도록 구성된다.
상기 펌프(3)는 상기 발진 신호(OSC)에 따라 외부 전압(VDD)을 펌핑(Pumping)하여 상기 펌핑 전압(VPP)을 생성하도록 구성된다.
상술한 종래의 기술에 따른 반도체 집적회로의 전압 생성장치의 동작을 설명하면 다음과 같다.
검출기(1)는 펌핑 전압(VPP)이 기준 전압(VREF)에 비해 낮은 레벨인 경우, 상기 오실레이터 구동신호(OSC_EN)를 활성화시킨다. 한편, 검출기(1)는 펌핑 전압(VPP)이 기준 전압(VREF)에 비해 높은 레벨인 경우, 상기 오실레이터 구동신호(OSC_EN)를 비활성화시킨다.
전압 생성장치의 동작 초기에는 펌핑 전압(VPP)의 레벨이 기준 전압(VREF)에 비해 낮다. 상기 기준 전압(VREF)은 목표로 하는 펌핑 전압(VPP)의 레벨에 비례하여 설정된다.
검출기(1)는 펌핑 전압(VPP)의 레벨이 기준 전압(VREF)에 비해 낮으므로 상기 오실레이터 구동신호(OSC_EN)를 활성화시켜 출력한다.
오실레이터(2)는 상기 오실레이터 구동신호(OSC_EN)의 활성화 구간동안 발진하여 도 2와 같이 고정된 주기를 갖는 발진 신호(OSC)를 출력한다.
펌프(3)는 상기 고정된 주기를 갖는 발진 신호(OSC)에 따라 외부 전압(VDD)을 펌핑하여 펌핑 전압(VPP)을 출력한다.
도 2에 도시된 바와 같이, 펌핑 전압(VPP)의 레벨이 목표 레벨에 도달한 후에도 상기 고정된 주기를 갖는 발진 신호(OSC)에 따라 펌프(3)가 펌핑 동작의 온/오프를 반복하므로, 상기 펌핑 전압(VPP)에는 리플 성분이 계속 발생하게 된다.
상기 펌프(3)에서 출력된 펌핑 전압(VPP)은 상기 검출기(1)로 피드백되고, 상술한 과정을 반복하여 상기 펌핑 전압(VPP)의 레벨이 목표 레벨로 유지된다.
그러나 종래의 기술에 따른 반도체 집적회로의 전압 생성장치는 고정된 주기를 갖는 발진 신호(OSC)에 따라 펌프(3)가 펌핑 동작의 온/오프를 반복하여 펌핑 전압(VPP)을 생성하므로 다음과 같은 문제가 있다.
첫째, 펌핑 전압(VPP)을 목표 레벨까지 신속하게 상승시키지 못한다.
둘째, 펌핑 전압(VPP)에 리플(Ripple) 성분이 많이 포함되어 펌핑 전압(VPP)이 불안정하다.
본 발명은 펌핑 전압이 목표 레벨까지 상승하는데 소요되는 시간을 줄이고, 펌핑 전압의 리플 성분을 최소화할 수 있도록 한 반도체 집적회로의 전압 생성장치를 제공함에 그 목적이 있다.
본 발명은 기준 전압과 펌핑 전압을 비교한 결과에 따라 구동 신호를 출력하는 검출부; 상기 구동 신호에 따라 발진 신호를 생성하며, 상기 펌핑 전압의 레벨에 따라 상기 발진 신호의 주기를 가변시키는 오실레이터; 및 상기 발진 신호에 따라 외부 전압을 펌핑하여 상기 펌핑 전압을 생성하는 펌프를 구비함을 특징으로 한다.
본 발명은 기준 전압과 펌핑 전압을 비교한 결과에 따라 구동 신호를 출력하며, 외부 전압의 레벨변화에 응답하여 상기 구동 신호의 천이 타이밍을 조정하는 검출부; 상기 구동 신호에 따라 발진 신호를 생성하며, 상기 펌핑 전압의 레벨에 따라 상기 발진 신호의 주기를 가변시키는 오실레이터; 및 상기 발진 신호에 따라 외부 전압을 펌핑하여 상기 펌핑 전압을 생성하는 펌프를 구비함을 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 전압 생성장치는 펌핑 전압을 목표 레벨까지 신속하게 상승시킬 수 있고, 펌핑 전압의 리플 성분을 최소화하여 펌핑 전압 의 효율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 전압 생성장치의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 반도체 집적회로의 전압 생성장치는 도 3에 도시된 바와 같이, 검출부(10), 오실레이터(20) 및 펌프(30)를 구비한다.
상기 검출부(10)는 기준 전압(VREF)과 펌핑 전압(VPP)을 비교한 결과에 따라 오실레이터 구동신호(OSC_EN)를 출력하며, 외부 전압(VDD)의 레벨변화에 응답하여 상기 오실레이터 구동신호(OSC_EN)의 천이 타이밍을 조정하도록 구성된다.
상기 오실레이터(20)는 상기 오실레이터 구동신호(OSC_EN)에 따라 발진 신호(OSC)를 생성하며, 상기 펌핑 전압(VPP)의 레벨에 따라 상기 발진 신호(OSC)의 주기를 가변시키도록 구성된다.
상기 펌프(30)는 상기 발진 신호(OSC)에 따라 외부 전압(VDD)을 펌핑하여 상기 펌핑 전압(VPP)을 생성하도록 구성된다.
상기 검출부(10)는 도 4에 도시된 바와 같이, 비교부(11), 슬루 레이트 제어부(12) 및 활성화 시간 조정부(13)를 구비한다.
상기 비교부(11)는 기준 전압(VREF)과 펌핑 전압(VPP)을 비교하여 검출 신호(DET_OUT)를 출력하도록 구성된다. 상기 비교부(11)는 분배 저항(R1, R2) 및 복수개의 트랜지스터(M1 ~ M5)를 구비한다. 상기 분배 저항(R1, R2)은 펌핑 전압(VPP)을 분배하여 제 1 분배 전압을 출력하도록 구성된다. 상기 트랜지스터(M1, M2)가 커런트 미러(Current Mirror)를 구성한다. 상기 트랜지스터(M3)의 게이트에 상기 제 1 분배 전압이 입력된다. 상기 트랜지스터(M4)의 게이트에 상기 기준 전압(VREF)이 입력된다. 상기 트랜지스터(M5)는 소오스에 접지 전압(VSS)을 입력받고 게이트에 입력된 액티브 신호(ACT)에 따라 상기 비교부(11)의 동작 여부를 결정한다.
상기 슬루 레이트 제어부(12)는 상기 외부 전압(VDD)의 레벨에 따라 상기 검출 신호(DET_OUT)의 슬루 레이트(Slew Rate)를 가변시키도록 구성된다. 상기 슬루 레이트 제어부(12)는 분배 저항(R3, R4) 및 트랜지스터(M6)를 구비한다. 상기 분배 저항(R3, R4)은 외부 전압(VDD)을 분배하여 제 2 분배 전압을 출력하도록 구성된다. 상기 트랜지스터(M6)는 소오스에 접지 전압(VSS)을 입력받고 드레인이 상기 트랜지스터(M3, M4)의 소오스와 연결되며 게이트에 상기 제 2 분배 전압을 입력받도록 구성된다. 상기 트랜지스터(M6)는 게이트에 입력된 상기 제 2 분배 전압의 레벨 변화에 따라 상기 비교부(11)의 전류량을 가변시켜 상기 검출 신호(DET_OUT)의 슬루 레이트를 가변시킨다. 상기 트랜지스터(M6)는 게이트에 입력된 상기 제 2 분배 전압의 레벨이 높아지면 상기 비교부(11)의 전류량을 증가시킴으로서 상기 검출 신호(DET_OUT)의 슬루 레이트를 증가시킨다. 즉, 검출 신호(DET_OUT)의 레벨 천이가 빨라지도록 한다.
상기 활성화 시간 조정부(13)는 상기 검출 신호(DET_OUT)의 활성화 시간을 설정시간 만큼 증가시켜 출력하도록 구성된다. 상기 활성화 시간 조정부(13)는 지연 소자(DLY), 노아 게이트(NR1), 및 인버터(IV3)를 구비한다. 상기 지연 소 자(DLY)는 상기 검출 신호(DET_OUT)를 입력받고 설정시간 만큼 지연시켜 검출 지연 신호(DET_OUT_DLY)를 출력한다. 상기 노아 게이트(NR1)는 상기 검출 신호(DET_OUT) 및 상기 검출 지연 신호(DET_OUT_DLY)를 입력받는다. 상기 인버터(IV3)는 상기 노아 게이트(NR1)의 출력을 입력받는다. 상기 지연 소자(DLY)는 인버터 어레이로 구성할 수 있으며, 인버터 어레이를 이루는 인버터의 수를 조정하여 상기 설정시간을 조정할 수 있다. 도 4는 상기 지연 소자(DLY)를 두 개의 인버터(IV1, IV2)로 구성한 예를 도시한 것이다. 상기 활성화 시간 조정부(13)는 도 5에 도시된 바와 같이, 상기 검출 신호(DET_OUT)와 상기 검출 지연 신호(DET_OUT_DLY)를 논리합함으로서 상기 검출 신호(DET_OUT)의 활성화 시간을 상기 설정시간 만큼 증가시킨다.
상기 오실레이터(20)는 상기 오실레이터 구동신호(OSC_EN)에 따라 발진 신호(OSC)를 생성하며, 상기 펌핑 전압(VPP)의 레벨에 따라 상기 발진 신호(OSC)의 주기를 가변 시키도록 구성된다. 상기 오실레이터(20)는 도 6에 도시된 바와 같이, 발진부(21) 및 주기 제어부(22)를 구비한다.
상기 발진부(21)는 상기 오실레이터 구동신호(OSC_EN)에 응답하여 상기 발진 신호(OSC)를 출력하도록 구성된다. 상기 발진부(21)는 낸드 게이트(ND11), 복수개의 인버터(IV11 ~ IV15), 및 복수개의 트랜지스터(M11 ~ M15)를 구비한다. 상기 낸드 게이트(ND11) 및 복수개의 인버터(IV11 ~ IV15)가 링 오실레이터(Ring Oscillator) 구조를 이루며, 상기 낸드 게이트(ND11)가 상기 오실레이터 구동신호(OSC_EN)에 따라 링 오실레이터의 동작 여부를 결정하도록 구성된다. 상기 복수개의 트랜지스터(M11 ~ M15)는 상기 복수개의 인버터(IV11 ~ IV14) 및 낸드 게이 트(ND11) 각각의 접지 전압(VSS) 입력단 사이에 연결되며, 게이트에 바이어스 전압(VBIAS)을 공통 입력 받도록 구성된다.
상기 주기 제어부(22)는 상기 펌핑 전압(VPP)의 레벨에 따라 상기 발진부(21)의 신호 지연량을 제어하여 상기 발진 신호(OSC)의 주기를 가변 시키도록 구성된다. 상기 주기 제어부(22)는 분배 저항(R11, R12) 및 복수개의 트랜지스터(M16 ~ M20)를 구비한다. 상기 분배 저항(R11, R12)은 상기 펌핑 전압(VPP)을 분배하여 제 3 분배 전압을 출력하도록 구성된다. 상기 복수개의 트랜지스터(M16 ~ M20)는 각각의 소오스가 전원 전압(VDDI) 단자에 연결되고, 각각의 드레인이 상기 복수개의 인버터(IV11 ~ IV14) 및 낸드 게이트(ND11) 각각의 전원 전압(VDDI) 입력단에 연결되며, 게이트에 상기 제 3 분배 전압을 공통 입력 받도록 구성된다. 상기 주기 제어부(22)는 펌핑 전압(VPP)의 레벨 변화에 따라 상기 복수개의 트랜지스터(M16 ~ M20)를 이용하여 상기 복수개의 인버터(IV11 ~ IV14) 및 낸드 게이트(ND11) 각각의 신호 지연시간을 가변시킴으로서 상기 발진부(21)의 전체 신호 지연량을 가변시킨다. 즉, 주기 제어부(22)는 펌핑 전압(VPP)의 레벨이 증가하면 상기 발진부(21)의 신호 지연량을 증가시켜 발진 신호(OSC)의 주기가 길어지도록 한다. 한편, 주기 제어부(22)는 펌핑 전압(VPP)의 레벨이 낮아지면 상기 발진부(21)의 신호 지연량을 감소시켜 발진 신호(OSC)의 주기가 짧아지도록 한다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 전압 생성장치의 동작을 설명하면 다음과 같다.
도 4에 도시된 검출부(10)는 기준 전압(VREF)과 펌핑 전압(VPP)을 비교한 결 과에 따라 오실레이터 구동신호(OSC_EN)를 출력하며, 외부 전압(VDD)의 레벨변화에 응답하여 상기 오실레이터 구동신호(OSC_EN)의 천이 타이밍을 조정한다. 비교부(11)는 액티브 신호(ACT)가 활성화된 구간 동안 기준 전압(VREF)과 펌핑 전압(VPP)을 비교한 결과에 따라 검출 신호(DET_OUT)를 출력한다. 이와 동시에 슬루 레이트 제어부(12)는 외부 전압(VDD) 레벨의 변화에 응답하는 트랜지스터(M6)를 이용하여 비교부(11)의 부가적인 전류 패스가 형성되도록 함으로서, 상기 검출 신호(DET_OUT)의 레벨 천이가 빨라지도록 한다. 활성화 시간 조정부(13)는 상기 검출 신호(DET_OUT)의 활성화 시간을 증가시켜 상기 오실레이터 구동신호(OSC_EN)로서 출력한다.
즉, 검출부(10)는 외부 전압(VDD) 레벨의 변동을 이용하여 펌핑 전압(VPP) 레벨의 변화에 대한 검출 신호(DET_OUT)의 반응속도가 빨라지도록 함으로서 오실레이터 구동신호(OSC_EN)의 활성화 또는 비활성화가 신속하게 이루어지도록 한 것이다. 또한 검출부(10)는 오실레이터 구동신호(OSC_EN)의 활성화 구간을 증가 시킴으로서 펌핑 전압(VPP) 방전시간을 줄여 펌핑 전압(VPP)이 목표 레벨 이하로 빠르게 낮아지는 것을 방지한다.
도 6에 도시된 오실레이터(20)는 상기 오실레이터 구동신호(OSC_EN)의 활성화 구간 동안 발진 신호(OSC)를 생성한다.
펌프(30)는 상기 발진 신호(OSC)에 따라 외부 전압(VDD)을 이용하여 펌핑하여 펌핑 전압(VPP)을 생성한다.
전압 생성장치 동작 초기에는 펌핑 전압(VPP) 레벨이 낮으므로 주기 제어 부(22)의 복수개의 트랜지스터(M16 ~ M20)는 턴 온 상태의 저항값을 갖게 된다.
상기 복수개의 트랜지스터(M16 ~ M20)들이 턴 온 상태이므로 바이어스 전압(VBIAS)의 레벨에 따른 발진부(21)의 인버터 어레이(IV11 ~ IV14) 및 낸드 게이트(ND11)의 총 신호지연 시간만큼의 주기를 갖는 발진 신호(OSC)가 출력된다.
한편, 펌프(30)의 펌핑 동작에 따라 상기 펌핑 전압(VPP)의 레벨이 상승하면 주기 제어부(22)의 복수개의 트랜지스터(M16 ~ M20)의 저항값이 증가하게 된다.
상기 복수개의 트랜지스터(M6 ~ M20)의 저항값이 증가하므로 발진부(21)의 인버터 어레이(IV11 ~ IV14) 및 낸드 게이트(ND11)의 총 신호지연 시간이 증가하게 된다.
상기 발진부(21)의 인버터 어레이(IV11 ~ IV14) 및 낸드 게이트(ND11)의 총 신호지연 시간이 증가하므로 발진 신호(OSC)의 주기가 증가하게 된다.
도 7은 오실레이터 구동신호(OSC_EN)의 한 주기 동안의 발진 신호(OSC)의 파형을 보여주는 것으로, 펌핑 전압(VPP)의 레벨이 상승함에 따라 발진 신호(OSC)의 주기가 점점 길어지는 것을 알 수 있다. 펌핑 전압(VPP)의 레벨에 비례하여 발진 신호(OSC)의 주기가 길어지므로 펌핑 전압(VPP)의 리플 성분이 점차적으로 감소됨을 알 수 있다.
도 8은 오실레이터 구동신호(OSC_EN)의 주기가 반복됨에 따른 발진 신호(OSC)의 파형을 보여주는 것으로, 'A' 구간 이후에는 펌핑 전압(VPP)이 목표 레벨에 근접하여 안정화된 상태이므로 발진 신호(OSC)가 'A' 구간과 달리 긴 주기를 유지함을 알 수 있다. 물론 초기 'A' 구간 이후에도 발진 신호(OSC)의 주기는 펌핑 전압(VPP)의 레벨에 따라 실시간으로 가변된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 반도체 집적회로의 전압 생성장치의 블록도,
도 2는 종래의 기술에 따른 반도체 집적회로의 전압 생성장치의 출력 타이밍도,
도 3은 본 발명에 따른 반도체 집적회로의 전압 생성장치의 블록도,
도 4는 도 3의 검출부의 회로도,
도 5는 도 4의 출력 타이밍도,
도 6은 도 3의 오실레이터의 회로도이고,
도 7 및 도 8은 본 발명에 따른 반도체 집적회로의 전압 생성장치의 출력 타이밍도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 검출부 11: 비교부
12: 슬루 레이트 제어부 13: 활성화 시간 조정부
20: 오실레이터 21: 발진부
22: 주기 제어부 30: 펌프

Claims (17)

  1. 기준 전압과 펌핑 전압을 비교한 결과에 따라 구동 신호를 출력하는 검출부;
    상기 구동 신호에 따라 발진 신호를 생성하며, 상기 펌핑 전압의 레벨에 따라 상기 발진 신호의 주기를 가변시키는 오실레이터; 및
    상기 발진 신호에 따라 외부 전압을 펌핑하여 상기 펌핑 전압을 생성하는 펌프를 구비하고,
    상기 오실레이터는
    상기 구동 신호에 응답하여 상기 발진 신호를 출력하는 발진부, 및
    상기 펌핑 전압의 레벨에 따라 상기 발진부의 신호 지연량을 제어하여 상기 발진 신호의 주기를 가변시키는 주기 제어부를 구비하며,
    상기 주기 제어부는
    상기 발진부의 전류 패스 사이에 연결된 복수개의 스위칭 소자, 및
    상기 펌핑 전압을 분배하여 상기 복수개의 스위칭 소자의 제어단에 입력시키는 분배 저항을 구비하는반도체 집적회로의 전압 생성장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기준 전압과 펌핑 전압을 비교한 결과에 따라 구동 신호를 출력하며, 외부 전압의 레벨변화에 응답하여 상기 구동 신호의 천이 타이밍을 조정하는 검출부;
    상기 구동 신호에 따라 발진 신호를 생성하며, 상기 펌핑 전압의 레벨에 따라 상기 발진 신호의 주기를 가변시키는 오실레이터; 및
    상기 발진 신호에 따라 외부 전압을 펌핑하여 상기 펌핑 전압을 생성하는 펌프를 구비하는 반도체 집적회로의 전압 생성장치.
  10. 제 9 항에 있어서,
    상기 검출부는
    상기 기준 전압과 상기 펌핑 전압을 비교하여 검출 신호를 출력하는 비교부,
    상기 외부 전압의 레벨에 따라 상기 검출 신호의 슬루 레이트를 가변시키는 슬루 레이트 제어부, 및
    상기 검출 신호의 활성화 시간을 가변시켜 출력하는 활성화 시간 조정부를 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성장치.
  11. 제 10 항에 있어서,
    상기 비교부는
    상기 기준 전압이 상기 펌핑 전압에 비해 높은 레벨인 경우 상기 검출 신호를 활성화시켜 출력하도록 구성됨을 특징으로 하는 반도체 집적회로의 전압 생성장치.
  12. 제 10 항에 있어서,
    상기 슬루 레이트 제어부는
    상기 비교부와 접지단 사이에 연결된 스위칭 소자, 및
    상기 외부 전압을 분배하여 상기 스위칭 소자의 제어단에 입력시키는 분배 저항을 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성장치.
  13. 제 10 항에 있어서,
    상기 활성화 시간 조정부는
    상기 검출 신호의 활성화 시간을 설정시간 만큼 증가시켜 출력하도록 구성됨을 특징으로 하는 반도체 집적회로의 전압 생성장치.
  14. 제 13 항에 있어서,
    상기 활성화 시간 조정부는
    상기 검출 신호를 입력받는 지연 소자, 및
    상기 검출 신호 및 상기 지연 소자의 출력을 입력받는 논리 소자를 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성장치.
  15. 제 9 항에 있어서,
    상기 오실레이터는
    상기 구동 신호에 응답하여 상기 발진 신호를 출력하는 발진부, 및
    상기 펌핑 전압의 레벨에 따라 상기 발진부의 신호 지연량을 제어하여 상기 발진 신호의 주기를 가변시키는 주기 제어부를 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성장치.
  16. 제 15 항에 있어서,
    상기 발진부는
    상기 구동 신호에 따라 입력신호를 반전시켜 출력하는 논리 소자, 및
    상기 논리 소자의 출력을 입력 받아 상기 논리 소자에 입력시키는 인버터 어 레이를 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성장치.
  17. 제 15 항에 있어서,
    상기 주기 제어부는
    상기 발진부의 전류 패스 사이에 연결된 복수개의 스위칭 소자; 및
    상기 펌핑 전압을 분배하여 상기 복수개의 스위칭 소자의 제어단에 입력시키는 분배 저항을 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성장치.
KR1020070101652A 2007-10-09 2007-10-09 반도체 집적회로의 전압 생성장치 KR100911193B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070101652A KR100911193B1 (ko) 2007-10-09 2007-10-09 반도체 집적회로의 전압 생성장치
US12/034,529 US7724072B2 (en) 2007-10-09 2008-02-20 Voltage generator of semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101652A KR100911193B1 (ko) 2007-10-09 2007-10-09 반도체 집적회로의 전압 생성장치

Publications (2)

Publication Number Publication Date
KR20090036453A KR20090036453A (ko) 2009-04-14
KR100911193B1 true KR100911193B1 (ko) 2009-08-06

Family

ID=40522738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101652A KR100911193B1 (ko) 2007-10-09 2007-10-09 반도체 집적회로의 전압 생성장치

Country Status (2)

Country Link
US (1) US7724072B2 (ko)
KR (1) KR100911193B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US8044705B2 (en) * 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
DE102008029409A1 (de) * 2008-06-23 2009-12-24 Atmel Automotive Gmbh Schaltung mit einer geregelten Ladungspumpe
US8710907B2 (en) * 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
KR101003140B1 (ko) * 2009-03-20 2010-12-21 주식회사 하이닉스반도체 내부 전원 발생 장치와 그의 제어 방법
KR101003154B1 (ko) 2009-05-15 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치
US7973592B2 (en) * 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) * 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US8120411B1 (en) * 2009-07-31 2012-02-21 Altera Corporation Charge pump with ramp rate control
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
KR101666551B1 (ko) 2010-09-10 2016-10-25 삼성전자주식회사 전압 발생기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 전압 발생 방법
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
KR20140017221A (ko) * 2012-07-31 2014-02-11 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작방법
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) * 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
KR101985953B1 (ko) 2013-06-17 2019-06-05 에스케이하이닉스 주식회사 펌핑 회로
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9236795B2 (en) * 2014-02-18 2016-01-12 Freescale Semiconductor, Inc. Voltage generator with ramp rate control
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
KR102455877B1 (ko) * 2016-02-15 2022-10-21 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 집적 회로
EP3826183B1 (en) * 2019-11-21 2023-06-21 Murata Manufacturing Co., Ltd. A charge-pump circuitry and a method for high voltage generation with improved psrr

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011502A (ko) * 1999-07-28 2001-02-15 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
KR20030092584A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123849B1 (ko) * 1994-04-08 1997-11-25 문정환 반도체 디바이스의 내부 전압발생기
US5818766A (en) * 1997-03-05 1998-10-06 Integrated Silicon Solution Inc. Drain voltage pump circuit for nonvolatile memory device
US6194954B1 (en) * 1997-12-31 2001-02-27 Hyundai Electronics Industries Co., Ltd. Voltage controlled generator for semiconductor devices
KR100348221B1 (ko) * 1998-12-30 2002-09-18 주식회사 하이닉스반도체 고전압 발생기
KR100391152B1 (ko) 2000-11-23 2003-07-12 삼성전자주식회사 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
US6836176B2 (en) * 2002-01-02 2004-12-28 Intel Corporation Charge pump ripple reduction
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011502A (ko) * 1999-07-28 2001-02-15 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
KR20030092584A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법

Also Published As

Publication number Publication date
US20090091366A1 (en) 2009-04-09
US7724072B2 (en) 2010-05-25
KR20090036453A (ko) 2009-04-14

Similar Documents

Publication Publication Date Title
KR100911193B1 (ko) 반도체 집적회로의 전압 생성장치
JP4257196B2 (ja) 半導体装置および半導体装置の駆動方法
JPH09288523A (ja) 内部電源電圧発生回路、内部電圧発生回路および半導体装置
US8633759B2 (en) Voltage generator and method of generating voltage
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20070015791A (ko) 내부 전원전압 발생 회로
TWI773214B (zh) 振盪電路以及半導體積體電路
JP4459043B2 (ja) 半導体素子のオシレータ回路
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
KR100965082B1 (ko) 레귤레이션 회로
CN112886956A (zh) 上电复位信号发生装置
KR101153793B1 (ko) 내부 전압 발생 장치
KR101005129B1 (ko) 레귤레이터 회로
KR100875664B1 (ko) 반도체 소자의 내부전압 발생기
KR100996192B1 (ko) 파워 업 신호 생성회로
KR20020010825A (ko) 반도체장치의 기판전압발생기
KR100863023B1 (ko) 반도체 집적회로의 전원 레벨 제어장치
KR100629962B1 (ko) 플래쉬 메모리 셀의 드레인 전압 발생 회로
US8643439B2 (en) Oscillation circuit of semiconductor apparatus
KR100631936B1 (ko) 내부전압 발생회로
KR20110130156A (ko) 전압 검출기
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR101657230B1 (ko) 반도체 장치의 발진 회로
CN114977778A (zh) 电荷泵电路、其操作方法和包括电荷泵电路的半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee