KR102455877B1 - 전압 생성 회로 및 이를 포함하는 집적 회로 - Google Patents

전압 생성 회로 및 이를 포함하는 집적 회로 Download PDF

Info

Publication number
KR102455877B1
KR102455877B1 KR1020160017005A KR20160017005A KR102455877B1 KR 102455877 B1 KR102455877 B1 KR 102455877B1 KR 1020160017005 A KR1020160017005 A KR 1020160017005A KR 20160017005 A KR20160017005 A KR 20160017005A KR 102455877 B1 KR102455877 B1 KR 102455877B1
Authority
KR
South Korea
Prior art keywords
signal
information
voltage
internal voltage
delete delete
Prior art date
Application number
KR1020160017005A
Other languages
English (en)
Other versions
KR20170096251A (ko
Inventor
김경태
이창현
박재범
김생환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160017005A priority Critical patent/KR102455877B1/ko
Priority to US15/199,389 priority patent/US9996098B2/en
Priority to CN202011272564.2A priority patent/CN112398461A/zh
Priority to CN201610857463.9A priority patent/CN107086860B/zh
Publication of KR20170096251A publication Critical patent/KR20170096251A/ko
Priority to US15/977,793 priority patent/US20180259992A1/en
Priority to US15/977,807 priority patent/US10234888B2/en
Priority to KR1020220129727A priority patent/KR102639719B1/ko
Application granted granted Critical
Publication of KR102455877B1 publication Critical patent/KR102455877B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전압 생성 회로는, 주기적으로 활성화 비활성화되는 온/오프 신호를 생성하되, 상기 온/오프 신호의 주기 및 듀티 중 적어도 하나 이상은 온도 정보, 캐패시턴스 정보, 누설 전류 정보, 스피드 정보, 전압 레벨 정보 중 하나 이상의 정보에 의해 조절하는 주기파 생성부; 및 상기 온/오프 신호에 응답해 활성화/비활성화되고 내부 전압을 생성하는 내부전압 생성부를 포함할 수 있다.

Description

전압 생성 회로 및 이를 포함하는 집적 회로 {VOLTAGE GENERATION CIRCUIT AND INTEGRATED CIRCUIT INCLUDING THE SAME}
본 특허 문헌은, 전압을 생성하는 전압 생성 회로 및 이를 포함하는 집적 회로에 관한 것이다.
각종 집적 회로는 외부에서 공급된 전압을 이용해 내부의 회로들을 동작시킨다. 그런데, 집적 회로 내부에서 사용되는 전압의 종류는 매우 다양하기 때문에, 집적 회로 내부에서 사용할 모든 전압들을 집적 회로 외부로부터 공급해주기는 힘들다. 따라서, 집적 회로는 외부로부터 공급된 전압들과 다른 레벨의 내부 전압들을 생성하기 위한 전압 생성 회로들을 구비한다.
그런데, 전압 생성 회로들은 내부 전압들을 생성하기 위해 지속적으로 전류를 소모하기 때문에, 전압 생성 회로들의 전류 소모는 집적 회로에 있어서 큰 부담이 될 수 있다.
본 발명의 실시예들은, 전압 생성 회로의 소모 전류를 줄이는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 전압 생성 회로는, 주기적으로 활성화 비활성화되는 온/오프 신호를 생성하되, 상기 온/오프 신호의 주기 및 듀티 중 적어도 하나 이상은 온도 정보, 캐패시턴스 정보, 누설 전류 정보, 스피드 정보, 전압 레벨 정보 중 하나 이상의 정보에 의해 조절하는 주기파 생성부; 및 상기 온/오프 신호에 응답해 활성화/비활성화되고 내부 전압을 생성하는 내부전압 생성부를 포함할 수 있다.
상기 온도 정보는 상기 전압 생성 회로를 포함하는 집적 회로 상에 존재하는 온도 센서로부터 생성될 수 있다.
상기 캐패시턴스 정보, 누설 전류 정보 및 전압 레벨 정보는 상기 전압 생성 회로를 포함하는 집적 회로의 테스트시에 결정된 값을 저장하는 비휘발성 메모리에 저장된 정보일 수 있다.
상기 스피드 정보 및 상기 모드 정보는 상기 전압 생성 회로를 포함하는 집적 회로의 설정 정보를 저장하는 레지스터에 저장된 정보일 수 있다.
상기 주기파 생성부는, 주기파를 생성하는 오실레이터; 상기 주기파를 분주해 다수의 분주 주기파들을 생성하기 위한 분주기; 상기 다수의 분주 주기파들을 논리 조합해 다양한 주파수 및 듀티를 가지는 예비 온/오프 신호들을 생성하는 논리 조합부; 및 상기 온도 정보, 상기 캐패시턴스 정보, 상기 누설 전류 정보, 상기 스피드 정보, 상기 전압 레벨 정보 및 상기 모드 정보 중 하나 이상의 정보에 응답해 상기 예비 온/오프 신호들 중 하나의 신호를 상기 온/오프 신호로 선택하기 위한 선택부를 포함할 수 있다.
상기 온/오프 신호는 제1모드에서는 주기적으로 활성화 비활성화되지만, 제2모드에서는 계속 활성화 상태를 유지할 수 있다.
본 발명의 다른 실시예에 따른 전압 생성 회로는, 주기적으로 활성화/비활성화되는 제1온/오프 신호에 응답해 활성화/비활성화되고, 제1내부 전압을 생성하는 제1내부 전압 생성부; 및 주기적으로 활성화/비활성화되는 제2온/오프 신호에 응답해 활성화/비활성화되고, 상기 제1내부 전압을 이용해 제2내부 전압을 생성하는 제2내부 전압 생성부를 포함하고, 상기 제2온/오프 신호의 활성화 구간은 상기 제1온/오프 신호의 활성화 구간 내에 포함될 수 있다.
상기 제1온/오프 신호의 활성화 구간은 상기 제2온/오프 신호의 활성화 구간보다 클 수 있다.
상기 전압 생성 회로는, 상기 제1온/오프 신호와 주기파를 논리 조합해 상기 제2온/오프 신호를 생성하는 온/오프 스플리터를 더 포함할 수 있다.
상기 제1온/오프 신호와 상기 제2온/오프 신호는 제1모드에서는 주기적으로 활성화/비활성화되지만, 제2모드에서는 계속 활성화상태를 유지할 수 있다.
본 발명의 또 다른 실시예에 따른 전압 생성 회로는, 주기적으로 활성화/비활성화되는 제1온/오프 신호에 응답해 활성화/비활성화되고, 펌핑 전압의 레벨을 감지해 펌핑 필요 신호를 생성하는 전압 감지기; 및 주기적으로 활성화/비활성화되는 제2온/오프 신호와 상기 펌핑 필요 신호가 활성화되는 구간 동안에 활성화되어 상기 펌핑 전압을 생성하는 차지 펌프를 포함할 수 있다.
상기 제2온/오프 신호의 활성화 구간은 상기 제1온/오프 신호의 활성화 구간 내에 포함될 수 있다. 그리고, 상기 제1온/오프 신호의 활성화 구간은 상기 제2온/오프 신호의 활성화 구간보다 클 수 있다.
상기 전압 생성 회로는, 상기 제1온/오프 신호와 주기파를 논리 조합해 상기 제2온/오프 신호를 생성하는 온/오프 스플리터를 더 포함할 수 있다.
상기 전압 생성 회로는, 상기 펌핑 필요 신호와 상기 제2온/오프 신호가 활성화되는 경우에 상기 차지 펌프를 활성화하기 위한 펌프 활성화 신호를 활성화하는 펌프 활성화 제어부를 더 포함할 수 있다.
상기 제1온/오프 신호와 상기 제2온/오프 신호는 제1모드에서는 주기적으로 활성화/비활성화되지만, 제2모드에서는 계속 활성화상태를 유지할 수 있다.
본 발명의 일실시예에 따른 집적 회로는, 온/오프 신호에 응답해 활성화/비활성화되고, 기준 전압을 생성하는 내부 전압 생성부; 및 상기 기준 전압과 제1입력 신호를 비교해 상기 제1입력 신호를 수신하는 제1수신 회로를 포함하고, 상기 온/오프 신호는 제1모드에서는 주기적으로 활성화/비활성화되고, 제2모드에서는 항상 활성화 상태를 유지할 수 있다.
상기 제1모드는 상기 입력 신호가 입력되지 않는 모드이고, 상기 제2모드는 상기 입력 신호가 입력되는 모드일 수 있다.
상기 집적 회로는 메모리 장치이고, 상기 제1모드는 상기 메모리 장치에서 액티브된 로우가 존재하지 않는 구간에서 활성화되고, 상기 제2모드는 상기 메모리 장치에서 액티브된 로우가 존재하는 구간에서 활성화될 수 있다.
상기 집적 회로는, 상기 기준 전압과 제2 내지 제N입력 신호들 중 자신에 대응하는 입력 신호를 비교해 수신하는 제2 내지 제N수신 회로들(N은 2이상의 정수)을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 전압 생성 회로는, 주기적으로 활성화 비활성화되는 온/오프 신호가 제1레벨인 경우에 활성화되어 내부 전압을 생성하는 제1내부 전압 생성부; 및 상기 온/오프 신호가 제2레벨인 경우에 활성화되어 상기 내부 전압을 생성하는 제2내부 전압 생성부를 포함하고, 상기 제1내부 전압 생성부는 상기 제2내부 전압 생성부보다 더 강한 전압 구동력을 가질 수 있다.
상기 온/오프 신호는 제1모드에서는 주기적으로 활성화 비활성화되지만, 제2모드에서는 상기 제1레벨과 상기 제2레벨 중 하나의 레벨로 고정될 수 있다.
본 발명의 실시예들에 따르면, 전압 생성 회로의 소모 전류를 줄일 수 있다.
도 1은 본 발명의 제1실시예에 따른 전압 생성 회로(100)의 구성도.
도 2는 도 1의 내부 전압 생성부(120)의 일실시예 구성도.
도 3은 도 1의 주기파 생성부(110)의 일실시예 구성도.
도 4는 도 3의 논리 조합부(330)의 일실시예 구성도.
도 5는 도 4의 동작을 도시한 타이밍도.
도 6은 도 3의 논리 조합부(330)의 다른 실시예 구성도.
도 7은 도 6의 동작을 도시한 타이밍도
도 8은 도 3의 논리 조합부(330)의 또 다른 실시예 구성도.
도 9는 도 1의 주기파 생성부(110)의 다른 실시예 구성도.
도 10은 본 발명의 제2실시예에 따른 전압 생성 회로(1000)의 구성도.
도 11은 도 10의 온/오프 스플리터(1030)의 동작을 도시한 타이밍도.
도 12는 도 10의 제1내부 전압 생성부(1010)의 일실시예 구성도.
도 13은 도 10의 제2내부 전압 생성부(1020)의 일실시예 구성도.
도 14는 본 발명의 제3실시예에 따른 전압 생성 회로(1400)의 구성도.
도 15는 도 14의 전압 감지기(1410)의 일실시예 구성도.
도 16은 본 발명의 제4실시예에 따른 전압 생성 회로(1600)의 구성도.
도 17은 본 발명의 일실시예에 따른 집적 회로의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성 요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 제1실시예에 따른 전압 생성 회로(100)의 구성도이다.
도 1을 참조하면, 전압 생성 회로(100)는, 주기파 생성부(110), 내부 전압 생성부(120), 및 캐패시터(130)를 포함할 수 있다.
주기파 생성부(110)는 주기적으로 활성화/비활성화되는 온/오프 신호(ON/OFF)를 생성할 수 있다. 온/오프 신호(ON/OFF)의 주기(period)와 듀티(duty) 중 적어도 하나 이상은 제어 변수에 의해 조절될 수 있다.
내부 전압 생성부(120)는 내부 전압(VINT)을 생성할 수 있으며, 캐패시터(130)는 내부 전압(VINT)의 레벨을 일정하게 유지하기 위해 사용될 수 있다. 내부 전압 생성부(120)는 온/오프 신호(ON/OFF)의 활성화시에 활성화되어 전류를 소모하며 내부 전압(VINT)을 구동하고, 온/오프 신호(ON/OFF)의 비활성화시에는 비활성화되어 전류를 소모하지 않을 수 있다.
내부 전압 생성부(120)는 활성화시에는 지속적으로 전류를 소모하는데, 내부 전압 생성부(120)의 활성화/비활성화가 반복되는 것에 의해 내부 전압 생성부(120)가 소모하는 전류가 줄어들 수 있다. 내부 전압 생성부(120)가 계속 활성화되지 않고 주기적으로 활성화되더라도, 온/오프 신호(ON/OFF)의 주기와 듀티를 적절하게 조절하는 것에 의해 내부 전압(VINT)의 레벨을 안정적으로 유지시킬 수 있다.
온/오프 신호(ON/OFF)의 주기와 듀티 중 적어도 하나 이상을 조절하기 위해 사용되는 제어 변수는 온도 정보, 캐패시턴스 정보, 누설 전류 정보, 스피드 정보 및 전압 레벨 정보등의 정보들 중 하나 이상의 정보를 포함할 수 있다.
온도 정보는 전압 생성 회로(100)를 포함하는 집적 회로의 온도를 나타내는 것일 수 있다. 온도 정보는 집적 회로 상의 온도 센서로부터 생성될 수 있다. 온도가 높을수록 집적 회로의 소자들의 누설 전류가 증가하고 집적 회로의 전류 소모가 늘어나므로 내부 전압(VINT)의 소모가 증가될 수 있다. 따라서, 온도가 높을수록 내부 전압 생성부(120)가 더 자주 활성화되는 것이 바람직하므로 주기파 생성부(110)는 온도가 높을수록 온/오프 신호(ON/OFF)의 주기가 짧아지게 조절할 수 있다. 또한, 온도가 높을수록 내부 전압 생성부(120)가 더 길게 활성화되는 것이 바람직하므로 주기파 생성부(110)는 온도가 높을수록 온/오프 신호(ON/OFF)의 듀티가 증가되도록 조절할 수 있다.
캐패시턴스 정보는 전압 생성 회로(100)의 캐패시터(130)의 캐패시턴스에 대한 정보일 수 있다. 캐패시터(130)의 캐패시턴스 정보는 집적 회로의 제조시에 측정되어 집적 회로 상의 비휘발성 메모리(예, 퓨즈 회로)에 저장되어 있는 정보일 수 있다. 캐패시터(130)의 캐패시턴스가 작을수록 내부 전압의 레벨이 불안정해질 수 있다. 따라서, 따라서, 캐패시턴스가 작을수록 내부 전압 생성부(120)가 더 자주 활성화되는 것이 바람직하므로 주기파 생성부(110)는 캐패시턴스가 작을수록 온/오프 신호(ON/OFF)의 주기가 짧아지게 조절할 수 있다. 또한, 캐패시턴스가 작을수록 내부 전압 생성부(120)가 더 길게 활성화되는 것이 바람직하므로 주기파 생성부(110)는 캐패시턴스가 작을수록 온/오프 신호(ON/OFF)의 듀티가 증가되도록 조절할 수 있다.
누설 전류 정보는 전압 생성 회로(100)를 포함하는 집적 회로의 소자들의 누설 전류를 나타내는 정보일 수 있다. 누설 전류 정보는 집적 회로의 제조시에 측정되어 집적 회로 상의 비휘발성 메모리(예, 퓨즈 회로)에 저장되어 있는 정보일 수 있다. 누설 전류가 많을수록 내부 전압의 레벨이 불안정해질 수 있다. 따라서, 누설 전류가 많을수록 내부 전압 생성부(120)가 더 자주 활성화되는 것이 바람직하므로 주기파 생성부(110)는 누설 전류가 많을수록 온/오프 신호(ON/OFF)의 주기가 짧아지게 조절할 수 있다. 또한, 누설 전류가 많을수록 내부 전압 생성부(120)가 더 길게 활성화되는 것이 바람직하므로 주기파 생성부(110)는 누설 전류가 많을수록 온/오프 신호(ON/OFF)의 듀티가 증가되도록 조절할 수 있다.
전압 레벨 정보는 내부 전압(VINT)의 레벨에 대한 정보일 수 있다. 내부 전압(VINT)의 레벨에 관한 전압 레벨 정보는 집적 회로 상의 비휘발성 메모리(예, 퓨즈 회로)에 저장되어 있는 정보일 수 있다. 내부 전압(VINT)의 레벨이 높을수록 내부 전압(VINT)의 레벨이 쉽게 불안정해질 수 있다. 따라서, 내부 전압(VINT)의 레벨이 높을수록 내부 전압 생성부(120)가 더 자주 활성화되는 것이 바람직하므로 주기파 생성부(110)는 내부 전압(VINT)의 레벨이 높을수록 온/오프 신호(ON/OFF)의 주기가 짧아지게 조절할 수 있다. 또한, 내부 전압(VINT)의 레벨이 높을수록 내부 전압 생성부(120)가 더 길게 활성화되는 것이 바람직하므로 주기파 생성부(110)는 내부 전압(VINT)의 레벨이 높을수록 온/오프 신호(ON/OFF)의 듀티가 증가되도록 조절할 수 있다.
스피드 정보는 전압 생성 회로(100)를 포함하는 집적 회로의 동작 스피드에 대한 정보일 수 있다. 스피드 정보는 집적 회로의 동작 스피드에 대한 설정 정보를 저장하는 레지스터에 저장되어 있는 정보일 수 있다. 집적 회로의 동작 스피드가 빠를수록 내부 전압(VINT)의 레벨이 쉽게 불안정해질 수 있다. 따라서, 집적 회로의 동작 스피드가 빠를수록 내부 전압 생성부(120)가 더 자주 활성화되는 것이 바람직하므로 주기파 생성부(110)는 집적 회로의 동작 스피드가 빠를수록 온/오프 신호(ON/OFF)의 주기가 짧아지게 조절할 수 있다. 또한, 집적 회로의 동작 스피드가 빠를수록 내부 전압 생성부(120)가 더 길게 활성화되는 것이 바람직하므로 주기파 생성부(110)는 집적 회로의 동작 스피드가 빠를수록 온/오프 신호(ON/OFF)의 듀티가 증가되도록 조절할 수 있다.
도 2는 도 1의 내부 전압 생성부(120)의 일실시예 구성도이다.
도 2를 참조하면, 내부 전압 생성부(120)는 전압 분배를 위한 저항들(201, 202), 온/오프 신호(ON/OFF)에 응답해 내부 전압 생성부(120)를 활성화/비활성화하기 위한 트랜지스터들(203, 204) 및 인버터(205)를 포함할 수 있다.
온/오프 신호(ON/OFF)가 '하이'로 활성화되면 트랜지스터들(203, 204)이 턴온될 수 있다. 이때, 저항들(201, 202)에 의해 전원 전압(VDD)이 전압 분배되어 내부 전압(VINT)이 생성될 수 있다.
온/오프 신호(ON/OFF)가 '로우'로 비활성화되면 트랜지스터들(203, 204)이 오프될 수 있다. 트랜지스터들(203, 204)의 오프에 의해 저항들(201, 202)에 전류가 흐르지 못하고 내부 전압 생성부(120)는 내부 전압(VINT)을 구동하지 않을 수 있다.
도 2에는 내부 전압 생성부(120)가 전원 전압(VDD)을 전압 분배해 내부 전압(VINT)을 생성하는 것을 예시하였으나, 내부 전압 생성부(120)의 내부 전압(VINT)을 생성하기 위해 이와 다른 다양한 방법이 사용될 수도 있음은 당연하다.
도 3은 도 1의 주기파 생성부(110)의 일실시예 구성도이다.
도 3을 참조하면, 주기파 생성부(110)는 오실레이터(310), 분주기(320), 논리 조합부(330) 및 선택부(340)를 포함할 수 있다.
오실레이터(310)는 주기파(OSC)를 생성할 수 있다. 도 3에서는 제어 변수에 의해 선택부(340)가 제어되는 것을 예시하였지만, 제어 변수에 의해 오실레이터(310)가 제어되어 제어 변수에 따라 주기파(OSC)의 주기가 제어될 수도 있다.
분주기(320)는 주기파(OSC)를 분주해 다수의 분주 주기파들(OSC1, OSC2, OSC4, OSC8)을 생성할 수 있다. 분주 주기파(OSC2)는 주기파(OSC)의 주파수(frequency)를 1/2로 분주한 주기파, 즉 주기를 2배로 한 주기파,일 수 있다. 분주 주기파(OSC4)는 주기파(OSC)의 주파수를 1/4로 분주한 주기파일 수 있으며, 분주 주기파(OSC8)는 주기파(OSC)의 주파수를 1/8로 분주한 주기파일 수 있다. 분주 주기파(OSC1)는 주기파(OSC1)와 동일한 것일 수 있다.
논리 조합부(330)는 분주 주기파들(OSC1, OSC2, OSC4, OSC8)을 논리 조합해 예비 온/오프 신호들을 생성할 수 있다. 예비 온/오프 신호들은 다양한 주기 및 다양한 듀티를 가질 수 있다. 논리 조합부(330)의 구성 및 동작에 대해서는 도 4 내지 8을 통해 자세히 알아보기로 한다.
선택부(340)는 논리 조합부(330)에 의해 생성된 예비 온/오프 신호들 중 하나의 신호를 온/오프 신호(ON/OFF)로 선택할 수 있다. 선택부(340)의 선택에는 제어 변수가 사용될 수 있다. 선택부(340)는 앞서 설명한 바와 같이, 온도 정보, 캐패시턴스 정보, 누설 전류 정보, 전압 레벨 정보 및 스피드 정보 중 하나 이상의 정보에 따라 온/오프 신호(ON/OFF)의 주기가 길어지거나 짧아질 수 있도록 그리고 온/오프 신호(ON/OFF)의 듀티가 증가하거나 감소할 수 있도록 온/오프 신호(ON/OFF)를 선택할 수 있다.
도 4는 도 3의 논리 조합부(330)의 일실시예 구성도이고, 도 5는 그 동작을 도시한 타이밍도이다.
도 4를 참조하면, 논리 조합부(330)는 앤드 게이트들(401, 402, 405, 406, 407, 410, 411, 412) 및 오아 게이트들(403, 404, 408, 409)을 포함할 수 있다.
논리 조합부(330)는 앤드 게이트들(401, 402, 405, 406, 407, 410, 411, 412) 및 오아 게이트들(403, 404, 408, 409)을 이용해 분주 주기파들(OSC1, OSC2, OSC4, OSC8)을 앤드 연산 및 오아 연산하는 것에 의해 예비 온/오프 신호들(PRE_1, PRE_2, PRE_3, PRE_4, PRE_5, PRE_6, PRE_7, PRE_8)을 생성할 수 있다.
도 4에서 예비 온/오프 신호들(PRE_1, PRE_2, PRE_3, PRE_4, PRE_5, PRE_6, PRE_7, PRE_8) 옆의 D는 해당 신호의 듀티(duty)비를 나타내고, P는 해당 신호의 주기(period)를 나타낼 수 있다. 예를 들어, D = 2/16인 경우에 해당 신호의 활성화 구간의 길이는 해당 신호의 1주기의 2/16이라는 것을 나타내고, P = x8은 해당 신호의 주기가 분주 주기파의 8배임을 나타낼 수 있다.
도 5를 참조하면, 논리 조합부(330)의 논리 조합에 의해 주기는 동일하지만 듀티비가 서로 다른 8개의 예비 온/오프 신호들(PRE_1, PRE_2, PRE_3, PRE_4, PRE_5, PRE_6, PRE_7, PRE_8)이 생성되는 것을 확인할 수 있다.
도 6은 도 3의 논리 조합부(330)의 다른 실시예 구성도이고, 도 7은 그 동작을 도시한 타이밍도이다.
도 6을 참조하면, 논리 조합부(330)는 앤드 게이트들(601, 602, 603)을 포함할 수 있다.
논리 조합부(330)는 앤드 게이트들(601, 602, 603)을 이용해 분주 주기파들(OSC1, OSC2, OSC4, OSC8)을 앤드 연산해 예비 온/오프 신호들(PRE_9, PRE_10, PRE_11, PRE_12)을 생성할 수 있다.
도 7을 참조하면, 예비 온/오프 신호들(PRE_9, PRE_10, PRE_11, PRE_12)은 듀티(D)와 주기(P)가 모두 다른 값을 가지고 있음을 확인할 수 있다.
도 8은 도 3의 논리 조합부(330)의 또 다른 실시예 구성도이다.
도 8을 참조하면, 논리 조합부(330)는 도 4와 도 6을 합한 구성을 가질 수도 있다. 이 경우, 논리 조합부(330)는 12개의 예비 온/오프 신호들(PRE_0~PRE_12)을 생성할 수 있다.
도 4 내지 도 8에서 설명한 논리 조합부(330)의 구성은 예시일 뿐이며, 분주 주기파들(OSC1, OSC2, OSC4, OSC8)을 이와 다른 방식으로 논리 조합해 다양한 주기와 듀티를 가지는 예비 온/오프 신호들을 생성하는 논리 조합부(330)의 설계도 가능함은 당연하다.
도 9는 도 1의 주기파 생성부(110)의 다른 실시예 구성도이다.
도 9를 참조하면, 주기파 생성부(110)는 도 3 대비 모드 제어부(910)를 더 포함할 수 있다. 모드 제어부(910)는 모드 신호(MODE)가 '로우'레벨인 제1모드에서는 선택부(340)에서 선택된 온/오프 신호(ON/OFF)에 영향을 주지 않지만, 모드 신호(MODE)가 '하이'레벨인 제2모드에서는 온/오프 신호(ON/OFF)를 계속 활성화 상태, 즉 '하이' 레벨, 로 유지시킬 수 있다. 모드 제어부(910)는 도면과 같이 오아 게이트일 수 있다.
모드 신호(MODE)는 내부 전압(VINT)이 많이 사용되지 않는 제1모드에서는 '로우' 레벨을 유지하고, 내부 전압(VINT)이 많이 사용되는 제2모드에서는 '하이' 레벨을 유지하는 신호일 수 있다. 모드 제어부(910)에 의해 내부 전압(VINT)이 많이 사용되는 제2모드에서는 내부 전압 생성부(120)가 계속 활성화되어 안정적으로 내부 전압(VINT)을 생성할 수 있다.
도 10은 본 발명의 제2실시예에 따른 전압 생성 회로(1000)의 구성도이다.
도 10을 참조하면, 전압 생성 회로(1000)는, 제1내부 전압 생성부(1010), 제2내부 전압 생성부(1020), 온/오프 스플리터(1030) 및 캐패시터들(1041, 1042)을 포함할 수 있다.
제1내부 전압 생성부(1010)는 제1내부 전압(VINT1)을 생성할 수 있다. 제1내부 전압 생성부(1010)는 제1온/오프 신호(ON/OFF1)에 응답해 활성화/비활성화될 수 있다. 제1내부 전압 생성부(1010)는 제1온/오프 신호(ON/OFF1)의 활성화시에 활성화되어 제1내부 전압(VINT1)을 생성하고, 제1온/오프 신호(ON/OFF1)의 비활성화시에는 비활성화되어 전류를 소모하지 않을 수 있다. 캐패시터(1041)는 제1내부 전압(VINT1)의 레벨을 일정하게 유지하기 위해 사용될 수 있다. 제1온/오프 신호(ON/OFF1)는 주기적으로 활성화/비활성화되는 신호일 수 있다.
제2내부 전압 생성부(1020)는 제1내부 전압(VINT1)을 이용해 제2내부 전압(VINT2)을 생성할 수 있다. 제2내부 전압 생성부(1020)는 제2온/오프 신호(ON/OFF2)에 응답해 활성화/비활성화될 수 있다. 제2내부 전압 생성부(1020)는 제2온/오프 신호(ON/OFF2)의 활성화시에 활성화되어 제2내부 전압(VINT2)을 생성하고, 제2온/오프 신호(ON/OFF2)의 비활성화시에는 비활성화되어 전류를 소모하지 않을 수 있다. 캐패시터(1042)는 제2내부 전압(VINT2)의 레벨을 일정하게 유지하기 위해 사용될 수 있다. 제2온/오프 신호(ON/OFF2)는 주기적으로 활성화/비활성화되는 신호일 수 있다. 제2내부 전압 생성부(1020)는 제1내부 전압(VINT1)을 이용해 제2내부 전압(VINT2)을 생성하므로, 제2내부 전압 생성부(1020)의 활성화시에 제1내부 전압(VINT1)이 안정적인 레벨을 유지하는 것이 요구될 수 있다. 따라서, 제2온/오프 신호(ON/OFF2)의 활성화 구간은 제1온/오프 신호(ON/OFF1)의 활성화 구간 내에 포함될 수 있다.
온/오프 스플리터(1030)는 제1온/오프 신호(ON/OFF1)와 주기파(OSC)를 논리 조합해 제2온/오프 신호(ON/OFF2)를 생성할 수 있다. 온/오프 스플리터(1030)는 인버터(1031)와 앤드 게이트(1032)를 포함할 수 있다. 제1온/오프 신호(ON/OFF1) 및 주기파(OSC)는 도 3 내지 도 9에서 설명한 주기파 생성부(110)에서 생성될 수 있다.
도 11은 도 10의 온/오프 스플리터(1030)의 동작을 도시한 타이밍도이다.
도 11을 참조하면, 제1온/오프 신호(ON/OFF1)는 주기파(OSC) 대비 8배의 주기(P = x8)를 가지고 2/16의 듀티(D = 2/16)를 가지는 도 4의 예비 온/오프 신호(PRE_4)와 동일한 신호일 수 있다.
온/오프 스플리터(1030)의 인버터(1031)에 의해 주기파(OSC)가 반전되어 반전된 주기파(OSCB)가 생성되고, 온/오프 스플리터(1030)의 앤드 게이트(1032)에 의해 제1온/오프 신호(ON/OFF1)와 반전된 주기파(OSCB)가 앤드 연산되어 제2온/오프 신호(ON/OFF2)가 생성될 수 있다.
도 11에 도시된 바와 같이, 제2온/오프 신호(ON/OFF2)의 활성화 구간은 제1온/오프 신호(ON/OFF1)의 활성화 구간 내에 포함되고, 제2온/오프 신호(ON/OFF2)의 활성화 구간의 크기는 제1온/오프 신호(ON/OFF1)의 활성화 구간보다 작을 수 있다.
도 12는 도 10의 제1내부 전압 생성부(1010)의 일실시예 구성도이다.
도 12를 참조하면, 제1내부 전압 생성부(1010)는 기준 전압(VREF)과 제1피드백 전압(VFEED1)의 레벨을 비교하는 비교기(1210), 비교기(1210)의 비교 결과에 따라 제1내부 전압(VINT1)을 구동하는 PMOS 트랜지스터(1220), 제1내부 전압을 전압 분배해 제1피드백 전압(VFEED1)을 생성하기 위한 저항들(1231, 1232), 제1온/오프 신호(ON/OFF1)에 응답해 제1내부 전압 생성부(1010)를 활성화/비활성화하기 위한 PMOS 트랜지스터들(1241, 1242)과 NMOS 트랜지스터들(1243, 1244)을 포함할 수 있다.
온/오프 신호(ON/OFF1)가 '하이'로 활성화되면, NMOS 트랜지스터들(1243, 1244)이 턴온되고 PMOS 트랜지스터들(1241, 1242)이 오프되어 제1내부 전압 생성부(1010)가 활성화될 수 있다. 비교기(1210)는 기준 전압(VREF)과 제1피드백 전압(VFEED1)의 레벨을 비교하고, 비교기(1210)의 비교 결과 기준 전압(VREF)이 제1피드백 전압(VFEED1)보다 높은 경우에 PMOS 트랜지스터(1220)가 턴온되어 제1내부 전압(VINT1)의 레벨을 높이고, 비교기(1210)의 비교 결과 제1피드백 전압(VFEED1)이 기준 전압(VREF)보다 높은 경우에 PMOS 트랜지스터(1220)가 오프되어 제2내부 전압(VINT1)의 레벨이 낮아질 수 있다. 이러한 동작에 의해, 제1피드백 전압(VFEED1)과 기준 전압(VREF)의 레벨은 동일해지고, 제1내부 전압(VINT1)은 [(R1+R2)/(R2)]*VREF의 전압 레벨을 가지도록 생성될 수 있다. 여기서, R1은 저항(1231)의 저항값이고, R2는 저항(1232)의 저항값일 수 있다.
온/오프 신호(ON/OFF1)가 '로우'로 비활성화되면, NMOS 트랜지스터들(1243, 1244)이 오프되고, PMOS 트랜지스터들(1241, 1242)이 턴온되어 비교기(1210)로 흐르는 전류 및 저항들(1231, 1232)에 흐르는 전류가 차단될 수 있다. 즉, 제1내부 전압 생성부(1010)는 비활성화될 수 있다.
도 13은 도 10의 제2내부 전압 생성부(1020)의 일실시예 구성도이다.
도 13을 참조하면, 제2내부 전압 생성부(1020)는 제1내부 전압(VINT1)과 제2피드백 전압(VFEED2)의 레벨을 비교하는 비교기(1310), 비교기(1310)의 비교 결과에 따라 제2내부 전압(VINT2)을 구동하는 PMOS 트랜지스터(1220), 제2내부 전압(VINT2)을 전압 분배해 제2피드백 전압(VFEED2)을 생성하기 위한 저항들(1331, 1332), 제2온/오프 신호(ON/OFF2)에 응답해 제2내부 전압 생성부(1020)를 활성화/비활성화하기 위한 PMOS 트랜지스터들(1341, 1342)과 NMOS 트랜지스터들(1343, 1344)을 포함할 수 있다.
제2내부 전압 생성부(1020)는 제1온/오프 신호(ON/OFF1) 대신에 제2온/오프 신호(ON/OFF2)에 응답해 활성화/비활성화되고, 비교기(1310)가 기준 전압(VREF) 대신에 제1내부 전압(VINT1)을 사용한다는 점을 제외하고는, 제1내부 전압 생성부(1010)와 동일하게 구성되고 동일하게 동작할 수 있다.
도 14는 본 발명의 제3실시예에 따른 전압 생성 회로(1400)의 구성도이다.
도 14를 참조하면, 전압 생성 회로(1400)는 전압 감지기(1410), 차지 펌프(1420), 온/오프 스플리터(1430) 및 펌프 활성화 제어부(1440)를 포함할 수 있다.
전압 감지기(1410)는 펌핑 전압(VPUMP)의 레벨을 감지해 펌핑 필요 신호(PUMP_NEED)를 생성할 수 있다. 전압 감지기(1410)는 펌핑 전압(VPUMP)의 레벨이 목표 값보다 높은 경우에는 펌핑 필요 신호(PUMP_NEED)를 비활성화하고, 펌펑 전압(VPUMP)의 레벨이 목표 값보다 낮은 경우에는 펌핑 필요 신호(PUMP_NEED)를 활성화할 수 있다. 전압 감지기는 제1온/오프 신호(ON/OFF1)에 응답해 활성화/비활성화될 수 있다. 제1온/오프 신호(ON/OFF1)는 주기적으로 활성화/비활성화되는 신호일 수 있다.
펌프 활성화 제어부(1440)는 펌핑 필요 신호(PUMP_NEED)와 제2온/오프 신호(ON/OFF2)가 활성화되면, 차지 펌프(1420)를 활성화하기 위한 펌프 활성화 신호(PUMP_EN)를 활성화할 수 있다. 제2온/오프 신호(ON/OFF2)는 주기적으로 활성화/비활성화되는 신호일 수 있다. 차지 펌프(1420)는 전압 감지기(1410)의 감지 동작에 기초해 동작하므로 차지 펌프(1420)의 활성화시에는 전압 감지기(1410)가 정확한 감지 동작을 수행할 수 있어야 한다. 따라서, 제2온/오프 신호(ON/OFF2)의 활성화 구간은 제1온/오프 신호(ON/OFF1)의 활성화 구간 내에 포함될 수 있다.
온/오프 스플리터(1430)는 제1온/오프 신호(ON/OFF1)와 주기파(OSC)를 논리 조합해 제2온/오프 신호(ON/OFF2)를 생성할 수 있다. 온/오프 스플리터(1430)는 인버터(1431)와 앤드 게이트(1432)를 포함할 수 있다. 제1온/오프 신호(ON/OFF1) 및 주기파(OSC)는 도 3 내지 도 9에서 설명한 주기파 생성부(110)에서 생성될 수 있다. 그리고, 온/오프 스플리터(1430)는 도 11과 같이 동작할 수 있다.
차지 펌프(1420)는 펌프 활성화 신호(PUMP_EN)의 활성화시에 활성화되어, 펌핑 전압(VPUMP)의 전압 레벨이 높아지도록 펌핑 동작을 수행할 수 있다. 펌핑 전압(VPUMP)은 집적 회로 외부로부터 공급된 전원 전압보다 더 높은 레벨의 전압일 수 있다.
도 15는 도 14의 전압 감지기(1410)의 일실시예 구성도이다.
도 15를 참조하면, 전압 감지기(1410)는 펌핑 전압(VPUMP)을 전압 분배하기 위한 전압 분배부(1510) 및 전압 분배부(1510)에 의해 전압 분배된 전압(VDIV)과 기준 전압(VREF)을 비교해 펌핑 필요 신호(PUMP_NEED)를 생성하는 비교기(1520)를 포함할 수 있다. 그리고 제1온/오프 신호(ON/OFF1)에 응답해 전압 감지기(1410)를 활성화 비활성화하기 위한 인버터(1531), PMOS 트랜지스터들(1532, 1533) 및 NMOS 트랜지스터들(1534, 1535)을 포함할 수 있다.
제1온/오프 신호(ON/OFF1)의 활성화시에 PMOS 트랜지스터(1532)와 NMOS 트랜지스터들(1534, 1535)이 턴온되어 전압 분배부(1510)와 비교기(1520)가 활성화될 수 있다. 비교기(1520)는 전압 분배된 전압(VDIV)이 기준 전압(VREF)보다 낮은 경우에 펌핑 전압(VPUMP)의 레벨을 높일 필요가 있다고 판단해 펌핑 필요 신호(PUMP_NEED)를 '하이'로 활성화할 수 있다. 그리고 비교기(1520)는 전압 분배된 전압(VDIV)이 기준 전압(VREF)보다 높은 경우에 펌핑 전압(VPUMP)의 레벨을 높일 필요가 없다고 판단해 펌핑 필요 신호(PUMP_NEED)를 '로우'로 비활성화할 수 있다.
제1온/오프 신호(ON/OFF1)의 비활성화시에는 PMOS 트랜지스터(1532)와 NMOS 트랜지스터들(1534, 1535)이 오프되고, PMOS 트랜지스터(1533)이 턴온될 수 있다. 이에 의해, 전압 분배부(1510)와 비교기(1520)에 흐르는 전류가 차단되어 전압 감지기(1410)가 비활성화될 수 있다.
도 16은 본 발명의 제4실시예에 따른 전압 생성 회로(1600)의 구성도이다.
도 16을 참조하면, 전압 생성 회로(1600)는 제1내부 전압 생성부(1610), 제2내부 전압 생성부(1620) 및 캐패시터(1630)를 포함할 수 있다.
제1내부 전압 생성부(1610)는 온/오프 신호(ON/OFF)가 제1레벨(예, '하이' 레벨)인 경우에 활성화되어 내부 전압(VINT)을 생성할 수 있다. 제1내부 전압 생성부(1610)는 전압 분배를 위한 저항들(1611, 1612), 온/오프 신호(ON/OFF)에 응답해 제1내부 전압 생성부(1610)를 활성화/비활성화하기 위한 트랜지스터들(1613, 1614) 및 인버터(1615)를 포함할 수 있다. 온/오프 신호(ON/OFF)는 도 3 내지 도 9에서 설명한 주기파 생성부(110)에서 생성될 수 있다.
제2내부 전압 생성부(1620)는 온/오프 신호(ON/OFF)가 제2레벨(예, '로우'레벨)인 경우에 활성화되어 내부 전압(VINT)을 생성할 수 있다. 제2내부 전압 생성부(1620)는 전압 분배를 위한 저항들(1621, 1622), 온/오프 신호(ON/OFF)에 응답해 제2내부 전압 생성부(1620)를 활성화/비활성화하기 위한 트랜지스터들(1623, 1624) 및 인버터(1625)를 포함할 수 있다. 제2내부 전압 생성부(1620)의 저항들(1621, 1622) 간의 저항비는 제1내부 전압 생성부(1610)의 저항들(1611, 1612) 간의 저항비와 동일할 수 있다. 즉, 제2내부 전압 생성부(1620)와 제1내부 전압 생성부(1610)는 동일한 레벨의 내부 전압(VINT)을 생성할 수 있다. 그러나, 제2내부 전압 생성부(1620)의 저항들(1621, 1622)은 제1내부 전압 생성부(1610)의 저항들(1611, 1612)보다 더 큰 저항값을 가질 수 있다. 예를 들어, 제1내부 전압 생성부(1610)의 저항들(1611, 1612)이 100Ω이라면 제2내부 전압 생성부(1620)의 저항들(1621, 1622)은 200Ω일 수 있다.
제1내부 전압 생성부(1610)는 제2내부 전압 생성부(1620)보다 내부 전압(VINT)을 더욱 강하게, 즉 더욱 안정적으로, 구동할 수 있지만 더욱 많은 전류를 소모할 수 있다. 제1내부 전압 생성부(1610)와 제2내부 전압 생성부(1620)를 번갈아 활성화하는 것에 의해 내부 전압(VINT)의 레벨을 안정적으로 유지할 수 있으며, 제1내부 전압 생성부(1610)를 계속 활성화하는 것보다는 전류 소모를 줄일 수 있다.
도 17은 본 발명의 일실시예에 따른 집적 회로의 구성도이다.
도 17을 참조하면, 집적 회로는, 주기파 생성부(1710), 내부 전압 생성부(1720), 제1 내지 제N수신 회로들(1731~1733)(N은 1이상의 정수임), 모드 신호 생성부(1740) 및 캐패시터(1750)를 포함할 수 있다.
주기파 생성부(1710)는 온/오프 신호(ON/OFF)를 생성할 수 있다. 주기파 생성부(1710)는 모드 신호(MODE)가 로우 레벨인 제1모드에서는 온/오프 신호(ON/OFF)를 주기적으로 활성화/비활성화되고, 모드 신호(MODE)가 하이 레벨인 제2모드에서는 온/오프 신호(ON/OFF)를 활성화 상태로 유지할 수 있다. 주기파 생성부(1710)는 도 9와 같이 구성될 수 있다.
모드 신호 생성부(1740)는 모드 신호(MODE)를 생성할 수 있다. 모드 신호 생성부(1740)는 집적 회로 외부로부터 입력 신호들(INPUT1~INPUTN)이 입력되지 않는 구간 동안에는 모드 신호(MODE)를 '로우' 레벨로 생성하고, 집적 회로 외부로부터 입력 신호들(NPUT1~INPUTN)이 입력되는 구간 동안에는 모드 신호(MODE)를 '하이' 레벨로 생성할 수 있다. 집적 회로가 메모리 장치(예, DRAM)고 입력 신호들(INPUT1~INPUTN)이 데이터인 경우에, 메모리 장치에 액티브된 로우(row)가 존재하지 않는 경우에는 데이터가 입력될 가능성이 없다. 그러므로, 모드 신호 생성(1740)부는 메모리 장치에 액티브된 로우가 존재하지 않는 구간 동안에는 모드 신호(MODE)를 '로우' 레벨로 생성하고 메모리 장치에 액티브된 로우가 존재하는 구간 동안에는 모드 신호(MODE)를 '하이' 레벨로 생성할 수 있다.
내부 전압 생성부(720)는 온/오프 신호에 응답해 활성화/비활성화되고, 내부 전압인 기준 전압(VREF)을 생성할 수 있다. 내부 전압 생성부(720)는 도 2와 같이 구성될 수도 있으며, 도 12와 같이 구성될 수도 있다.
제1 내지 제N수신 회로들(1731~1733)은 제1 내지 제N입력 신호(INPUT1~INPUTN)와 기준 전압(VREF)을 비교해 제1 내지 제N입력 신호(INPUT1~INPUTN)를 수신할 수 있다. 수신 회로들(1731~1733) 각각은 자신에 대응하는 입력 신호가 기준 전압(VREF)보다 높으면 해당 입력 신호를 '하이'로 인식하고 자신에 대응하는 입력 신호가 기준 전압(VREF)보다 낮으면 해당 입력 신호를 '로우'로 인식할 수 있다.
도 17에 따르면, 제1 내지 제N입력 신호들(INPUT1~INPUTN)이 수신되는 제1모드에서는 내부 전압 생성부(720)가 활성화되어 제1 내지 제N수신 회로들(1731~1733)에 안정적인 레벨의 기준 전압(VREF)을 공급할 수 있으며, 제1 내지 제N입력 신호들(INPUT1~INPUTN)이 수신되지 않는 제2모드에서는 내부 전압 생성부(720)가 비활성화되어 전류 소모를 줄일 수 있다.
본 발명은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 전압 생성 회로 110: 주기파 생성부
120: 내부 전압 생성부 130: 캐패시터

Claims (22)

  1. 주기적으로 활성화 비활성화되는 온/오프 신호를 생성하되, 상기 온/오프 신호의 주기 및 듀티 중 적어도 하나 이상은 온도 정보, 캐패시턴스 정보, 누설 전류 정보, 스피드 정보, 전압 레벨 정보 중 하나 이상의 정보에 의해 조절하는 주기파 생성부; 및
    상기 온/오프 신호에 응답해 활성화/비활성화되고 내부 전압을 생성하는 내부전압 생성부를 포함하고,
    상기 주기파 생성부는
    주기파를 생성하는 오실레이터;
    상기 주기파를 분주해 다수의 분주 주기파들을 생성하기 위한 분주기;
    상기 다수의 분주 주기파들을 논리 조합해 다양한 주파수 및 듀티를 가지는 예비 온/오프 신호들을 생성하는 논리 조합부; 및
    상기 온도 정보, 상기 캐패시턴스 정보, 상기 누설 전류 정보, 상기 스피드 정보 및 상기 전압 레벨 정보 및 중 하나 이상의 정보에 응답해 상기 예비 온/오프 신호들 중 하나의 신호를 상기 온/오프 신호로 선택하기 위한 선택부를 포함하는
    를 포함하는 전압 생성 회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 온도 정보는 상기 전압 생성 회로를 포함하는 집적 회로 상에 존재하는 온도 센서로부터 생성되는
    전압 생성 회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 캐패시턴스 정보, 누설 전류 정보 및 전압 레벨 정보는 상기 전압 생성 회로를 포함하는 집적 회로의 테스트시에 결정된 값을 저장하는 비휘발성 메모리에 저장된 정보인
    전압 생성 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 스피드 정보는 상기 전압 생성 회로를 포함하는 집적 회로의 설정 정보를 저장하는 레지스터에 저장된 정보인
    전압 생성 회로.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 온/오프 신호는 제1모드에서는 주기적으로 활성화 비활성화되지만,
    제2모드에서는 계속 활성화 상태를 유지하는
    전압 생성 회로.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020160017005A 2016-02-15 2016-02-15 전압 생성 회로 및 이를 포함하는 집적 회로 KR102455877B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160017005A KR102455877B1 (ko) 2016-02-15 2016-02-15 전압 생성 회로 및 이를 포함하는 집적 회로
US15/199,389 US9996098B2 (en) 2016-02-15 2016-06-30 Voltage generation circuit and integrated circuit including the same
CN202011272564.2A CN112398461A (zh) 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路
CN201610857463.9A CN107086860B (zh) 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路
US15/977,793 US20180259992A1 (en) 2016-02-15 2018-05-11 Voltage generation circuit and integrated circuit including the same
US15/977,807 US10234888B2 (en) 2016-02-15 2018-05-11 Voltage generation circuit and integrated circuit including the same
KR1020220129727A KR102639719B1 (ko) 2016-02-15 2022-10-11 전압 생성 회로 및 이를 포함하는 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160017005A KR102455877B1 (ko) 2016-02-15 2016-02-15 전압 생성 회로 및 이를 포함하는 집적 회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220129727A Division KR102639719B1 (ko) 2016-02-15 2022-10-11 전압 생성 회로 및 이를 포함하는 집적 회로

Publications (2)

Publication Number Publication Date
KR20170096251A KR20170096251A (ko) 2017-08-24
KR102455877B1 true KR102455877B1 (ko) 2022-10-21

Family

ID=59562114

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160017005A KR102455877B1 (ko) 2016-02-15 2016-02-15 전압 생성 회로 및 이를 포함하는 집적 회로
KR1020220129727A KR102639719B1 (ko) 2016-02-15 2022-10-11 전압 생성 회로 및 이를 포함하는 집적 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220129727A KR102639719B1 (ko) 2016-02-15 2022-10-11 전압 생성 회로 및 이를 포함하는 집적 회로

Country Status (3)

Country Link
US (3) US9996098B2 (ko)
KR (2) KR102455877B1 (ko)
CN (2) CN112398461A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296597B1 (en) * 2020-09-25 2022-04-05 Apple Inc. Switched-capacitor regulators with output transient compensation

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4435203B2 (ja) * 1997-02-27 2010-03-17 株式会社東芝 半導体集積回路装置
KR100293449B1 (ko) * 1998-05-04 2001-07-12 김영환 고전압발생회로
KR100452327B1 (ko) * 2002-07-08 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생회로
US6911809B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Switching power supply controller
JP4158856B2 (ja) * 2003-04-17 2008-10-01 松下電器産業株式会社 昇圧電源回路
CN100492246C (zh) * 2003-04-18 2009-05-27 半导体元件工业有限责任公司 形成基准电压的方法及其结构
US7248028B1 (en) * 2005-02-17 2007-07-24 Marvell International Ltd. Low-power charge pump regulator
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
KR100660638B1 (ko) * 2005-10-26 2006-12-21 삼성전자주식회사 고전압 발생 회로 및 이를 구비하는 반도체 장치
JP4728777B2 (ja) * 2005-11-02 2011-07-20 株式会社東芝 電源回路
KR100809071B1 (ko) * 2006-09-25 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
KR100858875B1 (ko) * 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
KR100911193B1 (ko) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 반도체 집적회로의 전압 생성장치
KR100924353B1 (ko) * 2008-03-28 2009-11-02 주식회사 하이닉스반도체 내부전압 발생 장치
US8031550B2 (en) 2008-06-03 2011-10-04 Elite Semiconductor Memory Technology Inc. Voltage regulator circuit for a memory circuit
KR101066762B1 (ko) * 2008-09-04 2011-09-21 주식회사 하이닉스반도체 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
KR20100054484A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 고전압 발생기
KR20100131712A (ko) * 2009-06-08 2010-12-16 주식회사 하이닉스반도체 전압 발생 회로
US8120411B1 (en) * 2009-07-31 2012-02-21 Altera Corporation Charge pump with ramp rate control
KR101097444B1 (ko) * 2009-12-29 2011-12-23 주식회사 하이닉스반도체 내부전압 생성회로 및 내부전압 생성방법
CN102130584B (zh) * 2010-01-20 2013-09-11 上海华虹Nec电子有限公司 电荷泵反馈系统
KR20120003096A (ko) * 2010-07-02 2012-01-10 주식회사 하이닉스반도체 펌핑 전압 생성 회로

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
인용발명 1: 미국 특허출원공개공보 US2009/0243704호(2009.10.01.) 1부.*
인용발명 2: 미국 특허공보 US6897683(2005.05.24.) 1부.*

Also Published As

Publication number Publication date
KR20170096251A (ko) 2017-08-24
CN112398461A (zh) 2021-02-23
CN107086860B (zh) 2020-12-01
KR20220143618A (ko) 2022-10-25
US20170235324A1 (en) 2017-08-17
US9996098B2 (en) 2018-06-12
US20180259993A1 (en) 2018-09-13
CN107086860A (zh) 2017-08-22
US20180259992A1 (en) 2018-09-13
US10234888B2 (en) 2019-03-19
KR102639719B1 (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
US7397298B2 (en) Semiconductor device having internal power supply voltage generation circuit
US20080157730A1 (en) High-voltage generation circuit and method for reducing overshoot of output voltage
US8633759B2 (en) Voltage generator and method of generating voltage
KR101097444B1 (ko) 내부전압 생성회로 및 내부전압 생성방법
US11074983B2 (en) Voltage-generating circuit and semiconductor device
KR102639719B1 (ko) 전압 생성 회로 및 이를 포함하는 집적 회로
US11139005B2 (en) Internal voltage generation device and method for generating internal voltage
US7385852B2 (en) Circuit for generating step-up voltage in non-volatile memory device
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
US20090168583A1 (en) Internal voltage generator of semiconductor memory device
KR101003128B1 (ko) 반도체 메모리 장치의 내부 전압 발생 회로
US7656222B2 (en) Internal voltage generator
KR20090003623A (ko) 반도체 메모리 소자
US20100052776A1 (en) Internal voltage generating circuit
KR100875664B1 (ko) 반도체 소자의 내부전압 발생기
US20230216397A1 (en) Voltage generator and semiconductor device including the same
KR101005129B1 (ko) 레귤레이터 회로
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR101040001B1 (ko) 전압 공급 회로
KR20090005706A (ko) 내부 전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right