KR20100054484A - 고전압 발생기 - Google Patents

고전압 발생기 Download PDF

Info

Publication number
KR20100054484A
KR20100054484A KR1020080113432A KR20080113432A KR20100054484A KR 20100054484 A KR20100054484 A KR 20100054484A KR 1020080113432 A KR1020080113432 A KR 1020080113432A KR 20080113432 A KR20080113432 A KR 20080113432A KR 20100054484 A KR20100054484 A KR 20100054484A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
output
pump
supply voltage
Prior art date
Application number
KR1020080113432A
Other languages
English (en)
Inventor
권태휘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080113432A priority Critical patent/KR20100054484A/ko
Publication of KR20100054484A publication Critical patent/KR20100054484A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

본원 발명에서는 전원전압의 범위에 따라 펌핑 동작에 사용되는 펌핑 유닛의 개수를 가변시켜 펌펑전압의 범위차이를 감소시킬 수 있는 고전압 발생기를 제공한다. 본원 발명의 고전압 발생기는 전원전압과 무관하게 펌핑 동작을 수행하는 복수의 고정펌프유닛과, 전원 전압에 따라 가변적으로 펌핑 동작을 수행하는 복수의 가변펌프유닛을 포함하는 차지 펌프와, 상기 복수의 고정펌프 유닛에 공급되는 제1 클록신호 및 제2 클록 신호를 전원전압과 무관하게 출력하는 고정 클록 구동부와, 상기 복수의 가변펌프 유닛에 공급되는 제1 클록신호 및 제2 클록 신호를 전원 전압에 따라 가변적으로 출력하는 복수의 가변 클록 구동부를 포함하는 클록 구동부와, 상기 차지펌프의 출력전압을 기준 전압과 비교하고, 레귤레이팅 동작을 수행하는 펌프 레귤레이터를 포함한다.
펌핑 전압, 고전압 발생기, 전원전압

Description

고전압 발생기{High voltage generator}
본원 발명은 반도체 메모리 장치등에 고전압을 공급하는 고전압 발생기에 관한 것이다.
반도체 메모리 장치등에서는 각종 동작을 위해 고전압을 필요로 한다. 불휘발성 메모리 장치의 경우 메모리 셀들을 프로그램 시키거나 소거시키기 위하여 각 셀의 컨트롤 게이트에 고전압을 인가시킨다. 디램(DRAM)의 경우에는 각 셀 트랜지스터에 독출 또는 기입 동작을 위해 게이트에 고전압을 인가시킨다. 이러한 고전압을 생성하는 고전압 발생기는 서로 상반된 레벨을 갖는 두 개의 클록신호에 따라 전원전압을 펌핑시키는 구성을 포함하며, 펌핑 동작을 수행하는 펌핑 유닛의 개수에 비례하여 펌핑 전압이 증가한다. 종래의 회로를 보면 펌프 유닛의 개수가 일정하다고 가정할 때, 펌핑전압(VPP)의 최대 레벨은 전원전압(VDD) 레벨에 비례하게 되므로, 전원전압이 낮은 경우에는 펌핑 동작에 의해 만들어 낼 수 있는 펌핑 전압의 크기가 제한된다.
반도체 메모리 장치의 동작 전압 범위가 넓을수록 제품의 응용범위가 커지며, 메모리 장치의 안정적인 동작을 보장할 수 있다. 따라서 보장해야 할 전원전압 의 동작 전압 범위가 넓어지면, 펌핑전압(VPP)의 최대 전압값이 전원전압(VDD) 변화에 따라 커지는 문제가 발생한다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 전원전압의 범위에 따라 펌핑 동작에 사용되는 펌핑 유닛의 개수를 가변시켜 펌펑전압의 범위차이를 감소시킬 수 있는 고전압 발생기를 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 고전압 발생기는 전원전압과 무관하게 펌핑 동작을 수행하는 복수의 고정펌프유닛과, 전원 전압에 따라 가변적으로 펌핑 동작을 수행하는 복수의 가변펌프유닛을 포함하는 차지 펌프와, 상기 복수의 고정펌프 유닛에 공급되는 제1 클록신호 및 제2 클록 신호를 전원전압과 무관하게 출력하는 고정 클록 구동부와, 상기 복수의 가변펌프 유닛에 공급되는 제1 클록신호 및 제2 클록 신호를 전원 전압에 따라 가변적으로 출력하는 복수의 가변 클록 구동부를 포함하는 클록 구동부와, 상기 차지펌프의 출력전압을 기준 전압과 비교하고, 레귤레이팅 동작을 수행하는 펌프 레귤레이터를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 전원전압의 범위를 판단하여 그에 따라 가변적으로 펌프 유닛의 개수를 조정할 수 있다. 그에 따라 전원 전압의 범위에 따라 최종 출력되는 펌핑 전압의 크기도 조절된다. 이때 전원전압이 낮으면 펌프 유닛의 개수를 증가시킴으로써 전원전압의 범위차에 따른 최종 펌핑 전압의 범위차를 최소화할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적으로 사용되는 고전압 발생기의 구조를 도시한 블록도이다.
상기 고전압 발생기(100)는 서로 상반된 레벨을 갖는 제1 클록신호(CLK)와 제2 클록신호(CLKb)에 따라 전압에 대한 펌핑 동작을 수행하는 차지펌프(110), 기준 클록신호(PMP_CLK)에 따라 제1 및 제2 클록신호(CLK, CLKb)를 생성하는 클록 구동부(120), 차지 펌프(110)의 출력 전압인 펌핑 전압(VPP)을 기준 전압(VREF)과 비교하고, 레귤레이팅 동작을 수행하는 펌프 레귤레이터(130)를 포함한다.
상기 차지 펌프(110)의 상세 구성은 추후에 살펴보기로 한다.
상기 클록 구동부(120)는 상기 펌프펌프인에이블신호(PUMPEN)의 입력시에 상기 기준 클록 신호(PMP_CLK)를 기초로 제1 및 제2 클록신호(CLK, CLKb)를 생성한다. 그에 따라 차지 펌프(110)는 펌핑 동작을 수행하게 된다.
상기 펌프 레귤레이터(130)는 펌핑 전압과 기준전압을 비교하여 그에 따라 클록 구동부(120)를 동작시키는 펌프인에이블신호(PUMPEN)를 생성한다. 펌핑 전압(VPP)이 기준전압(VREF)보다 작으면 상기 펌프인에이블신호(PUMPEN)를 생성하여, 펌핑 동작이 계속되도록 한다. 상기 펌프 레귤레이터(130)의 상세 구성을 살펴보기로 한다.
도 2는 통상적으로 사용되는 고전압 발생기의 펌프 레귤레이터를 도시한 회로도이다.
상기 펌프 레귤레이터(130)는 기준전압(VREF)을 공급하는 기준전압 발생기(132), 펌핑 전압(VPP)을 분배하여 분배전압(DIV)을 공급하는 전압 분배부(134), 상기 기준전압(VREF)과 펌핑전압(VPP)을 비교하여 인에이블 신호(PUMPEN)를 출력하는 비교부(136)를 포함한다.
상기 전압 분배부(134)는 펌핑 전압(VPP) 공급 단자와 접지 단자 사이에 직렬 접속된 제1 저항(R1)과 제2 저항(R2)을 포함한다. 제1 저항(R1)과 제2 저항(R2)의 접속노드에 인가되는 전압이 분배전압(DIV)으로서 비교부(136)에 전달된다.
상기 비교부(136)는 상기 분배전압(DIV)이 기준전압(VREF)보다 작은 경우 하이레벨의 펌프인에이블신호(PUMPEN)를 출력한다. 상기 레귤레이터(130)의 구성에 따라 펌핑전압(VPP)의 전압 레벨은 다음과 같이 결정된다.
VPP=(1+R1/R2)*VREF
도 3은 통상적으로 사용되는 고전압 발생기의 클록 구동부를 도시한 회로도이다.
상기 클록 구동부(120)는 기준 클럭신호(PMP_CLK)와 펌프인에이블신 호(PUMPEN)를 입력으로 하는 부정 논리곱 게이트(NAND122), 상기 부정 논리곱 게이트(NAND122)의 출력을 입력으로 하며 홀수개의 직렬 접속된 인버터를 포함하는 제1 인버터 그룹(124), 상기 부정 논리곱 게이트(NAND122)의 출력을 입력으로 하며 짝수개의 직렬 접속된 인버터를 포함하는 제2 인버터 그룹(126)을 포함한다.
따라서 상기 펌프인에이블신호(PUMPEN)가 로우 레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 무관하게 하이레벨 또는 로우레벨로 고정된 신호가 출력된다. 그러나 펌프인에이블신호(PUMPEN)가 하이 레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 동일한 주파수로 토글링하는 클록신호가 출력된다. 이때 제1 인버터 그룹(124)과 제2 인버터 그룹(126)의 인버터의 개수가 상이하므로, 그 출력은 서로 상반관계에 있게 된다.
도 4는 통상적으로 사용되는 고전압 발생기의 클록 구동부와 차지 펌프를 도시한 회로도이다.
상기 차지 펌프(110)는 상기 제1 및 제2 클록 신호(CLK, CLKb)에 따라 펌핑 동작을 수행하는 제1 내지 제n 펌프 유닛(112, 114, 116, 118)을 포함한다. 이때 각 펌프 유닛은 공지된 형태의 다양한 펌프회로를 포함한다. 예를 들어 딕슨 차지 펌프(dickson charge pump), 4상 차지 펌프(four chase charge pump), 크로스 커플드 차지 펌프(cross coupled charge pump)등으로 구현될 수 있다.
제i 번째 펌프 유닛은 제i-1 번째 펌프유닛의 출력전압을 펌핑한다. 따라서 펌프 유닛의 단수가 높을수록 출력 전압의 레벨이 높다. 그리고 하나의 펌프유닛을 거칠수록 출력전압은 이상적으로는 각 펌프유닛에 공급되는 전원전압(VDD)만큼 커진다. 따라서 n 개의 펌프유닛을 거치면 최종적으로 (n+1)*VDD의 전압레벨을 갖는다. 다만 실제로는 각 펌프유닛에서 발생하는 바디 효과(body effect), 펌핑 손실등으로 인해 그 보다 낮은 전압레벨을 갖는다. 따라서 도면에서는 제1 펌프유닛(112)의 출력전압이 제일 낮으며, 제n 펌프유닛(118)의 출력전압이 제일 높게 된다.
상기 펌핑전압(VPP)은 불휘발성 메모리 장치의 경우 메모리 셀들을 프로그램 시키기 각 셀의 컨트롤 게이트에 인가되는 전압이며, 디램(DRAM)의 경우에는 각 셀 트랜지스터에 독출 또는 기입 동작을 위해 게이트에 인가되는 전압이다. 상기 펌핑전압(VPP)은 셀 동작의 안정적인 보장을 위해 전원전압(VDD)에 관계없이 일정하다. 종래의 회로를 보면 펌프 유닛의 개수가 일정하다고 가정할 때, 펌핑전압(VPP)의 최대 레벨은 전원전압(VDD) 레벨에 비례하게 되므로, 전원전압이 낮은 경우에는 펌핑 동작에 의해 만들어 낼 수 있는 펌핑 전압의 크기가 제한된다.
반도체 메모리 장치의 동작 전압 범위가 넓을수록 제품의 응용범위가 커지며, 메모리 장치의 안정적인 동작을 보장할 수 있다. 따라서 보장해야 할 전원전압의 동작 전압 범위가 넓어지면, 펌핑전압(VPP)의 최대 전압값이 전원전압(VDD) 변화에 따라 커지는 문제가 발생한다. 예를 들어 펌프 유닛이 10개이고 펌핑전압(VPP)의 목적값이 20V, 전원전압(VDD)의 동작범위가1.8V-3.0V라 가정하자. 전원전압(VDD)이 3.0V인 경우에는 펌핑전압(VPP)이 33V((10+1)*3.0) 까지 올라갈 수 있으므로 레귤레이팅 동작에 의해 20V의 고전압을 충분히 만들 수 있다. 그러나 전원 전압(VDD)가 1.8V인 경우에는 최대 펌핑전압(VPP)이 19.8V((10+1)*1.8)이므로 20V의 고전압을 생성할 수 없다. 낮은 전원전압(VDD)에서의 펌핑 전압을 증가시키기 위해서는 펌프 유닛의 개수를 추가시킬 수 있지만, 이 경우 상대적으로 높은 전원전압(VDD)에서의 펌핑전압(VPP)은 훨씬 높아질 수 있으며, 불필요하게 많은 펌프 유닛으로 인하여 전류 소모를 증가시킬 수 있다.
도 5는 본원 발명의 일 실시예에 따른 고전압 발생기를 도시한 회로도이다.
상기 고전압 발생기(500)는 전원전압(VDD)의 레벨에 따라 펌핑 동작을 수행하는 펌프 유닛의 개수가 변경되는 차지 펌프(510), 전원전압(VDD)의 레벨에 따라 클록 구동을 수행하는 클록 구동부의 개수가 변경되는 클록 구동부(520), 차지 펌프(510)의 출력 전압인 펌핑 전압(VPP)을 기준 전압(VREF)과 비교하고, 레귤레이팅 동작을 수행하는 펌프 레귤레이터(530), 전원전압(VDD)의 범위를 감지하는 전압 감지부(540), 상기 전원전압(VDD)의 레벨에 따라 차지 펌프(510)의 출력단을 가변시키는 전압 스위칭부(560), 상기 전원전압(VDD)의 레벨에 따라 상기 전압 스위칭부(560)를 선택적으로 턴온시키는 스위칭 선택부(550)를 포함한다.
상기 차지펌프(510)는 전원전압(VDD)과 무관하게 펌핑 동작을 수행하는 복수의 고정펌프유닛(511, 512, 513), 전원 전압(VDD)에 따라 가변적으로 펌핑 동작을 수행하는 복수의 가변펌프유닛(516, 518)을 포함한다.
제1 내지 제m 고정 펌프유닛들은 전원전압(VDD)과 무관하게 출력되는 제1 및 제2 클록신호(CLK, CLKb)에 따라 펌핑 동작을 수행한다. 또한 각 고정 펌프 유닛들 은 직렬 접속되며, 입력되는 전압을 이상적으로는 전원전압(VDD)만큼 펌핑 시켜 다음에 접속된 펌프 유닛으로 전달한다. 따라서 제m 고정 펌프유닛(513)의 출력은 이상적으로는 (m+1)*VDD가 된다.
제1 가변 펌프 유닛(516)은 상기 제m 고정 펌프 유닛(513)과 직렬 접속되며, 제m 고정 펌프 유닛(513)의 출력을 입력받아 펌핑 동작을 수행한다. 또한 제2 가변 펌프 유닛(518)은 상기 제1 가변 펌프 유닛(516)과 직렬 접속되며, 제1 가변 펌프 유닛(516)의 출력을 입력받아 펌핑 동작을 수행한다. 상기 제1 또는 제2 가변 펌프 유닛(516, 518)은 전원전압(VDD)의 레벨에 따라 그 동작 여부가 결정된다. 본원 발명에서는 전원전압(VDD)이 낮을수록, 동작하는 펌프 유닛의 개수를 증가시키고자 한다. 따라서 전원전압(VDD)이 제1 기준전압(low_ref) 보다 낮을 때는 제1 및 제2 가변 펌프 유닛(516, 518)이 모두 동작한다. 전원전압(VDD)이 제1 기준전압(low_ref) 보다는 크고 제2 기준전압(high_ref)보다 낮을 때는 제1 가변 펌프 유닛(516)만이 동작하고 제2 가변 펌프 유닛(518)은 비활성화 된다. 전원전압(VDD)이 제2 기준전압(high_ref) 보다 크면 고정 펌프 유닛들만으로 차지 펌프 동작을 수행한다. 이때 제2 기준전압(high_ref)은 제1 기준전압(low_ref)보다 크다.
상기 클록 구동부(520)는 전원전압(VDD)과 무관하게 제1 클록신호 및 제2 클록 신호(CLK, CLKb)를 출력하는 고정 클록 구동부(522), 전원 전압(VDD)에 따라 가변적으로 제1 클록신호 및 제2 클록신호를 출력하는 복수의 가변 클록 구동부(524, 526)를 포함한다.
상기 고정 클록 구동부(522)가 출력하는 제1 클록신호 및 제2 클록 신호(CLK, CLKb)는 각각 제1 내지 제m 고정 펌프 유닛에 인가되어, 각 고정 펌프 유닛이 전원전압(VDD)과 무관하게 펌핑동작을 수행하도록 한다.
상기 제1 가변 클록 구동부(524)는 상기 전원전압(VDD)이 제2 기준전압(high_ref)보다 낮을 때, 제1 클록신호 및 제2 클록 신호(CLKB, CLKBb)를 출력하여 제1 가변 펌프 유닛(516)에 공급한다.
또한 상기 제2 가변 클록 구동부(526)는 상기 전원전압(VDD)이 제1 기준전압(low_ref)보다 낮을 때, 제1 클록신호 및 제2 클록 신호(CLKA, CLKAb)를 출력하여 제2 가변 펌프 유닛(518)에 공급한다.
즉, 전원전압(VDD)이 제1 기준전압(low_ref)보다 낮으면, 제1 및 제2 가변 클록 구동부(524, 526)와 고정 클록 구동부(522)가 각각 클록신호들(CLK, CLKb, CLKB, CLKBb, CLKA, CLKAb)을 공급한다. 전원전압(VDD)이 제1 기준전압(low_ref)보다 크고 제2 기준전압(high_ref)보다 낮으면 제1 가변 클록 구동부(524)와 고정 클록 구동부(522)가 클록신호들(CLK, CLKb, CLKB, CLKBb)을 공급한다. 또한 전원전압(VDD)이 제2 기준전압(high_ref)보다 커지면, 고정 클록 구동부(522)만 구동되어 클록신호들(CLK, CLKb,)을 공급한다.
제1 가변 클록 구동부(524)와 제2 가변 클록 구동부(526)의 상세 구성을 살펴보기로 한다.
도 6은 본원 발명의 일 실시예에 따른 제1 및 제2 가변 클록 구동부의 상세 구성을 도시한 회로도이다.
제1 가변 클록 구동부(524)는 전원전압(VDD)이 제2 기준전압(high_ref) 보다 크다는 정보를 전달하는 제2 전압범위신호(B)에 따라 클록신호의 생성여부를 결정한다. 이를 위해 기준클록신호(PMP_CLK), 펌프 인에이블신호(PUMPEN), 상기 제2 전압범위신호(B)를 반전시키는 인버터(IV610), 반전된 제2 전압범위신호(B)를 입력으로 하는 부정 논리곱 게이트(NAND610), 상기 부정 논리곱 게이트(NAND610)의 출력을 입력으로 하며 홀수개의 직렬 접속된 인버터를 포함하는 제1 인버터 그룹(620), 상기 부정 논리곱 게이트(NAND610)의 출력을 입력으로 하며 짝수개의 직렬 접속된 인버터를 포함하는 제2 인버터 그룹(630)을 포함한다.
따라서 상기 제2 전압범위신호(B)가 하이레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 무관하게 하이레벨 또는 로우레벨로 고정된 신호가 출력된다. 또한 상기 펌프인에이블신호(PUMPEN)가 로우 레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 무관하게 하이레벨 또는 로우레벨로 고정된 신호가 출력된다. 그러나 상기 제2 전압범위신호(B)가 로우 레벨이고, 펌프인에이블신호(PUMPEN)가 하이 레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 동일한 주파수로 토글링하는 클록신호들(CLKB, CLKBb)가 출력된다. 이때 제1 인버터 그룹(650)과 제2 인버터 그룹(660)의 인버터의 개수가 상이하므로, 그 출력은 서로 상반관계에 있게 된다.
제2 가변 클록 구동부(526)는 전원전압(VDD)이 제1 기준전압(low_ref) 보다 작다는 정보를 전달하는 제1 전압범위신호(A)에 따라 클록신호의 생성여부를 결정 한다. 이를 위해 기준클록신호(PMP_CLK), 펌프 인에이블신호(PUMPEN), 상기 제1 전압범위신호(A)를 입력으로 하는 부정 논리곱 게이트(NAND640), 상기 부정 논리곱 게이트(NAND640)의 출력을 입력으로 하며 홀수개의 직렬 접속된 인버터를 포함하는 제1 인버터 그룹(650), 상기 부정 논리곱 게이트(NAND610)의 출력을 입력으로 하며 짝수개의 직렬 접속된 인버터를 포함하는 제2 인버터 그룹(660)을 포함한다.
따라서 상기 제1 전압범위신호(A)가 로우레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 무관하게 하이레벨 또는 로우레벨로 고정된 신호가 출력된다. 또한 상기 펌프인에이블신호(PUMPEN)가 로우 레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 무관하게 하이레벨 또는 로우레벨로 고정된 신호가 출력된다. 그러나 상기 제1 전압범위신호(A)가 하이 레벨이고, 펌프인에이블신호(PUMPEN)가 하이 레벨인 경우에는 상기 기준 클록신호(PMP_CLK)와 동일한 주파수로 토글링하는 클록신호들(CLKA, CLKAb)가 출력된다. 이때 제1 인버터 그룹(650)과 제2 인버터 그룹(660)의 인버터의 개수가 상이하므로, 그 출력은 서로 상반관계에 있게 된다.
한편, 상기 고정 클록 구동부(522)와 가변 클록 구동부(524, 526)는 모두 동일한 기준 클록 신호(PMP_CLK)를 기초로 클록 신호를 생성하므로, 각 클록신호들(CLKA, CLKAb, CLKB, CLKBb, CLK, CLKb)의 주파수는 동일하다.
상기 전압 감지부(540)는 전원전압의 범위에 따라 제1 전압범위신호(A)와 제2 전압범위신호(B)를 출력한다. 제1 전압범위신호(A)는 전원전압(VDD)이 제1 기준전압(low_ref) 보다 작다는 정보를 전달하며, 제2 전압범위신호(B)는 전원전 압(VDD)이 제2 기준전압(high_ref) 보다 크다는 정보를 전달한다.
도면을 참조하여 상세 구성을 살펴보기로 한다.
도 7은 본원 발명의 일 실시예에 따른 전압 감지부의 상세 구성을 도시한 회로도이다.
상기 전압 감지부(540)는 상기 제1 전압범위신호(A)를 출력하는 저전압 감지기(542)와 제2 전압범위신호(B)를 출력하는 고전압 감지기(544)를 포함한다.
상기 저전압 감지기(542)는 전원전압(VDD)이 제1 기준전압(low_ref) 보다 작은지 여부를 확인하며, 고전압 감지기(544)는 전원전압(VDD)이 제2 기준전압(high_ref) 보다 큰지 여부를 확인한다.
저전압 감지기(542)는 전원 전압을 분배하는 전압분배부(720), 분배전압(da)과 제1 기준전압(low_ref)의 크기를 비교하는 비교부(710), 비교부(710)의 출력노드(N1)에 접속되어 제1 전압범위신호를 출력하는 전압범위신호 출력부(730)를 포함한다.
상기 전압분배부(720)는 전원전압(VDD)과 접지단자 사이에 직렬접속된 제1 저항(R1) 및 제2 저항(R2)를 포함한다. 그리고 제1 저항(R1)과 제2 저항(R2)의 접속노드에 인가되는 전압이 분배전압(da)이 된다.
상기 비교부(710)는 구동신호(Vbias)에 따라 접지전압을 공급하는 NMOS 트랜지스터(N714), 전원전압(VDD) 단자와 상기 NMOS 트랜지스터(N714)사이에 직렬 접속되는 제1 PMOS 트랜지스터(P710)와 제1 NMOS 트랜지스터(N710), 전원전압(VDD) 단자와 상기 NMOS 트랜지스터(N714)사이에 직렬 접속되며 제1 PMOS 트랜지스터(P710) 및 제1 NMOS 트랜지스터(N710)와 병렬 관계를 갖는 제2 PMOS 트랜지스터(P712)와 제2 NMOS 트랜지스터(N712)를 포함한다.
이때 상기 제1 PMOS 트랜지스터(P710)는 다이오드 접속되어 정전압을 공급하며, 제1 PMOS 트랜지스터(P710)와 제2 PMOS 트랜지스터(P712)의 게이트는 서로 접속된다. 그리고 제1 NMOS 트랜지스터(N710)의 게이트에는 상기 분배전압(da), 제2 NMOS 트랜지스터(N712)의 게이트에는 상기 제1 기준전압(low_ref)이 인가된다.
상기 전압범위신호 출력부(730)는 제2 PMOS 트랜지스터(P712)와 제2 NMOS 트랜지스터(N712)의 접속노드인 출력노드(N1)에 인가되는 전압을 반전시키는 인버터(IV730)을 포함한다.
따라서 비교부(710)의 동작에 따라 상기 분배전압(da)이 제1 기준전압(low_ref) 보다 작으면 상기 출력노드(N1)에 접지전압이 인가되어 하이레벨의 제1 전압범위신호(A)가 출력된다.
상기 고전압 감지기(544)는 전원 전압을 분배하는 전압분배부(760), 분배전압(db)과 제2 기준전압(high_ref)의 크기를 비교하는 비교부(750), 비교부(750)의 출력노드(N2)에 접속되어 제2 전압범위신호를 출력하는 전압범위신호 출력부(770)를 포함한다.
상기 전압분배부(760)는 전원전압(VDD)과 접지단자 사이에 직렬접속된 제1 저항(R1) 및 제2 저항(R2)를 포함한다. 그리고 제1 저항(R1)과 제2 저항(R2)의 접속노드에 인가되는 전압이 분배전압(db)이 된다.
상기 비교부(750)는 구동신호(Vbias)에 따라 접지전압을 공급하는 NMOS 트랜지스터(N754), 전원전압(VDD) 단자와 상기 NMOS 트랜지스터(N754)사이에 직렬 접속되는 제1 PMOS 트랜지스터(P750)와 제1 NMOS 트랜지스터(N750), 전원전압(VDD) 단자와 상기 NMOS 트랜지스터(N754)사이에 직렬 접속되며 제1 PMOS 트랜지스터(P750) 및 제1 NMOS 트랜지스터(N750)와 병렬 관계를 갖는 제2 PMOS 트랜지스터(P752)와 제2 NMOS 트랜지스터(N752)를 포함한다.
이때 상기 제1 PMOS 트랜지스터(P750)는 다이오드 접속되어 정전압을 공급하며, 제1 PMOS 트랜지스터(P750)와 제2 PMOS 트랜지스터(P752)의 게이트는 서로 접속된다. 그리고 제1 NMOS 트랜지스터(N750)의 게이트에는 상기 분배전압(db), 제2 NMOS 트랜지스터(N752)의 게이트에는 상기 제2 기준전압(high_ref)이 인가된다.
상기 전압범위신호 출력부(770)는 제2 PMOS 트랜지스터(P752)와 제2 NMOS 트랜지스터(N752)의 접속노드인 출력노드(N2)에 인가되는 전압을 버퍼링하는 인버터들(IV770, IV772)을 포함한다.
따라서 비교부(750)의 동작에 따라 상기 분배전압(db)이 제2 기준전압(high_ref) 보다 크면 상기 출력노드(N2)에 하이레벨 전압이 인가되어 하이레벨의 제2 전압범위신호(B)가 출력된다.
정리하면, 전원전압(VDD)이 제1 기준전압(low_ref) 보다 작은 경우 하이레벨의 제1 전압범위신호(A), 로우레벨의 제2 전압범위신호(B)가 출력된다. 전원전압(VDD)이 제1 기준전압(low_ref) 보다 크고, 제2 기준전압(high_ref)보다 작은 경우 로우레벨의 제1 전압범위신호(A), 로우레벨의 제2 전압범위신호(B)가 출력된다. 또한 전원전압(VDD)이 제1 기준전압(low_ref) 보다 크고, 제2 기준전압(high_ref)보다 큰 경우 로우레벨의 제1 전압범위신호(A), 하이레벨의 제2 전압범위신호(B)가 출력된다. 그리고 각 전압범위신호는 제1 및 제2 가변 클록 구동부(524, 526)와 스위칭 선택부(550)에 전달되어 전원전압의 크기에 대한 정보를 전달한다.
다시 도 5를 참조하면, 상기 전압 스위칭부(560)는 고정 펌프 유닛들 중 최종단에 접속되는 펌프 유닛, 즉 제m 고정 펌프 유닛(513)의 출력을 펌프레귤레이터(530)로 전달하는 제1 전압 스위칭부(562), 제1 가변 펌프 유닛(516)의 출력을 펌프레귤레이터(530)로 전달하는 제2 전압 스위칭부(564), 제2 가변 펌프 유닛(518)의 출력을 펌프레귤레이터(530)로 전달하는 제3 전압 스위칭부(566)를 포함한다.
상기 각 전압 스위칭부들은 전원전압의 범위에 따라 어느 하나만이 선택되어 고전압을 전달한다. 즉 제1 전압 스위칭부(562)는 제1 전압 출력신호(HVDD_EN)에 따라 제m 고정 펌프 유닛(513)의 출력을 펌프레귤레이터(530)로 전달하는 스위칭 소자(미도시 됨)를 포함한다. 제2 전압 스위칭부(564)는 제2 전압 출력신호(NORMAL_EN)에 따라 제1 가변 펌프 유닛(516)의 출력을 펌프레귤레이터(530)로 전달하는 스위칭 소자(미도시 됨)를 포함한다. 제3 전압 스위칭부(566)는 제3 전압 출력신호(LVDD_EN)에 따라 제2 가변 펌프 유닛(516)의 출력을 펌프레귤레이터(530)로 전달하는 스위칭 소자(미도시 됨)를 포함한다.
상기 스위칭 선택부(550)는 상기 전압범위신호(A, B)에 따라 상기 제1 내지 제3 전압 스위칭부를 각각 구동시키는 제1 내지 제3 전압 출력신호를 출력시킨다. 도면을 참조하여 상세 구성을 살펴보기로 한다.
도 8은 본원 발명의 일 실시예에 따른 스위칭 선택부의 상세 구성을 도시한 회로도이다.
상기 스위칭 선택부(550)는 전원전압(VDD)이 제1 기준전압(low_ref) 보다 작은 경우 제3 전압 출력 신호(LVDD_EN)를 출력하는 제3 전압 출력 신호 생성부(552), 전원전압(VDD)이 제1 기준전압(low_ref)보다 크고 제2 기준전압(high_ref) 보다 작은 경우 제2 전압 출력 신호(NORMAL_EN)를 출력하는 제2 전압 출력 신호 생성부(554), 전원전압(VDD)이 제2 기준전압(high_ref)보다 큰 경우 제1 전압 출력 신호(HVDD_EN)를 출력하는 제1 전압 출력 신호 생성부(556)를 포함한다.
제1 전압 출력 신호 생성부(556)는 제2 전압범위신호(B), 기준 클록신호(PMP_CLK), 펌프인에이블신호(PUMPEN)를 입력으로 하는 부정논리곱게이트(NAND556), 상기 부정논리곱게이트(NAND556)의 출력을 반전시키는 인버터(IV556)을 포함한다. 따라서 전원전압(VDD)이 제2 기준전압(high_ref)보다 큰 경우, 즉 제2 전압범위신호(B)가 하이레벨인 경우 기준클록신호(PMP_CLK)와 동일한 주파수를 갖는 제1 전압 출력신호(HVDD_EN)를 생성한다.
제2 전압 출력 신호 생성부(554)는 제1 전압범위신호(A)와 제2 전압범위신 호(B)를 입력으로 하는 부정논리합게이트(NOR554), 상기 부정논리합게이트(NOR554)의 출력과 기준 클록신호(PMP_CLK), 펌프인에이블신호(PUMPEN)를 입력으로 하는 부정논리곱게이트(NAND554), 상기 부정논리곱게이트(NAND554)의 출력을 반전시키는 인버터(IV554)을 포함한다. 따라서 전원전압(VDD)이 제1 기준전압(low_ref)보다 크고 제2 기준전압(high_ref) 보다 작은 경우, 즉 제1 및 제2 전압범위신호가 모두 로우레벨인 경우 기준클록신호(PMP_CLK)와 동일한 주파수를 갖는 제2 전압 출력신호(NORMAL_EN)를 생성한다.
제3 전압 출력 신호 생성부(552)는 제1 전압범위신호(A)와 기준 클록신호(PMP_CLK), 펌프인에이블신호(PUMPEN)를 입력으로 하는 부정논리곱게이트(NAND552), 상기 부정논리곱게이트(NAND552)의 출력을 반전시키는 인버터(IV552)을 포함한다. 따라서 전원전압(VDD)이 제1 기준전압(low_ref)보다 작은 경우, 즉 제1 전압범위신호가 하이레벨인 경우 기준클록신호(PMP_CLK)와 동일한 주파수를 갖는 제3 전압 출력신호(LVDD_EN)를 생성한다.
도 9는 본원 발명의 일 실시예에 따른 고전압 발생 동작시에 전원전압에 따른 동작 변화를 정리한 표이다.
전원전압이 제1 기준전압(low_ref) 보다 낮은 저전압인 경우, 하이레벨의 제1 전압범위신호(A)가 출력된다. 그에 따라 고정 클록 구동부, 제1 및 제2 가변 클록 구동부가 각각 구동되어, 고정 펌프 유닛, 제1 및 제2 가변 펌프 유닛이 구동된 다. 또한 제3 전압 출력신호(LVDD_EN)가 출력되어 제2 가변 펌프 유닛에서 출력되는 펌핑 전압이 펌프 레귤레이터로 전달된다.
전원전압이 제1 기준전압(low_ref) 보다 크고 제2 기준전압(high_ref) 보다 낮은 고전압인 경우, 로우레벨의 제1 및 제2 전압범위신호(A, B)가 출력된다. 그에 따라 고정 클록 구동부, 제1 가변 클록 구동부가 각각 구동되어, 고정 펌프 유닛, 제1 가변 펌프 유닛이 구동된다. 또한 제2 전압 출력신호(NORMAL_EN)가 출력되어 제1 가변 펌프 유닛에서 출력되는 펌핑 전압이 펌프 레귤레이터로 전달된다.
전원전압이 제2 기준전압(high_ref) 보다 큰 고전압인 경우, 하이레벨의 제2 전압범위신호(B)가 출력된다. 그에 따라 고정 클록 구동부만 구동되어, 고정 펌프 유닛들만 구동된다. 또한 제1 전압 출력신호(HVDD_EN)가 출력되어 최종 고정 펌프 유닛에서 출력되는 펌핑 전압이 펌프 레귤레이터로 전달된다.
도 1은 통상적으로 사용되는 고전압 발생기의 구조를 도시한 블록도이다.
도 2는 통상적으로 사용되는 고전압 발생기의 펌프 레귤레이터를 도시한 회로도이다.
도 3은 통상적으로 사용되는 고전압 발생기의 클록 구동부를 도시한 회로도이다.
도 4는 통상적으로 사용되는 고전압 발생기의 클록 구동부와 차지 펌프를 도시한 회로도이다.
도 5는 본원 발명의 일 실시예에 따른 고전압 발생기를 도시한 회로도이다.
도 6은 본원 발명의 일 실시예에 따른 제1 및 제2 가변 클록 구동부의 상세구성을 도시한 회로도이다.
도 7은 본원 발명의 일 실시예에 따른 전압 감지부의 상세 구성을 도시한 회로도이다.
도 8은 본원 발명의 일 실시예에 따른 스위칭 선택부의 상세 구성을 도시한 회로도이다.
도 9는 본원 발명의 일 실시예에 따른 고전압 발생 동작시에 전원전압에 따른 동작 변화를 정리한 표이다.

Claims (9)

  1. 전원전압과 무관하게 펌핑 동작을 수행하는 복수의 고정펌프유닛과, 전원 전압에 따라 가변적으로 펌핑 동작을 수행하는 복수의 가변펌프유닛을 포함하는 차지 펌프와,
    상기 복수의 고정펌프 유닛에 공급되는 제1 클록신호 및 제2 클록 신호를 전원전압과 무관하게 출력하는 고정 클록 구동부와, 상기 복수의 가변펌프 유닛에 공급되는 제1 클록신호 및 제2 클록 신호를 전원 전압에 따라 가변적으로 출력하는 복수의 가변 클록 구동부를 포함하는 클록 구동부와,
    상기 차지펌프의 출력전압을 기준 전압과 비교하고, 레귤레이팅 동작을 수행하는 펌프 레귤레이터를 포함하는 고전압 발생기.
  2. 제1항에 있어서, 상기 각 고정 펌프 유닛들과 가변 펌프 유닛들은 각각 직렬접속되며, 최초로 접속되는 가변 펌프 유닛은 최종적으로 접속되는 고정펌프 유닛과 직렬접속되는 고전압 발생기.
  3. 제1항에 있어서, 상기 차지펌프는 전원전압이 제1 기준전압보다 낮을 때 펌핑 동작을 수행하는 직렬접속된 제1 및 제2 가변 펌프 유닛을 포함하며,
    상기 제1 가변 펌프 유닛은 상기 고정 펌프 유닛과 접속되고,
    상기 제2 가변 펌프 유닛은 상기 제1 가변 펌프 유닛과 접속되고,
    상기 제2 가변 펌프 유닛은 전원전압이 제1 기준전압보다 크고 제2 기준전압보다 작을때 비활성화되는 고전압 발생기.
  4. 제1항에 있어서, 상기 클록구동부는 전원전압이 제1 기준전압보다 낮을 때 제1 및 제2 클록신호를 각각 출력하는 제1 및 제2 가변 클록 구동부를 포함하며,
    상기 제2 가변 클록 구동부는 전원전압이 제1 기준전압보다 크고 제2 기준전압보다 작을때 비활성화되는 고전압 발생기.
  5. 제1항에 있어서, 상기 고전압 발생기는 전원전압이 제1 기준전압 보다 작다는 정보를 전달하는 제1 전압범위신호와, 전원전압이 제2 기준전압 보다 크다는 정보를 전달하는 제2 전압범위신호를 생성하는 전압 감지기를 더 포함하는 고전압 발생기.
  6. 제5항에 있어서, 상기 전압 감지기는 전원 전압을 분배한 분배전압과 제1 기준전압의 크기를 비교하여 상기 제1 전압범위신호를 출력하는 저전압 감지기와,
    전원 전압을 분배한 분배전압과 제2 기준전압의 크기를 비교하여 상기 제2 전압범위신호를 출력하는 고전압 감지기를 포함하는 고전압 발생기.
  7. 제2항에 있어서, 상기 전원전압의 범위에 따라 최종 고정 펌프 유닛의 출력전압, 각 가변 펌프 유닛의 출력전압을 선택적으로 상기 펌프레귤레이터에 전달하 는 전압스위칭부를 더 포함하는 고전압 발생기.
  8. 제3항에 있어서, 상기 전원전압이 제1 기준전압보다 작을 때 상기 제2 가변 펌프 유닛의 출력전압을 상기 펌프레귤레이터에 전달하는 제3 전압 스위칭부와,
    상기 전원전압이 제1 기준전압보다 크고 제2 기준전압보다 작을 때 상기 제1 가변 펌프 유닛의 출력전압을 상기 펌프레귤레이터에 전달하는 제2 전압 스위칭부와,
    상기 전원전압이 제2 기준전압보다 클 때 상기 고정 펌프 유닛들 중 제1 가변 펌프 유닛과 접속되는 고정 펌프 유닛의 출력전압을 상기 펌프레귤레이터에 전달하는 제1 전압 스위칭부를 더 포함하는 고전압 발생기.
  9. 제8항에 있어서, 상기 전원전압이 제1 기준전압보다 작을 때 상기 제3 전압 스위칭부를 구동시키는 제3 전압 출력신호를 출력하고,
    상기 전원전압이 제1 기준전압보다 크고 제2 기준전압보다 작을 때 상기 제2 전압 스위칭부를 구동시키는 제2 전압 출력신호를 출력하고,
    상기 전원전압이 제2 기준전압보다 클 때 상기 제1 전압 스위칭부를 구동시키는 제1 전압 출력신호를 출력하는 스위칭 선택부를 더 포함하는 고전압 발생기.
KR1020080113432A 2008-11-14 2008-11-14 고전압 발생기 KR20100054484A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080113432A KR20100054484A (ko) 2008-11-14 2008-11-14 고전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113432A KR20100054484A (ko) 2008-11-14 2008-11-14 고전압 발생기

Publications (1)

Publication Number Publication Date
KR20100054484A true KR20100054484A (ko) 2010-05-25

Family

ID=42279207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113432A KR20100054484A (ko) 2008-11-14 2008-11-14 고전압 발생기

Country Status (1)

Country Link
KR (1) KR20100054484A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605519B2 (en) 2010-12-03 2013-12-10 Hynix Semiconductor Inc. Pump circuit and semiconductor memory device including the same
CN109842291A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash
CN112398461A (zh) * 2016-02-15 2021-02-23 爱思开海力士有限公司 电压发生电路和包括其的集成电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605519B2 (en) 2010-12-03 2013-12-10 Hynix Semiconductor Inc. Pump circuit and semiconductor memory device including the same
CN112398461A (zh) * 2016-02-15 2021-02-23 爱思开海力士有限公司 电压发生电路和包括其的集成电路
CN109842291A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash
CN109842291B (zh) * 2017-11-24 2020-09-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash

Similar Documents

Publication Publication Date Title
CN110544495B (zh) 电压控制装置及存储器系统
US9614439B2 (en) Semiconductor device
CN110134169B (zh) 位线电源供应装置
US7439794B2 (en) Power source circuit
US7576523B2 (en) Power supply circuit and semiconductor memory
US7623394B2 (en) High voltage generating device of semiconductor device
US20090167425A1 (en) Semiconductor memory device having back-bias voltage in stable range
KR101139102B1 (ko) 전압 공급 회로 및 이를 구비한 집적 회로
KR20100054484A (ko) 고전압 발생기
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
US8749299B2 (en) Semiconductor device generating varied internal voltages
KR20080043500A (ko) 내부전압 검출기 및 이를 이용한 내부전압 발생장치
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
US20090066310A1 (en) Internal voltage generation circuit with controlled enable pulse width
KR100825021B1 (ko) 내부전압 생성기
US20100052776A1 (en) Internal voltage generating circuit
KR100464435B1 (ko) 저 전력의 하프 전압 발생 장치
US11532350B2 (en) Memory device including data input/output circuit
KR100922885B1 (ko) 내부전압 발생회로
CN107437434B (zh) 高压电平位移电路和非易失性存储器
KR20080001054A (ko) 내부 전압 발생 장치
KR100799103B1 (ko) 반도체 소자
KR101040001B1 (ko) 전압 공급 회로
KR100631936B1 (ko) 내부전압 발생회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination