CN110134169B - 位线电源供应装置 - Google Patents

位线电源供应装置 Download PDF

Info

Publication number
CN110134169B
CN110134169B CN201910097861.9A CN201910097861A CN110134169B CN 110134169 B CN110134169 B CN 110134169B CN 201910097861 A CN201910097861 A CN 201910097861A CN 110134169 B CN110134169 B CN 110134169B
Authority
CN
China
Prior art keywords
voltage
bit line
sensor
power supply
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910097861.9A
Other languages
English (en)
Other versions
CN110134169A (zh
Inventor
森郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN110134169A publication Critical patent/CN110134169A/zh
Application granted granted Critical
Publication of CN110134169B publication Critical patent/CN110134169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Abstract

本发明提供一种位线电源供应装置，包括位线高电压产生器。位线高电压产生器包括第一电压产生电路和第二电压产生电路。第一电压产生电路包括第一传感器和第一线性电压调节器，第一传感器依据第一控制信号比较第一参考电压和位线高电压以产生第一感测电压。第一线性电压调节器依据第一感测电压以产生位线高电压。第二电压产生电路包括第二传感器和切换式电压调节器，第二传感器依据第二控制信号比较第一参考电压和位线高电压以产生第二感测电压。切换式电压调节器依据第二感测电压以产生位线高电压。

Description

位线电源供应装置
技术领域
本发明涉及一种位线电源供应装置，尤其涉及一种具有线性电压调节器和切换式电压调节器的位线电源供应装置。
背景技术
在现有的低功率第三代双倍数据率同步动态随机存取存储器(Double-Data-RateThree Synchronous Dynamic Random Access Memory，DDR3)技术中，可具有两个外接电压，一般分别为1.8V以及1.2V。一般来说，相对高的第一外接电压所允许的电流消耗较相对低的第二外接电压为低，因此，动态随机存取存储器中的感测放大器所需的过驱电压一般由允许电流消耗较高的第二外接电压来产生。
由于过驱电压的电压值将高于第二外接电压的最小电压，因此过驱电压无法通过第二外接电压配合电压调节器产生，但过驱电压可以通过第二外接电压配合电荷泵电路升压动作来产生。然而，电荷泵电路的电压转换效率低于电压调节器，因此导致第二外接电压的电流消耗增加。此外，在现有的一种存储器的刷新操作中，过驱电压仍需供应至感测放大器，如此一来将造成刷新操作的电流消耗增加。另一方面，虽然有另一种现有的存储器的感测放大器不需要过驱电压也可完成读写与刷新操作，然而，不使用过驱电压将增加读写时间。并且，启用这类存储器的感测放大器仍需要以位线高电压作为电源，然而，供应至所有感测放大器的位线高电压容易发生压降问题，为降低位线高电压的压降问题，需要设置更大的位线高电压的调节器。
发明内容
本发明提供一种位线电源供应装置，以对存储器中的位线提供电源，并改善位线高电压的调节器。
本发明提供一种位线电源供应装置，适用于存储器，包括位线高电压产生器，用以产生位线高电压，包括第一电压产生电路，包括：第一传感器，接收第一控制信号，第一传感器依据第一控制信号被致能，并依据比较第一参考电压与位线高电压以产生第一感测电压，第一传感器的电源电压为第一电压；以及第一线性电压调节器，耦接至第一传感器，针对第一感测电压进行线性调整以产生第一输出电压，第一线性电压调节器的电源电压为第二电压；第二电压产生电路，与第一电压产生电路并联耦接，包括：第二传感器，接收第二控制信号，第二传感器依据第二控制信号被致能，并依据比较第一参考电压与位线高电压以产生第二感测电压，第二传感器的电源电压为第三电压；以及切换式电压调节器，耦接至第二传感器，依据第二感测电压进行切换式调整以产生第二输出电压，切换式电压调节器的电源电压为第二电压，其中，位线电源供应装置结合第一输出电压及第二输出电压以产生位线高电压，第一电压大于第三电压，且第三电压大于第二电压。
基于上述，在本发明一些实施例中，在感测放大器启动一段时间后，将第二控制信号降为低逻辑电平以关闭第二电压产生电路，使仅以第一电压产生电路提供电压以降低位线电源供应装置的电流消耗。在本发明一些实施例中，所述位线电源供应装置可以在刷新操作时，关掉较低效率的过驱电压产生器，仅以较高效率的位线高电压产生器输出，降低刷新操作时的电流消耗。在启动操作时，同时启动位线高电压产生器和过驱电压产生器，使启动操作具有快速的随机存取时间；依序关闭过驱电压产生器和关闭切换式电压调节器，以使启动操作具有较小的电流消耗。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1示出本发明的一实施例的位线电源供应器的方块图。
图2示出本发明的一实施例的第一电压产生电路的示意图。
图3示出本发明的一实施例的第二电压产生电路的示意图。
图4示出本发明的一实施例中的电压偏移电路的示意图。
图5示出本发明的另一实施例的位线电源供应器的方块图。
图6示出本发明的一实施例的电流源电压产生器的示意图。
图7A示出本发明的另一实施例中的位线高电压产生器和过驱电压产生器的刷新操作时序图。
图7B示出本发明的另一实施例中的位线高电压产生器和过驱电压产生器的存储器库启动操作时序图。
图8A示出本发明的另一实施例中的位线高电压产生器的第一电压产生器和第二电压产生器的刷新操作时序图。
图8B示出本发明的另一实施例中的位线高电压产生器的第一电压产生器和第二电压产生器的存储器库启动操作时序图。
【符号说明】
100：位线电源供应装置
110：位线高电压产生器
120：电流源电压产生器
130：过驱电压产生器
140：第一电压产生电路
141：第一传感器
142：第一线性电压调节器
150：第二电压产生电路
151：第二传感器
152：切换式电压调节器
160：第一待机电压电路
161：第三传感器
162：第二线性电压调节器
170：第三电压产生电路
171：第四传感器
172：电荷泵电路
180：第二待机电压电路
181：第五传感器
182：第三线性电压调节器
210：运算放大器
220：开关
230：电阻电容串
240：输出级
310：运算放大器
320：开关
330：上拉开关
340：参考电流产生器
350：开关
360：缓冲器
370：电压偏移电路
380：输出级
410：缓冲器
420：电压偏移器
430：缓冲器
500：位线电源供应装置
B0-B7：存储器库
MP1～MP9：P型晶体管
MN1～MN11：N型晶体管
T1～T5：时间区间
V1<7:0>：第一控制信号
V2<7:0>：第二控制信号
V3：待机电压电路控制信号
V4<7:0>：第三控制信号
V5：待机电压电路控制信号
V6～V8：控制信号
VBLH：位线高电压
VBLEQ：位线等化电压
VPCS：电流源电压
VCMNI：偏压电压
VINV：开关电压
VDOUTB：缓冲电压
VDDG：栅极控制电压
VREF1：第一参考电压
VREF2：第二参考电压
VPP：第一电压
VDD2：第二电压
VDD1：第三电压
VSS：接地端
n01～n07：接点电压
VS1：第一感测电压
VS2：第二感测电压
VS3：第三感测电压
VS4：第四感测电压
VS5：第五感测电压
EN1、EN2、EN2B：致能信号
B0WR：写入期间
具体实施方式
请参照图1，位线电源供应装置100包括位线高电压产生器110，其被配置以产生位线高电压VBLH。位线高电压VBLH可供应至感测放大器(未示出)，以及可用于写入操作中。位线高电压产生器110包括第一电压产生电路140和与之并联的第二电压产生电路150。第一电压产生电路140与第二电压产生电路150构成一个位线高电压产生单元。各位线高电压产生单元对应一个存储器库。在本实施例中，存储器具有8个存储器库，且位线高电压产生器110配置有8个位线高电压产生单元。第一电压产生电路140接收第一参考电压VREF1和第一控制信号V1<7:0>，第二电压产生电路150接收第一参考电压VREF1和第二控制信号V2<7:0>，第一电压产生电路140和第二电压产生电路150共同产生位线高电压VBLH。其中，上述控制信号的比特数与存储器库的数量对应，用以指向特定或全部的存储器库，其可以依据实际需求来设置，本发明不为此限。
第一电压产生电路140包括第一传感器141和第一线性电压调节器142。在此实施例中，第一传感器141接收第一控制信号V1<7:0>，其中，第一控制信号V1<7:0>例如是可以对应存储器的8个存储器库。在此实施例中，依据第一控制信号V1<7:0>而被致能的第一传感器141比较第一参考电压VREF1与位线高电压VBLH，并基于比较结果产生第一感测电压VS1。第一线性调节器142耦接至第一传感器141以接收第一感测电压VS1，且对第一感测电压VS1进行线性调整，以产生第一输出电压。其中，供应至第一传感器141的电源电压为第一电压VPP(例如是2.8V)，供应至第一线性电压调节器142的电源电压为小于第一电压VPP的第二电压VDD2(例如是1.2V)。
第二电压产生电路150包括第二传感器151和切换式电压调节器152。在此实施例中，第二传感器151接收第二控制信号V2<7:0>。第二控制信号V2<7:0>例如是可以对应存储器的8个存储器库。在此实施例中，依据第二控制信号V2<7:0>而被致能的第二传感器151通过比较第一参考电压VREF1与位线高电压VBLH以产生比较结果，并基于比较结果产生第二感测电压VS2。切换式电压调节器152接收第二感测电压VS2，依据第二感测电压VS2对第三电压VDD1进行切换式调整，以产生第二输出电压。位线电源供应装置100结合第一输出电压及第二输出电压以产生位线高电压VBLH。在此实施例中，第二传感器151的电源电压为第三电压VDD1(例如是1.8V)，切换式电压调节器152的电源电压为小于第三电压VDD1的第二电压VDD2。
在本范例实施例中，位线电源供应装置100还可包括第一待机电压电路160。第一待机电压电路160并联于第一电压产生电路140与第二电压产生电路150，且基于第一待机电压电路控制信号V3而被致能。被致能的第一待机电压电路160将第一参考电压VREF1与位线高电压VBLH进行比较，且基于比较结果产生位线高电压VBLH。第一待机电压电路160被配置为在待机模式或其他低功率模式时可以提供位线高电压VBLH，为此，第一待机电压电路160的电流消耗相对于第一电压产生电路140与第二电压产生电路150较小。
第一待机电压电路160包括第三传感器161与第二线性电压调节器162。在此实施例中，第三传感器161可为误差放大器，其接收第一待机电压电路控制信号V3以被致能，以比较第一参考电压VREF1与由第二线性电压调节器162输出端反馈的位线高电压VBLH，并基于比较结果产生第三感测电压VS3。第二线性电压调节器162耦接至第三传感器161以接收第三感测电压VS3，其被配置为对第三感测电压VS3进行线性稳压，以产生位线高电压VBLH。在此实施例中，第二线性电压调节器162同第一线性电压调节器142是线性稳压器，于此不再赘述。其中，第三传感器161与第二线性电压调节器162的电源电压均为第二电压VDD2。在其他实施例中，也可以将第三传感器161和第二线性电压调节器162的电源电压均设置为第三电压VDD1。
参照图2，其示出本发明的一实施例中的第一电压产生电路140的示意图。其中，第一传感器141可包括运算放大器(Operational Amplifier，此处简称OP)210，且第一线性电压调节器142可包括开关220、电阻电容串230和输出级240。运算放大器210可作为误差放大器。运算放大器210的第一输入端接收第一参考电压VREF1，运算放大器210的第二输入端接收位线高电压VBLH，并依据致能信号EN1被致能。其中，致能信号EN1为一逻辑信号，且依据第一控制信号V1<7:0>而产生。当第一控制信号V1<7:0>指示对应第一电压产生电路140的存储器库被存取时，运算放大器210可依据对应第一控制信号V1<7:0>的致能信号EN1被致能。此外，被致能的运算放大器210比较第一参考电压VREF1和位线高电压VBLH以获得一比较结果，并依据比较结果以产生第一感测电压VS1。其中，比较结果为第一参考电压VREF1和位线高电压VBLH的电压差。开关220的第一端耦接至运算放大器210的输出端，第二端耦接到运算放大器210的第二输入端(即第一线性电压调节器142的输出端)。在本实施例中，开关220包括P型晶体管MP1。晶体管MP1的栅极接收致能信号EN1，并依据致能信号EN1被导通或断开。其中，当运算放大器210依据致能信号EN1被致能时，开关220对应被断开。相对的，当运算放大器210依据致能信号EN1被禁能时，开关220对应被导通。当开关220被导通时，第一感测电压VS1以及位线高电压VBLH可被等化为相同的电压值。
电阻电容串230耦接在运算放大器210的输出端与运算放大器210的第二输入端之间，电阻电容串230包括串连耦接的电阻R1和电容C1，其被配置为对第一感测电压VS1进行相位补偿。输出级240包括N型晶体管MN1和电阻R2，晶体管MN1的栅极耦接至运算放大器210的输出端，晶体管MN1受第一感测电压VS1控制以输出位线高电压VBLH。另外，N型晶体管MN1为具深N型井区(deep N-well)的晶体管，且N型晶体管MN1的基极端(bulk terminal)耦接至N型晶体管MN1的源极，并对位线高电压VBLH产生箝位功能。输出级240并将位线高电压VBLH反馈至运算放大器210的第二输入端，在稳定状态下，位线高电压VBLH的电压可趋近于第一参考电压VREF1。其中，运算放大器210的电源电压为第一电压VPP，输出级240的电源电压则为第二电压VDD2。
参照图3，于本发明的一实施例中，第二电压产生电路150的第二传感器151包括运算放大器(Operational Amplifier，此处简称OP)310，且第二电压产生电路150的切换式电压调节器152包括开关320、上拉开关330、参考电流产生器340、开关350、缓冲器360、电压偏移电路(level shifter circuit)370以及输出级380。在本实施例中，运算放大器310作为误差放大器，其接收致能信号EN2以被致能，其中致能信号EN2为一逻辑信号，且依据第二控制信号V2<7:0>而产生。被致能的运算放大器310通过比较第一参考电压VREF1和位线高电压VBLH，并依据第一参考电压VREF1和位线高电压VBLH的电压差来产生第二感测电压VS2。
开关320的第一端耦接至运算放大器310的输出端，第二端耦接到第三电压VDD1，开关320包括P型晶体管MP2，晶体管MP2的栅极接收致能信号EN2，并在当运算放大器310被禁能时被导通，使第二感测电压VS2等于第三电压VDD1以避免电压浮接问题。上拉开关330耦接至运算放大器310的输出端，并通过上拉开关330的第一端(即P型晶体管MP3的源极)接收第三电压VDD1。上拉开关330由P型晶体管MP3所构成。上拉开关330的栅极接收第二感测电压VS2，并依据第二感测电压VS2以被导通或断开。在上拉开关330被导通时，上拉开关330的第二端依据第三电压VDD1而被拉高。
参考电流产生器340耦接至上拉开关330，参考电流产生器340包括N型晶体管MN12与N型晶体管MN2。N型晶体管MN2的栅极受控于偏压电压VCMNI以将N型晶体管MN12接通至接地端VSS，因此N型晶体管MN2可视为一电流源。N型晶体管MN12的栅极受控于致能信号EN2，当N型晶体管MN12导通时，可由上拉开关330的第二端(即P型晶体管MP3的漏极端)对接地端VSS产生参考电流。在本实施例中，上拉开关330的第二端上的电压(即开关电压VINV)会依据上拉开关330的上拉强度以及参考电流的大小来决定。其中，上拉开关330的上拉强度由第三电压VDD1和第二感测电压VS2来决定。接着通过缓冲器360，可将属于模拟信号的感测电压VS2转换为数字信号。相对于模拟信号，数字信号其反转的临界值是可调整的，并且数字信号可避免因晶体管的门限电压和温度的变化而导致信号大幅变动。
开关350耦接于上拉开关330的第二端与接地端VSS间。开关350为N型晶体管MN3。晶体管MN3的栅极可接收致能信号EN2B，并在当运算放大器310被禁能时将上拉开关330的第二端耦接至接地端VSS，使开关电压VINV被下拉至接地电压，以避免电压浮接问题。缓冲器360与电压偏移电路370依序串接至上拉开关330的第二端，用以提高电流驱动力并提供电位移动的功能。其中，缓冲器360依据上拉开关330的第二端上的电压产生缓冲电压VDOUTB，电压偏移电路370接收缓冲电压VDOUTB，并偏移缓冲电压VDOUTB以产生栅极控制电压VDDG。在一实施例中，电压偏移电路370用以将介于第三电压VDD1与接地端VSS之间的缓冲电压VDOUTB，偏移为介于第一电压VPP与位线高电压VBLH之间。输出级380耦接至电压偏移电路370的输出。输出级380包括N型晶体管MN4，晶体管MN4受栅极控制电压VDDG控制，以输出做为位线高电压VBLH的第二输出电压，并将位线高电压VBLH反馈至运算放大器310的第二输入端，使位线高电压VBLH的目标电压可接近第一参考电压VREF1。
参照图4，本发明的一实施例中的电压偏移电路370包括缓冲器410、电压偏移器420与缓冲器430。电压偏移器420耦接在缓冲器410和缓冲器430之间。缓冲器410包括两个反相器，反相器耦接在第三电压VDD1与接地端VSS之间。缓冲器410接收缓冲电压VDOUTB，用以提升电流驱动力，并提供缓冲电压VDOUTB的同相电位给接点电压n02以及提供缓冲电压VDOUTB的反相电位给接点电压n01。电压偏移器420包括四个P型晶体管MP4、MP5、MP6与MP7，以及两个N型晶体管MN5与MN6。P型晶体管MP4的漏极与P型晶体管MP5的源极相连于接点电压n03，P型晶体管MP6的漏极与P型晶体管MP7的源极相连于接点电压n04。P型晶体管MP5与N型晶体管MN5之间配置有接点电压n05与接点电压n06。电压偏移器420具交叉耦接结构，其中P型晶体管MP5的栅极耦接至P型晶体管MP7的漏极，P型晶体管MP7的栅极耦接至P型晶体管MP5的漏极。其中，缓冲器410的两个反相器间的接点电压n01耦接至电压偏移器420中N型晶体管MN6的栅极，缓冲器410的接点电压n02耦接至电压偏移器420中的P型晶体管MP4与N型晶体管MN5的栅极。电压偏移器420耦接在第一电压VPP与接地端VSS之间。电压偏移器420接收接点电压n01与接点电压n02，用以进行电压偏移。缓冲器430由两个反相器组成，包括两个P型晶体管MP8与MP9，以及两个N型晶体管MN7与MN8，其中两个反相器相连于接点电压n07。缓冲器430接收接点电压n05，缓冲器430耦接于第一电压VPP与位线高电压VBLH之间，并输出栅极控制电压VDDG。缓冲器430用以提升电流驱动力以及协助电压偏移电路370进行电压偏移。另外，N型晶体管MN4为具深N型井区的晶体管。
参照图5，其示出本发明的另一实施例中的位线电源供应器的方块图。在本实施例中，位线电源供应装置500包括位线高电压产生器110、电流源电压产生器120和过驱电压产生器130。其中，位线高电压产生器110如图1至图4说明，于此不再赘述。电流源电压产生器120耦接到位线高电压产生器110与过驱电压产生器130以分别接收位线高电压VBLH与过驱电压VOD，电流源电压产生器120依据位线高电压VBLH、过驱电压VOD与位线等化电压VBLEQ以产生电流源电压VPCS。其中，位线等化电压VBLEQ用以使位线可以被快速预充电，电流源电压VPCS提供至感测放大器的P型晶体管(未示出)。
在本实施例中，过驱电压产生器130包括第三电压产生电路170及与之并联的第二待机电压电路180。在本实施例中，过驱电压产生器130配置有8个第三电压产生电路170，各第三电压产生电路170对应一个存储器库。第三电压产生电路170接收第二参考电压VREF2和第三控制信号V4<7:0>，第二待机电压电路180接收第二参考电压VREF2和第二待机电压电路控制信号V5，第三电压产生电路170和第二待机电压电路180被配置以产生过驱电压VOD。其中，过驱电压VOD可用以提供至感测放大器。过驱电压VOD大于位线高电压VBLH。
第三电压产生电路170包括第四传感器171和电荷泵电路172。在此实施例中，第四传感器171是一种误差放大器，第四传感器171依据第三控制信号V4<7:0>而被致能，从而比较第二参考电压VREF2与过驱电压VOD，并基于比较结果产生第四感测电压VS4。其中，第三控制信号V4<7:0>例如是可以针对存储器的8个存储器库分别进行控制，本发明对存储器的存储器库数并不限制。第四传感器171同前述第一传感器141，在此不再赘述。电荷泵电路172耦接至第四传感器171，以对所接收的第四感测电压VS4进行升压，从而产生过驱电压VOD，其中过驱电压VOD大于或等于第四感测电压VS4。在本实施例中，电荷泵电路172可以是一种直流-直流转换器，但本发明并未限制电荷泵电路172的电路结构。第四传感器171的电源电压为第三电压VDD1，电荷泵电路172的电源电压为第二电压VDD2。
第二待机电压电路180包括第五传感器181和第三线性电压调节器182。在此实施例中，第五传感器181是一种误差放大器。第五传感器181接收第二参考电压VREF2与反馈的过驱电压VOD，并依据第二待机电压电路控制信号V5而被致能。被致能的第五传感器181比较第二参考电压VREF2与过驱电压VOD以获得一比较结果，且基于比较结果产生第五感测电压VS5。其中，比较结果为第二参考电压VREF2和过驱电压VOD的电压差。第五传感器181同前述第三传感器161，在此不再赘述。第三线性电压调节器182耦接至第五传感器181的输出，以对第五感测电压VS5进行线性稳压，从而产生过驱电压VOD。在此实施例中，第三线性电压调节器182同第二线性电压调节器162，是一种线性稳压器，在此不再赘述。其中，第五传感器181与第三线性电压调节器182的电源电压均为第三电压VDD1。
必须注意的是，在本发明的另一实施例中，电流源电压产生器120可以只耦接到位线高电压产生器110以产生电流源电压VPCS，而不须耦接至过驱电压产生器130。
参照图6，其示出本发明的一实施例中的电流源电压产生器120的示意图。电流源电压产生器120包括三个N型晶体管MN9、MN10与MN11，分别受控制信号V7<7:0>、V8<7:0>、V6<7:0>控制，以产生电流源电压VPCS，但本发明不为此限。详细而言，N型晶体管MN9依据控制信号V7<7:0>，使过驱电压VOD作为电流源电压VPCS输出。N型晶体管MN10依据控制信号V8<7:0>，使位线高电压VBLH作为电流源电压VPCS输出。N型晶体管MN11依据控制信号V6<7:0>，使位线等化电压VBLEQ作为电流源电压VPCS输出。以下将说明详细的时序控制内容。
参照图7A与图7B，图7A示出本发明的另一实施例中的位线高电压产生器和过驱电压产生器的刷新操作时序图，图7B示出本发明的另一实施例中的位线高电压产生器和过驱电压产生器的存储器库启动时序图。
如图7A所示，于刷新操作前(即时间区间T1)，第一待机电压电路控制信号V3与控制信号V6<7：0>为高逻辑电平，其余控制信号为低逻辑电平，因此仅第一待机电压电路160对位线高电压VBLH发生电流消耗，且电流源电压产生器120将位线等化电压VBLEQ提供给电流源电压VPCS，使电流源电压VPCS约等于位线等化电压VBLEQ。
于刷新操作时(即时间区间T2)，第一待机电压电路控制信号V3、控制信号V6<7：0>和控制信号V7<7：0>处于低逻辑电平，并且所选存储器库的控制信号V8<7：0>处于高逻辑电平，使位线高电压VBLH作为所选存储器库的电流源电压VPCS。同时，第一控制信号V1<7:0>与第二控制信号V2<7:0>为高逻辑电平，启动位线高电压产生器110中的第一电压产生电路140和第二电压产生电路150以经由位线高电压VBLH对电流源电压VPCS提供电流消耗，此时电流源电压VPCS的电位自位线等化电压VBLEQ逐步拉升至位线高电压VBLH。同时，第三控制信号V4<7:0>处于低逻辑电平且第二待机电压电路控制信号V5为高逻辑电平，因此在待机状态关闭了效率较低的过驱电压产生器130(具有电荷泵电路172)，仅以较高效率的第一电压产生电路140(具有第一线性电压调节器142)和第二电压产生电路150(具有切换式电压调节器152)提供电压输出，以降低刷新操作时位线电源供应装置100的电流消耗。此外，由于第一控制信号V1<7：0>和第二控制信号V2<7：0>都处于高逻辑电平，通过同时将所有存储器库对应的第一电压产生电路140和第二电压产生电路150来提供位线高电位VBLH电流消耗，还可进一步降低位线高电压VBLH的电压降。因此，在时间区间T2中，由第一电压产生电路140与第二电压产生电路150共同产生的位线高电压VBLH作为电流源电压VPCS。
于时间区间T3中，控制信号V6<7：0>回到高逻辑电平，使电流源电压VPCS的电位降至约为位线等化电压VBLEQ。于时间区间T4中，第二控制信号V2<7:0>先回到低逻辑电平，紧接着第一控制信号V1<7:0>与第一待机电压电路控制信号V3同时分别回到低逻辑电平与高逻辑电平，此时仅由第一待机电压电路160对位线高电压VBLH提供少许电流消耗。
必须说明的是，在刷新操作时，位线高电压产生器110使多个存储器库依序进行再充电。并且，在刷新操作时，关闭(失能)过驱电压产生器130。
如图7B所示，在存储器库进行启动操作前(即时间区间T1)，第一待机电压电路控制信号V3与第二待机电压电路控制信号V5为高逻辑电平，因此由第一待机电压电路160对位线高电压VBLH提供电流消耗，由第二待机电压电路180对过驱电压VOD提供电流消耗。同时，由于控制信号V6<7：0>处于高逻辑电平，使电流源电压VPCS的电位约为位线等化电压VBLEQ。
在存储器库进行启动操作时(即时间区间T2)，第一控制信号V1<7:0>、第二控制信号V2<7:0>与第三控制信号V4<7:0>为高逻辑电平，使位线高电压产生器110中的第一电压产生电路140、第二电压产生电路150和过驱电压产生器130中的第三电压产生电路170同时被致能，然而，由于控制信号V7为高逻辑电平，且控制信号V8为低逻辑电平，此时由过驱电压VOD作为电流源电压VPCS，使位线电源供应装置100于启动操作时具有较快的随机存取时间。
存储器库进行启动操作一小段时间后(即时间区间T3)，控制信号V7降为低逻辑电平，控制信号V8升为高逻辑电平，由第一电压产生电路140与第二电压产生电路150所产生的位线高电压VBLH作为电流源电压VPCS。其中，第一电压产生电路140与第二电压产生电路150所造成的电流消耗低于过驱电压VOD所造成的电流消耗。
当感测放大器启动一段时间(例如约70ns)后(即时间区间T4)，由于电流源电压VPCS已接近目标值位线高电压VBLH，为了进一步降低电流消耗，将第二控制信号V2<7:0>降为低逻辑电平，关闭具有切换式电压调节器152的第二电压产生电路150，此时仅以位线高电压产生器110中具第一线性电压产生器142的第一电压产生电路140提供电流消耗，可使电流消耗进一步降低。因此，在时间区间T4中，由第一电压产生电路140所产生的位线高电压VBLH作为电流源电压VPCS。
此外，当第二控制信号V2<7:0>的开关频率较高时，将对位线高电压VBLH造成较高的涟波(Ripple)，因此本发明先行将第二控制信号V2<7:0>降为低逻辑电平有助于降低VBLH的涟波。
于时间区间T5中，控制信号V6<7：0>回到高逻辑电平，使电流源电压VPCS的电位降至约为位线等化电压VBLEQ。随后将第一控制信号V1<7:0>降为低逻辑电平以关闭第一电压产生电路140，且同时使第一待机电压电路控制信号V3回到高逻辑电平。此时，仅第一待机电压电路160对位线高电压VBLH提供少许电流消耗。
参照图8A，于刷新操作时，在任一存储器库被刷新的期间，开启所有的位线高电压产生器，以对存储器库B0-B7依序全力输出位线高电压。参照图8B，于存储器库B0-B7进行启动操作时，第一控制信号V1<0>至第一控制信号V1<7>依序地被提升至高逻辑电平，且第二控制信号V2<0>至第二控制信号V2<7>依序地被提升至高逻辑电平，使位线高电压产生器110中的第一电压产生电路140和第二电压产生电路150分别对对应的存储器库提供电压供应，以对存储器库B0到存储器库B7依序地写入。然而，在感测放大器启动一段时间(约70ns)之后(即V2<0>经过时间区间T1后，或V2<7>经过时间区间T2后)，将第二控制信号V2<7:0>依序地降为低逻辑电平以关闭第二电压产生电路150，使仅以第一电压产生电路140提供电压以降低位线电源供应装置100的电流消耗。举例来说，经过时间区间T1后，存储器库B0的写入期间B0WR中仅由第一电压产生电路140供给电压。
值得一提的是，在启动操作中，当任一存储器库被启动时，过驱电压产生器130被开启一段时间(例如约70ns)，以提供短时间较高的电压以及较大的电流消耗。当过驱电压产生器130被开启一段时间后，多个位线高电压产生器110可以接着同时开启，以较高的效率输出。
综上所述，在本发明中，所述位线电源供应装置包括位线高电压产生器和过驱电压产生器，其中位线高电压产生器具有线性电压调节器和切换式电压调节器，而过驱电压产生器具有电荷泵电路。于刷新操作时，关掉较低效率的过驱电压产生器，仅以较高效率的位线高电压产生器输出，以降低刷新操作时的电流消耗以及电压降。进行启动操作时，同时启动位线高电压产生器和过驱电压产生器，于一小段时间后首先关闭过驱电压产生器，再一段时间后关闭切换式电压调节器，使启动操作同时具有快速的随机存取时间以及较小的电流消耗，并且降低位线高电压的电压调节器尺寸需求和位线高电压的电压降。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围权利要求所界定的为准。

Claims (16)

1.一种位线电源供应装置，适用于存储器，包括：
位线高电压产生器，包括第一电压产生电路以及第二电压产生电路，所述第一电压产生电路被配置以产生第一输出电压，所述第二电压产生电路被配置以产生第二输出电压，所述位线高电压产生器结合所述第一输出电压及所述第二输出电压以产生位线高电压，
其中，所述位线电源供应装置的特征在于：
所述第一电压产生电路包括：
第一传感器，接收第一控制信号，所述第一传感器依据所述第一控制信号被致能，并依据比较第一参考电压与所述位线高电压以产生第一感测电压，所述第一传感器的电源电压为第一电压；以及
第一线性电压调节器，耦接至所述第一传感器，针对所述第一感测电压进行线性调整以产生所述第一输出电压，所述第一线性电压调节器的电源电压为第二电压；
所述第二电压产生电路与所述第一电压产生电路并联耦接，所述第二电压产生电路包括：
第二传感器，接收第二控制信号，所述第二传感器依据所述第二控制信号被致能，并依据比较所述第一参考电压与所述位线高电压以产生第二感测电压，所述第二传感器的电源电压为第三电压；以及
切换式电压调节器，耦接至所述第二传感器，依据所述第二感测电压进行切换式调整以产生所述第二输出电压，所述切换式电压调节器的电源电压为所述第二电压，
其中，所述第一电压大于所述第三电压，且所述第三电压大于所述第二电压。
2.根据权利要求1所述的位线电源供应装置，其中所述位线高电压被提供至感测放大器以启动所述感测放大器，且在启动所述感测放大器的期间，在启用所述第一电压产生电路与所述第二电压产生电路一段时间后，所述第二控制信号降为低逻辑电平，以关闭所述第二电压产生电路，使仅以所述第一电压产生电路提供所述位线高电压。
3.根据权利要求1所述的位线电源供应装置，其中在刷新操作时，所述位线高电压产生器使多个存储器库依序进行再充电。
4.根据权利要求1所述的位线电源供应装置，其中所述第一传感器包括第一运算放大器，所述第一运算放大器的第一输入端接收所述第一参考电压，第二输入端接收所述位线高电压，所述第一运算放大器依据所述第一控制信号被致能，并依据比较所述第一参考电压与所述位线高电压以产生所述第一感测电压。
5.根据权利要求4所述的位线电源供应装置，其中所述第一线性电压调节器包括：
开关，耦接在所述第一运算放大器的输出端以及所述第一线性电压调节器的输出端间，依据致能信号以被导通或断开，所述致能信号依据所述第一控制信号来产生；
电阻电容串，耦接在所述第一运算放大器的输出端及所述第一线性电压调节器的输出端间；以及
输出级，耦接至所述第一运算放大器的输出端，接收所述第一感测电压，并依据所述第一感测电压以产生所述位线高电压，
其中，所述输出级的电源电压为所述第二电压。
6.根据权利要求4所述的位线电源供应装置，其中所述第二传感器还包括第二运算放大器，依据所述第二控制信号被致能，并依据比较所述第一参考电压与所述位线高电压以产生所述第二感测电压。
7.根据权利要求6所述的位线电源供应装置，其中所述切换式电压调节器包括：
开关，耦接在所述第二运算放大器的输出端以及所述第三电压间，受控于致能信号以被导通或断开；
上拉开关，其第一端耦接至所述第三电压，其栅极耦接至所述第二运算放大器的输出端；
参考电流产生器，耦接至所述上拉开关的第二端，以产生参考电流；
缓冲器，耦接至所述上拉开关的第二端，并输出缓冲电压；
电压偏移电路，耦接至所述缓冲器以接收所述缓冲电压，移动所述缓冲电压的电压以产生栅极控制电压；以及
输出级，接收所述栅极控制电压，并依据所述栅极控制电压产生所述第二输出电压，
其中，所述输出级的电源电压为所述第二电压，所述致能信号依据所述第二控制信号所产生。
8.根据权利要求1所述的位线电源供应装置，其中所述位线高电压产生器还包括：
第一待机电压电路，与所述第一电压产生电路以及所述第二电压产生电路并联耦接，依据所述第一参考电压与第一待机电压电路控制信号来产生所述位线高电压。
9.根据权利要求8所述的位线电源供应装置，其中所述位线高电压产生器中的所述第一待机电压电路包括：
第三传感器，依据所述第一待机电压电路控制信号被致能，比较所述第一参考电压与所述位线高电压以产生第三感测电压，所述第三传感器的电源电压为所述第二电压；以及
第二线性电压调节器，耦接至所述第三传感器，针对所述第三感测电压进行线性调整以产生所述位线高电压，所述第二线性电压调节器的电源电压为所述第二电压。
10.根据权利要求9所述的位线电源供应装置，其中所述位线电源供应装置还包括：
电流源电压产生器，耦接到所述位线高电压产生器，依据所述位线高电压以产生电流源电压。
11.根据权利要求10所述的位线电源供应装置，还包括：
过驱电压产生器，具有第三电压产生电路，依据第二参考电压以及第三控制信号以产生过驱电压，
其中所述电流源电压产生器还耦接到所述过驱电压产生器，且依据所述位线高电压或所述过驱电压以产生所述电流源电压。
12.根据权利要求11所述的位线电源供应装置，其中在刷新操作时，所述过驱电压产生器为关闭状态。
13.根据权利要求11所述的位线电源供应装置，其中在启动操作中，当存储器库被启动时，所述过驱电压产生器被开启时间区间，且当所述过驱电压产生器被开启所述时间区间后，多个所述位线高电压产生器同时开启。
14.根据权利要求11所述的位线电源供应装置，其中所述第三电压产生电路包括：
第四传感器，依据所述第三控制信号比较所述第二参考电压与所述过驱电压以产生第四感测电压，所述第四传感器的电源电压为所述第三电压；以及
电荷泵电路，耦接至所述第四传感器，依据所述第四感测电压以产生所述过驱电压，
其中，所述第四传感器的电源电压为所述第三电压，所述电荷泵电路的电源电压为所述第二电压。
15.根据权利要求14所述的位线电源供应装置，其中所述过驱电压产生器还包括：
第二待机电压电路，与所述第三电压产生电路并联耦接，依据所述第二参考电压与第二待机电压电路控制信号以产生所述过驱电压。
16.根据权利要求15所述的位线电源供应装置，其中所述第二待机电压电路包括：
第五传感器，依据所述第二待机电压电路控制信号比较所述第二参考电压与所述过驱电压以产生第五感测电压，所述第五传感器的电源电压为所述第三电压；以及
第三线性电压调节器，耦接至所述第五传感器，依据所述第五感测电压以产生所述过驱电压，所述第三线性电压调节器的电源电压为所述第三电压。
CN201910097861.9A 2018-02-09 2019-01-31 位线电源供应装置 Active CN110134169B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018022365A JP6592126B2 (ja) 2018-02-09 2018-02-09 ビット線電源供給装置
JP2018-022365 2018-02-09

Publications (2)

Publication Number Publication Date
CN110134169A CN110134169A (zh) 2019-08-16
CN110134169B true CN110134169B (zh) 2020-12-29

Family

ID=67541057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910097861.9A Active CN110134169B (zh) 2018-02-09 2019-01-31 位线电源供应装置

Country Status (5)

Country Link
US (1) US10418075B2 (zh)
JP (1) JP6592126B2 (zh)
KR (1) KR102194913B1 (zh)
CN (1) CN110134169B (zh)
TW (1) TWI683319B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315627B1 (en) * 2020-11-17 2022-04-26 Micron Technology, Inc. Voltage drop mitigation techniques for memory devices
KR20230012640A (ko) * 2021-03-30 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3-차원 메모리 디바이스에서 비동기식 다중-평면 독립 기법 동적 아날로그 리소스 공유
TWI786702B (zh) * 2021-06-28 2022-12-11 南亞科技股份有限公司 積體電路裝置之檢測系統、訊號源及電源供應裝置
CN114564063B (zh) * 2022-03-14 2023-11-10 长鑫存储技术有限公司 稳压器及其控制方法
KR20230143807A (ko) * 2022-04-06 2023-10-13 전남대학교산학협력단 비트라인 센스 앰프
US11777394B1 (en) * 2022-04-20 2023-10-03 Cisco Technology, Inc. Modular power supply architecture optimized for flat efficiency across loadings
TWI812578B (zh) * 2023-03-17 2023-08-11 華邦電子股份有限公司 記憶體晶片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630335B2 (ja) * 2011-03-08 2014-11-26 富士通セミコンダクター株式会社 半導体記憶装置
US8908457B2 (en) * 2011-04-26 2014-12-09 Ps4 Luxco S.A.R.L. Semiconductor device
CN105308530A (zh) * 2013-05-17 2016-02-03 英特尔公司 使用动态电路基准的片上电源发生器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03137709A (ja) * 1989-10-24 1991-06-12 Matsushita Electric Ind Co Ltd 電源装置
JP2000348488A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体記憶装置
US6636023B1 (en) * 1999-10-14 2003-10-21 Juniper Networks, Inc. Combined linear and switching voltage regulator
JP2004178725A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 半導体記憶装置
KR100624920B1 (ko) * 2004-11-11 2006-09-15 주식회사 하이닉스반도체 반도체 장치의 오실레이터
US7417903B2 (en) * 2005-09-29 2008-08-26 Hynix Semiconductor Inc. Core voltage generator and method for generating core voltage in semiconductor memory device
US7738928B2 (en) 2006-09-21 2010-06-15 Research In Motion Limited Integrated switch-mode power supply and linear regulator
US7639067B1 (en) * 2006-12-11 2009-12-29 Altera Corporation Integrated circuit voltage regulator
KR100943115B1 (ko) * 2007-07-25 2010-02-18 주식회사 하이닉스반도체 전압 변환 회로 및 이를 구비한 플래시 메모리 소자
JP2010176742A (ja) * 2009-01-29 2010-08-12 Elpida Memory Inc 半導体装置及びデータ処理システム
JP2010258950A (ja) * 2009-04-28 2010-11-11 Seiko Epson Corp 比較回路、集積回路装置及び電子機器
US8749213B2 (en) 2009-06-09 2014-06-10 Silergy Technology Mixed mode control for switching regulator with fast transient responses
JP2011081855A (ja) * 2009-10-05 2011-04-21 Elpida Memory Inc 半導体装置
KR101675561B1 (ko) * 2010-05-04 2016-11-15 삼성전자주식회사 전원 장치
US9240717B2 (en) * 2011-04-25 2016-01-19 Rohm Co., Ltd. Switching power supply device and electronic appliance therewith
JP6004836B2 (ja) 2012-08-22 2016-10-12 ルネサスエレクトロニクス株式会社 電源装置、半導体装置、及びワイヤレス通信装置
US9235225B2 (en) * 2012-11-06 2016-01-12 Qualcomm Incorporated Method and apparatus reduced switch-on rate low dropout regulator (LDO) bias and compensation
KR102066604B1 (ko) * 2012-12-26 2020-02-11 에스케이하이닉스 주식회사 비교기 회로 및 신호 비교 방법
JP6184891B2 (ja) * 2014-03-12 2017-08-23 東芝メモリ株式会社 情報処理装置、半導体チップ、情報処理方法およびプログラム
CN105304117B (zh) * 2014-06-03 2018-09-07 华邦电子股份有限公司 存储器自我刷新装置及方法
US9285814B1 (en) * 2014-08-28 2016-03-15 Cirrus Logic, Inc. Feedback path for fast response to transients in voltage regulators
US9755628B2 (en) * 2016-01-07 2017-09-05 Delta Electronics, Inc. Driving circuit, converter and driving method
KR102032327B1 (ko) * 2016-11-22 2019-10-15 에스케이하이닉스 주식회사 디지털 ldo 레귤레이터 및 이를 사용하는 저항 변화 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630335B2 (ja) * 2011-03-08 2014-11-26 富士通セミコンダクター株式会社 半導体記憶装置
US8908457B2 (en) * 2011-04-26 2014-12-09 Ps4 Luxco S.A.R.L. Semiconductor device
CN105308530A (zh) * 2013-05-17 2016-02-03 英特尔公司 使用动态电路基准的片上电源发生器

Also Published As

Publication number Publication date
US10418075B2 (en) 2019-09-17
TW201935471A (zh) 2019-09-01
JP2019139826A (ja) 2019-08-22
KR102194913B1 (ko) 2020-12-28
KR20190096800A (ko) 2019-08-20
US20190252006A1 (en) 2019-08-15
JP6592126B2 (ja) 2019-10-16
CN110134169A (zh) 2019-08-16
TWI683319B (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
CN110134169B (zh) 位线电源供应装置
KR100270001B1 (ko) 전위 발생 회로
JP4353621B2 (ja) 半導体装置
US7397710B2 (en) Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same
US8014224B2 (en) Semiconductor device
KR101003140B1 (ko) 내부 전원 발생 장치와 그의 제어 방법
JP3586502B2 (ja) 電圧発生回路
US20120033506A1 (en) Semiconductor device
JP2002074990A (ja) 半導体装置
US6246280B1 (en) Negative voltage generating circuit with high control responsiveness which can be formed using transistor with low breakdown voltage and semiconductor memory device including the same
US7869252B2 (en) Ferroelectric memory device, method for driving ferroelectric memory device, and electronic equipment
US7577054B2 (en) Memory with word-line driver circuit having leakage prevention transistor
US8203891B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US6614270B2 (en) Potential detecting circuit having wide operating margin and semiconductor device including the same
US8749299B2 (en) Semiconductor device generating varied internal voltages
KR100977731B1 (ko) 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
US7859135B2 (en) Internal power supply circuit having a cascode current mirror circuit
KR100299192B1 (ko) 반도체집적회로
JP3306048B2 (ja) ダイナミック型半導体記憶装置およびその制御方法
US20070222499A1 (en) Swing width control circuit and high voltage pumping circuit using the same
KR100922885B1 (ko) 내부전압 발생회로
JPH1027027A (ja) 内部降圧回路
KR100390899B1 (ko) 부스팅 전압 발생회로
JP2011146120A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant