JPH03137709A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH03137709A JPH03137709A JP27745989A JP27745989A JPH03137709A JP H03137709 A JPH03137709 A JP H03137709A JP 27745989 A JP27745989 A JP 27745989A JP 27745989 A JP27745989 A JP 27745989A JP H03137709 A JPH03137709 A JP H03137709A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- output voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、直流安定化電圧を給電する電源装置に関する
。
。
従来の技術
今日の電子機器に必要不可欠な電源装置には大きく分け
てリニア制御式とスイッチング式の2種類が使用されて
きた。
てリニア制御式とスイッチング式の2種類が使用されて
きた。
以下、図面を参照しながら従来の電源装置の一例につい
て説明する。
て説明する。
第4図は従来のリニア制御式の電源装置、第5図は従来
のスイッチング式の電源装置を示すものである。
のスイッチング式の電源装置を示すものである。
まず、第4図のリニア制御式の電源装置について説明す
る。1はエミッタに入力電圧が印加されるpnpタイプ
のトランジスタ、2,3は抵抗値がそれぞれR+、Ra
でトランジスタ1のコレクタ電圧を分圧するための抵抗
、4は基準電圧Eaを発生する基準電圧源、5は増幅器
であり、増幅器5の非反転入力端子は抵抗2,3の中点
に、同じく反転入力端子は基準電圧源4に、同じく出力
端子はトランジスタ1のベースにそれぞれ接続されてい
る。6はトランジスタ1のコレクタに接続された負荷で
ある。
る。1はエミッタに入力電圧が印加されるpnpタイプ
のトランジスタ、2,3は抵抗値がそれぞれR+、Ra
でトランジスタ1のコレクタ電圧を分圧するための抵抗
、4は基準電圧Eaを発生する基準電圧源、5は増幅器
であり、増幅器5の非反転入力端子は抵抗2,3の中点
に、同じく反転入力端子は基準電圧源4に、同じく出力
端子はトランジスタ1のベースにそれぞれ接続されてい
る。6はトランジスタ1のコレクタに接続された負荷で
ある。
以上のような構成により、トランジスタ1のコレクタに
は周知の通りE a (RI+ Re ) / Raな
る一定の出力電圧が出力され負荷6に供給される。
は周知の通りE a (RI+ Re ) / Raな
る一定の出力電圧が出力され負荷6に供給される。
なお、入力電圧が出力電圧より約0.5V以上高ければ
トランジスタ1は飽和することなく前記の出力電圧値は
保持される。
トランジスタ1は飽和することなく前記の出力電圧値は
保持される。
次に、第5図のスイッチング式の電源装置について説明
する。7はエミッタに入力電圧が印加されるpnpタイ
プのトランジスタ、8はベースを介してトランジスタ7
を数十kHzでオン・オフのスイッチング動作をさせる
と共にオン・オフの時間比を可変するパルス制御回路で
あり、トランジスタ7のコレクタにはオン・オフ動作に
従って入力電圧とほぼ同電圧のパルス列が出力される。
する。7はエミッタに入力電圧が印加されるpnpタイ
プのトランジスタ、8はベースを介してトランジスタ7
を数十kHzでオン・オフのスイッチング動作をさせる
と共にオン・オフの時間比を可変するパルス制御回路で
あり、トランジスタ7のコレクタにはオン・オフ動作に
従って入力電圧とほぼ同電圧のパルス列が出力される。
9は負荷、10および11は前記パルス列を平滑して出
力電圧として負荷9に給電するためのコイルおよびコン
デンサである。12はトランジスタ7がオフになりコイ
ル10に逆起電力が発生したときコイル10のトランジ
スタ7側電圧をアース電圧にクランプするダイオードで
ある。13.14は抵抗値がそれぞれR1,R1で前記
平滑された出力電圧を分圧するための抵抗、15は基準
電圧EIIを発生する基準電圧源、16は増幅器であり
、増幅器16の非反転入力端子は抵抗13.14の中点
に、同じく反転入力端子は基準電圧源15に、同じく出
力端子はパルス制御回路8にそれぞれ接続されている。
力電圧として負荷9に給電するためのコイルおよびコン
デンサである。12はトランジスタ7がオフになりコイ
ル10に逆起電力が発生したときコイル10のトランジ
スタ7側電圧をアース電圧にクランプするダイオードで
ある。13.14は抵抗値がそれぞれR1,R1で前記
平滑された出力電圧を分圧するための抵抗、15は基準
電圧EIIを発生する基準電圧源、16は増幅器であり
、増幅器16の非反転入力端子は抵抗13.14の中点
に、同じく反転入力端子は基準電圧源15に、同じく出
力端子はパルス制御回路8にそれぞれ接続されている。
なお、増幅器16の出力の上昇あるいは低下に従い、ス
イッチング周期に対するトランジスタ7のオンの時間比
が増加あるいは減少するごとくパルス制御回路8は構成
されているものとする。
イッチング周期に対するトランジスタ7のオンの時間比
が増加あるいは減少するごとくパルス制御回路8は構成
されているものとする。
以上のような構成により、第4図の場合と同様E+a
(RI+R2)/R2なる一定の出力電圧が負荷9に供
給される。なお、トランジスタ7はオン・オフのスイッ
チング動作を行うのみであり入力電圧と出力電圧の差は
極めて小さいのでコレクタ損失は極めて小さい。また、
入力電圧に対する出力電圧の比は、トランジスタ7のス
イッチング周期に対するオンの時間比にほぼ等しい。
(RI+R2)/R2なる一定の出力電圧が負荷9に供
給される。なお、トランジスタ7はオン・オフのスイッ
チング動作を行うのみであり入力電圧と出力電圧の差は
極めて小さいのでコレクタ損失は極めて小さい。また、
入力電圧に対する出力電圧の比は、トランジスタ7のス
イッチング周期に対するオンの時間比にほぼ等しい。
発明が解決しようとする課題
ところが上記従来の電源装置では、それぞれ次のような
欠点を持っている。すなわち、リニア制御電源では入力
と出力の電圧差はトランジスタ1のコレクタ損失として
消費されるため、入力電圧が高まるにつれてトランジス
タ1の発熱対策と効率の低下が問題となる。一方、降圧
形スイッチング電源では効率が高く発熱が少ない反面、
トランジスタ7のオン中オフの時間比の可変範囲には限
界があるため、入力電圧は出力電圧の約1.5倍以上必
要であることなど、入力電圧が低下したときの動作限界
が問題となる。
欠点を持っている。すなわち、リニア制御電源では入力
と出力の電圧差はトランジスタ1のコレクタ損失として
消費されるため、入力電圧が高まるにつれてトランジス
タ1の発熱対策と効率の低下が問題となる。一方、降圧
形スイッチング電源では効率が高く発熱が少ない反面、
トランジスタ7のオン中オフの時間比の可変範囲には限
界があるため、入力電圧は出力電圧の約1.5倍以上必
要であることなど、入力電圧が低下したときの動作限界
が問題となる。
本発明はかかる従来の問題点を解決するものであり、発
熱が少なく、かつ、入力電圧低下時の動作範囲を拡大で
きる電源装置を提供することを目的とする。
熱が少なく、かつ、入力電圧低下時の動作範囲を拡大で
きる電源装置を提供することを目的とする。
課題を解決するための手段
上記目的を達成するために本発明の電源装置は、それぞ
れの出力電圧の設定値がほぼ等しいリニア制御電源と降
圧形スイッチング電源とを並列接続すると共に、前記降
圧形スイッチング電源の入力電圧の変動に対する出力電
圧の変動率を前記IJニア制御電源のそれよりもわずか
に大きめに設定し、さらに前記リニア制御電源の出力電
圧は前記降圧形スイッチング電源の出力電圧よりわずか
に低めに設定される如く構成されている。
れの出力電圧の設定値がほぼ等しいリニア制御電源と降
圧形スイッチング電源とを並列接続すると共に、前記降
圧形スイッチング電源の入力電圧の変動に対する出力電
圧の変動率を前記IJニア制御電源のそれよりもわずか
に大きめに設定し、さらに前記リニア制御電源の出力電
圧は前記降圧形スイッチング電源の出力電圧よりわずか
に低めに設定される如く構成されている。
作用
本発明は上記の構成によって、通常およびそれ以上の入
力電圧のもとでは相対的に出力電圧の高いスイッチング
電源側のみから負荷に給電されるため発熱が少なく、入
力電圧低下時には相対的に出力電圧の低下の少ないリニ
ア制御電源側から負荷に給電される。
力電圧のもとでは相対的に出力電圧の高いスイッチング
電源側のみから負荷に給電されるため発熱が少なく、入
力電圧低下時には相対的に出力電圧の低下の少ないリニ
ア制御電源側から負荷に給電される。
実施例
以下、本発明の一実施例の電源装置について、図面を参
照しながら説明する。
照しながら説明する。
第1図は、本発明の実施例における電源装置の構成を示
す回路図であり、17はエミッタに入力電圧が印加され
るpnpタイプのトランジスタ、18.19.20は抵
抗値がそれぞれR++r+Raでトランジスタ17のコ
レクタ電圧を分圧するための抵抗であり、抵抗19の値
rは抵抗18,20の値R1−R2と比較して十分小さ
い値とする。
す回路図であり、17はエミッタに入力電圧が印加され
るpnpタイプのトランジスタ、18.19.20は抵
抗値がそれぞれR++r+Raでトランジスタ17のコ
レクタ電圧を分圧するための抵抗であり、抵抗19の値
rは抵抗18,20の値R1−R2と比較して十分小さ
い値とする。
21は基準電圧EIIを発生する基準電圧源、22は増
幅器であり、増幅器22の非反転入力端子は抵抗18.
19の中点に、同じく反転入力端子は基準電圧源21に
、同じく出力端子はトランジスタ17のベースにそれぞ
れ接続されている。23はトランジスタ17のコレクタ
に接続された負荷である。
幅器であり、増幅器22の非反転入力端子は抵抗18.
19の中点に、同じく反転入力端子は基準電圧源21に
、同じく出力端子はトランジスタ17のベースにそれぞ
れ接続されている。23はトランジスタ17のコレクタ
に接続された負荷である。
24はエミッタに入力電圧が印加されるpnpタイプの
トランジスタ、25はベースを介してトランジスタ24
を数十kHzでオン・オフのスイッチング動作をさせる
と共にオン・オフの時間比を可変するパルス制御回路で
あり、トランジスタ24のコレクタにはオン・オフ動作
に従って入力電圧とほぼ同電圧のパルス列が出力する。
トランジスタ、25はベースを介してトランジスタ24
を数十kHzでオン・オフのスイッチング動作をさせる
と共にオン・オフの時間比を可変するパルス制御回路で
あり、トランジスタ24のコレクタにはオン・オフ動作
に従って入力電圧とほぼ同電圧のパルス列が出力する。
26および27は前記パルス列を平滑して出力電圧とし
て負荷23に給電するためのコイルおよびコンデンサで
ある。28はトランジスタ24がオフになりコイル26
に逆起電力が発生したときコイル26のトランジスタ2
4側電圧をアース電圧にクランプするダイオードである
。29は増幅器であり、増幅器29の非反転入力端子は
抵抗19.20の中点に、同じく反転入力端子は基準電
圧源21に、同じく出力端子はパルス制御回路25にそ
れぞれ接続されている。また、増幅器29の出力の上昇
あるいは低下に従い、スイッチング周期に対するトラン
ジスタ24のオンの時間比が増加あるいは減少する如く
パルス制御回路25は構成されているものとする。
て負荷23に給電するためのコイルおよびコンデンサで
ある。28はトランジスタ24がオフになりコイル26
に逆起電力が発生したときコイル26のトランジスタ2
4側電圧をアース電圧にクランプするダイオードである
。29は増幅器であり、増幅器29の非反転入力端子は
抵抗19.20の中点に、同じく反転入力端子は基準電
圧源21に、同じく出力端子はパルス制御回路25にそ
れぞれ接続されている。また、増幅器29の出力の上昇
あるいは低下に従い、スイッチング周期に対するトラン
ジスタ24のオンの時間比が増加あるいは減少する如く
パルス制御回路25は構成されているものとする。
なお、入力電圧は交流電源を整流平滑した電圧であるも
のとする。
のとする。
以上のように構成された電源装置について、以下第1図
〜第3図を用いてその動作を説明する。
〜第3図を用いてその動作を説明する。
第1図において、トランジスタ24が作動していない場
合を仮定すると第4図と類似の構成となり、このときの
出力電圧をVlとすると、VI=E@ (R1+ r+
R2)/r+R2となる。逆に、トランジスタ17が作
動している場合を仮定すると第5図と類似の構成となり
、このときの出力電圧をV2とすると、 V2=E* (R++ r+Rs)/R2となり、わず
かに出力電圧V2の方が高い。
合を仮定すると第4図と類似の構成となり、このときの
出力電圧をVlとすると、VI=E@ (R1+ r+
R2)/r+R2となる。逆に、トランジスタ17が作
動している場合を仮定すると第5図と類似の構成となり
、このときの出力電圧をV2とすると、 V2=E* (R++ r+Rs)/R2となり、わず
かに出力電圧V2の方が高い。
なお、■2とvlの差は、負荷23が影響を受けない程
度の例えば数十mVであるものとする。さらに、パルス
制御回路25の制御利得は、出力電圧v2の入力電圧に
対する変動率が出力電圧V、のそれよりもわずかに大き
めになるように設定されているものとする。
度の例えば数十mVであるものとする。さらに、パルス
制御回路25の制御利得は、出力電圧v2の入力電圧に
対する変動率が出力電圧V、のそれよりもわずかに大き
めになるように設定されているものとする。
第2図は、第1図における入力電圧と出力電圧の関係を
示した特性曲線図であり、−点鎖線は出力電圧v1を、
破線は出力電圧v2をそれぞれ示す。
示した特性曲線図であり、−点鎖線は出力電圧v1を、
破線は出力電圧v2をそれぞれ示す。
また、第3図は、第1図における入力電圧に対するトラ
ンジスタ17および24のコレクタ損失を示した特性曲
線図であり、−点鎖線はトランジスタ17の、破線はト
ランジスタ24のそれぞれ単独動作時のコレクタ損失を
示す。なお第2図および第3図において、Vaは通常の
入力電圧値、Vbは出力電圧v2とV、が交差するとき
の入力電圧、Vcは出力電圧V+が下がり始めるときの
入力電圧である。一般に入力電圧vbは出力電圧V2の
1.5倍程度、入力電圧Vcは出力電圧V+プラス0.
5v程度である。
ンジスタ17および24のコレクタ損失を示した特性曲
線図であり、−点鎖線はトランジスタ17の、破線はト
ランジスタ24のそれぞれ単独動作時のコレクタ損失を
示す。なお第2図および第3図において、Vaは通常の
入力電圧値、Vbは出力電圧v2とV、が交差するとき
の入力電圧、Vcは出力電圧V+が下がり始めるときの
入力電圧である。一般に入力電圧vbは出力電圧V2の
1.5倍程度、入力電圧Vcは出力電圧V+プラス0.
5v程度である。
次に、第1図に示す電源装置の実際の動作を説明する。
第2図および第3図の実線は、それぞれ出力電圧および
トランジスタ17.24の合計コレクタ損失を示したも
のであり、入力電圧がVa以上の場合はトランジスタ2
4側から出力電圧v2が出力される。このとき、増幅器
22の非反転入力端子は基準電圧Esよりわずかに高い
ため増幅器22の出力が上がり、トランジスタ17はほ
とんど電流が流れず、従ってコレクタ損失はトランジス
タ24で発生するのみで、発熱は少ない。
トランジスタ17.24の合計コレクタ損失を示したも
のであり、入力電圧がVa以上の場合はトランジスタ2
4側から出力電圧v2が出力される。このとき、増幅器
22の非反転入力端子は基準電圧Esよりわずかに高い
ため増幅器22の出力が上がり、トランジスタ17はほ
とんど電流が流れず、従ってコレクタ損失はトランジス
タ24で発生するのみで、発熱は少ない。
人、力電圧がvbまで下がると出力電圧が下がり、増幅
器22の非反転入力端子も基準電圧Esまで下がるため
増幅器22の出力が上がり、トランジスタ17からも出
力電圧V1が負荷23に給電される。
器22の非反転入力端子も基準電圧Esまで下がるため
増幅器22の出力が上がり、トランジスタ17からも出
力電圧V1が負荷23に給電される。
入力電圧がvbより低い場合は、出力電圧はほとんどト
ランジスタ17を介して給電されるのでコレクタ損失は
トランジスタ17で発生するが、入力電圧と出力電圧の
差が小さいので発熱も少ない。
ランジスタ17を介して給電されるのでコレクタ損失は
トランジスタ17で発生するが、入力電圧と出力電圧の
差が小さいので発熱も少ない。
以上のように本実施例によれば、出力電圧■、とv2に
差をもたせたことにより、通常の入力電圧Vaにおける
発熱を抑制できる。さらに共通の基準電圧と分圧用抵抗
を使用するため、出力電圧V+とv2の差、入力電圧v
b等を高精度で設定できる。
差をもたせたことにより、通常の入力電圧Vaにおける
発熱を抑制できる。さらに共通の基準電圧と分圧用抵抗
を使用するため、出力電圧V+とv2の差、入力電圧v
b等を高精度で設定できる。
なお本実施例において、抵抗19を短絡してもよい。こ
の場合入力電圧Va=Vb、 出力電圧V 1=V2
となるのみで本発明の目的は達成される。さらにこの場
合、増幅器22と29を統合することが可能となり、回
路構成が簡略化できる。
の場合入力電圧Va=Vb、 出力電圧V 1=V2
となるのみで本発明の目的は達成される。さらにこの場
合、増幅器22と29を統合することが可能となり、回
路構成が簡略化できる。
発明の効果
以上のように本発明の電源装置は、それぞれの出力電圧
の設定値がほぼ等しいリニア制御電源と降圧形スイッチ
ング電源とを並列接続すると共に、前記降圧形スイッチ
ング電源の入力電圧の変動に対する出力電圧の変動率を
前記リニア制御電源のそれよりもわずかに大きめに設定
し、さらに前記IJ ニア制御電源の出力電圧は前記降
圧形スイッチング電源の出力電圧よりわずかに低めに設
定したことにより、発熱が少なく、かつ、入力電圧低下
時の動作節回を拡大できるので入力電圧の条件が大幅に
緩和できる。従って、交流電源が不安定な状況下でも電
子機器の信頼性を向上させることができる他、特別な放
熱器が不要なので機器の小型。
の設定値がほぼ等しいリニア制御電源と降圧形スイッチ
ング電源とを並列接続すると共に、前記降圧形スイッチ
ング電源の入力電圧の変動に対する出力電圧の変動率を
前記リニア制御電源のそれよりもわずかに大きめに設定
し、さらに前記IJ ニア制御電源の出力電圧は前記降
圧形スイッチング電源の出力電圧よりわずかに低めに設
定したことにより、発熱が少なく、かつ、入力電圧低下
時の動作節回を拡大できるので入力電圧の条件が大幅に
緩和できる。従って、交流電源が不安定な状況下でも電
子機器の信頼性を向上させることができる他、特別な放
熱器が不要なので機器の小型。
軽量化が可能となる。
第1図は本発明の第1の実施例における電源装置の構成
を示す回路図、第2図および第3図は第1図にかかわる
動作説明のための入力電圧に対する出力電圧およびコレ
クタ損失の関係を示す特性曲線図、第4図、第5図は従
来の電源装置の構成を示す回路図である。 17.24・・・トランジスタ、 18,19.20
・・・抵抗、 21・・・基準電圧源、 22.2
9・・・増幅器、23・・・負荷、 25・・・パル
ス制御回路、 2e・・・コイル、 27・・・コ
ンデンサ、 28・・・ダイオード。
を示す回路図、第2図および第3図は第1図にかかわる
動作説明のための入力電圧に対する出力電圧およびコレ
クタ損失の関係を示す特性曲線図、第4図、第5図は従
来の電源装置の構成を示す回路図である。 17.24・・・トランジスタ、 18,19.20
・・・抵抗、 21・・・基準電圧源、 22.2
9・・・増幅器、23・・・負荷、 25・・・パル
ス制御回路、 2e・・・コイル、 27・・・コ
ンデンサ、 28・・・ダイオード。
Claims (2)
- (1)それぞれの出力電圧の設定値がほぼ等しいリニア
制御電源と降圧形スイッチング電源とを並列接続すると
共に、前記降圧形スイッチング電源の入力電圧の変動に
対する出力電圧の変動率を前記リニア制御電源のそれよ
りもわずかに大きめに設定したことを特徴とする電源装
置。 - (2)前記リニア制御電源の出力電圧は、前記降圧形ス
イッチング電源の出力電圧よりわずかに低めに設定され
たことを特徴とする請求項1記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27745989A JPH03137709A (ja) | 1989-10-24 | 1989-10-24 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27745989A JPH03137709A (ja) | 1989-10-24 | 1989-10-24 | 電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03137709A true JPH03137709A (ja) | 1991-06-12 |
Family
ID=17583884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27745989A Pending JPH03137709A (ja) | 1989-10-24 | 1989-10-24 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03137709A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019139826A (ja) * | 2018-02-09 | 2019-08-22 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | ビット線電源供給装置 |
-
1989
- 1989-10-24 JP JP27745989A patent/JPH03137709A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019139826A (ja) * | 2018-02-09 | 2019-08-22 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | ビット線電源供給装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
US6157176A (en) | Low power consumption linear voltage regulator having a fast response with respect to the load transients | |
US6275397B1 (en) | Power factor correction control circuit for regulating the current waveshape in a switching power supply | |
US5367247A (en) | Critically continuous boost converter | |
JPH0744835B2 (ja) | 負荷を等しく分配する並列直流電源 | |
JPH03123916A (ja) | 電流供給配置 | |
US7023191B2 (en) | Voltage regulator with adjustable output impedance | |
US4460955A (en) | Stabilizing power supply apparatus | |
JPS613215A (ja) | 実効値負荷平均電圧制御装置用の集積化可能な負荷電圧サンプリング回路 | |
JPH03137709A (ja) | 電源装置 | |
JPS62135270A (ja) | 定電圧回路の制御方式 | |
JP3255805B2 (ja) | スイッチング電源装置 | |
KR100415187B1 (ko) | 고역률보상회로 | |
JPH04165410A (ja) | 直流電源装置 | |
US6531851B1 (en) | Linear regulator circuit and method | |
JPS6412181B2 (ja) | ||
JPS59108413A (ja) | 自動レベル調整回路 | |
JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
JPS60110021A (ja) | 低電圧検出回路つき電圧安定化回路 | |
JP2890545B2 (ja) | 直流定電圧回路 | |
JP2001037209A (ja) | 電源装置 | |
JPH0744248A (ja) | 定電圧回路 | |
JPH073831Y2 (ja) | 集積回路 | |
JPS61100013A (ja) | 自動利得制御増幅装置 | |
JP2852088B2 (ja) | フライバツク式スイツチングレギユレータ |