JP2893865B2 - スイッチング電源装置の出力電圧可変方式 - Google Patents
スイッチング電源装置の出力電圧可変方式Info
- Publication number
- JP2893865B2 JP2893865B2 JP13668890A JP13668890A JP2893865B2 JP 2893865 B2 JP2893865 B2 JP 2893865B2 JP 13668890 A JP13668890 A JP 13668890A JP 13668890 A JP13668890 A JP 13668890A JP 2893865 B2 JP2893865 B2 JP 2893865B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- output
- reference voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチング電源装置の出力電圧可変方式に
関する。
関する。
［従来の技術］ スイッチング電源装置には種々のものがあるが、一般
的には入力電圧をスイッチング素子によりスイッチング
してトランスの一次巻線に印加し、トランスの二次巻線
に誘起された電圧を整流平滑して出力し、この出力電圧
に基づいてスイッチング素子のON,OFF動作を制御して出
力電圧を安定化させるものであり、例えばフォワード型
コンバータの出力電圧は次式で表される。
的には入力電圧をスイッチング素子によりスイッチング
してトランスの一次巻線に印加し、トランスの二次巻線
に誘起された電圧を整流平滑して出力し、この出力電圧
に基づいてスイッチング素子のON,OFF動作を制御して出
力電圧を安定化させるものであり、例えばフォワード型
コンバータの出力電圧は次式で表される。
Vo＝（Vi×Ns/Np−Vd）×t on×ｆ ……（１） 但し、Voは出力電圧,Viは入力電圧,Nsはトランスの二
次巻線数,Npはトランスの一次巻線数,Vdは二次側電圧降
下,t onはスイッチング素子の導通時間,fはスイッチン
グ周波数である。
次巻線数,Npはトランスの一次巻線数,Vdは二次側電圧降
下,t onはスイッチング素子の導通時間,fはスイッチン
グ周波数である。
出力電圧可変方式は、前記（１）式においてVi,Ns/N
p,Vd,t onまたはｆを変化させるものがあり、その中で
もt onを変化させるスイッチング素子の制御方式が比較
的構造が簡単で小型化に適することから広く用いられて
いる。これはスイッチング周波数を一定とし、スイッチ
ング素子の導通時間を定めるパルス幅を出力電圧の設定
値に応じて可変制御する所謂PWM制御である。
p,Vd,t onまたはｆを変化させるものがあり、その中で
もt onを変化させるスイッチング素子の制御方式が比較
的構造が簡単で小型化に適することから広く用いられて
いる。これはスイッチング周波数を一定とし、スイッチ
ング素子の導通時間を定めるパルス幅を出力電圧の設定
値に応じて可変制御する所謂PWM制御である。
［発明が解決しようとする課題］ 出力電圧をPWM制御方式により可変するスイッチング
電源においては、パルス幅を極端に狭くするとスイッチ
ング素子が不飽和領域で動作することになりパルス幅の
最小値t on minに制限を受ける。このため、出力電圧の
低電圧領域例えば定格出力電圧の80％以下で出力電流の
ディレーティングが必要になったり、さらにまた出力電
圧の可変範囲を低電圧領域例えば0.5V以下まで広げるこ
とができないという問題がある。これは、前記（１）式
においてｆ以外が同じ値であると次式に書き換えられ、 Vo min ∝ ｆ ……（２） このように最低出力電圧はスイッチング周波数に比例
するにもかかわらず、近年のスイッチング電源の高周波
化によりスイッチング周波数は従来の５〜10倍に高くな
っているのに対しt on minはそれほど変っていないた
め、最低出力電圧も従来の５〜10倍になってしまうから
である。
電源においては、パルス幅を極端に狭くするとスイッチ
ング素子が不飽和領域で動作することになりパルス幅の
最小値t on minに制限を受ける。このため、出力電圧の
低電圧領域例えば定格出力電圧の80％以下で出力電流の
ディレーティングが必要になったり、さらにまた出力電
圧の可変範囲を低電圧領域例えば0.5V以下まで広げるこ
とができないという問題がある。これは、前記（１）式
においてｆ以外が同じ値であると次式に書き換えられ、 Vo min ∝ ｆ ……（２） このように最低出力電圧はスイッチング周波数に比例
するにもかかわらず、近年のスイッチング電源の高周波
化によりスイッチング周波数は従来の５〜10倍に高くな
っているのに対しt on minはそれほど変っていないた
め、最低出力電圧も従来の５〜10倍になってしまうから
である。
一方、（１）式においてｆも同じ値であるとすると、
次式に書き換えられ、 Vo min ∝ t on min ……（３） スイッチング周波数ｆが一定の場合には最小パルス幅
t on minにより最低出力電圧Vo minが決められる。ま
た、（１）式においてVdを無視すれば次式が導かれ、 Vo ∝ Vi ……（４） （３）式で得られる最低出力電圧より低い出力電圧を
得る場合には（４）式のViを小さくしなければならない
ことになる。しかし、Viを小さくすると、メイン・レギ
ュレータに印加される入力電圧とトランスに印加される
電圧との差分をスイッチング素子が負うことになり、不
飽和領域でのスイッチング動作になるため損失の増加を
招くという問題がある。
次式に書き換えられ、 Vo min ∝ t on min ……（３） スイッチング周波数ｆが一定の場合には最小パルス幅
t on minにより最低出力電圧Vo minが決められる。ま
た、（１）式においてVdを無視すれば次式が導かれ、 Vo ∝ Vi ……（４） （３）式で得られる最低出力電圧より低い出力電圧を
得る場合には（４）式のViを小さくしなければならない
ことになる。しかし、Viを小さくすると、メイン・レギ
ュレータに印加される入力電圧とトランスに印加される
電圧との差分をスイッチング素子が負うことになり、不
飽和領域でのスイッチング動作になるため損失の増加を
招くという問題がある。
そこで本発明は、出力電圧の低電圧領域における可変
範囲を広くすることが可能なスイッチング電源装置の出
力電圧可変方式を提供することを目的とする。
範囲を広くすることが可能なスイッチング電源装置の出
力電圧可変方式を提供することを目的とする。
［課題を解決するための手段］ 本発明は入力電圧をスイッチング素子によりスイッチ
ングしてトランスの一次巻線に印加し、トランスの二次
巻線に誘起した電圧を整流平滑して出力し、出力電圧と
基準電圧とを比較し、この比較した信号と発振器の発振
波形とに基づいて前記スイッチング素子の導通パルス幅
を制御するスイッチング電源装置において、前記基準電
圧より低い外部からの出力可変指令電圧を前記基準電圧
として供給するとともに前記発振器にも前記出力可変指
令電圧を供給して前記発振器の発振周波数を低下させス
イッチング素子のデューティサイクルを小さくして出力
電圧を前記基準電圧より低く可変するものである。
ングしてトランスの一次巻線に印加し、トランスの二次
巻線に誘起した電圧を整流平滑して出力し、出力電圧と
基準電圧とを比較し、この比較した信号と発振器の発振
波形とに基づいて前記スイッチング素子の導通パルス幅
を制御するスイッチング電源装置において、前記基準電
圧より低い外部からの出力可変指令電圧を前記基準電圧
として供給するとともに前記発振器にも前記出力可変指
令電圧を供給して前記発振器の発振周波数を低下させス
イッチング素子のデューティサイクルを小さくして出力
電圧を前記基準電圧より低く可変するものである。
［作 用］ 本発明は低電圧領域より高い出力電圧の可変はPWM制
御方式により行われ、低電圧領域における出力電圧の可
変は外部から与えられる出力可変指令電圧に基づいてPW
M制御方式と併用して周波数制御方式により行われ、こ
れにより出力電圧の可変範囲を広くすることができる。
御方式により行われ、低電圧領域における出力電圧の可
変は外部から与えられる出力可変指令電圧に基づいてPW
M制御方式と併用して周波数制御方式により行われ、こ
れにより出力電圧の可変範囲を広くすることができる。
［実施例］ 以下、本発明の一実施例を添付図面を参照して説明す
る。
る。
第１図に示すように、直流入力電圧源１の入力電圧Vi
は一次側と二次側を絶縁するトランス２の一次巻線に印
加され、一次巻線にはFETからなるスイッチング素子３
が直列に接続されてインバータを形成している。そし
て、入力電圧Viをスイッチング素子３によりスイッチン
グしてトランス２の一次巻線に印加することによってト
ランス２の二次巻線に誘起された電圧は整流平滑回路４
により整流平滑されて負荷５に一定の直流出力電圧Voを
供給する。
は一次側と二次側を絶縁するトランス２の一次巻線に印
加され、一次巻線にはFETからなるスイッチング素子３
が直列に接続されてインバータを形成している。そし
て、入力電圧Viをスイッチング素子３によりスイッチン
グしてトランス２の一次巻線に印加することによってト
ランス２の二次巻線に誘起された電圧は整流平滑回路４
により整流平滑されて負荷５に一定の直流出力電圧Voを
供給する。
出力電圧検出回路は出力端子＋V,−Ｖ間に分圧用の可
変抵抗VRと抵抗R1の直列回路が接続され、直流出力電圧
Voは前記可変抵抗VRと抵抗R1とにより分圧され検出電圧
として演算増幅器６に印加されて基準電圧と比較され
る。この基準電圧は基準電圧素子７等によって例えば＋
5Vが基準電圧端子Ｒに供給され、この基準電圧端子Ｒが
指令端子＋Ｐに接続されることにより分圧用の抵抗R2,R
3で分圧され抵抗R4を介して前記演算増幅器６に供給さ
れるようになっている。また、検出電圧と基準電圧とを
比較増幅した信号VAが演算増幅器６から出力され制御用
IC8に内蔵するPWMコンパレータ９に印加され、三角波発
振回路10から出力される三角波電圧VBと比較され、この
比較結果に基づく導通幅を有するパルスVCによってスイ
ッチング素子３がドライバ回路11を介してON,OFF制御さ
れる。また前記三角波発振回路10は制御用IC8に内蔵さ
れており、制御用IC8の立上りタイミング端子と指令端
子−Ｐとの間には三角波の立上り時間を決定するための
抵抗R5が接続され、制御用IC8の立下りタイミング端子
と基準電圧端子との間には三角波の立下り時間を決定す
るための抵抗R6と抵抗R7の直列回路が挿入接続され、さ
らにタイミング容量端子と指令端子−Ｐとの間にはコン
デンサＣが接続され、このコンデンサＣと抵抗R5により
三角波の立上り時間を決定する時定数回路を形成し、コ
ンデンサＣと抵抗R6および抵抗R7により三角波の立下り
時間を決定する時定数回路を形成している。また、制御
用IC8の基準電圧端子には制御用IC8に内蔵された基準電
圧回路12から、前記基準電圧端子Ｒに供給される電圧と
同じ基準電圧が供給される。
変抵抗VRと抵抗R1の直列回路が接続され、直流出力電圧
Voは前記可変抵抗VRと抵抗R1とにより分圧され検出電圧
として演算増幅器６に印加されて基準電圧と比較され
る。この基準電圧は基準電圧素子７等によって例えば＋
5Vが基準電圧端子Ｒに供給され、この基準電圧端子Ｒが
指令端子＋Ｐに接続されることにより分圧用の抵抗R2,R
3で分圧され抵抗R4を介して前記演算増幅器６に供給さ
れるようになっている。また、検出電圧と基準電圧とを
比較増幅した信号VAが演算増幅器６から出力され制御用
IC8に内蔵するPWMコンパレータ９に印加され、三角波発
振回路10から出力される三角波電圧VBと比較され、この
比較結果に基づく導通幅を有するパルスVCによってスイ
ッチング素子３がドライバ回路11を介してON,OFF制御さ
れる。また前記三角波発振回路10は制御用IC8に内蔵さ
れており、制御用IC8の立上りタイミング端子と指令端
子−Ｐとの間には三角波の立上り時間を決定するための
抵抗R5が接続され、制御用IC8の立下りタイミング端子
と基準電圧端子との間には三角波の立下り時間を決定す
るための抵抗R6と抵抗R7の直列回路が挿入接続され、さ
らにタイミング容量端子と指令端子−Ｐとの間にはコン
デンサＣが接続され、このコンデンサＣと抵抗R5により
三角波の立上り時間を決定する時定数回路を形成し、コ
ンデンサＣと抵抗R6および抵抗R7により三角波の立下り
時間を決定する時定数回路を形成している。また、制御
用IC8の基準電圧端子には制御用IC8に内蔵された基準電
圧回路12から、前記基準電圧端子Ｒに供給される電圧と
同じ基準電圧が供給される。
周波数変調回路は指令端子＋P,−Ｐ間に直列接続され
た前記抵抗R2,R3の接続点が演算増幅器13の非反転入力
端子に接続され、この反転入力端が抵抗R8を介して指令
端子−Ｐに接続され、演算増幅器13の出力端子は逆流防
止用のダイオードＤと抵抗R9の直列回路を介して前記抵
抗R6,R7の接続点Ａに接続されている。また前記演算増
幅器13の反転入力端子と抵抗R9,ダイオードＤとの接続
点との間には負帰還用抵抗R10が接続されている。
た前記抵抗R2,R3の接続点が演算増幅器13の非反転入力
端子に接続され、この反転入力端が抵抗R8を介して指令
端子−Ｐに接続され、演算増幅器13の出力端子は逆流防
止用のダイオードＤと抵抗R9の直列回路を介して前記抵
抗R6,R7の接続点Ａに接続されている。また前記演算増
幅器13の反転入力端子と抵抗R9,ダイオードＤとの接続
点との間には負帰還用抵抗R10が接続されている。
次に上記構成につき、その作用を説明する。
まず、出力電圧Voを低い電圧領域より高い範囲で可変
する場合には外部指令電圧Vvを供給せず基準電圧端子Ｒ
と指令端子＋Ｐを接続して指令端子＋P,−Ｐ間に例えば
＋5Vの基準電圧を供給する。この状態で入力電圧Viをス
イッチング素子３によりスイッチングしてトランス２の
一次巻線に印加し、二次巻線に誘起された電圧は整流平
滑回路４により整流平滑されて出力電圧Voが負荷５に供
給される。この出力電圧Voは可変抵抗VRと抵抗R1により
分圧され検出電圧として演算増幅器６に印加され、基準
電圧と比較増幅されて信号VAとしてPWMコンパレータ９
に印加される。PWMコンパレータ９は第２図に示すよう
に信号VAと三角波電圧VBとを比較したパルスVCを出力
し、このパルスVCによりドライバ回路11を介してスイッ
チング素子３が制御される。この場合、指令端子＋P,−
Ｐ間には基準電圧が供給されているため、演算増幅器13
の出力の電位が抵抗R6,R7の接続点Ａの電位以上にな
り、演算増幅器13の出力はダイオードＤに阻止されるた
め抵抗R6に流れる電流値は一定となり三角波発振回路10
の発振周波数ｆは一定である。このため、周波数変調回
路は動作せず一定周波数の三角波電圧VB1と信号VA1との
比較により信号VAのレベルに応じてパルス幅が変化する
PWM制御が行われる。そして、出力電圧Voの設定値は可
変抵抗VRの可変に応じて変化し、この設定値に応じて信
号VAのレベルが変化しパルス幅が変化し、設定電圧を低
下させると信号VA1が順次VA2,VA3に移行し、これにした
がいパルスはVC1からVC2,VC3に移行してパルス幅が狭め
られ出力電圧Voが低下する。
する場合には外部指令電圧Vvを供給せず基準電圧端子Ｒ
と指令端子＋Ｐを接続して指令端子＋P,−Ｐ間に例えば
＋5Vの基準電圧を供給する。この状態で入力電圧Viをス
イッチング素子３によりスイッチングしてトランス２の
一次巻線に印加し、二次巻線に誘起された電圧は整流平
滑回路４により整流平滑されて出力電圧Voが負荷５に供
給される。この出力電圧Voは可変抵抗VRと抵抗R1により
分圧され検出電圧として演算増幅器６に印加され、基準
電圧と比較増幅されて信号VAとしてPWMコンパレータ９
に印加される。PWMコンパレータ９は第２図に示すよう
に信号VAと三角波電圧VBとを比較したパルスVCを出力
し、このパルスVCによりドライバ回路11を介してスイッ
チング素子３が制御される。この場合、指令端子＋P,−
Ｐ間には基準電圧が供給されているため、演算増幅器13
の出力の電位が抵抗R6,R7の接続点Ａの電位以上にな
り、演算増幅器13の出力はダイオードＤに阻止されるた
め抵抗R6に流れる電流値は一定となり三角波発振回路10
の発振周波数ｆは一定である。このため、周波数変調回
路は動作せず一定周波数の三角波電圧VB1と信号VA1との
比較により信号VAのレベルに応じてパルス幅が変化する
PWM制御が行われる。そして、出力電圧Voの設定値は可
変抵抗VRの可変に応じて変化し、この設定値に応じて信
号VAのレベルが変化しパルス幅が変化し、設定電圧を低
下させると信号VA1が順次VA2,VA3に移行し、これにした
がいパルスはVC1からVC2,VC3に移行してパルス幅が狭め
られ出力電圧Voが低下する。
次に出力電圧Voを基準電圧以下の低い電圧領域で可変
する場合には、基準電圧端子Ｒと指令端子＋Ｐの接続を
開放し、指令端子＋P,−Ｐ間に基準電圧より低い出力可
変指令電圧Vv例えば＋2Vを外部から供給する。これによ
り指令電圧Vvが抵抗R2,R3により分圧され、抵抗R4を介
して演算増幅器６に供給されて検出電圧と比較される。
一方、周波数変調回路において演算増幅器13の非反転入
力端子に印加される電圧が低下することにより、演算増
幅器６の出力は接続点Ａの電位より低くなりダイオード
Ｄを通し演算増幅器６に向って電流が流れるため抵抗R6
に流れる電流値が小さくなりこれに伴い三角波の立下り
時間が長くなり、第３図に示すように三角波発振回路10
の発振周波数ｆも低下し、周波数制御により出力電圧Vo
が低下する。この場合、指令電圧Vvを順次下げることに
よって第３図に示すように三角波電圧VBの立下り時間も
長くなり、三角波電圧はVB1からVB2,VB3に移行し、これ
によりパルスは順次VC3からVC4,VC5と移行してデューテ
ィサイクルが小さくなり出力電圧Voが低下する。したが
って、出力電圧の低電圧領域においてパルス幅を狭める
ことができる範囲でスイッチング周波数ｆを小さくする
ことにより出力電圧を低い電圧領域において広い範囲に
可変することができる。
する場合には、基準電圧端子Ｒと指令端子＋Ｐの接続を
開放し、指令端子＋P,−Ｐ間に基準電圧より低い出力可
変指令電圧Vv例えば＋2Vを外部から供給する。これによ
り指令電圧Vvが抵抗R2,R3により分圧され、抵抗R4を介
して演算増幅器６に供給されて検出電圧と比較される。
一方、周波数変調回路において演算増幅器13の非反転入
力端子に印加される電圧が低下することにより、演算増
幅器６の出力は接続点Ａの電位より低くなりダイオード
Ｄを通し演算増幅器６に向って電流が流れるため抵抗R6
に流れる電流値が小さくなりこれに伴い三角波の立下り
時間が長くなり、第３図に示すように三角波発振回路10
の発振周波数ｆも低下し、周波数制御により出力電圧Vo
が低下する。この場合、指令電圧Vvを順次下げることに
よって第３図に示すように三角波電圧VBの立下り時間も
長くなり、三角波電圧はVB1からVB2,VB3に移行し、これ
によりパルスは順次VC3からVC4,VC5と移行してデューテ
ィサイクルが小さくなり出力電圧Voが低下する。したが
って、出力電圧の低電圧領域においてパルス幅を狭める
ことができる範囲でスイッチング周波数ｆを小さくする
ことにより出力電圧を低い電圧領域において広い範囲に
可変することができる。
出力電圧の可変度に対する発振周波数の可変度は、ス
イッチング素子３の最小パルス幅を１μｓとして入力電
圧最大時の出力電圧可変度に対する発振周波数を次式に
より導き、 f max＝Vo/（Vi man×Ns/Np−Vd）/t on min ……（５） また、最大パルス幅時（デューティ最大時）における
入力電圧最低時の出力電圧可変度に対する発振周波数を
次式により導き、 f min＝Vo/（Vi min×Ns/Np−Vd）/t on max ……（６） （５），（６）式にて求められた最高周波数と最低周
波数の中間に設定する。また、出力電圧Voをゼロにした
い場合は演算増幅器６のオフセットを考慮してマイナス
の指令電圧−Vvを供給する。
イッチング素子３の最小パルス幅を１μｓとして入力電
圧最大時の出力電圧可変度に対する発振周波数を次式に
より導き、 f max＝Vo/（Vi man×Ns/Np−Vd）/t on min ……（５） また、最大パルス幅時（デューティ最大時）における
入力電圧最低時の出力電圧可変度に対する発振周波数を
次式により導き、 f min＝Vo/（Vi min×Ns/Np−Vd）/t on max ……（６） （５），（６）式にて求められた最高周波数と最低周
波数の中間に設定する。また、出力電圧Voをゼロにした
い場合は演算増幅器６のオフセットを考慮してマイナス
の指令電圧−Vvを供給する。
このように上記実施例においては、所定の出力電圧Vo
までは第２図に示すように基準電圧端子Ｒと可変端子＋
Ｐとを接続することにより、内部の基準電圧を演算増幅
器６に印加し、PWM制御によりパルス幅を狭めて出力電
圧Voを可変し、それより低い出力電圧Voを得る場合には
基準電圧端子Ｒと可変端子＋Ｐを開放し外部から指令電
圧Vvを供給することにより、周波数制御の併用により出
力電圧を可変できるため、出力電圧Voを低い電圧領域で
広い範囲に可変でき高周波化に適したスイッチング制御
が可能になる。
までは第２図に示すように基準電圧端子Ｒと可変端子＋
Ｐとを接続することにより、内部の基準電圧を演算増幅
器６に印加し、PWM制御によりパルス幅を狭めて出力電
圧Voを可変し、それより低い出力電圧Voを得る場合には
基準電圧端子Ｒと可変端子＋Ｐを開放し外部から指令電
圧Vvを供給することにより、周波数制御の併用により出
力電圧を可変できるため、出力電圧Voを低い電圧領域で
広い範囲に可変でき高周波化に適したスイッチング制御
が可能になる。
なお本発明は上記実施例に限定されるものではなく本
発明の要旨の範囲内において種々の変形実施が可能であ
る。例えばフォワードコンバータを例にして説明したが
種々の電源装置に適用することができ、またスイッチン
グ素子としてトランジスタを用いてもよい。
発明の要旨の範囲内において種々の変形実施が可能であ
る。例えばフォワードコンバータを例にして説明したが
種々の電源装置に適用することができ、またスイッチン
グ素子としてトランジスタを用いてもよい。
［発明の効果］ 本発明は入力電圧をスイッチング素子によりスイッチ
ングしてトランスの一次巻線に印加し、トランスの二次
巻線に誘起した電圧を整流平滑して出力し、出力電圧と
基準電圧とを比較し、この比較した信号と発振器の発振
波形とに基づいて前記スイッチング素子の導通パルス幅
を制御するスイッチング電源装置において、前記基準電
圧より低い外部からの出力可変指令電圧を前記基準電圧
として供給するとともに前記発振器にも前記出力可変指
令電圧を供給して前記発振器の発振周波数を低下させス
イッチング素子のデューティサイクルを小さくして出力
電圧を前記基準電圧より低く可変するものであり、出力
電圧の低電圧領域における可変範囲を広くすることが可
能なスイッチング電源装置の出力電圧可変方式を提供で
きる。
ングしてトランスの一次巻線に印加し、トランスの二次
巻線に誘起した電圧を整流平滑して出力し、出力電圧と
基準電圧とを比較し、この比較した信号と発振器の発振
波形とに基づいて前記スイッチング素子の導通パルス幅
を制御するスイッチング電源装置において、前記基準電
圧より低い外部からの出力可変指令電圧を前記基準電圧
として供給するとともに前記発振器にも前記出力可変指
令電圧を供給して前記発振器の発振周波数を低下させス
イッチング素子のデューティサイクルを小さくして出力
電圧を前記基準電圧より低く可変するものであり、出力
電圧の低電圧領域における可変範囲を広くすることが可
能なスイッチング電源装置の出力電圧可変方式を提供で
きる。
第１図は本発明の一実施例を示す回路構成図、第２図は
PWM制御動作を示す波形図、第３図は周波数制御の併用
動作を示す波形図である。 １……直流入力電圧源 ２……トランス ３……スイッチング素子 ４……整流平滑回路 ９……PWMコンパレータ 10……三角波発振回路
PWM制御動作を示す波形図、第３図は周波数制御の併用
動作を示す波形図である。 １……直流入力電圧源 ２……トランス ３……スイッチング素子 ４……整流平滑回路 ９……PWMコンパレータ 10……三角波発振回路
Claims (1)
- 【請求項１】入力電圧をスイッチング素子によりスイッ
チングしてトランスの一次巻線に印加し、トランスの二
次巻線に誘起した電圧を整流平滑して出力し、出力電圧
と基準電圧とを比較し、この比較した信号と発振器の発
振波形とに基づいて前記スイッチング素子の導通パルス
幅を制御するスイッチング電源装置において、前記基準
電圧より低い外部からの出力可変指令電圧を前記基準電
圧として供給するとともに前記発振器にも前記出力可変
指令電圧を供給して前記発振器の発振周波数を低下させ
スイッチング素子のデューティサイクルを小さくして出
力電圧を前記基準電圧より低く可変することを特徴とす
るスイッチング電源装置の出力電圧可変方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13668890A JP2893865B2 (ja) | 1990-05-26 | 1990-05-26 | スイッチング電源装置の出力電圧可変方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13668890A JP2893865B2 (ja) | 1990-05-26 | 1990-05-26 | スイッチング電源装置の出力電圧可変方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0433570A JPH0433570A (ja) | 1992-02-04 |
| JP2893865B2 true JP2893865B2 (ja) | 1999-05-24 |
Family
ID=15181148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13668890A Expired - Lifetime JP2893865B2 (ja) | 1990-05-26 | 1990-05-26 | スイッチング電源装置の出力電圧可変方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893865B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5889762B2 (ja) * | 2012-09-28 | 2016-03-22 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
-
1990
- 1990-05-26 JP JP13668890A patent/JP2893865B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0433570A (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5770940A (en) | Switching regulator | |
| US6377032B1 (en) | Method and apparatus for virtual current sensing in DC-DC switched mode power supplies | |
| JP3574394B2 (ja) | スイッチング電源装置 | |
| US6222356B1 (en) | Current mode switching regulator configured such that a measuring resistor is not needed to measure the current at an inductor | |
| KR100333973B1 (ko) | 역률보상 제어기 | |
| US8829875B2 (en) | Controller compensation for frequency jitter | |
| JP3254199B2 (ja) | インダクタ電流検出器を備えるｄｃ−ｄｃコンバータ及びその調整方法 | |
| US6909268B2 (en) | Current-mode switching regulator | |
| EP2885861B1 (en) | A current-mode controller for step-down (buck) converter | |
| JP2005528875A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3175663B2 (ja) | 自励発振型スイッチング電源装置 | |
| JPH03128667A (ja) | パワーサプライレギュレータとパワーサプライレギュレータを作動させる方法 | |
| JP2000165210A (ja) | 逆のこぎり波を利用した力率補正回路 | |
| JP5038841B2 (ja) | スイッチング電源装置 | |
| JP2000123970A (ja) | 電界発光ランプ駆動装置の出力電圧を間接的に制御する回路及び方法 | |
| CN211531008U (zh) | 电源转换器及初级侧控制器 | |
| US7208926B2 (en) | Switching signal modulation circuit | |
| JPH03215168A (ja) | 多出力コンバータ及びその変調回路 | |
| JPH05304771A (ja) | スイッチング電源装置 | |
| JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| KR100415187B1 (ko) | 고역률보상회로 | |
| JP3006775B2 (ja) | スイッチング電源装置 | |
| JP3227637B2 (ja) | 電源回路 | |
| JP2593250Y2 (ja) | スイッチング電源 | |
| JPS5930032B2 (ja) | 定電圧制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090305 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090305 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110305 |