JP3006775B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3006775B2 JP3006775B2 JP2404273A JP40427390A JP3006775B2 JP 3006775 B2 JP3006775 B2 JP 3006775B2 JP 2404273 A JP2404273 A JP 2404273A JP 40427390 A JP40427390 A JP 40427390A JP 3006775 B2 JP3006775 B2 JP 3006775B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電流帰還ループを備え
た電流モード制御形のスイッチング電源装置に関する。
た電流モード制御形のスイッチング電源装置に関する。
【０００２】
【従来の技術】電流モード制御形スイッチング電源装置
には一次側の電流を検出する定電流制御帰還ループを有
するものと、二次側の電流を検出する定電流制御帰還ル
ープを有するものとがあり、二次側の電流を検出するタ
イプのものは、一般に二次側の電流は一次側よりも多い
ため電流検出器が大型になるとともに、一次側のスイッ
チング素子に加わった過大電流の検出が遅れるため、ス
イッチング素子の保護が困難であるという難点がある。
このような理由から一次側の電流を検出するタイプのも
のが有効である。
には一次側の電流を検出する定電流制御帰還ループを有
するものと、二次側の電流を検出する定電流制御帰還ル
ープを有するものとがあり、二次側の電流を検出するタ
イプのものは、一般に二次側の電流は一次側よりも多い
ため電流検出器が大型になるとともに、一次側のスイッ
チング素子に加わった過大電流の検出が遅れるため、ス
イッチング素子の保護が困難であるという難点がある。
このような理由から一次側の電流を検出するタイプのも
のが有効である。
【０００３】図４は一次側の電流を検出するタイプの電
流モード制御形スイッチング電源装置の従来例を示し、
このスイッチング電源装置は定電流制御帰還ループ及び
定電圧制御帰還ループを備え、直流入力電圧源１は一次
側と二次側とを絶縁するトランス２の一次巻線に印加さ
れ、一次巻線にはスイッチング素子３が直列に接続され
ており、スイッチング素子３のスイッチングによりトラ
ンス２の二次巻線に誘起された電圧はダイオード及びコ
ンデンサからなる整流平滑回路４で整流平滑され、出力
端子＋Ｖ，−Ｖ間に接続された負荷５に一定の直流出力
電圧Ｖｏを供給する。
流モード制御形スイッチング電源装置の従来例を示し、
このスイッチング電源装置は定電流制御帰還ループ及び
定電圧制御帰還ループを備え、直流入力電圧源１は一次
側と二次側とを絶縁するトランス２の一次巻線に印加さ
れ、一次巻線にはスイッチング素子３が直列に接続され
ており、スイッチング素子３のスイッチングによりトラ
ンス２の二次巻線に誘起された電圧はダイオード及びコ
ンデンサからなる整流平滑回路４で整流平滑され、出力
端子＋Ｖ，−Ｖ間に接続された負荷５に一定の直流出力
電圧Ｖｏを供給する。
【０００４】定電流制御帰還ループはスイッチング素子
３と直流入力電圧源１との間に挿入接続された抵抗から
なる電流検出器６により傾きを有する電流パルスが検出
され、この電流検出信号Ｖｓにレベルシフト用の直流電
源７から出力される直流電圧ＶＤを重畳させた電流検出
信号ＶA を電流コンパレータ８の非反転入力端子に印加
する。一方、定電圧制御帰還ループは、前記出力端子間
に抵抗９とフォトカプラ10の発光ダイオード10ａとシャ
ントレギュレータ11との直列回路を接続し、シャントレ
ギュレータ11のリファレンスに直流出力電圧Ｖｏを抵抗
12，13で分圧した出力検出電圧を印加する第１の出力電
圧検出回路14が接続されている。フォトカプラ10のフォ
トトランジスタ10ｂは基準電圧供給端子Ｖref とアース
間に抵抗Ｒ１と直列接続された抵抗Ｒ２に並列接続され
ている。そして、直流出力電圧Ｖｏを抵抗12，13により
分圧した出力検出電圧とシャントレギュレータ11の基準
電圧との差異に応じて、発光ダイオード10ａの発光量が
変化することによりフォトトランジスタ10ｂのインピー
ダンスが変化し、これによって設定される抵抗Ｒ１，Ｒ
２の接続点の電圧検出信号ＶB を電流コンパレータ８の
反転入力端子に印加するようにして構成される。
３と直流入力電圧源１との間に挿入接続された抵抗から
なる電流検出器６により傾きを有する電流パルスが検出
され、この電流検出信号Ｖｓにレベルシフト用の直流電
源７から出力される直流電圧ＶＤを重畳させた電流検出
信号ＶA を電流コンパレータ８の非反転入力端子に印加
する。一方、定電圧制御帰還ループは、前記出力端子間
に抵抗９とフォトカプラ10の発光ダイオード10ａとシャ
ントレギュレータ11との直列回路を接続し、シャントレ
ギュレータ11のリファレンスに直流出力電圧Ｖｏを抵抗
12，13で分圧した出力検出電圧を印加する第１の出力電
圧検出回路14が接続されている。フォトカプラ10のフォ
トトランジスタ10ｂは基準電圧供給端子Ｖref とアース
間に抵抗Ｒ１と直列接続された抵抗Ｒ２に並列接続され
ている。そして、直流出力電圧Ｖｏを抵抗12，13により
分圧した出力検出電圧とシャントレギュレータ11の基準
電圧との差異に応じて、発光ダイオード10ａの発光量が
変化することによりフォトトランジスタ10ｂのインピー
ダンスが変化し、これによって設定される抵抗Ｒ１，Ｒ
２の接続点の電圧検出信号ＶB を電流コンパレータ８の
反転入力端子に印加するようにして構成される。
【０００５】電流コンパレータ８は電流検出信号ＶA と
電圧検出信号ＶB とを比較し、電流検出信号VAの検出パ
ルスが電圧検出信号ＶB のレベルに達すると電流コンパ
レータ８からリセット信号をフリップフロップ回路15の
リセット端子Ｒに供給する。フリップフロップ回路15で
は、発振回路16からのクロック信号がフリップフロップ
回路15のセット入力端子Ｓに供給されると出力端子Ｑを
Ｈレベルに立上げ、電流コンパレータ８からのリセット
信号がリセット入力端子Ｒに供給されると出力端子Ｑの
出力を立下げて、電流検出信号ＶＡの電流ピーク値と電
圧検出信号ＶBの電圧レベルとが一致するようにスイッ
チング素子３のパルス導通幅を制御している。前記電流
コンパレータ８、フリップフロップ回路15及び発振回路
16は制御用ＩＣ17に内蔵されている。
電圧検出信号ＶB とを比較し、電流検出信号VAの検出パ
ルスが電圧検出信号ＶB のレベルに達すると電流コンパ
レータ８からリセット信号をフリップフロップ回路15の
リセット端子Ｒに供給する。フリップフロップ回路15で
は、発振回路16からのクロック信号がフリップフロップ
回路15のセット入力端子Ｓに供給されると出力端子Ｑを
Ｈレベルに立上げ、電流コンパレータ８からのリセット
信号がリセット入力端子Ｒに供給されると出力端子Ｑの
出力を立下げて、電流検出信号ＶＡの電流ピーク値と電
圧検出信号ＶBの電圧レベルとが一致するようにスイッ
チング素子３のパルス導通幅を制御している。前記電流
コンパレータ８、フリップフロップ回路15及び発振回路
16は制御用ＩＣ17に内蔵されている。
【０００６】そして、負荷５が過負荷状態になったり、
出力端子＋Ｖ，−Ｖ間が短絡してトランス２の二次側が
過電流状態となった場合、直流出力電圧Ｖｏは所定の電
圧レベル以下に達し、フォトカプラ10の発光ダイオード
10ａは発光しなくなり、フォトトランジスタ10ｂのイン
ピーダンスが高くなるため、電流コンパレータ８に印加
される電圧検出信号ＶB の電圧レベルは上昇して、 ＶB ＝（Ｖref ×Ｒ２）／（Ｒ１＋Ｒ２） に固定される。
出力端子＋Ｖ，−Ｖ間が短絡してトランス２の二次側が
過電流状態となった場合、直流出力電圧Ｖｏは所定の電
圧レベル以下に達し、フォトカプラ10の発光ダイオード
10ａは発光しなくなり、フォトトランジスタ10ｂのイン
ピーダンスが高くなるため、電流コンパレータ８に印加
される電圧検出信号ＶB の電圧レベルは上昇して、 ＶB ＝（Ｖref ×Ｒ２）／（Ｒ１＋Ｒ２） に固定される。
【０００７】これに対し、トランス２の一次側に流れる
電流も過電流状態によって増加するため、電流検出信号
ＶA の電圧は上昇し、電圧検出レベルＶB の電圧レベル
に達するまでの時間が短くなる。このため、フリップフ
ロップ回路15からスイッチング素子３へ出力されるパル
スの導通時間は短くなり、直流出力電圧Ｖｏを急速に低
下させて負荷５及びスイッチング素子３を保護すること
ができる。
電流も過電流状態によって増加するため、電流検出信号
ＶA の電圧は上昇し、電圧検出レベルＶB の電圧レベル
に達するまでの時間が短くなる。このため、フリップフ
ロップ回路15からスイッチング素子３へ出力されるパル
スの導通時間は短くなり、直流出力電圧Ｖｏを急速に低
下させて負荷５及びスイッチング素子３を保護すること
ができる。
【０００８】
【発明が解決しようとする課題】上記従来技術において
は、二次側の電流を直接検出していないため、過電流状
態になった時、次式から出力電圧Ｖｏが低下すると出力
電流Ｉｏが上昇するという問題がある。 Ｖｉ×Ｉｉ＝（Ｖｏ×Ｉｏ）／η 但し、Ｖｉは入力電圧，Ｉｉは入力電流，Ｖｏは出力電
圧，Ｉｏは出力電流，ηは効率である。
は、二次側の電流を直接検出していないため、過電流状
態になった時、次式から出力電圧Ｖｏが低下すると出力
電流Ｉｏが上昇するという問題がある。 Ｖｉ×Ｉｉ＝（Ｖｏ×Ｉｏ）／η 但し、Ｖｉは入力電圧，Ｉｉは入力電流，Ｖｏは出力電
圧，Ｉｏは出力電流，ηは効率である。
【０００９】さらに、過電流領域においてスイッチング
素子３に供給されるパルスの導通幅は、フリップフロッ
ブ回路15によるラッチ遅れ時間等により完全に零にする
ことができないため、直流出力電圧Ｖｏが零付近まで低
下してもスイッチング素子３の導通パルス幅は所定の最
少幅のままとなり、電流検出信号ＶA 及び電圧検出信号
ＶB の波形は図５に示すようになる。つまり、電圧検出
信号ＶB はすでに固定されているために、この電圧検出
信号ＶB の電圧レベルに対し直流電源７によって予め直
流電圧ＶD が重畳された電流検出信号ＶA の電流ピーク
値が高くなって一致しなくなり、スイッチング素子３の
パルス幅を制御することができなくなる。このとき、直
流出力電圧Ｖｏ及び出力電流Ｉｏは図６の特性線に示す
ように、直流出力電圧Ｖｏが零付近まで低下すると出力
電流Ｉｏは増加して、理想的な定電流垂下特性（図６破
線参照）に対して過電流垂下におけるトランス２の二次
側短絡電流（図６実線参照）が大きくなり、このトラン
ス２の二次側にある負荷５や各回路素子等が破壊される
という問題を生じていた。
素子３に供給されるパルスの導通幅は、フリップフロッ
ブ回路15によるラッチ遅れ時間等により完全に零にする
ことができないため、直流出力電圧Ｖｏが零付近まで低
下してもスイッチング素子３の導通パルス幅は所定の最
少幅のままとなり、電流検出信号ＶA 及び電圧検出信号
ＶB の波形は図５に示すようになる。つまり、電圧検出
信号ＶB はすでに固定されているために、この電圧検出
信号ＶB の電圧レベルに対し直流電源７によって予め直
流電圧ＶD が重畳された電流検出信号ＶA の電流ピーク
値が高くなって一致しなくなり、スイッチング素子３の
パルス幅を制御することができなくなる。このとき、直
流出力電圧Ｖｏ及び出力電流Ｉｏは図６の特性線に示す
ように、直流出力電圧Ｖｏが零付近まで低下すると出力
電流Ｉｏは増加して、理想的な定電流垂下特性（図６破
線参照）に対して過電流垂下におけるトランス２の二次
側短絡電流（図６実線参照）が大きくなり、このトラン
ス２の二次側にある負荷５や各回路素子等が破壊される
という問題を生じていた。
【００１０】このような問題を解決するために、一次側
の他に二次側の電流を検出することも考えられるが、こ
れは２個の電流検出器を必要とし大形でコスト高にな
る。また、過電流状態になったとき間欠発振または周波
数可変を行うことのできる制御用ＩＣを用いることも考
えられるが、間欠発振は立上がりが困難であり、周波数
可変は出力電圧に応じて行うことができないため、安定
性に欠けるという問題がある。
の他に二次側の電流を検出することも考えられるが、こ
れは２個の電流検出器を必要とし大形でコスト高にな
る。また、過電流状態になったとき間欠発振または周波
数可変を行うことのできる制御用ＩＣを用いることも考
えられるが、間欠発振は立上がりが困難であり、周波数
可変は出力電圧に応じて行うことができないため、安定
性に欠けるという問題がある。
【００１１】そこで本発明は過電流領域において直流出
力電圧が零付近まで達しても、理想的な定電流垂下特性
を得ることができるスイッチング電源装置を提供するこ
とを目的とする。
力電圧が零付近まで達しても、理想的な定電流垂下特性
を得ることができるスイッチング電源装置を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】本発明は直流出力電圧を
安定化するための帰還回路として、トランスの一次側の
電流を検出する電流検出器と、出力電圧を検出する第１
の電圧検出回路とを備え、直流出力電圧を安定化するた
めの帰還回路として、トランスの一次側の電流を検出す
る電流検出器と、出力電圧を検出する第１の電圧検出回
路とを備え、発振回路からのクロック信号によりスイッ
チング素子への駆動パルスを立ち上げ、前記電流検出器
から出力される電流検出信号が前記電圧検出回路から出
力される電圧検出信号のレベルに達すると、前記スイッ
チング素子への駆動パルスを立下げて、該スイッチング
素子の導通パルス幅を制御するスイッチング電源装置に
おいて、出力電圧を検出する第２の電圧検出回路と、前
記第２の電圧検出回路からの出力電圧レベルが一定値以
上の場合は前記発振回路の発振周波数を固定し、この出
力電圧レベルが前記一定値より下がるに従って、前記発
振回路の発振周波数を低下させる電圧／周波数変換回路
とを備えたものである。
安定化するための帰還回路として、トランスの一次側の
電流を検出する電流検出器と、出力電圧を検出する第１
の電圧検出回路とを備え、直流出力電圧を安定化するた
めの帰還回路として、トランスの一次側の電流を検出す
る電流検出器と、出力電圧を検出する第１の電圧検出回
路とを備え、発振回路からのクロック信号によりスイッ
チング素子への駆動パルスを立ち上げ、前記電流検出器
から出力される電流検出信号が前記電圧検出回路から出
力される電圧検出信号のレベルに達すると、前記スイッ
チング素子への駆動パルスを立下げて、該スイッチング
素子の導通パルス幅を制御するスイッチング電源装置に
おいて、出力電圧を検出する第２の電圧検出回路と、前
記第２の電圧検出回路からの出力電圧レベルが一定値以
上の場合は前記発振回路の発振周波数を固定し、この出
力電圧レベルが前記一定値より下がるに従って、前記発
振回路の発振周波数を低下させる電圧／周波数変換回路
とを備えたものである。
【００１３】
【作用】上記構成によって、第２の電圧検出回路からの
出力電圧レベルが一定値以上の場合には、発振回路の発
振周波数を固定してスイッチング素子の導通パルス幅を
制御するが、過電流状態になって出力電圧が低下する
と、第２の電圧検出回路からの出力電圧レベルが一定値
より下がるに従って、発振回路の発振周波数は低下し、
スイッチング素子のデューティは小さくなる。
出力電圧レベルが一定値以上の場合には、発振回路の発
振周波数を固定してスイッチング素子の導通パルス幅を
制御するが、過電流状態になって出力電圧が低下する
と、第２の電圧検出回路からの出力電圧レベルが一定値
より下がるに従って、発振回路の発振周波数は低下し、
スイッチング素子のデューティは小さくなる。
【００１４】
【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は本発明の一実施例を示すスイッチン
グ電源装置の回路構成図であり、図４に示す部分と同一
部分に同一符号を付し同一簡所の説明を省略する。
て説明する。図１は本発明の一実施例を示すスイッチン
グ電源装置の回路構成図であり、図４に示す部分と同一
部分に同一符号を付し同一簡所の説明を省略する。
【００１５】図１は図４と同一の回路構成を有してお
り、以下に説明する回路が付加されている。これは、出
力電圧Ｖｏを検出する第２の電圧検出回路18を備えてい
る。この電圧検出回路18は出力端子＋ＶラインとＧＮＤ
ライン問に抵抗19と抵抗20の直列回路を接続し、この抵
抗19と抵抗20の接続点を演算増幅器21の非反転入力端子
に接続し、この演算増幅器21の反転入力端子とＧＮＤラ
インとの間に抵抗22を接続し、演算増幅器21の反転入力
端子と出力端子との間に負帰還用抵抗23を挿入接続して
構成されている。電圧検出回路18の出力側には電圧／周
波数変換回路24を内蔵したＩＣからなる発振器25が接続
されており、この発振器25の出力側には＋Ｖccラインと
ＧＮＤライン間に抵抗26とＮＰＮ型トランジスタ27との
直列回路と、ＰＮＰ型トランジスタ28と抵抗29との直列
抵抗とが並列に接続され、トランジスタ27のベースが抵
抗30を介して発振器25の出力端子に接続され、トランジ
スタ27のエミッタとトランジスタ28のベースが抵抗31と
スピードアップコンデンサ32とからなるスピードアップ
回路を介して接続されている。一方、制御用ＩＣ17には
発振回路16の周期を設定するためのタイミング容量端子
ＣＴが備えられており、このタイミング容量端子ＣＴと
ＧＮＤラインとの間には抵抗33とコンデンサ34とを直列
接続した時定数回路が接続されている。そして、前記ト
ランジスタ28のコレクタと抵抗29の接続点をコンデンサ
35を介して抵抗33とコンデンサ34の接続点に接続してい
る。さらに、抵抗20には周波数可変動作を行う範囲の電
圧上限値を設定するためのツェナダイオード36が並列に
接続されているとともに、演算増幅器21の出力端子とＧ
ＮＤライン間には周波数可変動作を行う範囲の電圧下限
値を設定するための下限電圧設定回路37が接続され、こ
の下限電圧設定回路37は基準電圧38とＧＮＤラインとの
間に抵抗39と抵抗40とが直列に接続され、この抵抗39と
抵抗40の接続点と演算増幅器21との間にダイオード41を
接続して構成される。
り、以下に説明する回路が付加されている。これは、出
力電圧Ｖｏを検出する第２の電圧検出回路18を備えてい
る。この電圧検出回路18は出力端子＋ＶラインとＧＮＤ
ライン問に抵抗19と抵抗20の直列回路を接続し、この抵
抗19と抵抗20の接続点を演算増幅器21の非反転入力端子
に接続し、この演算増幅器21の反転入力端子とＧＮＤラ
インとの間に抵抗22を接続し、演算増幅器21の反転入力
端子と出力端子との間に負帰還用抵抗23を挿入接続して
構成されている。電圧検出回路18の出力側には電圧／周
波数変換回路24を内蔵したＩＣからなる発振器25が接続
されており、この発振器25の出力側には＋Ｖccラインと
ＧＮＤライン間に抵抗26とＮＰＮ型トランジスタ27との
直列回路と、ＰＮＰ型トランジスタ28と抵抗29との直列
抵抗とが並列に接続され、トランジスタ27のベースが抵
抗30を介して発振器25の出力端子に接続され、トランジ
スタ27のエミッタとトランジスタ28のベースが抵抗31と
スピードアップコンデンサ32とからなるスピードアップ
回路を介して接続されている。一方、制御用ＩＣ17には
発振回路16の周期を設定するためのタイミング容量端子
ＣＴが備えられており、このタイミング容量端子ＣＴと
ＧＮＤラインとの間には抵抗33とコンデンサ34とを直列
接続した時定数回路が接続されている。そして、前記ト
ランジスタ28のコレクタと抵抗29の接続点をコンデンサ
35を介して抵抗33とコンデンサ34の接続点に接続してい
る。さらに、抵抗20には周波数可変動作を行う範囲の電
圧上限値を設定するためのツェナダイオード36が並列に
接続されているとともに、演算増幅器21の出力端子とＧ
ＮＤライン間には周波数可変動作を行う範囲の電圧下限
値を設定するための下限電圧設定回路37が接続され、こ
の下限電圧設定回路37は基準電圧38とＧＮＤラインとの
間に抵抗39と抵抗40とが直列に接続され、この抵抗39と
抵抗40の接続点と演算増幅器21との間にダイオード41を
接続して構成される。
【００１６】次に上記構成につきその作用を説明する。
直流入力電源１を供給すると、定電流帰還制御ループに
よりトランス２の一次側に流れる電流が電流検出器６に
より検出されて電流検出信号ＶS が出力されるととも
に、定電圧制御帰還ループにより出力電圧Ｖｏが電圧検
出回路14により検出されて、この電流検出信号と電圧検
出信号とに基づき図４と同様な電流モード制御を行って
スイッチング素子３の導通パルス幅を可変制御する。そ
して、この電流モード制御と同時にこれと併用して次の
周波数変調制御が行われる。これは、出力電圧Ｖｏを抵
抗19，20で分圧した出力検出電圧が演算増幅器21の非反
転入力端子に印加され、抵抗23と抵抗22とにより設定さ
れる増幅率で増幅されて、出力検出電圧に応じた電流が
演算増幅器21から出力される。発振器25は演算増幅器21
からの出力レベルに応じて可変した周波数を有するパル
スを出力する。この発振器25からパルスが出力する毎に
トランジスタ27がオン動作することにより、スピードア
ップ用コンデンサ32の電荷が放電してトランジスタ28が
短時間オン動作し、これによりタイミング容量端子ＣＴ
に接続されたコンデンサ34と抵抗33の接続点に、トリガ
パルス状に波形整形されたリセット同期信号が供給さ
れ、コンデンサ34は強制的に放電する。つまり、リセッ
ト同期信号が供給されると，この電圧がコンデンサ34の
充電電圧に重畳されることにより、タイミング容量端子
ＣＴの電圧はリセット電圧を越えるため、制御用ＩＣ17
はコンデンサ34を強制的に放電させるものであり、これ
によって、発振回路16から出力するパルスは電圧／周波
数変換回路24により出力電圧Ｖｏレベルに応じた発振を
行う発振器25に同期する。この場合、演算増幅器21の抵
抗23，22の値を変えて増幅率を調節することにより、同
一の出力電圧Ｖｏレベルに対する演算増幅器21からの出
力レベルが変わるため、図２に示すように出力電圧Ｖｏ
とスイッチング周波数の特性線Ｌの傾きを自由に選定す
ることができる。さらに、ツェナダイオード36が抵抗20
に並列接続しているので、演算増幅器21の非反転入力端
子に印加される出力検出電圧がツェナ電圧を越えると、
ツェナダイオード36を通じて電流が流れることにより、
演算増幅器21からの出力レベルはツェナ電圧に応じた上
限値で固定され、これによって図３の特性線Ｌにおける
範囲Ａのように、例えば出力電圧Ｖｏが３Ｖ以上では一
定値である300kHzの周波数で固定されたスイッチング制
御が行われる。また演算増幅器21の出力側には下限設定
回路37が接続されており、この回路37によって発振器25
には基準電圧38を抵抗39と抵抗40で分圧したレベルの下
限設定電圧が供給されるので、出力電圧Ｖｏレベルが下
限設定電圧以下に低下すると、発振器25は下限設定電圧
37から供給される一定の電圧に基づき動作し、これによ
り図３の範囲Ｂのように例えば出力電圧Ｖｏが１Ｖ以下
では100kHzの周波数で固定されたスイッチング制御が行
われる。
直流入力電源１を供給すると、定電流帰還制御ループに
よりトランス２の一次側に流れる電流が電流検出器６に
より検出されて電流検出信号ＶS が出力されるととも
に、定電圧制御帰還ループにより出力電圧Ｖｏが電圧検
出回路14により検出されて、この電流検出信号と電圧検
出信号とに基づき図４と同様な電流モード制御を行って
スイッチング素子３の導通パルス幅を可変制御する。そ
して、この電流モード制御と同時にこれと併用して次の
周波数変調制御が行われる。これは、出力電圧Ｖｏを抵
抗19，20で分圧した出力検出電圧が演算増幅器21の非反
転入力端子に印加され、抵抗23と抵抗22とにより設定さ
れる増幅率で増幅されて、出力検出電圧に応じた電流が
演算増幅器21から出力される。発振器25は演算増幅器21
からの出力レベルに応じて可変した周波数を有するパル
スを出力する。この発振器25からパルスが出力する毎に
トランジスタ27がオン動作することにより、スピードア
ップ用コンデンサ32の電荷が放電してトランジスタ28が
短時間オン動作し、これによりタイミング容量端子ＣＴ
に接続されたコンデンサ34と抵抗33の接続点に、トリガ
パルス状に波形整形されたリセット同期信号が供給さ
れ、コンデンサ34は強制的に放電する。つまり、リセッ
ト同期信号が供給されると，この電圧がコンデンサ34の
充電電圧に重畳されることにより、タイミング容量端子
ＣＴの電圧はリセット電圧を越えるため、制御用ＩＣ17
はコンデンサ34を強制的に放電させるものであり、これ
によって、発振回路16から出力するパルスは電圧／周波
数変換回路24により出力電圧Ｖｏレベルに応じた発振を
行う発振器25に同期する。この場合、演算増幅器21の抵
抗23，22の値を変えて増幅率を調節することにより、同
一の出力電圧Ｖｏレベルに対する演算増幅器21からの出
力レベルが変わるため、図２に示すように出力電圧Ｖｏ
とスイッチング周波数の特性線Ｌの傾きを自由に選定す
ることができる。さらに、ツェナダイオード36が抵抗20
に並列接続しているので、演算増幅器21の非反転入力端
子に印加される出力検出電圧がツェナ電圧を越えると、
ツェナダイオード36を通じて電流が流れることにより、
演算増幅器21からの出力レベルはツェナ電圧に応じた上
限値で固定され、これによって図３の特性線Ｌにおける
範囲Ａのように、例えば出力電圧Ｖｏが３Ｖ以上では一
定値である300kHzの周波数で固定されたスイッチング制
御が行われる。また演算増幅器21の出力側には下限設定
回路37が接続されており、この回路37によって発振器25
には基準電圧38を抵抗39と抵抗40で分圧したレベルの下
限設定電圧が供給されるので、出力電圧Ｖｏレベルが下
限設定電圧以下に低下すると、発振器25は下限設定電圧
37から供給される一定の電圧に基づき動作し、これによ
り図３の範囲Ｂのように例えば出力電圧Ｖｏが１Ｖ以下
では100kHzの周波数で固定されたスイッチング制御が行
われる。
【００１７】このように上記実施例においては、第２の
電圧検出回路18からの出力電圧Ｖｏレベルが一定値以上
の場合には、発振回路16の発振周波数を固定してスイッ
チング素子３の導通パルス幅を制御するが、過電流状態
になって出力電圧Ｖｏが低下すると、第２の電圧検出回
路18からの出力電圧Ｖｏレベルが一定値より下がるに従
って、発振回路16の発振周波数が低下する。これによ
り、過電流状態においてフリップフロップ回路15のラッ
チ遅れ等により導通パルス幅が最小で固定された場合に
おいても、パルス周波数が低下することによりスイッチ
ング素子３のデューティを小さくすることができ、これ
によって図５の波線で示す理想的な定電流垂下特性を得
ることができ、トランス２の二次側にある負荷５や回路
素子の破壊が防止される。また、出力電圧Ｖｏを検出
し、この検出レベルに応じた周波数でスイッチング制御
するため、出力電圧Ｖｏが低下した場合における出力電
流Ｉｏの上昇を確実に防止することができ、整流平滑回
路４のダイオードの小型化も図られる。また、二次側に
電流検出器を増設する必要もないため装置の小型化も図
られる。また、実施例の効果として抵抗22，23の値を選
択することにより図２に示すように特性線Ｃの勾配を選
択できるとともに、上限設定用のツェナダイオード36と
下限電圧設定回路37とによって出力電圧Ｖｏに対する周
波数変調制御の動作範囲を設定できるので、電流モード
制御に適応した周波数制御を容易に実行することができ
る。
電圧検出回路18からの出力電圧Ｖｏレベルが一定値以上
の場合には、発振回路16の発振周波数を固定してスイッ
チング素子３の導通パルス幅を制御するが、過電流状態
になって出力電圧Ｖｏが低下すると、第２の電圧検出回
路18からの出力電圧Ｖｏレベルが一定値より下がるに従
って、発振回路16の発振周波数が低下する。これによ
り、過電流状態においてフリップフロップ回路15のラッ
チ遅れ等により導通パルス幅が最小で固定された場合に
おいても、パルス周波数が低下することによりスイッチ
ング素子３のデューティを小さくすることができ、これ
によって図５の波線で示す理想的な定電流垂下特性を得
ることができ、トランス２の二次側にある負荷５や回路
素子の破壊が防止される。また、出力電圧Ｖｏを検出
し、この検出レベルに応じた周波数でスイッチング制御
するため、出力電圧Ｖｏが低下した場合における出力電
流Ｉｏの上昇を確実に防止することができ、整流平滑回
路４のダイオードの小型化も図られる。また、二次側に
電流検出器を増設する必要もないため装置の小型化も図
られる。また、実施例の効果として抵抗22，23の値を選
択することにより図２に示すように特性線Ｃの勾配を選
択できるとともに、上限設定用のツェナダイオード36と
下限電圧設定回路37とによって出力電圧Ｖｏに対する周
波数変調制御の動作範囲を設定できるので、電流モード
制御に適応した周波数制御を容易に実行することができ
る。
【００１８】なお、本発明は上記実施例に限定されるも
のではなく本発明の要旨の範囲内において種々の変形実
施が可能である。例えば、電流モード制御方式は各種タ
イプのものに適用することができる。また上限設定用ツ
ェナダイオードに代えて複数のダイオードを設けること
もでき、またこの周波数変調制御の動作範囲を設定する
上限設定部と下限設定部は必要に応じて設ければよく、
これを省略することもできる。また電流検出器は抵抗に
代えてカレントトランスを設けてもよい。
のではなく本発明の要旨の範囲内において種々の変形実
施が可能である。例えば、電流モード制御方式は各種タ
イプのものに適用することができる。また上限設定用ツ
ェナダイオードに代えて複数のダイオードを設けること
もでき、またこの周波数変調制御の動作範囲を設定する
上限設定部と下限設定部は必要に応じて設ければよく、
これを省略することもできる。また電流検出器は抵抗に
代えてカレントトランスを設けてもよい。
【００１９】
【発明の効果】本発明は、直流出力電圧を安定化するた
めの帰還回路として、トランスの一次側の電流を検出す
る電流検出器と、出力電圧を検出する第１の電圧検出回
路とを備え、発振回路からのクロック信号によりスイッ
チング素子への駆動パルスを立ち上げ、前記電流検出器
から出力される電流検出信号が前記電圧検出回路から出
力される電圧検出信号のレベルに達すると、前記スイッ
チング素子への駆動パルスを立下げて、該スイッチング
素子の導通パルス幅を制御するスイッチング電源装置に
おいて、出力電圧を検出する第２の電圧検出回路と、前
記第２の電圧検出回路からの出力電圧レベルが一定値以
上の場合は前記発振回路の発振周波数を固定し、この出
力電圧レベルが前記一定値より下がるに従って、前記発
振回路の発振周波数を低下させる電圧／周波数変換回路
とを備えたことにより、過電流領域において直流出力電
圧が零付近まで達しても、理想的な定電流垂下特性を得
ることができるスイッチング電源装置を提供することが
できる。
めの帰還回路として、トランスの一次側の電流を検出す
る電流検出器と、出力電圧を検出する第１の電圧検出回
路とを備え、発振回路からのクロック信号によりスイッ
チング素子への駆動パルスを立ち上げ、前記電流検出器
から出力される電流検出信号が前記電圧検出回路から出
力される電圧検出信号のレベルに達すると、前記スイッ
チング素子への駆動パルスを立下げて、該スイッチング
素子の導通パルス幅を制御するスイッチング電源装置に
おいて、出力電圧を検出する第２の電圧検出回路と、前
記第２の電圧検出回路からの出力電圧レベルが一定値以
上の場合は前記発振回路の発振周波数を固定し、この出
力電圧レベルが前記一定値より下がるに従って、前記発
振回路の発振周波数を低下させる電圧／周波数変換回路
とを備えたことにより、過電流領域において直流出力電
圧が零付近まで達しても、理想的な定電流垂下特性を得
ることができるスイッチング電源装置を提供することが
できる。
【図１】本発明の一実施例を示す回路構成図である。
【図２】本発明の一実施例を示す出力電圧とスイッチン
グ周波数との関係を示すグラフである。
グ周波数との関係を示すグラフである。
【図３】本発明の一実施例を示す出力電圧とスイッチン
グ周波数との関係を示すグラフである。
グ周波数との関係を示すグラフである。
【図４】従来例を示す回路構成図である。
【図５】従来例を示す過電流領域における電流検出信号
及び電圧検出信号を示す波形図である。
及び電圧検出信号を示す波形図である。
【図６】従来例を示す直流出力電圧及び出力電流の特性
を示す波形図である。
を示す波形図である。
２ トランス ３ スイッチング素子 ６ 電流検出器 ８ 電流コンパレータ 14 第１の電圧検出回路 16 発振回路 18 第２の電圧検出回路 24 電圧／周波数変換回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (1)
- 【請求項１】 直流出力電圧を安定化するための帰還回
路として、トランスの一次側の電流を検出する電流検出
器と、出力電圧を検出する第１の電圧検出回路とを備
え、発振回路からのクロック信号によりスイッチング素
子への駆動パルスを立ち上げ、前記電流検出器から出力
される電流検出信号が前記電圧検出回路から出力される
電圧検出信号のレベルに達すると、前記スイッチング素
子への駆動パルスを立下げて、該スイッチング素子の導
通パルス幅を制御するスイッチング電源装置において、
出力電圧を検出する第２の電圧検出回路と、前記第２の
電圧検出回路からの出力電圧レベルが一定値以上の場合
は前記発振回路の発振周波数を固定し、この出力電圧レ
ベルが前記一定値より下がるに従って、前記発振回路の
発振周波数を低下させる電圧／周波数変換回路とを備え
たことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404273A JP3006775B2 (ja) | 1990-12-20 | 1990-12-20 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404273A JP3006775B2 (ja) | 1990-12-20 | 1990-12-20 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217861A JPH04217861A (ja) | 1992-08-07 |
| JP3006775B2 true JP3006775B2 (ja) | 2000-02-07 |
Family
ID=18513958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404273A Expired - Lifetime JP3006775B2 (ja) | 1990-12-20 | 1990-12-20 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006775B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5529769A (en) * | 1994-12-20 | 1996-06-25 | Chesebrough-Pond's Usa Co., Division Of Conopco, Inc. | Cosmetic compositions containing betulinic acid |
| JP2014007872A (ja) * | 2012-06-25 | 2014-01-16 | Omron Automotive Electronics Co Ltd | 充電装置 |
| JP6993905B2 (ja) * | 2018-03-06 | 2022-01-14 | 株式会社Soken | Ｄｃ・ｄｃコンバータの制御装置 |
-
1990
- 1990-12-20 JP JP2404273A patent/JP3006775B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04217861A (ja) | 1992-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175663B2 (ja) | 自励発振型スイッチング電源装置 | |
| CN108702085B (zh) | Dc/dc谐振转换器和使用谐振转换器的功率因数校正以及对应的控制方法 | |
| US4450514A (en) | Switched mode power supply | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| JP2003018828A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4339129B2 (ja) | スイッチ・モード電源 | |
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| JP3006775B2 (ja) | スイッチング電源装置 | |
| JP5032447B2 (ja) | スイッチング電源装置 | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JPS5815478A (ja) | 直流モ−タの速度制御装置における電流制限装置 | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0739346Y2 (ja) | 電流モード制御装置のスロープ補償回路 | |
| JPH01148064A (ja) | 電源装置の保護回路 | |
| JP2967558B2 (ja) | スイッチング電源装置 | |
| JP3138992B2 (ja) | スイッチング電源装置の電流検出回路 | |
| US20240048046A1 (en) | High efficiency boost power factor correction circuit having shared pin and conversion control circuit thereof | |
| JP3287039B2 (ja) | スイッチング電源装置 | |
| JP2580379Y2 (ja) | スイッチング安定化電源装置 | |
| JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| JPH0321194Y2 (ja) | ||
| KR101045196B1 (ko) | 전원 제어기의 방법 및 구조 | |
| JP2548025Y2 (ja) | スイッチング電源装置 | |
| JPH019270Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991101 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |