JPH0739346Y2 - 電流モード制御装置のスロープ補償回路 - Google Patents
電流モード制御装置のスロープ補償回路Info
- Publication number
- JPH0739346Y2 JPH0739346Y2 JP12332189U JP12332189U JPH0739346Y2 JP H0739346 Y2 JPH0739346 Y2 JP H0739346Y2 JP 12332189 U JP12332189 U JP 12332189U JP 12332189 U JP12332189 U JP 12332189U JP H0739346 Y2 JPH0739346 Y2 JP H0739346Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- slope compensation
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は定電流制御帰還ループを備えた電流モード制御
形のスイッチング電源に関し、特に電流検出波形のスロ
ープ補償回路に関する。
形のスイッチング電源に関し、特に電流検出波形のスロ
ープ補償回路に関する。
［従来の技術］ 第３図は従来のこの種スイッチング電源の回路構成図を
示し、このスイッチング電源は定電流制御帰還ループ及
び定電圧制御帰還ループを備え、直流入力電圧源１の入
力電圧は一次側と二次側を絶縁するトランス２の一次巻
線に印加され、一次巻線にはスイッチング素子３が直列
に接続されている。トランス２の二次巻線に誘起された
電圧は整流平滑回路４で整流平滑され、負荷５に一定の
出力電圧及び一定の出力電流を供給する。
示し、このスイッチング電源は定電流制御帰還ループ及
び定電圧制御帰還ループを備え、直流入力電圧源１の入
力電圧は一次側と二次側を絶縁するトランス２の一次巻
線に印加され、一次巻線にはスイッチング素子３が直列
に接続されている。トランス２の二次巻線に誘起された
電圧は整流平滑回路４で整流平滑され、負荷５に一定の
出力電圧及び一定の出力電流を供給する。
定電流制御帰還ループは一般的に前記トランス２の一次
側又は二次側に接続された電流検出器６であるカレント
トランスにより傾きを有する電流パルスが検出され、ス
イッチング用のコントロールICに内蔵されたピーク電流
制御回路７の電圧比較器８に加えられて出力電圧と基準
電圧を入力する演算増幅器９から出力された定電流制御
用基準電圧と比較される。そして、電流検出器６からの
検出パルスが定電流制御用基準電圧に達すると、電圧比
較器８からリセット信号がフリップフロップ回路10のリ
セット端子Ｓに送られ、フリップフロップ回路10はドラ
イブ回路11を介してスイッチング素子３をオフさせ、発
振回路12からのクロック信号によりフリップフロップ回
路10が一定時間後にセット状態になるまでスイッチング
素子３をオフ状態に保持する。この様に定電流制御帰還
ループを有するスイッチング電源においては、スイッチ
ング素子３のオン時間は定電流制御用基準電圧と傾きを
有する電流検出器６の検出パルスによって決定される。
側又は二次側に接続された電流検出器６であるカレント
トランスにより傾きを有する電流パルスが検出され、ス
イッチング用のコントロールICに内蔵されたピーク電流
制御回路７の電圧比較器８に加えられて出力電圧と基準
電圧を入力する演算増幅器９から出力された定電流制御
用基準電圧と比較される。そして、電流検出器６からの
検出パルスが定電流制御用基準電圧に達すると、電圧比
較器８からリセット信号がフリップフロップ回路10のリ
セット端子Ｓに送られ、フリップフロップ回路10はドラ
イブ回路11を介してスイッチング素子３をオフさせ、発
振回路12からのクロック信号によりフリップフロップ回
路10が一定時間後にセット状態になるまでスイッチング
素子３をオフ状態に保持する。この様に定電流制御帰還
ループを有するスイッチング電源においては、スイッチ
ング素子３のオン時間は定電流制御用基準電圧と傾きを
有する電流検出器６の検出パルスによって決定される。
電流モード制御形のスイッチング電源においてはスイッ
チング素子のオン，オフ期間のデューティ比が50％以上
になると低周波発振を発生するという問題を有してい
る。従来はこの低周波発振を防止するために電流検出器
６からの検出パルスの傾きをスロープ補償回路13により
大きくするようにしており、このスロープ補償回路13は
例えば鋸歯状波発生回路14により発振回路12に同期した
正の傾きを有する鋸歯状波を形成し、この波形をもとに
スロープ抵抗15を介して電流検出器６からの検出パルス
の傾きを補償していた。
チング素子のオン，オフ期間のデューティ比が50％以上
になると低周波発振を発生するという問題を有してい
る。従来はこの低周波発振を防止するために電流検出器
６からの検出パルスの傾きをスロープ補償回路13により
大きくするようにしており、このスロープ補償回路13は
例えば鋸歯状波発生回路14により発振回路12に同期した
正の傾きを有する鋸歯状波を形成し、この波形をもとに
スロープ抵抗15を介して電流検出器６からの検出パルス
の傾きを補償していた。
［考案が解決しようとする課題］ 上記従来技術において用いられるスロープ補償回路13
は、ピーク電流制御回路７をディスクリート部品で構成
した場合、あるいはスイッチング用のモノリシックICが
発振回路出力およびこの出力により形成される正の傾き
をもつ鋸歯状波発生回路出力を有する場合には容易に設
けることができるが、しかし、発振回路出力，鋸歯状波
発生回路出力を有しないモノリシックICを用いてピーク
電流制御回路７を構成した場合には第３図に示したスロ
ープ補償回路13を設けることができないという問題があ
った。
は、ピーク電流制御回路７をディスクリート部品で構成
した場合、あるいはスイッチング用のモノリシックICが
発振回路出力およびこの出力により形成される正の傾き
をもつ鋸歯状波発生回路出力を有する場合には容易に設
けることができるが、しかし、発振回路出力，鋸歯状波
発生回路出力を有しないモノリシックICを用いてピーク
電流制御回路７を構成した場合には第３図に示したスロ
ープ補償回路13を設けることができないという問題があ
った。
そこで本考案は発振回路出力及びこの出力により形成さ
れる正の傾きをもつ鋸歯状波出力が無い場合においても
スロープ補償によりスイッチング素子を50％以上のデュ
ーティ比で動作させることを可能にする電流モード制御
装置のスロープ補償回路を提供することを目的とする。
れる正の傾きをもつ鋸歯状波出力が無い場合においても
スロープ補償によりスイッチング素子を50％以上のデュ
ーティ比で動作させることを可能にする電流モード制御
装置のスロープ補償回路を提供することを目的とする。
［課題を解決するための手段］ 本考案は電流検出器とピーク電流制御回路とを有する定
電流制御帰還ループを備えた電流モード制御装置におい
て、前記ピーク電流制御回路の出力側と前記電流検出器
の出力側との間に電流検出波形のスロープ補償回路を接
続したものである。
電流制御帰還ループを備えた電流モード制御装置におい
て、前記ピーク電流制御回路の出力側と前記電流検出器
の出力側との間に電流検出波形のスロープ補償回路を接
続したものである。
［作用］ 本考案の電流モード制御装置は上記構成によって、電流
検出器から出力される電流パルスの電流検出波形の傾き
がピーク電流制御回路から出力されるパルス出力に基づ
いてスロープ補償回路を介して補償される。
検出器から出力される電流パルスの電流検出波形の傾き
がピーク電流制御回路から出力されるパルス出力に基づ
いてスロープ補償回路を介して補償される。
［実施例］ 以下、本考案の実施例を添付図面を参照して説明する。
第１図は本考案の一実施例を示す回路構成図であり、第
３図に示す部分と同一部分に同一符号を付し同一箇所の
説明を省略する。第１図に示すように直流入力電圧源１
の入力電圧は一次側と二次側を絶縁するトランス２の一
次巻線に印加され、一次巻線にはスイッチング素子３が
直列に接続されている。トランス２の二次巻線に誘起さ
れた電圧は整流平滑回路４で整流平滑され、負荷５に一
定の直流出力電圧を供給する。
３図に示す部分と同一部分に同一符号を付し同一箇所の
説明を省略する。第１図に示すように直流入力電圧源１
の入力電圧は一次側と二次側を絶縁するトランス２の一
次巻線に印加され、一次巻線にはスイッチング素子３が
直列に接続されている。トランス２の二次巻線に誘起さ
れた電圧は整流平滑回路４で整流平滑され、負荷５に一
定の直流出力電圧を供給する。
定電流制御帰還ループはトランス２の二次側に流れる電
流を電流検出器６であるカレントトランスにより検出
し、スイッチング用のコントロールICに内蔵されたピー
ク電流制御回路７の電圧比較器８の入力端子に加えら
れ、コントロールICはこの入力信号をピーク電流制御回
路７において定電流制御用基準電圧と比較すると共に比
較出力に基づいてスイッチング素子３のオン時間を制御
するように構成されている。
流を電流検出器６であるカレントトランスにより検出
し、スイッチング用のコントロールICに内蔵されたピー
ク電流制御回路７の電圧比較器８の入力端子に加えら
れ、コントロールICはこの入力信号をピーク電流制御回
路７において定電流制御用基準電圧と比較すると共に比
較出力に基づいてスイッチング素子３のオン時間を制御
するように構成されている。
スイッチング素子３のオン，オフ動作はドライブ回路11
を介してピーク電流制御回路７のフリップフロップ回路
10から出力するパルス出力によって制御され、電流検出
器６で検出された電流検出波形はピーク電流制御回路７
と電流検出器６との間にドライブ回路11を介して接続さ
れたスロープ補償回路16によってスロープ補償されるよ
うに構成されている。ドライブ回路11は制御用電源端子
間に接続されたNPN形トランジスタ17とPNP形トランジス
タ18の直列回路から構成されており、両トランジスタ1
7,18のベース同士が接続され、この接続点がフリップフ
ロップ回路10の出力端子Ｑに接続されていると共に、エ
ミッタ同士が接続され、この接続点がスイッチング素子
３に接続されている。スロープ補償回路16はPNP形トラ
ンジスタ18のエミッタ，コレクタ間にスロープ抵抗19と
コンデンサ20の直列回路が接続されていると共に、PNP
形トランジスタ18のエミッタと電流検出器６の出力ライ
ンとの間にダイオード21のアノードと抵抗22の直列回路
が接続され、前記スロープ抵抗19とコンデンサ20の接続
点がダイオード21と抵抗22の接続点に接続されて構成さ
れている。
を介してピーク電流制御回路７のフリップフロップ回路
10から出力するパルス出力によって制御され、電流検出
器６で検出された電流検出波形はピーク電流制御回路７
と電流検出器６との間にドライブ回路11を介して接続さ
れたスロープ補償回路16によってスロープ補償されるよ
うに構成されている。ドライブ回路11は制御用電源端子
間に接続されたNPN形トランジスタ17とPNP形トランジス
タ18の直列回路から構成されており、両トランジスタ1
7,18のベース同士が接続され、この接続点がフリップフ
ロップ回路10の出力端子Ｑに接続されていると共に、エ
ミッタ同士が接続され、この接続点がスイッチング素子
３に接続されている。スロープ補償回路16はPNP形トラ
ンジスタ18のエミッタ，コレクタ間にスロープ抵抗19と
コンデンサ20の直列回路が接続されていると共に、PNP
形トランジスタ18のエミッタと電流検出器６の出力ライ
ンとの間にダイオード21のアノードと抵抗22の直列回路
が接続され、前記スロープ抵抗19とコンデンサ20の接続
点がダイオード21と抵抗22の接続点に接続されて構成さ
れている。
次に本実施例の動作について説明する。
定電流制御帰還ループによりトランス２の二次側に流れ
る電流パルスが電流検出器６であるカレントトランスに
より検出されてピーク電流制御回路７の電圧比較器８の
入力端子に加えられ、コントロールICがピーク電流制御
回路７において電流検出波形のピーク値が一定になるよ
うにパルス出力（第２図（ａ）波形参照）をドライブ回
路11に出力する。フリップフロップ回路10の出力がＨレ
ベル信号のときNPN形トランジスタ17がオンすると同時
にPNP形トランジスタ18がオフする。これによりスイッ
チング素子３がオンし、同時にスロープ補償回路16のス
ロープ抵抗19を介してコンデンサ20に充電され（第２図
（ｂ）波形参照）、この充電電位が抵抗22を介して電流
検出器６で検出された検出出力に印加される（第２図
（ｃ）波形の実線の傾き参照）。次にフリップフロップ
回路10の出力がＬレベル信号のときNPN形トランジスタ1
7がオフすると同時にPNP形トランジスタ18がオンする。
これによりスイッチング素子３がオフすると同時にコン
デンサ20の充電電圧はダイオード21及びトランジスタ18
を介して放電される。コンデンサ20の充電電位が第２図
（ｃ）の電流検出波線の波線で示す傾きに印加され、第
２図（ｃ）の実線の傾きまでスロープ補償される。
る電流パルスが電流検出器６であるカレントトランスに
より検出されてピーク電流制御回路７の電圧比較器８の
入力端子に加えられ、コントロールICがピーク電流制御
回路７において電流検出波形のピーク値が一定になるよ
うにパルス出力（第２図（ａ）波形参照）をドライブ回
路11に出力する。フリップフロップ回路10の出力がＨレ
ベル信号のときNPN形トランジスタ17がオンすると同時
にPNP形トランジスタ18がオフする。これによりスイッ
チング素子３がオンし、同時にスロープ補償回路16のス
ロープ抵抗19を介してコンデンサ20に充電され（第２図
（ｂ）波形参照）、この充電電位が抵抗22を介して電流
検出器６で検出された検出出力に印加される（第２図
（ｃ）波形の実線の傾き参照）。次にフリップフロップ
回路10の出力がＬレベル信号のときNPN形トランジスタ1
7がオフすると同時にPNP形トランジスタ18がオンする。
これによりスイッチング素子３がオフすると同時にコン
デンサ20の充電電圧はダイオード21及びトランジスタ18
を介して放電される。コンデンサ20の充電電位が第２図
（ｃ）の電流検出波線の波線で示す傾きに印加され、第
２図（ｃ）の実線の傾きまでスロープ補償される。
このように本実施例においては、ピーク電流制御回路７
と電流検出器６との間にスロープ補償回路16を挿入接続
しているため、スイッチング素子３のオン，オフ期間と
同期して電流検出器６の検出出力がスロープ補償され、
スイッチング素子３を50％以上のデューティ比で安定動
作させることが可能となる。
と電流検出器６との間にスロープ補償回路16を挿入接続
しているため、スイッチング素子３のオン，オフ期間と
同期して電流検出器６の検出出力がスロープ補償され、
スイッチング素子３を50％以上のデューティ比で安定動
作させることが可能となる。
なお本考案は上記実施例に限定されるものではなく本考
案の要旨の範囲内において種々の変形実施が可能であ
る。例えば定電流制御帰還ループは各種タイプのものに
適用することができ、電流検出器をトランスの一次側に
接続してもよい。またスイッチング素子はFETを図示し
たがトランジスタを用いてもよい。またコントロールIC
を用いずにピーク電流制御回路等を個々の電子回路によ
って構成してもよい。また、スロープ補償回路はドライ
ブ回路の入力側に位置してピーク電流制御回路と電流検
出器との間に接続してもよく、あるいはドライブ回路を
用いずにピーク電流制御回路の出力信号により直接スイ
ッチング素子を制御するように構成し、このピーク電流
制御回路と電流検出器との間にスロープ補償回路を接続
してもよく、この場合スロープ補償回路の充放電はピー
ク電流制御回路の出力端子を介して行われる。
案の要旨の範囲内において種々の変形実施が可能であ
る。例えば定電流制御帰還ループは各種タイプのものに
適用することができ、電流検出器をトランスの一次側に
接続してもよい。またスイッチング素子はFETを図示し
たがトランジスタを用いてもよい。またコントロールIC
を用いずにピーク電流制御回路等を個々の電子回路によ
って構成してもよい。また、スロープ補償回路はドライ
ブ回路の入力側に位置してピーク電流制御回路と電流検
出器との間に接続してもよく、あるいはドライブ回路を
用いずにピーク電流制御回路の出力信号により直接スイ
ッチング素子を制御するように構成し、このピーク電流
制御回路と電流検出器との間にスロープ補償回路を接続
してもよく、この場合スロープ補償回路の充放電はピー
ク電流制御回路の出力端子を介して行われる。
［考案の効果］ 本考案は電流検出器とピーク電流制御回路とを有する定
電流制御帰還ループを備えた電流モード制御装置におい
て、前記ピーク電流制御回路の出力側と前記電流検出器
の出力側との間に電流検出波形のスロープ補償回路を接
続することにより、発振回路出力及びこの出力により形
成される正の傾きをもつ鋸歯状波出力が無い場合におい
てもスロープ補償によりスイッチング素子を50％以上の
デューティ比で安定動作させることを可能にする電流モ
ード制御装置のスロープ補償回路を提供できる。
電流制御帰還ループを備えた電流モード制御装置におい
て、前記ピーク電流制御回路の出力側と前記電流検出器
の出力側との間に電流検出波形のスロープ補償回路を接
続することにより、発振回路出力及びこの出力により形
成される正の傾きをもつ鋸歯状波出力が無い場合におい
てもスロープ補償によりスイッチング素子を50％以上の
デューティ比で安定動作させることを可能にする電流モ
ード制御装置のスロープ補償回路を提供できる。
第１図は本考案の一実施例を示す回路構成図、第２図
（ａ）はコントロールICの出力パルスを示す波形図、第
２図（ｂ）はスロープ補償回路の出力を示す波形図、第
２図（ｃ）は電流検出波形を示す波形図、第３図は従来
例を示す回路構成図である。 ３…スイッチング素子 ６…電流検出器 ７…ピーク電流制御回路 11…ドライブ回路 16…スロープ補償回路
（ａ）はコントロールICの出力パルスを示す波形図、第
２図（ｂ）はスロープ補償回路の出力を示す波形図、第
２図（ｃ）は電流検出波形を示す波形図、第３図は従来
例を示す回路構成図である。 ３…スイッチング素子 ６…電流検出器 ７…ピーク電流制御回路 11…ドライブ回路 16…スロープ補償回路
Claims (1)
- 【請求項１】電流検出器と、電流のピーク値を一定に保
つようにスイッチング素子のスイッチング時間幅を制御
するピーク電流制御回路とを有する定電流制御帰還ルー
プを備えた電流モード制御装置において、前記ピーク電
流制御回路の出力側と前記電流検出器の出力側との間に
電流検出波形のスロープ補償回路を接続したことを特徴
とする電流モード制御装置のスロープ補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332189U JPH0739346Y2 (ja) | 1989-10-20 | 1989-10-20 | 電流モード制御装置のスロープ補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332189U JPH0739346Y2 (ja) | 1989-10-20 | 1989-10-20 | 電流モード制御装置のスロープ補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363083U JPH0363083U (ja) | 1991-06-20 |
| JPH0739346Y2 true JPH0739346Y2 (ja) | 1995-09-06 |
Family
ID=31671305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12332189U Expired - Lifetime JPH0739346Y2 (ja) | 1989-10-20 | 1989-10-20 | 電流モード制御装置のスロープ補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0739346Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7605573B2 (en) | 2005-03-03 | 2009-10-20 | Ricoh Company, Ltd. | Switching regulator providing slope compensation and voltage control method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6114582B2 (ja) * | 2013-03-14 | 2017-04-12 | 株式会社小糸製作所 | 光源制御装置 |
| JP6680010B2 (ja) * | 2016-03-15 | 2020-04-15 | 富士電機株式会社 | スイッチング電源装置の制御回路およびスロープ生成回路 |
-
1989
- 1989-10-20 JP JP12332189U patent/JPH0739346Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7605573B2 (en) | 2005-03-03 | 2009-10-20 | Ricoh Company, Ltd. | Switching regulator providing slope compensation and voltage control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363083U (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717994A (en) | Current mode control for DC converters operating over 50% duty cycle | |
| US4956761A (en) | Switching power source apparatus of ringing choke converter system | |
| US20070253228A1 (en) | Switching power supply | |
| JP3175663B2 (ja) | 自励発振型スイッチング電源装置 | |
| US5175675A (en) | Switching regulator in which oscillation is maintained below a predetermined frequency | |
| JPH0586145B2 (ja) | ||
| JPH0739346Y2 (ja) | 電流モード制御装置のスロープ補償回路 | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JP2004180385A (ja) | スイッチング電源 | |
| JP3488709B2 (ja) | スイッチング電源装置 | |
| US4122513A (en) | Power control device | |
| JP3006775B2 (ja) | スイッチング電源装置 | |
| JPH043598Y2 (ja) | ||
| JPH0545114Y2 (ja) | ||
| JP3378509B2 (ja) | 電源装置 | |
| JP2646021B2 (ja) | コンバータ | |
| JPS598473Y2 (ja) | 周波数変換装置 | |
| JP3191756B2 (ja) | スイッチング電源装置 | |
| JPH0534233Y2 (ja) | ||
| JPS5932222Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP3063812B2 (ja) | 直流−直流変換器 | |
| JP2729478B2 (ja) | コンバータ | |
| KR0175837B1 (ko) | 주smps(주스위칭모드 전원공급기)의 출력전압을 이용한 dc-dc 컨버터 | |
| JPH04217867A (ja) | スイッチング電源装置 | |
| KR920003089Y1 (ko) | 링잉 초크 콘버터 방식의 스위칭 전원 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |