JPH04217867A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータの入力側に力
率改善回路を接続したスイッチング電源装置に関する。

【０００２】

【従来の技術】スイッチング電源装置は一般に直流電圧
を入力し任意の電圧を出力するものであるが、商用電源
などの交流電源電圧を整流ダイオードと大容量の平滑コ
ンデンサで整流平滑して直流電圧に変換する場合、電源
電圧が完全な正弦波形であるにもかかわらず、電流は平
滑コンデンサの充電されている期間のみ流れてパルス波
形となり、力率の低下を生じて高周波ノイズの発生源と
なる。

【０００３】このような力率の低下を防止するためには
図８に示すような力率改善回路を用いたものが提案され
ており、これは三相交流電源１を整流する三相整流回路
２にＦＥＴからなる第１のスイッチング素子３と、イン
ダクタンス４と、ダイオード５とにより構成される昇圧
チョッパ回路からなる力率改善回路６を接続し、第１の
スイッチング素子３によりスイッチングして昇圧された
電圧を出力する。この力率改善回路６の出力端間には昇
圧された電圧を平滑するための平滑コンデンサ７が接続
されるとともに、この平滑コンデンサ７で平滑された直
流入力電圧Ｖｉを検出するために抵抗８とフォトカプラ
の発光ダイオード９とシャントレギュレータ１０との直
列回路を接続し、シャントレギュレータ１０のリファレ
ンスに直流入力電圧Ｖｉを抵抗１１，１２で分圧して印
加することにより、この印加された入力検出電圧とシャ
ントレギュレータ１０の基準電圧との差異に基づいてシ
ャントレギュレータ１０のカソードに電流が流れ込み、
発光ダイオード９が発光する。

【０００４】フォトカプラのフォトトランジスタ１３は
抵抗１４と直列接続して直流電源１５の両端間に接続さ
れており、発光ダイオード９の光量に応じて変化するフ
ォトトランジスタ１３の出力に基づいて、このフォトト
ランジスタ１３と抵抗１４との接続点の電圧を力率改善
回路６内の制御用ＩＣ１６ａに内蔵されたＰＷＭコンパ
レータ１７ａの反転入力端子に印加する。制御用ＩＣ１
６ａの電源供給端子Ｖｃｃと接地端子ＧＮＤとの間にこ
の制御用ＩＣ１６ａを駆動させるための直流電源１５が
接続されており、この制御用ＩＣ１６ａに内蔵された三
角波発振回路１８ａに接続されるタイミング容量端子Ｃ
Ｔと接地端子ＧＮＤとの間に抵抗１９ａとコンデンサ２
０ａとを直列接続した時定数回路が接続されている。

【０００５】図９はタイミング容量端子ＣＴの波形図を
示したものであり、三角波発振回路１８ａから抵抗１９
ａを介してコンデンサ２０ａに対し所定の電圧を印加し
、コンデンサ２０ａを充電させてタイミング容量端子Ｃ
Ｔの端子電圧を上昇させている。タイミング容量端子Ｃ
Ｔの端子電圧は常に制御用ＩＣ１６ａにより検知されて
おり、この端子電圧が三角波発振回路１８ａにおいて予
め設定されたリセット電圧を越えた時に、コンデンサ２
０ａを強制的に放電させる動作を繰返すことによって、
このコンデンサ２０ａの容量によって決められるリセッ
ト電圧に達するまでの充放電時間に基づいた発振周波数
を有する三角波信号が三角波発振回路１８ａからＰＷＭ
コンパレータ１７ａの非反転入力端子に印加され、反転
入力端子に印加されたフォトトランジスタ１３と抵抗１
４との接続点の電圧とが比較される。そして、この比較
結果に基づくパルスをＰＷＭコンパレータ１７ａの出力
端子からドライバ回路２１ａを介して第１のスイッチン
グ素子３に供給してスイッチングすることにより力率が
改善される。平滑コンデンサ７によって平滑された直流
入力電圧Ｖｉは、力率改善回路６の出力両端にトランス
２２とＭＯＳ型ＦＥＴからなる第２のスイッチング素子
２３とを備えたインバータ２４に供給される。第２のス
イッチング素子２３をスイッチングすることによりトラ
ンス２２の二次巻線から誘起された電圧を整流平滑回路
２５により整流平滑し、出力端子＋Ｖ，−Ｖを介して負
荷２６に直流出力電圧Ｖｏを供給する。

【０００６】出力端子＋Ｖ，−Ｖ間には直流出力電圧Ｖ
ｏを検出し、かつトランス２２の一次側と二次側とを絶
縁するために抵抗２７，フォトカプラの発光ダイオード
２８，シャントレギュレータ２９の直列回路と、抵抗３
０，３１の直列回路とが接続されており、シャントレギ
ュレータ２９のリファレンスに直流出力電圧Ｖｏを抵抗
３０，３１で分圧して印加することにより、このシャン
トレギュレータ２９のカソードに流れ込む電流に応じて
発光ダイオード２８が発光し、この発光ダイオード２８
の光量に応じて、直流電源３２の両端間に直列接続され
たフォトトランジスタ３３と抵抗３４との接続点の電圧
をインバータ２４内の制御用ＩＣ１６ｂに内蔵されたＰ
ＷＭコンパレータ１７ｂの反転入力端子に印加している
。制御用ＩＣ１６ｂは力率改善回路６内の制御用ＩＣ１
６ａと同一のものであり、電源供給端子Ｖｃｃと接地端
子ＧＮＤとの間に直流電源３２を接続し、三角波発振回
路１８ｂに接続されるタイミング容量端子ＣＴと接地端
子ＧＮＤとの間に抵抗１９ｂとコンデンサ２０ｂとを直
列接続して接続することにより、第９図に示すようなリ
セット信号に達するまでのコンデンサ２０の充放電時間
に基づく三角波信号がＰＷＭコンパレータ１７ｂの非反
転入力端子に印加され、この電圧がフォトトランジスタ
３３と抵抗３４との接続点の電圧と比較され、この比較
結果に基づくパルスをＰＷＭコンパレータ１７ｂの出力
端子からドライバ回路２１ｂを介して第２のスイッチン
グ素子２３に供給して、直流出力電圧Ｖｏを一定とする
ように第２のスイッチング素子２３をＰＷＭ制御するも
のである。

【０００７】このように、力率改善回路６を備えたスイ
ッチング電源装置においては、平滑コンデンサ７に印加
される直流入力電圧Ｖｉの電圧値を検出し、三相整流回
路２からの出力波形の谷部分ではその降下した電圧値に
応じてパルス幅が広くなるように、また前記三相整流回
路２からの出力波形の山部分ではその上昇した電圧値に
応じてパルス幅が狭くなるように制御用ＩＣ１６ａから
第１のスイッチング素子３にパルス信号を供給する。こ
のため、第１のスイッチング素子３がオンの時にはイン
ダクタンス４には電磁エネルギーが蓄積され、第１のス
イッチング素子３がオフの時にはこの蓄積された電磁エ
ネルギーと三相整流回路２からの出力とを重畳させてダ
イオード５を通じて平滑コンデンサ７を充電することで
三相整流回路２の出力端に大容量のコンデンサを接続す
る必要がなくなり三相交流電源１の交流電圧波形と電流
波形とを略一致させて力率を改善することが可能となる
。

【０００８】

【発明が解決しようとする課題】上記従来技術において
は、力率改善回路６及びインバータ２４の各制御用ＩＣ
１６ａ，１６ｂにはそれぞれ独自の発振を行う三角波発
振回路１８ａ，１８ｂが内蔵されているため、この三角
波発振回路１８ａ，１８ｂからそれぞれ発生する三角波
信号の発振周波数の差によってビートを生じ、周辺機器
に悪影響を及ぼすばかりでなく、このビートによってス
イッチング電源装置内にノイズが発生するために、各制
御回路の誤動作を引き起こして安定した制御が行われな
くなるといった問題を生じていた。

【０００９】そこで本発明は力率改善回路とインバータ
との発振周波数の差によるビートの発生を防止し、安定
した制御を行うことができるスイッチング電源装置を提
供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は交流電源電圧を
整流する整流回路に第１のスイッチング素子をスイッチ
ングして前記交流電源電圧の電圧波形と電流波形とを近
づけるための力率改善回路を接続し、この力率改善回路
から出力され平滑コンデンサにより平滑された直流入力
電圧を、トランスの一次巻線に第２のスイッチング素子
が直列接続されたインバータによりスイッチングし、前
記トランスの二次巻線に誘起された電圧を整流平滑して
出力するとともに、前記第１及び第２のスイッチング素
子をパルス幅制御するための帰還回路として発振回路を
内蔵した制御用ＩＣをそれぞれ設け、この制御用ＩＣに
は端子電圧レベルを検知して所定の電圧レベルに達する
までの時間を前記発振回路の発振周波数に設定するタイ
ミング容量端子を有するスイッチング電源装置において
、前記力率改善回路と前記インバータとに同期信号を供
給する同期信号発振回路を備えて、前記力率改善回路と
前記インバータとを同期させるように構成したものであ
る。

【００１１】

【作用】上記構成によって、力率改善回路とインバータ
に内蔵された各制御用ＩＣのタイミング容量端子には同
期信号発振回路から互いに同期信号が供給され、この同
期信号に基づいて各発振回路は同期信号発振回路に同期
された発振を行い、第１及び第２のスイッチング素子を
ＰＷＭ制御する。

【００１２】

【実施例】以下、本発明の実施例を添付図面を参照して
説明する。図１乃至図５は本発明の第１実施例を示すス
イッチング電源装置であり、図８と同一部分に同一符号
を付し、同一箇所の説明は省略する。

【００１３】図１に示すように、力率改善回路６内にお
ける抵抗１９ａ，コンデンサ２０ａの接続点及びインバ
ータ２４内における抵抗１９ｂ，コンデンサ２０ｂの接
続点には、力率改善回路６とインバータ２４のタイミン
グ容量端子ＣＴに対してリセット同期信号Ｄを供給する
同期信号発振回路３５が同一の回路構成からなる２個の
同期信号駆動回路３６を介して接続されている。

【００１４】図２は同期信号発振回路３５を示しており
、一定周期のパルスを出力する基準信号発生回路４１の
出力信号Ｓ１　をフリップフロップ４２ａのクロック入
力端子ＣＫ及び各アンドゲート４３ａ，４３ｂの一方の
入力端子に供給するとともに、この同期信号発生回路３
５及びフリップフロップ４２ａを駆動させるためにトラ
ンス２４の二次側電圧から供給された基準電圧Ｖｃｃを
同期信号発振回路３５及びフリップフロップ４２ａの電
源供給端子Ｖｃｃに印加し、この基準電圧Ｖｃｃを電流
制限用抵抗４４ａを介して入力端子Ｊ及び入力端子Ｋに
供給する。そして、基準信号発生回路４１からの出力信
号Ｓ１　に基づいて、フリップフロップ４２ａの非反転
入力端子Ｑ及び反転入力端子Ｑ´からそれぞれ出力信号
Ｓ２　，Ｓ３　がアンドゲート４３ａ，４３ｂの他方の
入力端子に供給されることにより、この各アンドゲート
４３ａ，４３ｂの出力端子から同期信号駆動回路３６に
互いに１８０　°の位相を有するリセット同期信号Ｄ１
　，Ｄ２を出力する。また、アンドゲート４３ａから出
力されるリセット同期信号Ｄ１　はフリップフロップ４
２ｂのクロック入力端子ＣＫ及び各アンドゲート４３ｃ
，４３ｄの一方の入力端子に供給されており、基準電圧
Ｖｃｃをフリップフロップ４２ｂの電源入力端子Ｖｃｃ
及び電流制限用抵抗４４ｂを介して入力端子Ｊ及び入力
端子Ｋに供給することで、フリップフロップ４２ｂの非
反転入力端子Ｑ及び反転入力端子Ｑ´からそれぞれ出力
信号Ｓ４　，Ｓ５　がアンドゲート４３ｃ，４３ｄの他
方の入力端子に供給され、このアンドゲート４３ｃ，４
３ｄの出力端子から互いに１８０　°の位相を有するリ
セット同期信号Ｄ４　，Ｄ３　が出力する。

【００１５】図３は同期信号駆動回路３６を示しており
、同期信号発振回路３５からのリセット同期信号Ｄ１　
〜Ｄ４　のいずれか１つの端子と、トランス２２の二次
側にある同期信号発振回路３５の接地端子との間には電
流制限用抵抗５１とフォトカプラの発光ダイオード５２
とが直列接続されており、これによってトランス２２の
一次側にある力率改善回路６及びインバータ２４の各三
角波発振回路１８ａ，１８ｂと同期信号発振回路３５と
を絶縁している。そして、直流電源１５または直流電源
３２の両端に接続される電源供給端子Ｖｃｃと接地端子
ＧＮＤとの間には、抵抗５３とフォトカプラのフォトト
ランジスタ５４との直列回路が接続され、この抵抗５３
とフォトカプラのフォトトランジスタ５４との接続点を
抵抗５５とスピードアップ用コンデンサ５６とからなる
スピードアップ回路を介してエミッタを電源供給端子Ｖ
ｃｃに接続したトランジスタ５７のベースに接続すると
ともに、トランジスタ５７のエミッタと接地端子ＧＮＤ
との間に抵抗５８を接続することにより、このトランジ
スタ５７のエミッタと抵抗５８との接続点の電圧をコン
デンサ５９を介してリセット同期信号Ｄとして各制御用
ＩＣ１６ａ，１６ｂのタイミング容量端子ＣＴに供給す
るようにして構成されており、各同期信号発振回路３５
にはリセット同期信号Ｄ１　〜Ｄ４　のいずれか１つを
任意に選択して供給すればよく、同一のリセット同期信
号Ｄ１　〜Ｄ４　を供給してもよい。

【００１６】次に上記構成につき、その作用を説明する
。電源を投入すると、同期信号発振回路３５においては
図４のタイムチャートに示すように、フリップフロップ
４２ａの入力端子Ｊ及び入力端子Ｋは共にＨレベルにな
っているため、基準信号発生回路４１から出力される出
力信号Ｓ１　がＨレベルに立上がってフリップフロップ
４２ａのクロック入力端子ＣＫに印加されると、その瞬
間に出力端子Ｑからの出力信号Ｓ２　はＨレベルとなる
。このフリップフロップ４２ａは次に基準信号発生回路
４１ａからの出力信号Ｓ１　が再びＨレベルに立上がる
まで、出力端子Ｑ，Ｑ´をそれまでの状態に保持すると
ともに、この出力信号Ｓ１　がＨレベルに立上がった瞬
間に各出力端子Ｑ，Ｑ´はそれまでの状態を反転させる
ため、出力信号Ｓ１　が立上がるたびに、出力信号Ｓ２
　，Ｓ３　は互いに反転状態を保ちながらＬレベルまた
はＨレベルに切り換わって各アンドゲート４３ａ，４３
ｂに出力される。そして、出力信号Ｓ１　，Ｓ２　がと
もにＨレベルの場合にはアンドゲート４３ａからのリセ
ット同期信号Ｄ１　はＨレベルとなり、出力信号Ｓ１　
，Ｓ３　がともにＨレベルの場合にはアンドゲート４３
ｂからのリセット同期信号Ｄ２　はＨレベルとなって、
リセット同期信号Ｄ１　とリセット同期信号Ｄ２　とは
基準信号発生回路４１からの出力信号Ｓ１　に応じて互
いに分周され１８０　°の位相差を有するように出力さ
れる。

【００１７】一方、リセット同期信号Ｄ１　はフリップ
フロップ４２ｂのクロック入力端子ＣＫに供給されてい
るため、このフリップフロップ４２ｂによって、リセッ
ト同期信号Ｄ１　がＬレベルからＨレベルに立上がるま
で出力端子Ｑ，Ｑ´をそれまでの状態に保持し、リセッ
ト同期信号Ｄ１　がＨレベルに立上がった瞬間に各出力
端子Ｑ，Ｑ´はそれまでの状態を反転させて、出力信号
Ｓ４　，Ｓ５　は互いに反転状態を保って各アンドゲー
ト４３ｃ，４３ｄに出力される。これによって、リセッ
ト同期信号Ｄ１　と出力信号Ｓ５　とがともにＨレベル
の場合にはアンドゲート４３ｄからのリセット同期信号
Ｄ３　はＨレベルとなり、リセット同期信号Ｄ１と出力
信号Ｓ４　とがともにＨレベルの場合にはアンドゲート
４３ｃからのリセット同期信号Ｄ４　はＨレベルとなっ
て、リセット同期信号Ｄ３　，Ｄ４　はリセット同期信
号Ｄ１　に基づいて互いに分周され１８０　°の位相差
を有するように出力される。

【００１８】同期信号駆動回路３６においては、同期信
号発振回路３５から出力されるリセット同期信号Ｄ１　
〜Ｄ４　のいずれか１つが選択されて抵抗５１とフォト
トランジスタの発光ダイオード５２との直列回路に印加
されており、リセット同期信号Ｄ１　〜Ｄ４がＬレベル
の場合にはフォトカプラの発光ダイオード５２には電流
が流れないためにフォトトランジスタ５４のインピーダ
ンスは高くなり、電源供給端子Ｖｃｃから抵抗５３を介
してスピードアップ用コンデンサ５６に電荷が蓄えられ
るとともに、トランジスタ５７のベースはＨレベルとな
りこのトランジスタ５７はカットオフするために、リセ
ット同期信号Ｄは出力しない。

【００１９】次に、リセット同期信号Ｄ１　〜Ｄ４　が
Ｈレベルになると、抵抗５１を介して所定の電流がフォ
トカプラの発光ダイオード５２に流れるためにフォトト
ランジスタ５４のインピーダンスは低くなり、これによ
ってスピードアップ用コンデンサ５６に蓄えられていた
電荷がフォトトランジスタ５４を介して接地端子ＧＮＤ
に移動してスピードアップ用コンデンサ５６は急速に放
電し、トランジスタ５７のターンオン時間を短くするこ
とができ、これによってトランジスタ５７のコレクタか
ら各制御用ＩＣ１６ａ，１６ｂのタイミング容量端子Ｃ
Ｔと接地端子ＧＮＤとの間に直列接続されたコンデンサ
１９ａと抵抗２０ａ及びコンデンサ１９ｂと抵抗２０ｂ
との各接続点に、コンデンサ５９によりトリガパルス状
に波形整形されたリセット同期信号Ｄが供給される。

【００２０】このとき、制御用ＩＣ１６ａのタイミング
容量端子ＣＴの波形図は図５に示すように、トリガパル
ス状のリセット同期信号Ｄがコンデンサ１９ａと抵抗２
０ａの接続点に印加されると、タイミング容量端子ＣＴ
の電圧はコンデンサ２０ａの充電電圧に重畳されてリセ
ット電圧を越えるため、制御用ＩＣ１６ａはコンデンサ
２０ａを強制的に放電させてタイミング容量端子ＣＴの
電圧を下げる動作が行われる。このため、外部から供給
されるリセット同期信号Ｄの周期に基づいた発振周波数
を有する三角波信号によって力率改善回路６の制御用Ｉ
Ｃ１６ａが動作することになり、これはインバータ２０
の制御用ＩＣ１６ｂのタイミング容量端子ＣＴに関して
も、制御用ＩＣ１６ａと同様にリセット同期信号Ｄに基
づいた発振周波数を有する三角波信号によって制御用Ｉ
Ｃ１６ｂの動作が行われて、互いの三角波発振回路１８
ａ，１８ｂは同期信号発振回路３５から出力される各リ
セット同期信号Ｄ１　〜Ｄ４　により同期された発振を
行い、第１のスイッチング素子３及び第２のスイッチン
グ素子２３をＰＷＭ制御する。

【００２１】このように本実施例においては、同期信号
発振回路３５から力率改善回路６とインバータ２４に内
蔵された各制御用ＩＣ１６ａ，１６ｂのタイミング容量
端子ＣＴに対して、互いに全く同一、あるいは分周され
るかまたは１８０　°の位相差を有するリセット同期信
号Ｄが供給されるため、スイッチング電源装置自体は基
準信号発生回路４１からの出力信号Ｓ１　によって同期
され、これによって各三角波発振回路１８ａ，１８ｂの
差周波数によるビートの発生が起こらなくなり周辺機器
に悪影響を及ぼす虞れがなく、しかもビートによるノイ
ズの発生がなくなり、誤動作等が起こらない安定した制
御が行われる。

【００２２】第６図は本発明の第２実施例を示す同期信
号駆動回路３６ａであり、この実施例では同期信号発振
回路３５からのリセット同期信号Ｄ１〜Ｄ４　のいずれ
か１つの端子は、抵抗６１とスピードアップ用コンデン
サ６２とからなるスピードアップ回路を介し、プッシュ
プル接続されたＮＰＮ型トランジスタ６３及びＰＮＰ型
トランジスタ６４のベースに接続されている。

【００２３】トランジススタ６３のコレクタは電源供給
端子Ｖｃｃに接続されることでトランス２２の二次側電
圧から所定の電圧が供給されるとともに、トランジスタ
６４のコレクタはトランス２２の二次側接地端子ＧＮＤ
を接続しており、これによって双方のトランジスタ６３
，６４のエミッタ同士を接続した接続点とトランス２２
の二次側接地端子ＧＮＤとの間にコンデンサ６５とトラ
ンス６６の一次巻線との直列回路を接続して、トランス
２２の一次側にある力率改善回路６及びインバータ２４
の各三角波発振回路１８ａ，１８ｂ　と、トランス２２
の二次側にある同期信号発振回路３５とを絶縁している
。そして、トランス６６の二次巻線の一端に電流制限用
の抵抗６７を接続し、他端にトランス２２の一次側接地
端子ＧＮＤを接続して、このトランス２２の二次巻線に
誘起された電圧をリセット信号Ｄとして、各三角波発振
回路１８ａ，１８ｂのタイミング容量端子ＣＴに供給す
るようにして構成される。

【００２４】この同期信号駆動回路３６ａにおいては、
印加されるリセット同期信号Ｄ１　〜Ｄ４　がＬレベル
の場合には、双方のトランジスタ６３，６４のベースに
Ｌレベル信号が加えられ、トランジスタ６３はカットオ
フしトランジスタ６４はオン動作するため、コンデンサ
６５に蓄えられた電荷がスピードアップ用コンデンサ６
２によってトランジスタ６４を介して急速に放電され、
トランス６６の二次巻線からは電圧が誘起されず、リセ
ット同期信号Ｄは出力しない。

【００２５】次に、リセット同期信号Ｄ１　〜Ｄ４　が
Ｈレベルになると、双方のトランジスタ６３，６４のベ
ースにＨレベル信号が加えられ、トランジスタ６３はオ
ン動作しトランジスタ６４はカットオフするため、コン
デンサ６５が充電を完了するまで電源供給端子Ｖｃｃか
らトランス６６の一次巻線に電圧が供給される。これに
よって、二次側に誘起されたトランス６６の出力電圧が
抵抗６７を介してトリガパルス状に波形整形されたリセ
ット同期信号Ｄが出力され、第１実施例と同様な作用、
効果を有する。

【００２６】図７は本発明の第３実施例を示す同期信号
駆動回路３６ｂであり、この実施例では力率改善回路６
及びインバータ２４の各三角波発振回路１８ａ，１８ｂ
と同期信号発振回路３５の基準信号発振器４１とがとも
にトランス２２の一次側あるいはトランス２２の二次側
から電源供給端子Ｖｃｃを介して電力供給を受けており
、フォトカプラの発光ダイオード５２及びフォトトラン
ジスタ５４の代りとして、トランス２２の一次側と二次
側とは絶縁せずにトランジスタ６０のベースを直接抵抗
５１に接続し、このトランジスタ６０のエミッタ、コレ
クタをそれぞれ抵抗５３及び制御用ＩＣ１６ａ，１６ｂ
と同一の接地端子ＧＮＤに接続する以外は図５と同一に
構成されている。

【００２７】そして、リセット同期信号Ｄ１　〜Ｄ４　
がＬレベルの場合、トランジスタ６０はターンオフして
トランジスタ５７のベースはＨレベルとなり、このトラ
ンジスタ５７はカットオフするためにリセット同期信号
Ｄは出力せず、リセット同期信号Ｄ１　〜Ｄ４　がＨレ
ベルになると、トランジスタ６０はオン動作してトラン
ジスタ５７のベースはＨレベルとなり、これによってス
ピードアップ用コンデンサ５６の放電によってトランジ
スタ５７は急速にターンオンすることで、このトランジ
スタ５７のコレクタからコンデンサ５９によりトリガパ
ルス状に波形整形されたリセット同期信号Ｄが供給され
、第１実施例と同様の作用、効果を有する。

【００２８】なお、本発明は上記各実施例に限定される
ものではなく本発明の要旨の範囲内において種々の変形
実施が可能である。例えば、各スイッチング素子はＭＯ
Ｓ型ＦＥＴの代りにトランジスタを用いてもよい。また
、力率改善回路は昇圧チョッパ回路を用いたが昇降圧チ
ョッパ回路等を用いることもできる。さらに、インバー
タはフォワード型、フライバック型等、各種タイプのス
イッチング電源装置に適用可能である。

【００２９】

【発明の効果】本発明は交流電源電圧を整流する整流回
路に第１のスイッチング素子をスイッチングして前記交
流電源電圧の電圧波形と電流波形とを近づけるための力
率改善回路を接続し、この力率改善回路から出力され平
滑コンデンサにより平滑された直流入力電圧を、トラン
スの一次巻線に第２のスイッチング素子が直列接続され
たインバータによりスイッチングし、前記トランスの二
次巻線に誘起された電圧を整流平滑して出力するととも
に、前記第１及び第２のスイッチング素子をパルス幅制
御するための帰還回路として発振回路を内蔵した制御用
ＩＣをそれぞれ設け、この制御用ＩＣには端子電圧レベ
ルを検知して所定の電圧レベルに達するまでの時間を前
記発振回路の発振周波数に設定するタイミング容量端子
を有するスイッチング電源装置において、前記力率改善
回路と前記インバータとに同期信号を供給する同期信号
発振回路を備えて、前記力率改善回路と前記インバータ
とを同期させるように構成したことにより、力率改善回
路とインバータとの発振周波数の差によるビートの発生
を防止し、安定した制御を行うことができるスイッチン
グ電源装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すスイッチング電源装
置の回路構成図である。

【図２】本発明の第１実施例を示す同期信号発振回路の
回路構成図である。

【図３】本発明の第１実施例を示す同期信号駆動回路の
回路構成図である。

【図４】本発明の第１実施例を示す同期信号発振回路の
動作を示すタイムチャートである。

【図５】本発明の第１実施例を示す制御用ＩＣのタイミ
ング容量端子ＣＴ電圧の波形図である。

【図６】本発明の第２実施例を示す同期信号駆動回路の
回路構成図である。

【図７】本発明の第３実施例を示す同期信号駆動回路の
回路構成図である。

【図８】従来例を示すスイッチング電源装置の回路構成
図である。

【図９】従来例を示す制御用ＩＣのタイミング容量端子
ＣＴ電圧の波形図である。

【符号の説明】

１　　三相交流電源（交流電源電圧） ２　　三相整流回路（整流回路） ３　　第１のスイッチング素子 ６　　力率改善回路 １６ａ，１６ｂ　　制御用ＩＣ １８ａ，１８ｂ　　三角波発振回路（発振回路）２２　
　トランス ２３　　第２のスイッチング素子 ２４　　インバータ ２５　　整流平滑回路 ３５　　同期信号発振回路 ＣＴ　　タイミング容量端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　交流電源電圧を整流する整流回路に第
   １のスイッチング素子をスイッチングして前記交流電源
   電圧の電圧波形と電流波形とを近づけるための力率改善
   回路を接続し、この力率改善回路から出力され平滑コン
   デンサにより平滑された直流入力電圧を、トランスの一
   次巻線に第２のスイッチング素子が直列接続されたイン
   バータによりスイッチングし、前記トランスの二次巻線
   に誘起された電圧を整流平滑して出力するとともに、前
   記第１及び第２のスイッチング素子をパルス幅制御する
   ための帰還回路として発振回路を内蔵した制御用ＩＣを
   それぞれ設け、この制御用ＩＣには端子電圧レベルを検
   知して所定の電圧レベルに達するまでの時間を前記発振
   回路の発振周波数に設定するタイミング容量端子を有す
   るスイッチング電源装置において、前記力率改善回路と
   前記インバータとに同期信号を供給する同期信号発振回
   路を備えて、前記力率改善回路と前記インバータとを同
   期させるように構成したことを特徴とするスイッチング
   電源装置。