JP2655673B2

JP2655673B2 - 電源装置

Info

Publication number: JP2655673B2
Application number: JP63082029A
Authority: JP
Inventors: 務塩見
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1988-04-01
Filing date: 1988-04-01
Publication date: 1997-09-24
Anticipated expiration: 2012-09-24
Also published as: JPH01255469A

Description

【発明の詳細な説明】［産業上の利用分野］本発明はスイッチング電源手段を２段直列接続して構
成される電源装置に関するものである。

［従来の技術］従来、インバータやコンバータ、チョッパー等のスイ
ッチング電源手段が広く用いられている。これらのスイ
ッチング電源手段は、１つ以上のスイッチング素子（例
えば、バイポーラトランジスタや電界効果トランジス
タ、サイリスタ等）と、周辺の受動部品（例えば、コン
デンサやインダクタンス素子、ダイオード等）を組み合
わせ、スイッチング素子を高速で開閉せしめることによ
り、入出力間の電力変換を行う手段である。電力変換の
種類としては、例えば、直流高電圧を直流低電圧に変換
したり、直流電力を数十kHzの交流電力に変換する等の
種類があり、前者は商用交流電源の整流出力から数Ｖ〜
数十Ｖの直流電源を効率良く得るために、後者は放電灯
を高周波点灯するような用途に利用されている。

ところで、商用交流電源を入力する場合、一般には整
流素子で脈流を作り、直接大容量のコンデンサにて平滑
して直流電圧を生成し、スイッチング電源手段に入力す
る。この場合、商用交流電源の入力力率は低くなり、入
力電源が多くなるために配線容量を大きくする必要があ
り、また、入力電流の高周波成分が覆いため、電源電圧
に歪みを生じ、同じ電源配線に接続された他の機器に悪
影響を及ぼす等の不都合がある。そこで、商用交流電源
を整流した後、大容量のコンデンサを介さずに、一度別
のスイッチング電源手段を用いて安定な直流電圧を生成
する方式がある。第17図はその方式を用いた従来例の回
路図である。

従来例１以下、第17図の回路の構成について説明する。

商用交流電源Vsには全波整流器DB₁の交流入力端が接
続されている。全波整流器DB₁の直流出力端には、極性
反転型チョッパー回路が接続されている。極性反転型チ
ョッパー回路は、全波整流器DB₁の直流出力端に、イン
ダクタンス素子L₁とトランジスタQ₁の直列回路を接続
し、インダクタンス素子L₁の両端に、ダイオードD₁を介
して平滑用のコンデンサC₀を並列に接続した構成になっ
ている。このコンデンサC₀の両端が、極性反転型チョッ
パー回路の出力端となる。極性反転型チョッパー回路の
出力端には、直列共振型インバータ回路が接続されてい
る。

このインバータ回路は、直列に接続されたスイッチン
グ用のトランジスタQ₂,Q₃を備え、このトランジスタQ₂,
Q₃の直列回路に入力直流電圧が印加される。一方のトラ
ンジスタQ₂と並列に、カップリング用のコンデンサC₁、
負荷Ｚ、インダクタンス素子L₂の直列回路が接続されて
いる。負荷Ｚの両端には、共振用のコンデンサC₂が並列
に接続されている。なお、トランジスタQ₂,Q₃には、ダ
イオードD₂,D₃が逆並列に接続されているが、これらの
ダイオードD₂,D₃は必ずしも必要ではない。

トランジスタQ₁,Q₂,Q₃のベース・エミッタ間には、そ
れぞれパルストランスPT₁,PT₂,PT₃の２次巻線がバイア
ス抵抗R₁,R₂,R₃を介して接続されている。パルストラン
スPT₁の１次巻線は、トランジスタQ₄を介して直流電源E
₂に接続されており、パルストランスPT₂,PT₃の１次巻線
は、トランジスタQ₅,Q₆を介して直流電源E₃に接続され
ている。トランジスタQ₄のベースには、バイアス抵抗R₄
を介してフリップフロップFFの出力Ｑが接続されてい
る。フリップフロップFFのリセット入力Ｒには、コンパ
レータCP₁の出力が接続されている。コンパレータCP₁の
負入力端子には基準電圧E₁が印加されている。コンデン
サC₀の両端には、高インピーダンスの抵抗R₇,R₈の直列
回路によりなる分圧回路が接続されている。抵抗R₇,R₈
の接続点の電圧はコンパレータCP₁の正入力端子に印加
されている。フリップフロップFFのクロック入力CLに
は、発振器OSCから出力されるクロック信号が入力され
ている。発振器OSCから出力されるクロック信号は、バ
イアス抵抗R₆を介してトランジスタQ₆のベースに供給さ
れると共に、NOT回路G₁にて反転され、バイアス抵抗R₅
を介してトランジスタQ₅のベースに供給されている。

このように、チョッパー回路とインバータ回路とを組
み合わせて使用することにより、入力力率は高くなり、
入力電流の高周波成分も少なくなるものである。

以下、この従来例の動作について説明する。商用交流
電源Vsが投入されると、商用交流電源Vsの交流電圧が全
波整流器DBにより全波整流され、全波整流器DBの直流出
力端子には脈流電圧が発生する。まず、極性反転型チョ
ッパー回路の動作について説明する。トランジスタQ₁が
オン状態のとき、全波整流器DBからの直流電流はトラン
ジスタQ₁を介してインダクタンス素子L₁に流れ、インダ
クタンス素子L₁にエネルギーが蓄えられる。次に、トラ
ンジスタQ₁がオフ状態になると、全波整流器DBからの電
流はインダクタンス素子L₁は流入しなくなり、インダク
タンス素子L₁は電流の連続性を維持するために、その両
端に電圧を発生し、ダイオードD₁を介してインバータ回
路及びコンデンサC₀に電流を流す。以下、同様にして、
トランジスタQ₁をスイッチングすることにより、全波整
流器DBの出力電圧とは逆極性の電圧をインバータ回路及
びコンデンサC₀に供給する。

次に、直列共振型インバータ回路の動作について説明
する。トランジスタQ₂,Q₃のベース・エミッタ間には、
トランジスタQ₂,Q₃を交互にオン、オフさせるような制
御信号が夫々入力されている。トランジスタQ₂がオフ状
態で、トランジスタQ₃がオン状態の場合には、インバー
タ回路の入力端よりコンデンサC₁とインダクタンス素子
L₂及びトランジスタQ₃のコレクタ・エミッタ間を介し
て、負荷ＺとコンデンサC₂の並列回路に電流が流れる。
このとき、コンデンサC₁は充電される。次に、トランジ
スタQ₂がオン状態で、トランジスタQ₃がオフ状態の場合
には、コンデンサC₁からトラジスタQ₂のコレクタ・エミ
ッタ間とインダクタンス素子L₂を介して負荷Ｚとコンデ
ンサC₂の並列回路に電流が流れる。以下、同じ動作を繰
り返し、インダクタンス素子L₂とコンデンサC₂の直列共
振回路には高周波電流が流れ、コンデンサC₂の両端には
共振作用により高電圧が発生し、負荷Ｚに印加される。

次に、上述のチョッパー回路及びインバータ回路のト
ランジスタQ₁,Q₂,Q₃を制御するための制御回路の動作に
ついて説明する。発振器OSCはデューティファクターが5
0％の矩形波信号を発振する。第18図は発振器OSCの出力
と、チョッパー回路の出力電流Ic、インバータ回路の入
力電流Id、及びコンデンサC₀のリップル電流Irの各波形
を示している。

発振器OSCの出力が“High"レベルになると、フリップ
フロップFFがセットされ、その出力Ｑが“High"レベル
となり、トランジスタQ₄がオンされて、直流電源E₂によ
りパルストランスPT₁が励磁され、トランジスタQ₁がオ
ンされる。同時にトランジスタQ₆がオンされ、直流電源
E₃によりパルストランスPT₃が励磁され、トランジスタQ
₃がオンされて、電流Idが流れる。コンデンサC₀の両端
電圧は抵抗R₇,R₈で分圧されて検出される。その検出電
圧と基準電圧とE₁とをコンパレータCP₁で比較する。検
出電圧が基準電圧E₁よりも高くなると、コンパレータCP
₁の出力が“High"レベルとなり、フリップフロップFFが
リセットされ、その出力Ｑが“Low"レベルとなり、トラ
ンジスタQ₄がオフされて、トランジスタQ₁もオフされ、
インダクタンス素子L₁の蓄積エネルギーにより電流Icが
流れる。

発振器OSCの出力が“Low"レベルになると、トランジ
スタQ₆がオフされて、トランジスタQ₃もオフされ、電流
Idが流れなくなる。同時にNOT回路G₁の出力が“High"レ
ベルとなり、トランジスタQ₅がオンされ、直流電源E₃に
よりパルストランスPT₃が励磁され、トランジスタQ₂が
オンされる。

チョッパー回路における出力電圧安定化のためのコン
デンサC₀としては電解コンデンサを用いるが、この従来
例ではリップル電流Irの実効値が大きく、電解コンデン
サの容量を大きくしなければならないので装置の小形化
が困難であり、また電解コンデンサに多くのリップル電
流が流れるので信頼性が低い。

従来例２スイッチング電源手段の配置例としては、従来例１の
ようにチョッパー回路を前段に、インバータ回路を後段
に配置するばかりでなく、インバータ回路を前段に、チ
ョッパー回路を後段に配置する場合もある。第21図はプ
ッシュプル型のインバータ回路を前段に配置し、降圧型
のチョッパー回路を後段に配置した従来例の回路図であ
る。

以下、第21図の回路構成について説明する。商用交流
電源Vsは全波整流器DB₁の交流入力端に接続されてい
る。全波整流器DB₁の正出力端子は、インダクタンス素
子L₄を介して発振トランスT₁の１次巻線N₁の中間タップ
に接続されている。発振トランスT₁の１次巻線N₁の両端
は、夫々トランジスタQ₇,Q₈のコレクタ・エミッタ間を
介して全波整流器DB₁の負出力端子に接続されている。
発振トランスT₁の１次巻線N₁の両端には、共振用のコン
デンサC₄が並列接続されている。トランジスタQ₇,Q₈の
夫々のベースは、発振トランスT₁の帰還巻線N₃の両端に
夫々接続されている。発振トランスT₁の２次巻線N₂に
は、全波整流器DB₂の交流入力端が接続され、全波整流
器DB₂の直流出力端には平滑用のコンデンサC₀が接続さ
れている。

コンデンサC₀の両端に、トランジスタQ₁のコレクタ・
エミッタ間を介して、限流用のインダクタンス素子L₅と
負荷Ｚ及び電流検出用の抵抗Rsの直列回路が接続されて
おり、この直列回路には、フライホイール通電用のダイ
オードD₅が並列接続されている。負荷Ｚの両端には、平
滑用のコンデンサC₅が並列接続されている。トランジス
タQ₁のベース・エミッタ間に、パルストランスPT₁の２
次巻線がバイアス抵抗R₁を介して接続されている。パル
ストランスPT₁の１次巻線には、トランジスタQ₄を介し
て直流電源E₂が接続されている。トランジスタQ₄のベー
スにはバイアス抵抗R₄を介してフリップフロップFFの出
力Ｑが接続されている。発振トランスT₁の補助巻線N₄に
は、全波整流器DB₃の交流入力端が接続されている。全
波整流器DB₃の正出力端子には、ゼロクロス点検出用の
コンパレータCP₂の負入力端子が接続され、全波整流器D
B₃の負出力端子には、前記コンパレータCP₂の正入力端
子が接続されている。コンパレータCP₂の出力は、フリ
ップフロップFFのクロック入力CLに接続されている。フ
リップフロップFFのリセット入力ＲにはコンパレータCP
₁の出力が接続されている。コンパレータCP₁の負入力端
子には基準電圧E₁が印加されている。コンパレータCP₁
の正入力端子には、電流検出用の抵抗Rsの検出電圧が印
加されている。

以下、第21図回路の動作について説明する。まず、プ
ッシュプル型のインバータ回路の動作について説明す
る。商用交流電源Vsが投入されると、トランジスタQ₇又
はQ₈のいずれかが先にオン状態となる。今、仮にトラン
ジスタQ₇がトランジスタQ₈よりも先にオン状態になった
とすると、インダクタンス素子L₄を流れる電流は発振ト
ランスT₁の１次巻線N₁の中間タップを通り、トランジス
タQ₇のコレクタ・エミッタ間に流れる。発振トランスT₁
の１次巻線N₁に電流が流れたことにより、トランジスタ
Q₇には順バイアスを、トランジスタQ₈には逆バイアスを
印加する向きに、発振トランスT₁の帰還巻線N₃には電圧
が誘起される。次に、コンデンサC₄と発振トランスT₁の
１次巻線N₁との共振作用により帰還巻線N₃には今までと
逆方向の電圧が誘起され、この帰還巻線N₃に誘起された
電圧により、トランジスタQ₇は逆バイアスされ、トラン
ジスタQ₈は順バイアスされた、トランジスタQ₇はオフ状
態に、トランジスタQ₈はオン状態にされる。以下、同じ
動作を繰り返して、発振トランスT₁の２次巻線N₂に高周
波電圧V₂が誘起される。この高周波電圧V₂は全波整流器
DB₂にて全波整流され、平滑用のコンデンサC₀にて平滑
されて、降圧型チョッパー回路の電源となる。

次に、降圧型チョッパー回路の動作について説明す
る。トランジスタQ₁がオンすると、コンデンサC₀からト
ランジスタQ₁、インダクタンス素子L₅を介して、負荷Ｚ
に電流Idが流れる。トランジスタQ₁がオフすると、フラ
イホイール電流通電用のダイオードD₅を介してインダク
タンス素子L₅の蓄積エネルギーが放出され、インダクタ
ンス素子L₅から、負荷Ｚ及びダイオードD₅を介してイン
ダクタンス素子L₅に戻る経路で電流が流れる。負荷Ｚに
流れる電流の高周波成分は、平滑用のコンデンサC₅にバ
イパスされ、負荷Ｚには直流電力が供給される。

第22図は第21図回路の動作波形図である。この波形図
を参照しながら、第21図回路における制御回路と動作に
ついて説明する。発振トランスT₁の補助巻線N₄には、２
次巻線N₂の出力電圧V₂に比例した電圧が発生する。この
電圧を全波整流器DB₃で全波整流する。その整流出力を
コンパレータCP₂で零電圧検出することにより、２次巻
線N₂の出力電圧V₂のゼロクロス点に同期して、コンパレ
ータCP₂は“High"レベルのパルスを出力する。このパル
スにより、フリップフロップFFはセットされ、出力Ｑが
“High"レベルとなり、トランジスタQ₄がオンされ、直
流電源E₂によりパルストランスPT₁が励磁され、トラン
ジスタQ₁がオンされて、上述の電流Idが流れるものであ
る。

インダクタンス素子L₅に流れる電流Idを電流検出用の
抵抗Rsで検出し、コンパレータCP₁により基準電圧E₁と
比較する。検出電圧が基準電圧E₁に達すると、コンパレ
ータCP₁の出力が“High"レベルとなり、フリップフロッ
プFFがリセットされ、その出力Ｑが“Low"レベルとな
り、トランジスタQ₄がオフされ、トランジスタQ₁もオフ
される。これによって、電流Idは０になる。なお、電流
Icは出力電圧V₂と同位相の脈流波形となっている。

インバータ回路の出力電圧を安定化するためのコンデ
ンサC₀としては電解コンデンサを用いるが、この従来例
ではリップル電流Irの実効値が大きく、電解コンデンサ
の容量を大きくしなければならないので、装置の小形化
が困難であり、また電解コンデンサに多くのリップル電
流が流れるので信頼性が低い。

従来例３次に、太陽電池等の時々刻々と出力電圧が変動する電
源を入力する電源装置においても、２段構成のスイッチ
ング電源手段を用いると性能向上が図られる。つまり、
前段のスイッチング電源手段を用いて安定な直流電圧を
生成し、この直流電圧を後段のスイッチング電源手段の
入力とすることにより、電源装置の出力電圧が安定化さ
れる。第25図はこの方式による従来例の回路図である。

以下、第25図の回路構成について説明する。太陽電池
SBの出力端子は、トランジスタQ₁とインダクタンス素子
L₁を介してコンデンサC₀に接続されている。インダクタ
ンス素子L₁とコンデンサC₀の直列回路には、フライホイ
ール電流通電用のダイオードD₁が並列接続されている。
以上の回路により、降圧型チョッパー回路を構成してい
る。

コンデンサC₀の両端には、トランジスタQ₁₁,Q₁₃の直
列回路とトランジスタQ₁₂,Q₁₄の直列回路が並列接続さ
れている。各トラジスタQ₁₁〜Q₁₄には、ダイオードD₁₁
〜D₁₄がそれぞれ逆並列接続されている。トランジスタQ
₁₁,Q₁₃の接続点とトランジスタQ₁₂,Q₁₄の接続点の間に
は、インダクタンス素子L₂とコンデンサC₂よりなる平滑
回路が接続されており、コンデンサC₂の両端には負荷Ｚ
として放電灯が接続されている。高周波発振器OSC₁の出
力は、AND回路A₁,A₂の一方の入力に接続されている。低
周波発振器OSC₂の出力は、トランジスタQ₁₄のベース及
びAND回路A₂の他方の入力に接続されると共に、NOT回路
G₁を介してAND回路A₁の他方の入力に接続され、NOT回路
G₂を介してトランジスタQ₁₃のベースに接続されてい
る。以上の回路によりブリッジ型チョッパー回路を構成
しており、負荷に矩形波電圧を供給するものである。

以下、この従来例の動作について説明する。前記の降
圧型チョッパー回路の動作については、上記の従来例２
において説明したので、重複する説明は省略し、後段の
ブリッジ型チョッパー回路の動作について説明する。発
振器OSC₂はデューティファクター50％の矩形波信号を発
振し、その発振周波数は発振器OSC₁の発振周波数よりも
充分に低い。

発振器OSC₂の出力が“High"レベルのときに、トラン
ジスタQ₁₄はオンする。このとき、NOT回路G₁の出力が
“Low"レベルになるので、AND回路A₁の出力は“Low"レ
ベルとなり、トランジスタQ₆がオフして、トランジスタ
Q₁₂はオフする。また、NOT回路G₂の出力も“Low"レベル
になるので、トランジスタQ₁₃もオフする。一方、AND回
路A₂は発振器OSC₁の矩形波信号を通過できる状態とな
り、トランジスタQ₅が発振器OSC₁の矩形波信号に同期し
てオン、オフし、トランジスタQ₁₁が高周波でオン、オ
フされる。したがって、トランジスタQ₁₁、インダクタ
ンス素子L₂、コンデンサC₂、ダイオードD₁₃で降圧型チ
ョッパー回路が構成される。

発振器OSC₂の出力が“Low"レベルのときには、トラン
ジスタQ₁₄はオフする。このとき、NOT回路G₁の出力が
“High"レベルになるので、AND回路A₁は発振器OSC₁の矩
形波信号を通過できる状態となり、トランジスタQ₆が発
振器OSC₁の矩形波信号に同期してオン、オフし、トラン
ジスタQ₁₂が高周波でオン、オフされる。また、NOT回路
G₂の出力も“High"レベルになるので、トランジスタQ₁₃
がオンする。一方、AND回路A₂の出力は“Low"レベルに
なるので、トランジスタQ₅がオフして、トランジスタQ
₁₁がオフする。したがって、トランジスタQ₁₂、インダ
クタンス素子L₂、コンデンサC₂、ダイオードD₁₄で降圧
型チョッパー回路が構成される。

以上の動作において、トランジスタQ₁₁,Q₁₂のスイッ
チングによる高周波成分は、コンデンサC₂にバイパスさ
れるので、負荷Ｚには直流成分が供給されることにな
り、その極性が発振器OSC₂の周期で交番することによ
り、負荷Ｚには矩形波電圧が印加されるものである。

発振器OSC₁は前段の降圧型チョッパー回路の発振器と
して兼用されている。発振器OSC₁の出力が“High"レベ
ルになると、フリップフロップFFセットされ、その出力
Ｑが“High"レベルとなり、トランジスタQ₄がオンさ
れ、直流電源E₂によりパルストランスPT₁が励磁され、
トランジスタQ₁がオンされる。コンデンサC₀の両端電圧
は抵抗R₇,R₈で分圧されて検出される。この検出電圧と
基準電圧E₁とをコンパーレータCP₁で比較する。検出電
圧が基準電圧E₁よりも高くなると、コンパレータCP₁の
出力が“High"レベルとなり、フリップフロップFFがリ
セットされ、その出力Ｑが“Low"レベルとなり、トラン
ジスタQ₄がオフされてトランジスタQ₁もオフされる。

第26図はこの従来例の動作波形図である。前段の降圧
型チョッパー回路における出力電圧を安定化するための
コンデンサC₀としては電解コンデンサを用いるが、この
従来例ではリップル電流Irの実効値が大きく、電解コン
デンサの容量を大きくしなければならないので装置の小
形化が困難であり、また電解コンデンサに多くのリップ
ル電流が流れるので信頼性が低い。

［発明が解決しようとする課題］上述のように、スイッチング電源手段を２段以上直列
に接続し、電源装置の性能向上を図ることが往々にして
行われる。この場合、全てのスイッチング電源手段は同
一の周波数で動作させるか、２倍あるいは1/2倍の周波
数で動作させるのが普通である。なぜなら、この条件に
合わないような個々に異なる周波数で動作させると、あ
るスイッチング素子を開閉動作により発生したノイズ
が、他のスイッチング電源手段の制御回路の誤動作を引
き起こし、各スイッチング電源手段の動作周波数の差、
つまりビート周波数に応じて上述の誤動作に強弱が発生
し、その強弱に応じて騒音が発生し、負荷Ｚが放電灯の
場合にはちらつき等の不都合を生じるからである。この
ような相互干渉を防止する意味で、上記の周波数条件が
用いられている。

さらに、隣合う２つのスイッチング電源手段の間に
は、直流電圧を安定化するためのコンデンサを必ず挿入
する。これにより、前段のスイッチング電源手段の出力
と後段のスイッチング電源手段の入力から見て、コンデ
ンサのインピーダンスが低くなるため、両スイッチング
電源手段の動作が相互に影響を与えず、したがって、各
々の入出力電流波形は個別の場合と何ら変わらなくなる
ものである。

ところで、このコンデンサとしては一般に容量の大き
いものが用いられ、装置の小形化の要請から電解コンデ
ンサを使用している。しかしながら、電解コンデンサは
信頼性が低く、特に高温状態に置かれた場合や自己発熱
が多い場合には、信頼性が著しく低下する。したがっ
て、一般に電解コンデンサの信頼性が電源装置全体の信
頼性を決定すると言っても過言ではない。ここで、もし
電解コンデンサの入出力電流の実効値であるリップル電
流Irを低減できれば、電解コンデンサの自己発熱が減少
し、信頼性が向上すると考えられる。また、小容量の電
解コンデンサ、あるいは同一容量の電解コンデンサでも
許容リップル電流値が小さい小型のものが使用でき、装
置の小形化が可能になると考えられる。

本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、スイッチング電源手段を２段
以上直列接続した電源装置において、スイッチング電源
手段の間に設けられる平滑用の電解コンデンサのリップ
ル電流値を低減し、装置の信頼性を向上せしめると共
に、装置の小型化を達成することにある。

［課題を解決するための手段］本発明にあっては、上記の課題を解決するために、第
１図（ａ）に示すように、入力電源１と、入力電源１に
接続された第１のスイッチング電源手段２と、第１のス
イッチング電源手段２の出力端に接続された電解コンデ
ンサ５と、第１のスイッチング電源手段２の出力端子に
接続された第２のスイッチング電源手段３と、第２のス
イッチング電源手段３の出力端に接続された負荷４とを
備え、両スイッチング電源手段2,3は動作周波数が同一
又は一方が他方の２倍であり相互干渉を防止するように
同期運転され、第１のスイッチング電源手段２の出力電
流Icの波形と、第２のスイッチング電源手段３の入力電
流Idの波形とは周期が等しく、極大値を１つのみ有する
電源装置において、第１のスイッチング電源手段２の出
力電流Icの波形と第２のスイッチング電源手段３の入力
電流Idの波形の各々について、電流の最小値から電流が
増加し始める点を基点として、１周期の積分値の1/2の
積分値に達する点が略一致するように、入力電流Icの波
形及び出力電流Idの波形の少なくとも一方の位相をずら
す移相手段6,7を、前記電解コンデンサ５とスイッチン
グ電源手段2,3の間に挿入したことを特徴とするもので
ある。なお、移相手段6,7は少なくとも一方を設ければ
良く、また、スイッチング電源手段2,3の内部に含まれ
ていても良い。

第１図（ｂ）は入出力電流の位相をずらすための他の
手段を示している。この例では、スイッチング電源手段
2,3のスイッチング時期をずらす遅延手段9,10を、基準
周波数発振手段８からスイッチング電源手段2,3におけ
るスイッチング素子への制御信号伝送経路に挿入したこ
とを特徴とするものである。なお、遅延手段9,10は少な
くとも一方を設ければ良く、また、スイッチング電源手
段2,3の内部に含まれていても良い。さらに、一方のス
イッチング電源手段を自励式とし、基準周波数発振手段
８を兼用させても良い。

また、第１図（ａ），（ｂ）の各構成において、入力
電源１と負荷４の少なくとも一方の状態変化により出力
電流Ic又は入力電流Idの波形が変形しても、１周期の積
分値の1/2の積分値に達する点が略一致するように移相
量を変化させる移相量自動補正手段を、移相手段6,7又
は遅延手段9,10に設けても良い。

［作用］以下、本発明の原理について説明する。まず、平滑用
の電解コンデンサ５の前段及び後段の各スイッチング電
源手段2,3の存在理由を損なうことなく、リップル電流I
rを低減する方法を見出だす必要がある。リップル電流I
rは、前段のスイッチング電源手段２の電力電流Icと、
後段のスイッチング電源手段３の入力電流Idの差であ
り、 Ir＝Ic−Id と表せる。スイッチング電源手段2,3の間には、電解コ
ンデンサ５が存在するので、従来例の説明で述べたよう
に、スイッチング電源手段２の出力電流Icとスイッチン
グ電源手段３の入力電流Idが相互に影響されることはな
い。したがって、リップル電流Irは、電流IcとIdの幾何
学的な加算として表現される。ここで、電解コンデンサ
５に対して問題となるのは、リップル電流Irの波形その
ものの形状ではなく、リップル電流Irの実効値である。

そこで、次のごとき仮定〜の下において、リップ
ル電流Irの実効値が少なくなる条件を検討した。

電解コンデンサ５の前段のスイッチング電源手段２の
出力電流Icと、後段のスイッチング電源手段３の入力電
流Idの平均値は等しい。すなわち、電解コンデンサ５を
移動する電荷量は０であり、その電圧は一定である。

上記の入出力電流波形の周期は等しい。

上記の入出力電流波形の極大値は１つの値のみを有
する。

ただし、上記でノイズや寄生振動のごとき極値は除
く。

上記〜の仮定の下において、入出力電流波形の位
相関係を変化させると、リップル電流Irの実効値が変化
することが判明し、次の条件でリップル電流Irの実効値
が最小化できることを発見した。

ｉ）入出力電流波形共に最小値より電流が増加し始める
点を基点とし、 ii）各々の電流波形の１周期の積分値の1/2の積分値に
達する点（つまり面積２等分点）が略一致するように、
入出力電流波形における上記ｉ）の基点間に位相差設け
る。

すなわち、極力上記のような位相関係になるような移
相手段6,7又は遅延手段9,10を追加すれば、電解コンデ
ンサ５に流れるリップル電流Irの実効値は低下し、電源
装置の信頼性を向上せしめることができ、小型化が達成
できるものである。

以下、入出力電流波形の位相関係を変化させた場合の
リップル電流Irの実効値の変化を検討した結果を例示す
る。

第19図（ａ），（ｂ）は従来例１におけるコンデンサ
C₀の充電電流Icと放電電流Idの波形図である。充電電流
Icは、休止区間のある単調減少の鋸歯状波形であり、基
点tcoより面積２等分点tccまでの時間は、となる。放電電流Idは、正弦波の半波波形であり、基点
tdoより面積２等分点tdcまでの時間は、 tdc−tdo＝T/4 となる。計算によれば、Kc＝0.5のとき、面積２等分点t
cc,tdcを一致させるためには、tdo−tco≒−0.104T又は
0.896Tとすれば良いことが判った。第20図はKc＝0.5の
ときに基点tco,tdoの位相関係を変化させた場合のリッ
プル電流Irの実効値の変化を測定した結果を相対値で示
したものである。同図から明らかなように、リップル電
流Irの実効値が最低値となる位相関係は、面積２等分点
tcc,tdcが一致する位相関係の計算結果を一致する。

第23図（ａ），（ｄ）は従来例２におけるコンデンサ
C₀の充電電流Icと放電電流Idの波形図である。充電電流
Icは、正弦波の脈流波形であり、基点tcoより面積２等
分点tccまでの時間は、 tcc−tco＝T/2 となる。放電電流Idは、休止区間のある単調増加の鋸歯
状波形であり、基点tdoより面積２等分点tdcまでの時間
は、となる。計算によれば、Kd＝0.3のとき、面積２等分点t
cc,tdcを一致させるためには、tdo−tco≒0.288とすれ
ば良いことが判った。第24図はKd＝0.3のときに基点tc
o,tdoの位相関係を変化させた場合のリップル電流Irの
実効値の変化を測定した結果を相対値で示したものであ
る。同図から明らかなように、リップル電流Irの実効値
が最低値となる位相関係は、面積２等分点tcc,tdcが一
致する位相関係の計算結果と一致する。

第27図（ａ），（ｂ）は従来例３におけるコンデンサ
C₀の充電電流Icと放電電流Idの波形図である。充電電流
Icは、三角波波形であり、基点tcoより面積２等分点tcc
までの時間は、 tcc−tco＝〔１−｛（１−Kc）/2｝^1/2〕・Ｔとなる。放電電流Idは、休止区間のある単調増加の鋸歯
状波形であり、基点tdoより面積２等分点tdcまでの時間
は、となる。計算によれば、Kc＝0.7、Kd＝0.3のとき、面積
２等分点tcc,tdcを一致させるためには、tdo−tco≒0.3
8とすれば良いことが判った。第28図はKc＝0.7、Kd＝0.
3のときに基点tco,tdoの位相関係を変化させた場合のリ
ップル電流Irの実効値の変化を測定した結果を相対値で
示したものである。同図から明らかなように、リップル
電流Irの実効値が最低値となる位相関係は、面積２等分
点tcc,tdcが一致する位相関係の計算結果と一致する。

［実施例１］第２図は本発明の第１実施例の回路図であり、第３図
はその動作波形図である。本実施例は、従来例１と同様
に、極性反転型チョッパー回路と直列共振型インバータ
回路の組み合わせであり、動作も従来例１と基本的には
同じである。ただし、本実施例では、コンデンサC₀から
直列共振型インバータ回路への入力経路に、インダクタ
ンス素子L₃とコンデンサC₃による位相回路が挿入されて
いる。インダクタンス素子L₃及びコンデンサC₃の定数を
適当に選べば、トランジスタQ₃がオンしても電流Idは遅
れ位相となるが、直列共振型インバータ回路の入力側に
はコンデンサC₃が存在するため、従来例と同一の動作を
行う。このコンデンサC₃はコンデンサC₀に比して相当小
容量のもので良く、電解コンデンサである必要はない。

このようにすれば、第３図の動作波形図に示すよう
に、電流Ic,Idの位相関係を、面積２等分点が一致する
方向へずらせることができるので、リップル電流Irの実
効値が低下する。したがって、電源装置の信頼性を向上
させることができると共に、小型化が達成できるもので
ある。

［実施例２］第４図は本発明の第２実施例の回路図であり、第５図
はその動作波形図である。本実施例は、従来例２と同様
に、プッシュプル型インバータ回路と降圧型チョッパー
回路の組み合わせであり、動作も従来例２と基本的には
同じである。ただし、本実施例では、プッシュプル型イ
ンバータ回路における発振トランスT₁の２次巻線N₂と全
波整流器DB₂の間に移相用のコンデンサC₃を挿入してい
る。発振トランスT₁の出力電圧V₂は交流電圧であり、こ
れと全波整流器DB₂以降の回路との間にコンデンサC₃よ
りなる容量性成分を介在させたことにより、コンデンサ
C₃を流れる電流は出力電圧V₂に対して進相となる。一
方、トランジスタQ₁,Q₂,Q₃の動作タイミングの関係は、
従来例２と変わらないので、第５図の動作波形図に示す
ように、電流Ic,Idの位相関係を、面積２等分点が一致
する方向へずらせることができる。したがって、リップ
ル電流Irの実効値を低下させることができ、電源装置の
信頼性を向上させることができると共に、小型化が達成
できるものである。

なお、本実施例では、コンデンサC₃を用いて電流Icの
位相を進めたが、電流Icの位相を遅らせる方が良いなら
ば、コンデンサC₃の代わりにインダクタンス素子を挿入
すれば良い。そのとき、インダクタンス素子を別設しな
くても、発振トランスT₁として磁気漏洩型トランスを使
用し、そのリーケージインダクタンスを移相手段として
用いても良い。

［実施例３］第６図は本発明の第３実施例の回路図であり、第７図
はその動作波形図である。本実施例は、従来例１と同様
に、極性反転型チョッパー回路と直列共振型インバータ
回路の組み合わせであり、動作も従来例１と基本的には
同じである。ただし、本実施例では、発振器OSCの発振
出力と抵抗R₆と及びNOT回路G₁への信号伝達経路の途中
に遅延手段DLYを挿入し、トランジスタQ₁がオンされる
タイミングとトランジスタQ₃がオンされるタイミングを
ずらしている。このずれの量を適切に選べば、第７図の
動作波形図に示すように、電流Ic,Idの位相関係を、面
積２等分点が一致する方向へずらすことができるので、
リップル電流Irの実効値が低下する。したがって、電源
装置の信頼性を向上させることができると共に、小型化
が達成できるものである。

［実施例４］第８図は本発明の第４実施例の回路図であり、第９図
はその動作波形図である。本実施例は、従来例２と同様
に、プッシュプル型インバータ回路と降圧型チョッパー
回路の組み合わせであり、動作も従来例２と基本的には
同じである。ただし、本実施例では、発振トランスT₁の
補助巻線N₄と全波整流器DB₃の間にインダクタンス素子L
₆を挿入し、全波整流器DB₃の出力端子間に抵抗R₄を接続
しており、抵抗R₄の両端電圧波形が発振トランスT₁の出
力巻線N₂に得られる出力電圧V₂の波形に対して遅相とな
るようにしたものである。したがって、本実施例にあっ
ては、ゼロクロス検出用のコンパレータCP₂の出力が“H
igh"レベルとなるタイミングは、従来例２の場合よりも
遅れるため、トランジスタQ₁はトランジスタQ₇又はQ₈が
オンされるタイミングよりも少し遅れてオンされる。結
果的に、電流Ic,Idの位相関係がずれるので、インダク
タンス素子L₆の値を適切に選べば、第９図の動作波形図
に示すように、電流Ic,Idの位相関係を、面積２等分点
が一致する方向へずらせることができる。したがって、
リップル電流Irの実効値を低下させることができ、電源
装置の信頼性を向上させることができると共に、小型化
が達成できるものである。

［実施例５］第10図は本発明の第５実施例の回路図であり、第11図
はその動作波形図である。本実施例にあっては商用交流
電源Vsを全波整流器DB₁にて全波整流にし、これをトラ
ンジスタQ₁、インダクタンス素子L₁、ダイオードD₁より
なる極性反転型チョッパー回路でスイッチングすること
により、コンデンサC₀に直流電圧V₀を供給すると共に、
商用交流電源Vsからの入力電流を正弦波に略一致させて
入力力率の向上と、入力電流歪みの低減を達成するもの
である。このコンデンサC₀の電圧V₀より、トランジスタ
Q₁₁〜Q₁₄、ダイオードD₁₁〜D₁₄、インダクタンス素子
L₂、コンデンサC₂よりなるブリッジ型チョッパー回路に
電力供給し、負荷Ｚに低周波の矩形波電圧を供給してい
る。このブリッジ型チョッパー回路は、負荷Ｚが例えば
高圧放電灯のような場合に、いわゆる音響的共鳴現象や
カタホリシス等の不都合を生じることがなくなり、点灯
装置の小型軽量化・高性能化が可能になるものである。
極性反転型のチョッパー回路及びブリッジ型チョッパー
回路の構成及び動作については、従来例１及び従来例３
の説明において前述しているので、重複する説明は省略
し、以下、制御回路の構成について説明する。

制御回路は高周波信号を発生する発振器OSC₁と、低周
波信号を発生する発振器OSC₂を備える。発振器OSC₁の発
生する高周波信号は、“High"レベルの期間が“Low"レ
ベルの期間に比べて短いパルス信号であり、発振器OSC₂
の発生する低周波信号は、“Low"レベルの期間が“Hig
h"レベルの期間に比べて短いパルス信号である。前者の
高周波信号は、極性反転型チョッパー回路のトランジス
タQ₁及びブリッジ型チョッパー回路のトランジスタQ₁₁,
Q₁₂のスイッチング周波数を決定し、後者の低周波信号
は、ブリッジ型チョッパー回路のトランジスタQ₁₃,Q₁₄
のスイッチング周波数を決定する。また、後者の低周波
信号において、“Low"レベルの期間はブリッジ型チョッ
パー回路におけるトランジスタQ₁₁〜Q₁₄のデッドオフタ
イムとなっている。

発振器OSC₁の出力は、フリップフロップFF₁のクロッ
ク入力Ｃに接続されている。フリップフロップFF₁の出
力Ｑは、パルストランスPT₁の１次巻線に接続されてい
る。フリップフロップFF₁のリセット入力Ｒには、コン
パレータCP₁の出力が接続されている。抵抗R₇,R₈よりな
る分圧回路にて得られた検出電圧は、コンパレータCP₁
の負入力端子に印加されている。コンパレータCP₁の正
入力端子には、ランプ電圧発生器RAMPの出力が印加され
ている。ランプ電圧発生器RAMPのトリガ入力には、発振
器OSC₁の出力が接続されている。フリップフロップFF₁
の出力は、フリップフロップFF₂のクロック入力Ｃに
接続されている。フリップフロップFF₂のセット入力Ｓ
は接地されており、データ入力Ｄは制御電源電圧レベル
にプルアップされている。フリップフロップFF₂のリセ
ット入力Ｒには、コンパレータCP₃の出力が接続されて
いる。コンパレータCP₃の負入力端子には、基準電圧Er
が印加されている。コンパレータCP₃の正入力端子に
は、電流検出抵抗Rsの検出電圧が印加されている。フリ
ップフロップFF₂の出力Ｑは、AND回路A₁₁,A₁₂の一方の
入力に接続されている。AND回路A₁₁,A₁₂の他方の入力に
は、AND回路A₁₄,A₁₃の出力がそれぞれ接続されている。
AND回路A₁₃,A₁₄の出力は、バイアス抵抗R₁₃,R₁₄を介し
てトランジスタQ₁₃,Q₁₄のベースにもそれぞれ接続され
ている。フリップフロップFF₃のクロック入力Ｃには、
発振器OSC₂の出力が接続されている。発振器OSC₂の出力
は、AND回路A₁₃,A₁₄の一方の入力にも接続されている。
AND回路A₁₃,A₁₄の他方の入力には、フリップフロップFF
₃の出力Q,が接続されている。フリップフロップFF₃の
出力はデータ入力Ｄに接続されており、分周回路を構
成している。

本実施例のように、休止区間のある波形同士では、面
積２等分点が各波形の非休止区間にあるので、電流波形
の非休止区間を常に重ね合わせると、面積２等分点を略
一致することになる。そこで、本実施例にあっては、極
性反転型チョッパー回路におけるトランジスタQ₁がオフ
すると同時に、低周波交番型降圧チョッパー回路におけ
るトランジスタQ₁₁又はQ₁₂をオンさせることにより、平
滑用のコンデンサC₀への充放電電流I_D,I_Lを重ね合わせ
てリップル電流Irの低減を行うものである。

第11図は本実施例の動作波形図である。発振器OSC₁の
出力が“High"レベルになると、フリップフロップFF₁が
トリガされ、その出力Ｑが“High"レベルとなり、パル
ストランスPT₁が励磁されてトランジスタQ₁がオンされ
て、商用交流電源Vsより全波整流器DB₁を介してインダ
クタンス素子L₁に電流が流れ、インダクタンス素子L₁に
エネルギーが蓄積されて行く。発振器OSC₁の出力が“Lo
w"レベルに立ち下がると、ランプ電圧発生器RAMPがトリ
ガされて、ランプ電圧（直線的増加電圧）を発生する。
このランプ電圧はコンパレータCP₁に入力され、コンデ
ンサC₀の両端電圧V₀を抵抗R₇,R₈で分圧した検出電圧と
比較される。ランプ電圧発生器RAMPから出力されるラン
プ電圧が前記検出電圧よりも高くなると、コンパレータ
CP₁の出力が“High"レベルとなり、フリップフロップFF
₁がリセットされ、その出力Ｑは“Low"レベルとなる。
このため、トランジスタQ₁がオフし、インダクタンス素
子L₁はダイオードD₁を介してコンデンサC₀に蓄積エネル
ギーを放出する。また、フリップフロップFF₁の出力Ｑ
が“Low"レベルに立ち下がると、その出力は“High"
レベルに立ち上がり、フリップフロップFF₂がトリさ
れ、その出力Ｑが“High"レベルとなる。このとき、AND
回路A₁₁,A₁₂で選択されたトランジスタQ₁₁又はQ₁₂がオ
ンされる。このため、コンデンサC₀よりインダクタンス
素子L₂を介して、コンデンサC₂と負荷Ｚに電流が流れ
る。この電流を電流検出用の抵抗Rsで検出し、コンパレ
ータCP₃にて基準電圧Erと比較する。検出電圧が基準電
圧Erを越えると、コンパレータCP₃の出力が“High"レベ
ルとなり、フリップフロップFF₂がリセットされ、その
出力Ｑが“Low"レベルとなり、オンされていたトランジ
スタQ₁又はQ₂がオフする。

なお、トランジスタQ₁₃とQ₁₄は発振器OSC₂の出力に応
じて低周波で交互にオン、オフされる。そして、トラン
ジスタQ₁₃がオンされているときには、AND回路A₁₂によ
り選択されたトランジスタQ₁₂が高周波でスイッチング
され、トランジスタQ₁₄がオンされているときには、AND
回路A₁₁により選択されたトランジスタQ₁₁が高周波でス
イッチングされるものである。トランジスタQ₁₃,Q₁₄及
びAND回路A₁₂,A₁₁は、それぞれAND回路A₁₃,A₁₄の出力に
て制御されるものであり、AND回路A₁₃,A₁₄は発振器OSC₂
の出力をフリップフロップFF₃で分周した信号により制
御される。フリップフロップFF₃は、発振器OSC₂の出力
が“High"レベルが立ち上がったときにトリガされ、デ
ータ入力Ｄの内容を出力Ｑにラッチする。今、フリップ
フロップFF₃の出力Ｑが“High"レベル、出力が“Low"
レベルのときに、発振器OSC₂の出力が“High"レベルに
立ち上がると、データ入力Ｄの内容が出力Ｑにラッチさ
れて、出力Ｑが“Low"レベル、出力が“High"レベル
となる。次に、この状態で発振器OSC₂の出力が再度“Hi
gh"レベルに立ち上がると、データ入力Ｄの内容が出力
Ｑにラッチされて、出力Ｑが“High"レベル、出力が
“Low"レベルとなる。以下、同じ動作を繰り返し、フリ
ップフロップFF₃の出力Ｑと出力は、発振器OSC₂の出
力が“High"レベルに立ち上がる度に反転する。このフ
リップフロップFF₃の出力Ｑと発振器OSC₂の出力が共に
“High"レベルであるときに、AND回路A₁₃の出力が“Hig
h"レベルとなり、フリップフロップFF₃の出力と発振
器OSC₂の出力が共に“High"レベルであるときに、AND回
路A₁₄の出力が“High"レベルとなる。したがって、AND
回路A₁₃,A₁₄の出力は、発振器OSC₂の出力が“Low"レベ
ルである期間をデッドオフタイムとして、発振器OSC₂の
出力が“High"レベルである期間に交互に“High"レベル
となる。

本実施例は平滑用のコンデンサC₀への充電電流I_Dが、
インダクタンス素子L₁のエネルギー放出時の電流波形の
ごとく、ある値から時間の経過と共に減少し、その電流
が０になると充電を終了し、他方、コンデンサC₀からの
放電電流I_Lは逆に時間と共に増加し、ある値に達すると
０になり、放電を終了するものである。したがって、コ
ンデンサC₀の充電電流I_Dが流れ始めるタイミングと放電
電流I_Lが流れ始めるタイミングとを一致させれば、リッ
プル電流Ir（＝I_D−I_L）の実効値を低減させることがで
きるものであり、入力電源又は負荷に変動があっても、
上述の面積２等分点を常に一致させる方向に制御するこ
とができるものである。

なお、コンデンサC₀への充電を行う前段のスイッチン
グ電源手段としては、実施例として例示した極性反転型
チョッパー回路に限らず、昇圧型チョッパー回路やリン
ギングチョーク型のコンバータ回路等を用いることもで
きる。また、コンデンサC₀からの放電を行う後段のスイ
ッチング電源手段としては、実施例として例示したブリ
ッジ型チョッパー回路に限らず、降圧型・極性反転型チ
ョッパー回路、その他のチョッパー回路を組み合わせた
回路等を用いることもできる。

［実施例６］第12図は本発明の第６実施例の回路図であり、第13図
はその動作波形図である。本実施例は太陽電池SBのごと
く、出力電圧の変動が著しい入力電源を一度降圧型チョ
ッパー回路で安定な直流電圧に変換し、これを昇圧型チ
ョッパー回路で負荷Ｚに応じた電圧に変換して供給する
電源装置である。

以下、主回路の構成について説明する。太陽電池SBの
出力端子は、トランジスタQ₀とインダクタンス素子L₀を
介してコンデンサC₀に接続されている。インダクタンス
素子L₀とコンデンサC₀の直列回路には、フライホイール
電流通電用のダイオードD₀が並列接続されている。以上
の回路により、降圧型チョッパー回路を構成している。
コンデンサC₀の両端には、トランジスタQ₁を介して、イ
ンダクタンス素子L₁が接続されている。トランジスタQ₁
の両端には、ダイオードD₁を介して負荷Ｚと平滑用のコ
ンデンサC₁の並列回路が接続されている。以上の回路に
より、昇圧型チョッパー回路を構成している。

以下、主回路の動作について説明する。

まず、降圧型チョッパー回路の動作については、従来
例２の説明で述べた通りであり、トランジスタQ₀がオン
すると、太陽電池SBからトランジスタQ₀、インダクタン
ス素子L₀を介して、コンデンサC₀に電流Icが流れる。ト
ランジスタQ₀がオフすると、フライホイール電流通電用
のダイオードD₀を介してインダクタンス素子L₀の蓄積エ
ネルギーが放出され、インダクタンス素子L₀から、コン
デンサC₀及びダイオードD₀を介してインダクタンス素子
L₀に戻る経路で電流が流れる。このようにして、コンデ
ンサC₀には太陽電池SBの出力電圧を降圧した直流電圧が
得られるものである。

次に、昇圧チョッパー回路の動作について説明する。
トランジスタQ₁がオン状態のとき、コンデンサC₀からの
電流IdはトランジスタQ₁を介してインダクタンス素子L₁
に流れ、インダクタンス素子L₁にエネルギーが蓄えられ
る。次に、トランジスタQ₁がオフ状態になると、インダ
クタンス素子L₁はその両端に電圧を発生し、コンデンサ
C₀の電圧にインダクタンス素子L₁の両端電圧を加えた電
圧が、ダイオードD₁を介して負荷Ｚ及び平滑用のコンデ
ンサC₁の並列回路に印加される。負荷Ｚに印加される電
圧の高周波成分は、平滑用のコンデンサC₁にバイパスさ
れ、負荷Ｚには直流電圧が供給される。以下、同様にし
て、トランジスタQ₁をスイッチングすることにより、コ
ンデンサC₀の電圧よりも高い電圧を負荷Ｚに供給するも
のである。

次に、上記の主回路を制御するための制御回路の構成
について説明する。コンデンサC₀には、高インピーダン
スの抵抗R₇,R₈の直列回路よりなる分圧回路が接続され
ている。この分圧回路による検出電圧Vd₁は、演算増幅
器AP₁の正入力端子に印加されている。演算増幅器AP₁の
出力端子は負入力端子に接続され、インピーダンス変換
器を構成している。これによって、検出電圧Vd₁が低イ
ンピーダンス化されて、検出電圧V_A1が得られる。検出
電圧V_A1は演算増幅器AP₃にて反転増幅され、検出電圧V
_A3が得られる。演算増幅器AP₃は帰還抵抗R₂₁と入力抵抗
R₂₂を接続され、基準電圧V_r1と検出電圧V_A1の差分を
（−R₂₁/R₂₂）倍した検出電圧V_A3を発生する。この検出
電圧V_A3は、コンパレータCP₁₃の正入力端子に印加され
ると共に、入力抵抗R₂₅を介して減算器SUにおける演算
増幅器の正入力端子に接続されている。

また、コンデンサC₁には、高インピーダンスの抵抗R
₁₇,R₁₈の直列回路よりなる分圧回路が接続されている。
この分圧回路による検出電圧Vd₂は、演算増幅器AP₂の正
入力端子に印加されている。演算増幅器AP₂の出力端子
は負入力端子に接続され、インピーダンス変換器を構成
している。これによって、検出電圧Vd₂が低インピーダ
ンス化されて、検出電圧V_A2が得られる。検出電圧V_A2は
演算増幅器AP₄にて反転増幅され、検出電圧V_A4が得られ
る。演算増幅器AP₄は帰還抵抗R₂₃と入力抵抗R₂₄を接続
され、基準電圧Vr₂と検出電圧V_A2の差分を（−R₂₃/
R₂₄）倍した検出電圧V_A4を発生する。この検出電圧V_A4
は、コンパレータCP₁₄の正入力端子に印加されると共
に、入力抵抗R₂₆を介して減算器SUにおける演算増幅器
の負入力端子に接続されている。この演算増幅器の出力
端子は、帰還抵抗R₂₇を介して負入力端子に接続されて
いる。

減算器SUの出力電圧V_SUはコンパレータCP₁₂の負入力
端子に印加されている。コンパレータCP₁₂の正入力端子
には、基準ランプ電圧発生器RRから出力される基準ラン
プ電圧V_RRが印加されている。この基準ランプ電圧V_RRは
正負に振られるランプ電圧である。コンパレータCP₁₂の
出力V_C2はランプ電圧発生器RAMP₂のトリガ入力とされて
いる。ランプ電圧発生器RAMP₂から出力されるランプ電
圧V_R2は、コンパレータCP₁₄の負入力端子に印加されて
いる。コンパレータCP₁₄の出力V_C4は、端子Ｂとバイア
ス抵抗R₁を介してトランジスタQ₁のベースに接続されて
いる。

コンパレータCP₁₁の正入力端子には、基準ランプ電圧
発生器RRから出力される基準ランプ電圧V_RRが印加され
ており、負入力端子は接地されている。コンパレータCP
₁₁の出力V_C1はランプ電圧発生器RAMP₁のトリガ入力とさ
れている。ランプ電圧発生器RAMP₁から出力されるラン
プ電圧V_R1は、コンパレータCP₁₃の負入力端子に印加さ
れている。コンパレータCP₁₃の出力V_C3は、端子Ａとパ
ルストランスPT₁を介してトランジスタQ₀の制御信号と
されている。

以下、制御回路の動作について説明する。コンデンサ
C₀の電圧は、抵抗R₇,R₈と演算増幅器AP₁,AP₃により電圧
V_A3として検出され、コンデンサC₁の電圧は、抵抗R₁₇,R
₁₈と演算増幅器AP₂,AP₄により電圧V_A4として検出され
る。減算器SUは、検出電圧V_A3とV_A4の差分出力V_SU＝Ｋ
（V_A3−V_A4）を得る。コンパレータCP₁₁は基準ランプ電
圧V_RRの符号を判定しており、V_RR＞０になると、コンパ
レータCP₁₁の出力V_C1が“High"レベルとなり、ランプ電
圧発生器RAMP₁がトリガされて、ランプ電圧V_R1が得られ
る。また、コンパレータCP₁₂は差分出力V_SUと基準ラン
プ電圧V_RRを比較しており、V_RR＞V_SUになると、コンパ
レータCP₁₂の出力V_C2が“High"レベルとなり、ランプ電
圧発生器RAMP₂がトリガされて、ランプ電圧V_R2が得られ
る。検出電圧V_A3とランプ電圧V_R1をコンパレータCP₁₃で
比較し、V_A3＞V_R1の間、トラジスタQ₀をオンさせる。ま
た、検出電圧V_A4とランプ電圧V_R2をコンパレータCP₁₄で
比較し、V_A4＞V_R2の間、トランジスタQ₁をオンさせる。

このような制御回路を用いることによって、平滑用の
コンデンサC₀に流れるリップル電流Ir（＝Ic−Id）の実
効値を低減できる原理について、以下、説明する。本実
施例にあっては、平滑用のコンデンサC₀の前段のスイッ
チング電源手段が降圧型チョッパー回路であるから、そ
の出力電流Icの波形は三角波となる。また、平滑用のコ
ンデンサC₀の後段のスイッチング電源手段は昇圧型チョ
ッパー回路であるから、その入力電流Idの波形も三角波
となる。これらの三角波の基点からピーク点までの時間
をtpとし、周期Ｔとすると、面積２等分点tcは、tp/T＜
0.5のときに、 tc＝（１−｛（１−tp/T）/2｝^1/2｝×Ｔとなり、tp/T≧0.5のときに、 tc＝（tp/2T）^1/2×Ｔとなる。ｄ＝tp/Tとｃ＝tc/Tの関係を調べてみると、第
14図に示すようになり、ｄ＝tp/Tの実用的な範囲（0.3
〜0.7）で直線近似すると、傾きがΔc/Δｄ≒1/2とな
る。今、電流IcとIdのｄ＝tp/Tを各々d₁,d₂とすると、
ｃ＝tc/Tの差Δｃは概ね Δｃ＝（d₁−d₂）/2 となる。すなわち、三角波の電流波形同士の場合、各々
のピークまでの時間の差の半分の時間だけいずれかの波
形をずらせば、面積２等分点を略一致させることが可能
となる。

第12図の回路において、トランジスタQ₀のオン時間
は、ランプ電圧V_R1の傾きを1/S_R1とすると、t₁＝V_A3×S
_R1となり、トランジスタQ₁のオン時間は、ランプ電圧V
_R2の傾きを1/S_R2とすると、t₂＝V_A4×S_R2となる。

∴（t₁−t₂）/2＝（V_A3−V_A4）×S_R/2 ただし、S_R＝S_R1＝S_R2とする。

また、トランジスタQ₀がオンされてからトランジスタ
Q₁がオンされるまでの時間は、基準ランプ電圧V_RRの傾
きを1/S_RRとすると、 Δｔ＝V_SU×S_RR Δｔ＝Ｋ（V_A3−V_A4）×S_RR であるから、減算器SUのゲイン及び基準ランプ電圧V_RR
の傾き1/S_RRを調整して、S_R/2＝Ｋ×S_RRとすれば、 Δｔ＝（t₁−t₂）/2 となり、常にリップル電流Irの一番少ないところで動作
させることができる。

［実施例７］第15図は本発明の第７実施例の回路図である。本実施
例は、従来例２と同様に、プッシュプル型インバータ回
路と降圧型チョッパー回路の組み合わせであり、主回路
の構成及び動作は従来例２と同じであるので、重複する
説明は省略し、以下、制御回路の構成について説明す
る。

発振トランスT₁の補助巻線N₄には、全波整流器DB₄の
交流入力端子が接続されている。全波整流器DB₄の直流
出力端子には、抵抗R₁₀が接続されている。抵抗R₁₀の両
端は、コンパレータCP₄の正入力端子及び負入力端子に
それぞれ接続されている。コンパレータCP₄の出力端子
からは、発振トランスT₁の出力電圧V₂のゼロクロス点と
同期したパルス列が得られる。このコンパレータCP₄の
出力は、MOSFETよりなる半導体スイッチS₁,S₂のゲート
に接続されると共に、遅延回路DLYの遅延入力INに接続
されている。遅延回路DLYの遅延出力OUTは、トランジス
タQ₁をオン、オフ制御するためのフリップフロップFFの
クロック入力CLに接続されている。フリップフロップFF
によりトランジスタQ₁をオン、オフ制御する駆動回路の
構成については、従来例２と同様である。

発振トランスT₁の補助巻線N₅には、コンデンサC₉を介
して全波整流器DB₅の交流入力端子が接続されている。
全波整流器DB₃の直流出力端子には、抵抗R₉が接続され
ている。抵抗R₉の両端は、コンパレータCP₅の正入力端
子及び負入力端子にそれぞれ接続されている。コンパレ
ータCP₅の出力端子からは、発振トランスT₁の出力電圧V
₂のピーク点と同期したパルス列が得られる。電流Icは
脈流であるから、コンパレータCP₅から得られるパルス
列は電流Icの面積２等分点と同期している。このコンパ
レータCP₅の出力は、MOSFETよりなる半導体スイッチS₅
のゲートに接続されている。

平滑用のコンデンサC₀への充電電流Icはカレントトラ
ンスCT₁の１次巻線に流れる。カレントトランスCT₁の２
次巻線に流れる電流により抵抗R₁₃に電圧降下が発生
し、充電電流Icの検出値が得られる。この検出値は演算
増幅器AV₁の正入力端子に印加されている。平滑用のコ
ンデンサC₀からの放電電流IdはカレントトランスCT₂の
１次巻線に流れる。カレントトランスCT₂の２次巻線に
流れる電流により抵抗R₁₄に電圧降下が発生し、放電電
流Idの検出値が得られる。この検出値は演算増幅器AV₂
の正入力端子に印加されている。

各演算増幅器AV₁,AV₂の負入力端子は、抵抗R₁₁,R₁₂を
介してそれぞれ接地されると共に、コンデンサC₆,C₇を
介して各出力端子に接続されており、積分器を構成して
いる。コンデンサC₆,C₇にはMOSFETよりなる半導体スイ
ッチS₁,S₂が並列接続されており、これらの半導体スイ
ッチS₁,S₂がオフされたときに、積分動作が開始する。
演算増幅器AV₁,AV₂の出力は、差動増幅器APにて差動増
幅される。差動増幅器APの増幅出力は、半導体スイッチ
S₅を介してコンデンサC₈に供給される。遅延回路DLYの
制御入力CTには、コンデンサC₇の充電電圧レベルが入力
される。

以下、この制御回路の動作について説明する。発振ト
ランスT₁の出力電圧V₂のゼロクロス点に同期して、コン
パレータCP₄の出力が一瞬“High"レベルになると、半導
体スイッチS₁,S₂が一瞬オンされることにより、コンデ
ンサC₆,C₇の電荷が放電されて、各積分器がリセットさ
れる。その後、コンパレータCP₄の出力が“Low"レベル
に戻ることにより、各積分器が動作を開始し、コンデン
サC₀への充電電流IcとコンデンサC₀からの放電電流Idを
積分し始める。演算増幅器AV₁,AV₂の出力は、差動増幅
器APに入力されて差動増幅される。

発振トランスT₁の出力電圧V₂のピーク点に同期して、
コンパレータCP₅の出力が“High"レベルになると、電流
Icを面積２等分点まで積分したことになる。このとき、
半導体スイッチS₅が一瞬オンされ、コンデンサC₈に差動
増幅器APの出力電圧がホールドされる。つまり、演算増
幅器AV₁,AV₂は発振トランスT₁の出力電圧V₂のゼロクロ
ス点から電流Ic,Idの積分を開始するが、発振トランスT
₁の出力電圧V₂のピーク点に達したときに、電流Icが面
積２等分点まで積分されたことになるので、この時点ま
での電流IcとIdの積分値の差分をコンデンサC₈にホール
ドし、このコンデンサC₈の電圧レベルに応じて電圧制御
型の遅延回路DLYの遅延量を決定し、その遅延量に応じ
てトランジスタQ₁のオンされるタイミングを変化させる
ものである。演算増幅器AV₁,AV₂の出力が等しくなった
ときの遅延量でトランジスタQ₁が動作すると、電流Icと
Idの面積２等分点が一致することになる。

本実施例では、前段のスイッチング電源手段からの出
力電流Icの波形が脈流波形であり、負荷変動や電源変動
があっても面積２等分点が変化しないので、後段のスイ
ッチング電源手段の波形は自由に選択でき、面積２等分
点を完全に一致させることができるものである。

［実施例８］第16図は本発明の第８実施例の回路図である。本実施
例は、従来例１と同様に、極性反転型チョッパー回路と
直列共振型インバータ回路の組み合わせであり、主回路
の構成及び動作は従来例１と同じであるので、重複する
説明は省略し、以下、制御回路の構成について説明す
る。

コンデンサC₀に流れるリップル電流Irは、カレントト
ランスCT₁の１次巻線に流れる。カレントトランスCT₁の
２次巻線に流れる電流により抵抗R₁₃に電圧降下が発生
し、リップル電流Irの検出値が得られる。この検出値は
乗算器MULの２つの入力端子に印加されている。乗算器M
ULの２つの入力端子には同じ信号が入力されているの
で、乗算器MULの乗算出力はリップル電流Irの検出値を
２乗したものとなる。この乗算器MULの乗算出力は、演
算増幅器AV₁の正入力端子に接続されている。演算増幅
器AV₁の負入力端子は、抵抗R₁₁を介して接地されてい
る。演算増幅器AV₁の出力端子と負入力端子の間には、
コンデンサC₆が接続されている。コンデンサC₆にはMOSF
ETよりなる半導体スイッチS₁が並列接続されている。こ
れにより、演算増幅器AV₁は積分器を構成しており、そ
の出力にはリップル電流Irの検出値の２乗値の積分値が
得られる。

発振器OSCはパルス状の第１の発振出力とデューティ
ファクター50％の第２の発振出力を発生する。第１の発
振出力は、トランジスタQ₁をオン、オフ制御するための
フリップフロップFF₁のクロック入力CLに供給されると
共に、遅延回路DL₁,DL₂,DL₃にて順次遅延され、半導体
スイッチS₁のゲート及びAND回路A₃,A₄の一方の入力に接
続されている。半導体スイッチS₆,S₅のゲートには、遅
延回路DL₁の入力及び出力がそれぞれ接続されている。
演算増幅器AV₁の出力は、半導体スイッチS₅を介してコ
ンデンサC₉に供給される。コンデンサC₉の電圧は、半導
体スイッチS₆と増幅器AP₃を介してコンデンサC₁₀に供給
される。コンデンサC₉,C₁₀の充電電圧レベルは、コンパ
レータCP₆に入力されて比較される。コンパレータCP₆の
出力は、プリップフロップFF₂のデータ入力Ｄに接続さ
れている。フリップフロップFF₂のクロック入力Ｃに
は、遅延回路DL₂の出力が接続されている。フリップフ
ロップFF₂の出力Ｑ及びはAND回路A₄及びA₃の他方の入
力に接続されている。AND回路A₃及びA₄の出力は、MOSFE
Tよりなる半導体スイッチS₃,S₄のゲートにそれぞれ接続
されている。コンデンサC₈は、充電制御用の半導体スイ
ッチS₃と定電流素子I₁を介して直流電源E₄に接続されて
ると共に、放電制御用の半導体スイッチS₄を介して定電
流素子I₂を接続されている。コンデンサC₈の充電電圧レ
ベルは、電圧制御型の遅延回路DL₄の制御入力CTに接続
されている。遅延回路DL₄の遅延出力OUTは、直列共振型
インバータ回路のトランジスタQ₂,Q₃のオン、オフ制御
信号となっている。トランジスタQ₂,Q₃の駆動回路の構
成については、従来例１と同様である。また、フリップ
フロップFF₁によりトランジスタQ₁のオン、オフ制御を
行う駆動回路の構成も、従来例１と同様である。

以下、本実施例の動作について説明する。発振器OSC
からの第１の発振出力が“High"レベルになると、フリ
ップフロップFF₁がセットされて、トランジスタQ₁がオ
ンされると共に、半導体スイッチS₆が一瞬オンされて、
コンデンサC₉の電圧がコンデンサC₁₀にホールドされ
る。電荷転送時の電圧減衰分は増幅器AP₃により補償さ
れる。遅延回路DL₁の出力により、半導体スイッチS₆よ
りも僅かに遅れて半導体スイッチS₅がオンされて、演算
増幅器AV₁の出力がコンデンサC₉にホールドされる。コ
ンパレータCP₆はコンデンサC₉とC₁₀の電圧を比較し、
“High"レベルまたは“Low"レベルの出力をフリップフ
ロップFF₂のデータ入力Ｄに供給する。遅延回路DL₂の出
力により、半導体スイッチS₅のオンよりも僅かに遅れて
フリップフロップFF₂がトリガされて、コンパレータにC
P₆の出力がフリップフロップFF₂の出力Ｑにラッチされ
る。遅延回路DL₃により、フリップフロップFF₂のトリガ
よりも僅かに遅れてAND回路A₃,A₄が信号通過可能な状態
となる。このとき、フリップフロップFF₂の出力が“H
igh"レベルならば、半導体スイッチS₃が一瞬オンされ
て、コンデンサC₈には定電流素子I₁を介して一瞬充電電
流が流れて、コンデンサC₈の電圧は僅かに上昇する。ま
た、フリップフロップFF₂の出力Ｑが“High"レベルなら
ば、半導体スイッチS₄が一瞬オンされて、コンデンサC₈
からは定電流素子I₂を介して一瞬放電電流が流れて、コ
ンデンサC₈の電流は僅かに降下する。このコンデンサC₈
の電圧レベルにより、電圧制御型の遅延回路DL₄の遅延
量が変化する。遅延回路DL₄は発振器OSCの第２の発振出
力（デューティーファクター50％）をコンデンサC₈の電
圧レベルに応じて遅延し、直列共振型インバータ回路に
おけるトランジスタQ₂,Q₃のオン、オフ制御を行う。

また、遅延回路DL₃の出力により、半導体スイッチS₁
が一瞬オンされて、コンデンサC₆が放電し、その結果、
乗算器MULと演算増幅器AV₁、コンデンサC₆及び抵抗R₁₁
により構成される２乗積分器がリセットされ、半導体ス
イッチS₁がオフされると、再びカレントトランスCT₁に
よるリップル電流Irの検出値を２乗積分し始める。

以上のようにして、トランジスタQ₁のオンされるタイ
ミングに対してトランジスタQ₃がオンされるタイミング
をずらしたときのリップル電流Irの実効値の検出値を前
回の検出値と比較し、リップル電流Irの実効値の検出値
が最低値となるように、遅延回路DL₄における遅延量を
最適値に制御する。これにより、どのような充放電電流
Ic,Idの波形に対してもリップル電流Irの実効値を最低
値になるように制御することができる。

このように、本実施例はリップル電流Irの実効値を直
接検出し、電流IcとIdの位相関係をずらし、リップル電
流Irが最低となる位相関係を常に維持するものであるか
ら、コンデンサC₀の充放電電流Ic,Idの波形の面積２等
分点が共に不明であっても、面積２等分点の一致が必ず
行われ、面積２等分点の考慮を必要としないでリップル
電流Irの実効値を最低値になるように制御することがで
きるものである。

［発明の効果］本発明は上述のように、同期運転される２つのスイッ
チング電源手段の間に電解コンデンサを介在させて電源
装置において、第１のスイッチング電源手段の出力電流
波形と第２のスイッチング電源手段の入力電流波形の各
々について、電流の最小値から電流が増加し始める点を
基点として、１周器の積分値の1/2の積分値に達する点
が略一致するように、入力電流波形及び出力電流波形の
少なくとも一方の位相をずらす位相手段を、前記電解コ
ンデンサと少なくとも一方のスイッチング電界手段の間
に挿入したので、インダクタンス素子やコンデンサのよ
うな簡単なリアクタンス素子を追加するだけで、電解コ
ンデンサに流れるリップル電流を低減することができ、
電源装置の信頼性改善及び小形化が可能になるという効
果がある。

また、少なくとも一方のスイッチング電源手段のスイ
ッチング時期をずらす遅延手段を、基準周波数発振手段
からスイッチング電源手段におけるスイッチング素子へ
の制御信号伝送経路に挿入すれば、遅延線のような簡単
な部品を追加するだけで同じ効果を達成できるものであ
る。

さらに、入力電源と負荷の少なくとも一方の状態変化
により入出力電流波形が変化しても１周期の積分値の1/
2の積分値に達する点が略一致するように位相量を変化
させる移相量自動補正手段を設ければ、電源変動や負荷
電動があっても電解コンデンサに流れるリップル電流を
常に小さく抑えることができ、リップル許容値の小さい
電解コンデンサを使用できるので、より一層の小型化が
可能となり、電源装置の信頼性も高くなるという効果が
ある。

【図面の簡単な説明】

第１図（ａ），（ｂ）は本発明の基本構成を示すブロッ
ク回路図、第２図は本発明の第１実施例の回路図、第３
図は同上の動作波形図、第４図は本発明の第２実施例の
回路図、第５図は同上の動作波形図、第６図は本発明の
第３実施例の回路図、第７図は同上の動作波形図、第８
図は本発明の第４実施例の回路図、第９図は同上の動作
波形図、第10図は本発明の第５実施例の回路図、第11図
は同上の動作波形図、第12図は本発明の第６実施例の回
路図、第13図は同上の動作波形図、第14図は同上の動作
説明図、第15図は本発明の第７実施例の回路図、第16図
は本発明の第８実施例の回路図、第17図は第１の従来例
の回路図、第18図及び第19図（ａ），（ｂ）は同上の動
作波形図、第20図は同上の動作説明図、第21図は第２の
従来例の回路図、第22図及び第23図（ａ），（ｂ）は同
上の動作波形図、第24図は同上の動作説明図、第25図は
第３の従来例の回路図、第26図及び第27図（ａ），
（ｂ）は同上の動作波形図、第28図は同上の動作説明図
である。１は入力電源、２は第１のスイッチング電源手段、３は
第２のスイッチング電源手段、４は負荷、５は電解コン
デンサ、6,7は位相手段、８は基準周波数発振手段、9,1
0は遅延手段である。

Claims

(57)【特許請求の範囲】

【請求項１】入力電源と、入力電源に接続された第１の
スイッチング電源手段と、第１のスイッチング電源手段
の出力端に接続された電解コンデンサと、第１のスイッ
チング電源手段の出力端に接続された第２のスイッチン
グ電源手段と、第２のスイッチング電源手段の出力端に
接続された負荷とを備え、両スイッチング電源手段は動
作周波数が同一又は一方が他方の２倍であり相互干渉を
防止するように同期運転され、第１のスイッチング電源
手段の出力電流波形と、第２のスイッチング電源手段の
入力電流波形とは周期が等しく、極大値を１つのみ有す
る電源装置において、第１のスイッチング電源手段の出
力電流波形と第２のスイッチング電源手段の入力電流波
形の各々について、電流の最小値から電流が増加し始め
る点を基点として、１周期の積分値の1/2の積分値に達
する点が略一致するように、入力電流波形及び出力電流
波形の少なくとも一方の位相をずらす位相手段を、前記
電解コンデンサと少なくとも一方のスイッチング電源手
段の間に挿入したことを特徴とする電源装置。
【請求項２】入力電源と、入力電源に接続された第１の
スイッチング電源手段と、第１のスイッチング電源手段
の出力端に接続された電解コンデンサと、第１のスイッ
チング電源手段の出力端に接続された第２のスイッチン
グ電源手段と、第２のスイッチング電源手段の出力端に
接続された負荷とを備え、両スイッチング電源手段は動
作周波数が同一又は一方が他方の２倍であり相互干渉を
防止するように同期運転され、第１のスイッチング電源
手段の出力電流波形と、第２のスイッチング電源手段の
入力電流波形とは周期が等しく、極大値を１つのみ有す
る電源装置において、第１のスイッチング電源手段の出
力電流波形と第２のスイッチング電源手段の入力電流波
形の各々について、電流の最小値から電流が増加し始め
る点を基点として、１周期の積分値の1/2の積分値に達
する点が略一致するように、少なくとも一方のスイッチ
ング電源手段のスイッチング時期をずらす遅延手段を、
基準周波数発振手段からスイッチング電源手段における
スイッチング素子への制御信号伝送経路に挿入したこと
を特徴とする電源装置。
【請求項３】入力電源と、入力電源に接続された第１の
スイッチング電源手段と、第１のスイッチング電源手段
の出力端に接続された電解コンデンサと、第１のスイッ
チング電源手段の出力端に接続された第２のスイッチン
グ電源手段と、第２のスイッチング電源手段の出力端に
接続された負荷とを備え、両スイッチング電源手段は動
作周波数が同一又は一方が他方の２倍であり相互干渉を
防止するように同期運転され、第１のスイッチング電源
手段の出力電流波形と、第２のスイッチング電源手段の
入力電流波形とは周期が等しく、極大値を１つのみ有す
る電源装置において、第１のスイッチング電源手段の出
力電流波形と第２のスイッチング電源手段の入力電流波
形の各々について、電流の最小値から電流が増加し始め
る点を基点として、１周期の積分値の1/2の積分値に達
する点が略一致するように、入力電流波形及び出力電流
波形の少なくとも一方の位相をずらす移相手段を備え、
且つ、入力電源と負荷の少なくとも一方の状態変化によ
り入出力電流波形が変化しても１周期の積分値の1/2の
積分値に達する点が略一致するように移相量を変化させ
る移相量自動補正手段を含むことを特徴とする電源装
置。