JP3001009B2 - スイッチング電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータの入力側に力
率改善回路を接続したスイッチング電源装置に関する。

【０００２】

【従来の技術】スイッチング電源装置は一般に直流電圧
を入力し任意の電圧を出力するものであるが、商用電源
などの交流電源電圧を整流ダイオードと大容量の平滑コ
ンデンサで整流平滑して直流電圧に変換する場合、電源
電圧が完全な正弦波形であるにもかかわらず、電流は平
滑コンデンサの充電されている期間のみ流れてパルス波
形となり、力率の低下を生じて高周波ノイズの発生源と
なる。

【０００３】このような力率の低下を防止するためには
図８に示すような力率改善回路を用いたものが提案され
ており、これは三相交流電源１を整流する三相整流回路
２にＦＥＴからなる第１のスイッチング素子３と、イン
ダクタンス４と、ダイオード５とにより構成される昇圧
チョッパ回路からなる力率改善回路６を接続し、第１の
スイッチング素子３によりスイッチングして昇圧された
電圧を出力する。この力率改善回路６の出力端間には昇
圧された電圧を平滑するための平滑コンデンサ７が接続
されるとともに、この平滑コンデンサ７で平滑された直
流入力電圧Ｖｉを検出するために抵抗８とフォトカプラ
の発光ダイオード９とシャントレギユレータ10との直列
回路を接続し、シャントレギユレータ10のリファレンス
に直流入力電圧Ｖ１を抵抗11，12で分圧して印加するこ
とにより、この印加された入力検出電圧とシャントレギ
ユレータ10の基準電圧との差異に基づいてシャントレギ
ユレータ10のカソードに電流が流れ込み、発光ダイオー
ド９が発光する。

【０００４】フォトカプラのフォトトランジスタ13は抵
抗14と直列接続して直流電源15の両端間に接続されてお
り、発光ダイオード９の光量に応じて変化するフォトト
ランジスタ13の出力に基づいて、このフォトトランジス
タ13と抵抗14との接続点の電圧を力率改善回路６内の第
１の制御用ＩＣに相当する制御用ＩＣ16ａに内蔵された
ＰＷＭコンパレータ17ａの反転入力端子に印加する。制
御用ＩＣ16ａの電源供給端子Vccと接地端子ＧＮＤとの
間にこの制御用ＩＣ16ａを駆動させるための直流電源15
が接続されており、この制御用ＩＣ16ａに内蔵された第
１の発振回路としての三角波発振回路18ａに接続される
タイミング容量端子ＣＴと接地端子ＧＮＤとの間に抵抗
19ａとコンデンサ20ａとを直列接続した時定数回路が接
続されている。

【０００５】図９はタイミング容量端子ＣＴの波形図を
示したものであり、三角波発振回路18ａから抵抗19ａを
介してコンデンサ20ａに対し所定の電圧を印加し、コン
デンサ20ａを充電させてタイミング容量端子ＣＴの端子
電圧を上昇させている。タイミング容量端子ＣＴの端子
電圧は常に制御用ＩＣ16ａにより検知されており、この
端子電圧が三角波発振回路18ａにおいて予め設定された
リセット電圧を越えた時に、コンデンサ20ａを強制的に
放電させる動作を繰返すことによって、このコンデンサ
20ａの容量によって決められるリセット電圧に達するま
での充放電時間に基づいた発振周波数を有する三角波信
号が三角波発振回路18ａからＰＷＭコンパレータ17ａの
非反転入力端子に印加され、反転入力端子に印加された
フォトトランジスタ13と抵抗14との接続点の電圧とが比
較される。そして、この比較結果に基づくパルスをＰＷ
Ｍコンパレータ17ａの出力端子からドライバ回路21ａを
介して第１のスイッチング素子３に供給してスイッチン
グすることにより力率が改善される。平滑コンデンサ７
によって平滑された直流入力電圧Ｖｉは、力率改善回路
６の出力両端にトランス22とＭＯＳ型ＦＥＴからなる第
２のスイッチング素子23とを備えたインバータ24に供給
される。第２のスイッチング素子23をスイッチングする
ことによりトランス22の二次巻線から誘起された電圧を
整流平滑回路25により整流平滑し、出力端子十Ｖ，−Ｖ
を介して負荷26に直流出力電圧Ｖｏを供給する。

【０００６】出力端子＋Ｖ，−Ｖ間には直流出力電圧Ｖ
ｏを検出し、かつトランス22の一次側と二次側とを絶縁
するために抵抗27，フォトカプラの発光ダイオード28，
シャントレギュレータ29の直列回路と、抵抗30，31の直
列回路とが接続されており、シャントレギユレータ29の
リファレンスに直流出力電圧Ｖｏを抵抗30，31で分圧し
て印加することにより、このシャントレギユレータ29の
カソードに流れ込む電流に応じて発光ダイオード28が発
光し、この発光ダイオード28の光量に応じて、直流電源
32の両端間に直列接続されたフォトトランジスタ33と抵
抗34との接続点の電圧をインバータ24内の第２の制御用
ＩＣに相当する制御用ＩＣ16ｂに内蔵されたＰＷＭコン
バレータ17ｂの反転入力端子に印加している。制御用Ｉ
Ｃ16ｂは力率改善回路６内の制御用ＩＣ16ａと同一のも
のであり、電源供給端子Vccと接地端子ＧＮＤとの間に
直流電源32を接続し、第２の発振回路である三角波発振
回路18ｂに接続されるタイミング容量端子ＣＴと接地端
子ＧＮＤとの間に抵抗19ｂとコンデンサ20ｂとを直列接
続して接続することにより、第９図に示すようなリセッ
ト信号に達するまでのコンデンサ20の充放電時間に基づ
く三角波信号がＰＷＭコンパレータ17ｂの非反転入力端
子に印加され、この電圧がフォトトランジスタ33と抵抗
34との接続点の電圧と比較され、この比較結果に基づく
パルスをＰＷＭコンパレータ17ｂの出力端子からドライ
バ回路21ｂを介して第２のスイッチング素子23に供給し
て、直流出力電圧Ｖｏを一定とするように第２のスイッ
チング素子23をＰＷＭ制御するものである。

【０００７】このように、力率改善回路６を備えたスイ
ッチング電源装置においては、平滑コンデンサ７に印加
される直流入力電圧Ｖｉの電圧値を検出し、三相整流回
路２からの出力波形の谷部分ではその降下した電圧値に
応じてパルス幅が広くなるように、また前記三相整流回
路２からの出力波形の山部分ではその上昇した電圧値に
応じてパルス幅が狭くなるように制御用ＩＣ16ａから第
１のスイッチング素子３にパルス信号を供給する。この
ため、第１のスイッチング素子３がオンの時にはインダ
クタンス４には電磁エネルギーが蓄積され、第１のスイ
ッチング素子３がオフの時にはこの蓄積された電磁エネ
ルギーと三相整流回路２からの出力とを重畳させてダイ
オード５を通じて平滑コンデンサ７を充電することで三
相整流回路２の出力端に大容量のコンデンサを接続する
必要がなくなり三相交流電源１の交流電圧波形と電流波
形とを略一致させて力率を改善することが可能となる。

【０００８】

【発明が解決しようとする課題】上記従来技術において
は、力率改善回路６及びインバータ24の各制御用ＩＣ16
ａ，16ｂにはそれぞれ独自の発振を行う三角波発振回路
18ａ，18ｂが内蔵されているため、この三角波発振回路
18ａ，18ｂからそれぞれ発生する三角波信号の発振周波
数の差によってビートを生じ、周辺機器に悪影響を及ぼ
すばかりでなく、このビートによってスイッチング電源
装置内にノイズが発生するために、各制御回路の誤動作
を引き起こして安定した制御が行われなくなるといった
問題を生じていた。

【０００９】そこで本発明は力率改善回路とインバータ
との発振周波数の差によるビートの発生を防止し、安定
した制御を行うことができるスイッチング電源装置を提
供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は第１のスイッチ
ング素子がオンのときにインダクタンスにエネルギーを
蓄え、前記第１のスイッチング素子がオフのときに、前
記インダクタンスに蓄積された電磁エネルギーと交流電
源電圧を整流する整流回路からの出力とを重畳させて、
前記交流電源電圧の電圧波形と電流波形とを近づける力
率改善回路と、この力率改善回路から出力され平滑コン
デンサにより平滑された直流入力電圧を、トランスの一
次巻線と直列に接続した第２のスイッチング素子により
スイッチングし、前記トランスの二次巻線に誘起された
電圧を整流平滑して直流出力電圧として出力するインバ
ータと、前記直流入力電圧に応じて変化する検出電圧と
第１の発振回路からの発振信号とを比較して、前記第１
のスイッチング素子に供給するパルス信号幅を制御する
第１の制御用ＩＣと、前記直流出力電圧に応じて変化す
る検出電圧と第２の発振回路からの発振信号とを比較し
て、前記第２のスイッチング素子に供給するパルス信号
幅を制御する第２の制御用ＩＣとを備え、前記第１の発
振回路および前記第２の発振回路は各々コンデンサを含
む時定数回路を接続したタイミング容量端子を有し、前
記コンデンサの充電により前記タイミング容量端子の電
圧がリセット電圧を越えると、前記コンデンサを放電す
る動作を繰り返し、このときの前記コンデンサの充放電
時間より前記第１の発振回路または前記第２の発振回路
の発振周波数を各々決定するスイッチング電源装置にお
いて、前記第１の発振回路および前記第２の発振回路が
同期した発振を行なうように、リセット電圧を越えるリ
セット同期信号を前記各タイミング容量端子に供給する
同期信号発振回路を備えたものである。

【００１１】

【作用】上記構成によって、力率改善回路とインバータ
に各々対応して備えた第１および第２の制御用ＩＣは、
リセット電圧を越えるリセット同期信号が第１および第
２の発振回路の各タイミング容量端子に供給される。こ
のリセット同期信号に基づいて第１および第２の発振回
路は同期信号発振回路に同期された発振を行い、第１及
び第２のスイッチング素子をＰＷＭ制御する。

【００１２】

【実施例】以下、本発明の実施例を添付図面を参照して
説明する。図１乃至図５は本発明の第１実施例を示すス
イッチング電源装置であり、図８と同一部分に同一符号
を付し、同一箇所の説明は省略する。

【００１３】図１に示すように、力率改善回路６内にお
ける抵抗19ａ，コンデンサ20ａの接続点及びインバータ
24内における抵抗19ｂ，コンデンサ20ｂの接続点には、
力率改善回路6とインバータ24のタイミング容量端子Ｃ
Ｔに対してリセット同期信号Ｄを供給する同期信号発振
回路35が同一の回路構成からなる２個の同期信号駆動回
路36を介して接続されている。

【００１４】図２は同期信号発振回路35を示しており、
一定周期のパルスを出力する基準信号発生回路41の出力
信号Ｓ1をフリップフロップ42ａのクロック入力端子Ｃ
Ｋ及び各アンドゲート43ａ，43ｂの一方の入力端子に供
給するとともに、この同期信号発生回路35及びフリップ
フロップ42ａを駆動させるためにトランス24の二次側電
圧から供給された基準電圧Vccを同期信号発振回路35及
びフリップフロップ42ａの電源供給端子Vccに印加し、
この基準電圧Vccを電流制限用抵抗44ａを介して入力端
子Ｊ及び入力端子Ｋに供給する。そして、基準信号発生
回路41からの出力信号Ｓ1 に基づいて、フリップフロッ
プ42ａの非反転入力端子Ｑ及び反転入力端子Ｑ´からそ
れぞれ出力信号Ｓ2 ，Ｓ3 がアンドゲート43ａ，43ｂの
他方の入力端子に供給されることにより、この各アンド
ゲート43ａ，43ｂの出力端子から同期信号駆動回路36に
互いに180°の位相を有するリセット同期信号Ｄ1 ，Ｄ2
を出力する。また、アンドゲート43ａから出力される
リセット同期信号Ｄ1 はフリップフロップ42ｂのクロッ
ク入力端子ＣＫ及び各アンドゲート43ｃ，43ｄの一方の
入力端子に供給されており、基準電圧Vccをフリップフ
ロップ42ｂの電源入力端子Vcc及び電流制限用抵抗44ｂ
を介して入力端子Ｊ及び入力端子Ｋに供給することで、
フリツプフロツプ42ｂの非反転入力端子Ｑ及び反転入力
端子Ｑ´からそれぞれ出力信号Ｓ4 ，Ｓ5 がアンドゲー
ト43ｃ，43ｄの他方の入力端子に供給され、このアンド
ゲート43ｃ，43ｄの出力端子から互いに180°の位相を
有するリセット同期信号Ｄ4 ，Ｄ3 が出力する。

【００１５】図３は同期信号駆動回路36を示しており、
同期信号発振回路35からのリセット同期信号Ｄ1 〜Ｄ4
のいずれか１つの端子と、トランス22の二次側にある同
期信号発振回路35の接地端子との間には電流制限用抵抗
51とフォトカプラの発光ダイオード52とが直列接続され
ており、これによってトランス22の一次側にある力率改
善回路６及びインバータ24の各三角波発振回路18ａ，18
ｂと同期信号発振回路35とを絶縁している。そして、直
流電源15または直流電源32の両端に接続される電源供給
端子Vccと接地端子ＧＮＤとの間には、抵抗53とフォト
カプラのフォトトランジスタ54との直列回路が接続さ
れ、この抵抗53とフォトカプラのフォトトランジスタ54
との接続点を抵抗55とスピードアップ用コンデンサ56と
からなるスピードアップ回路を介してエミッタを電源供
給端子Vccに接続したトランジスタ57のベースに接続す
るとともに、トランジスタ57のエミッタと接地端子ＧＮ
Ｄとの間に抵抗58を接続することにより、このトランジ
スタ57のエミッタと抵抗58との接続点の電圧をコンデン
サ59を介してリセット同期信号Ｄとして各制御用ＩＣ16
ａ，16ｂのタイミング容量端子ＣＴに供給するようにし
て構成されており、各同期信号発振回路35にはリセット
同期信号Ｄ1 〜Ｄ4 のいずれか１つを任意に選択して供
給すればよく、同一のリセット同期信号Ｄ1 〜Ｄ4 を供
給してもよい。

【００１６】次に上記構成につき、その作用を説明す
る。電源を投入すると、同期信号発振回路35においては
図４のタイムチャートに示すように、フリップフロップ
42ａの入力端子Ｊ及び入力端子Ｋは共にＨレベルになっ
ているため、基準信号発生回路41から出力される出力信
号Ｓ1 がＨレベルに立上がってフリツプフロツプ42ａの
クロック入力端子ＣＫに印加されると、その瞬間に出力
端子Ｑからの出力信号Ｓ2はＨレベルとなる。このフリ
ツプフロツプ42ａは次に基準信号発生回路41ａからの出
力信号Ｓ1 が再びＨレベルに立上がるまで、出力端子
Ｑ，Ｑ´をそれまでの状態に保持するとともに、この出
力信号Ｓ1 がＨレベルに立上がった瞬間に各出力端子
Ｑ，Ｑ´はそれまでの状態を反転させるため、出力信号
Ｓ1 が立上がるたびに、出力信号Ｓ２，Ｓ３は互いに反
転状態を保ちながらＬレベルまたはＨレベルに切り換わ
って各アンドゲート43ａ，43ｂに出力される。そして、
出力信号Ｓ1 ，Ｓ2 がともにＨレベルの場合にはアンド
ゲート43ａからのリセット同期信号Ｄ1 はＨレベルとな
り、出力信号Ｓ1 ，Ｓ3 がともにＨレベルの場合にはア
ンドゲート43ｂからのリセット同期信号Ｄ2 はＨレベル
となって、リセット同期信号Ｄ1 とリセット同期信号Ｄ
2 とは基準信号発生回路41からの出力信号Ｓ1 に応じて
互いに分周され180 °の位相差を有するように出力され
る。

【００１７】一方、リセット同期信号Ｄ1 はフリップフ
ロップ42ｂのクロック入力端子ＣＫに供給されているた
め、このフリップフロップ42ｂによって、リセット同期
信号Ｄ1 がＬレベルからＨレベルに立上がるまで出力端
子Ｑ，Ｑ´をそれまでの状態に保持し、リセット同期信
号Ｄ1 がＨレベルに立上がった瞬間に各出力端子Ｑ，Ｑ
´はそれまでの状態を反転させて、出力信号Ｓ4 ，Ｓ5
は互いに反転状態を保って各アンドゲート43ｃ，43ｄに
出力される。これによって、リセット同期信号Ｄ1 と出
力信号Ｓ5 とがともにＨレベルの場合にはアンドゲート
43ｄからのリセット同期信号Ｄ3 はＨレベルとなり、リ
セット同期信号Ｄ1 と出力信号Ｓ4 とがともにＨレベル
の場合にはアンドゲート43ｃからのリセット同期信号Ｄ
4 はＨレベルとなって、リセット同期信号Ｄ3 ，Ｄ4 は
リセット同期信号Ｄ1 に基づいて互いに分周され180 °
の位相差を有するように出力される。

【００１８】同期信号駆動回路36においては、同期信号
発振回路35から出力されるリセット同期信号Ｄ1 〜Ｄ4
のいずれか１つが選択されて抵抗51とフォトトランジス
タの発光ダイオード52との直列回路に印加されており、
リセット同期信号Ｄ1 〜Ｄ4がＬレベルの場合にはフォ
トカプラの発光ダイオード52には電流が流れないために
フォトトランジスタ54のインピーダンスは高くなり、電
源供給端子Vccから抵抗53を介してスピードアップ用コ
ンデンサ56に電荷が蓄えられるとともに、トランジスタ
57のベースはＨレベルとなりこのトランジスタ57はカッ
トトオフするために、リセット同期信号Ｄは出力しな
い。

【００１９】次に、リセット同期信号Ｄ1 〜Ｄ4 がＨレ
ベルになると、抵抗51を介して所定の電流がフォトカプ
ラの発光ダイオード52に流れるためにフォトトランジス
タ54のインピーダンスは低くなり、これによってスピー
ドアップ用コンデンサ56に蓄えられていた電荷がフォト
トランジスタ54を介して接地端子ＧＮＤに移動してスピ
ードアップ用コンデンサ56は急速に放電し、トランジス
タ57のターンオン時間を短くすることができ、これによ
ってトランジスタ57のコレクタから各制御用ＩＣ16ａ，
16ｂのタイミング容量端子ＣＴと接地端子ＧＮＤとの間
に直列接続されたコンデンサ19ａと抵抗20ａ及びコンデ
ンサ19ｂと抵抗20ｂとの各接続点に、コンデンサ59によ
りトリガパルス状に波形整形されたリセット同期信号Ｄ
が供給される。

【００２０】このとき、制御用ＩＣ16ａのタイミング容
量端子ＣＴの波形図は図５に示すように、トリガパルス
状のリセット同期信号Ｄがコンデンサ19ａと抵抗20ａの
接続点に印加されると、タイミング容量端子ＣＴの電圧
はコンデンサ20ａの充電電圧に重畳されてリセット電圧
を越えるため、制御用ＩＣ16ａはコンデンサ20ａを強制
的に放電させてタイミング容量端子ＣＴの電圧を下げる
動作が行われる。このため、外部から供給されるリセッ
ト同期信号Ｄの周期に基づいた発振周波数を有する三角
波信号によって力率改善回路６の制御用ＩＣ16ａが動作
することになり、これはインバータ20の制御用ＩＣ16ｂ
のタイミング容量端子ＣＴに関しても、制御用ＩＣ16ａ
と同様にリセット同期信号Ｄに基づいた発振周波数を有
する三角波信号によって制御用ＩＣ16ｂの動作が行われ
て、互いの三角波発振回路18ａ，18ｂは同期信号発振回
路35から出力される各リセット同期信号Ｄ1 〜Ｄ4 によ
り同期された発振を行い、第１のスイッチング素子３及
び第２のスイッチング素子23をＰＷＭ制御する。

【００２１】このように本実施例においては、力率改善
回路６とインバータ24に各々対応して備えた各制御用Ｉ
Ｃ16ａ，16ｂは、リセット電圧を越えるリセット同期信
号Dが、互いに全く同一、あるいは分周されるかまたは1
80°の位相差を有して三角波発振回路18ａ，18ｂの各タ
イミング容量端子CＴに供給される。これによりリセッ
ト同期信号Dに基づいて、三角波発振回路18ａ，18ｂは
同期信号発振回路35に同期された発振を行うので、スイ
ッチング電源装置自体は基準信号発生回路41からの出力
信号Ｓ1 によって同期され、これによって各三角波発振
回路18ａ，18ｂの差周波数によるビートの発生が起こら
なくなり周辺機器に悪影響を及ぼす虞れがなく、しかも
ビートによるノイズの発生がなくなり、誤動作等が起こ
らない安定した制御が行われる。

【００２２】第６図は本発明の第２実施例を示す同期信
号駆動回路36ａであり、この実施例では同期信号発振回
路35からのリセット同期信号Ｄ1 〜Ｄ4 のいずれか１っ
の端子は、抵抗61とスピードアップ用コンデンサ62とか
らなるスピードアッブ回路を介し、プッシュプル接続さ
れたＮＰＮ型トランジスタ63及びＰＮＰ型トランジスタ
64のベースに接続されている。

【００２３】トランジススタ63のコレクタは電源供給端
子Vccに接続されることでトランス22の二次側電圧から
所定の電圧が供給されるとともに、トランジスタ64のコ
レクタはトランス22の二次側接地端子ＧＮＤを接続して
おり、これによって双方のトランジスタ63，64のエミッ
タ同士を接続した接続点とトランス22の二次側接地端子
ＧＮＤとの間にコンデンサ65とトランス66の一次巻線と
の直列回路を接続して、トランス22の一次側にある力率
改善回路６及びインバータ24の各三角波発振回路18a，1
8bと、トランス22の二次側にある同期信号発振回路35と
を絶縁している。そして、トランス66の二次巻線の一端
に電流制限用の抵抗67を接続し、他端にトランス22の一
次側接地端子ＧＮＤを接続して、このトランス22の二次
巻線に誘起された電圧をリセット信号Ｄとして、各三角
波発振回路18ａ，18ｂのタイミング容量端子ＣＴに供給
するようにして構成される。

【００２４】この同期信号駆動回路36ａにおいては、印
加されるリセット同期信号Ｄ1 〜Ｄ4 がＬレベルの場合
には、双方のトランジスタ63，64のベースにＬレベル信
号が加えられ、トランジスタ63はカットオフしトランジ
スタ64はオン動作するため、コンデンサ65に蓄えられた
電荷がスピードアップ用コンデンサ62によってトランジ
スタ64を介して急速に放電され、トランス66の二次巻線
からは電圧が誘起されず、リセット同期信号Ｄは出力し
ない。

【００２５】次に、リセット同期信号Ｄ1 〜Ｄ4 がＨレ
ベルになると、双方のトランジスタ63，64のベースにＨ
レベル信号が加えられ、トランジスタ63はオン動作しト
ランジスタ64はカットオフするため、コンデンサ65が充
電を完了するまで電源供給端子Vccからトランス66の一
次巻線に電圧が供給される。これによって、二次側に誘
起されたトランス66の出力電圧が抵抗67を介してトリガ
パルス状に波形整形されたリセット同期信号Ｄが出力さ
れ、第１実施例と同様な作用、効果を有する。

【００２６】図７は本発明の第３実施例を示す同期信号
駆動回路36ｂであり、この実施例では力率改善回路６及
びインバータ24の各三角波発振回路18ａ，18ｂと同期信
号発振回路35の基準信号発振器41とがともにトランス22
の一次側あるいはトランス22の二次側から電源供給端子
Vccを介して電力供給を受けており、フォトカプラの発
光ダイオード52及びフォトトランジスタ54の代りとし
て、トランス22の一次側と二次側とは絶縁せずにトラン
ジスタ60のベースを直接抵抗51に接続し、このトランジ
スタ60のエミッタ、コレクタをそれぞれ抵抗53及び制御
用ＩＣ16ａ，16ｂと同一の接地端子ＧＮＤに接続する以
外は図５と同一に構成されている。

【００２７】そして、リセット同期信号Ｄ1 〜Ｄ4 がＬ
レベルの場合、トランジスタ60はターンオフしてトラン
ジスタ57のベースはＨレベルとなり、このトランジスタ
57はカットオフするためにリセット同期信号Ｄは出力せ
ず、リセット同期信号Ｄ1〜Ｄ4がＨレベルになると、ト
ランジスタ60はオン動作してトランジスタ57のベースは
Ｈレベルとなり、これによってスピードアップ用コンデ
ンサ56の放電によってトランジスタ57は急速にターンオ
ンすることで、このトランジスタ57のコレクタからコン
デンサ59によりトリガバルス状に波形整形されたリセッ
ト同期信号Ｄが供給され、第１実施例と同様の作用、効
果を有する。

【００２８】なお、本発明は上記各実施例に限定される
ものではなく本発明の要旨の範囲内において種々の変形
実施が可能である。例えば、各スイッチング素子はＭＯ
Ｓ型ＦＥＴの代りにトランジスタを用いてもよい。ま
た、力率改善回路は昇圧チョツパ回路を用いたが昇降圧
チョッパ回路等を用いることもできる。さらに、インバ
ータはフォワード型、フライバック型等、各種タイプの
スイッチング電源装置に適用可能である。

【００２９】

【発明の効果】本発明は第１のスイッチング素子がオン
のときにインダクタンスにエネルギーを蓄え、前記第１
のスイッチング素子がオフのときに、前記インダクタン
スに蓄積された電磁エネルギーと交流電源電圧を整流す
る整流回路からの出力とを重畳させて、前記交流電源電
圧の電圧波形と電流波形とを近づける力率改善回路と、
この力率改善回路から出力され平滑コンデンサにより平
滑された直流入力電圧を、トランスの一次巻線と直列に
接続した第２のスイッチング素子によりスイッチング
し、前記トランスの二次巻線に誘起された電圧を整流平
滑して直流出力電圧として出力するインバータと、前記
直流入力電圧に応じて変化する検出電圧と第１の発振回
路からの発振信号とを比較して、前記第１のスイッチン
グ素子に供給するパルス信号幅を制御する第１の制御用
ＩＣと、前記直流出力電圧に応じて変化する検出電圧と
第２の発振回路からの発振信号とを比較して、前記第２
のスイッチング素子に供給するパルス信号幅を制御する
第２の制御用ＩＣとを備え、前記第１の発振回路および
前記第２の発振回路は各々コンデンサを含む時定数回路
を接続したタイミング容量端子を有し、前記コンデンサ
の充電により前記タイミング容量端子の電圧がリセット
電圧を越えると、前記コンデンサを放電する動作を繰り
返し、このときの前記コンデンサの充放電時間より前記
第１の発振回路または前記第２の発振回路の発振周波数
を各々決定するスイッチング電源装置において、前記第
１の発振回路および前記第２の発振回路が同期した発振
を行なうように、リセット電圧を越えるリセット同期信
号を前記各タイミング容量端子に供給する同期信号発振
回路を備えたものであり、力率改善回路とインバータと
の発振周波数の差によるビートの発生を防止し、安定し
た制御を行うことができるスイッチング電源装置を提供
することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すスイッチング電源装
置の回路構成図である。

【図２】本発明の第１実施例を示す同期信号発振回路の
回路構成図である。

【図３】本発明の第１実施例を示す同期信号駆動回路の
回路構成図である。

【図４】本発明の第１実施例を示す同期信号発振回路の
動作を示すタイムチャートである。

【図５】本発明の第１実施例を示す制御用ＩＣのタイミ
ング容量端子ＣＴ電圧の波形図である。

【図６】本発明の第２実施例を示す同期信号駆動回路の
回路構成図である。

【図７】本発明の第３実施例を示す同期信号駆動回路の
回路構成図である。

【図８】従来例を示すスイッチング電源装置の回路構成
図である。

【図９】従来例を示す制御用ＩＣのタイミング容量端子
ＣＴ電圧の波形図である。

【符号の説明】

１ 三相交流電源（交流電源電圧） ２ 三相整流回路（整流回路） ３ 第１のスイッチング素子 ４ インダクタンス ６ 力率改善回路 ７ 平滑コンデンサ 16ａ 制御用ＩＣ（第１の制御用ＩＣ） 16ｂ 制御用ＩＣ（第２の制御用ＩＣ） 18ａ 三角波発振回路（第１の発振回路） 18ｂ 三角波発振回路（第２の発振回路） 20ａ，20ｂ コンデンサ（時定数回路） 22 トランス 23 第２のスイッチング素子 24 インバータ 25 整流平滑回路 35 同期信号発振回路 ＣＴ タイミング容量端子

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 第１のスイッチング素子がオンのときに
   インダクタンスにエネルギーを蓄え、前記第１のスイッ
   チング素子がオフのときに、前記インダクタンスに蓄積
   された電磁エネルギーと交流電源電圧を整流する整流回
   路からの出力とを重畳させて、前記交流電源電圧の電圧
   波形と電流波形とを近づける力率改善回路と、この力率
   改善回路から出力され平滑コンデンサにより平滑された
   直流入力電圧を、トランスの一次巻線と直列に接続した
   第２のスイッチング素子によりスイッチングし、前記ト
   ランスの二次巻線に誘起された電圧を整流平滑して直流
   出力電圧として出力するインバータと、前記直流入力電
   圧に応じて変化する検出電圧と第１の発振回路からの発
   振信号とを比較して、前記第１のスイッチング素子に供
   給するパルス信号幅を制御する第１の制御用ＩＣと、前
   記直流出力電圧に応じて変化する検出電圧と第２の発振
   回路からの発振信号とを比較して、前記第２のスイッチ
   ング素子に供給するパルス信号幅を制御する第２の制御
   用ＩＣとを備え、前記第１の発振回路および前記第２の
   発振回路は各々コンデンサを含む時定数回路を接続した
   タイミング容量端子を有し、前記コンデンサの充電によ
   り前記タイミング容量端子の電圧がリセット電圧を越え
   ると、前記コンデンサを放電する動作を繰り返し、この
   ときの前記コンデンサの充放電時間より前記第１の発振
   回路または前記第２の発振回路の発振周波数を各々決定
   するスイッチング電源装置において、前記第１の発振回
   路および前記第２の発振回路が同期した発振を行なうよ
   うに、リセット電圧を越えるリセット同期信号を前記各
   タイミング容量端子に供給する同期信号発振回路を備え
   たことを特徴とするスイッチング電源装置。