JP2619422B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は電源装置に関するものである。

［背景技術］ 第10図は従来例の回路図を示しており、この従来例は
交流電源１にインダクタンス素子２を介して接続した全
波整流器３の出力端と、交流電源１にキャパシタンス素
子４を介して接続した全波整流器６の出力端を共通の平
滑コンデンサ５に接続した構成となっている。図におい
て接続されている負荷７は直流電圧を高周波交流電圧に
変換するインバータ装置等である。

この従来例の動作について第11図に示す各部の波形に
基づいて説明する。

今第11図（ａ）に示す交流電源１の電圧Vsが正のサイ
クル開始時にあるとすると、この時点では既にキャパシ
タンス素子４は第11図（ｄ）に示すように電荷が貯まっ
ており、図示するようにマイナスの電位をもっている。
この電位の向きは交流電源１の正の半サイクルの向きと
同じである。やがて電源電圧Vsが高くなり、キャパシタ
ンス素子４の電圧Vcを加えた電圧が第11図（ａ）に示す
平滑コンデンサ５の電圧V_DCと等しくなる。

すると、キャパシタンス素子４を介した全波整流器６
へ交流電源１から第11図（ｃ）に示す電流Iincが流れ始
める。この電流Iincによってキャパシタンス素子４は初
めと逆向きに電荷が充電され、電源電圧Vsと逆向きに電
圧を持つようになる。

このキャパシタンス素子４の電圧Vcと平滑コンデンサ
５の電圧V_DCの和が、電源電圧Vsと等しくなると、キャ
パシタンス素子４を介して流れる電流Iincは流れなくな
る。そしてこのときキャパシタンス素子４に蓄えられて
いる電荷は交流電源１の負のサイクルまで維持される。

一方インダクタンス素子２を介する全波整流器３へは
電源電圧Vsが平滑コンデンサ５の電圧V_DCと等しくなっ
たときに電流Iin_Lga流れ始め、次に電源電圧Vsがピーク
値を越えて下がり電圧V_DCと等しくなるまで、第11図
（ｅ）に示す電流Iin_Lは増加する。この後電源電圧Vsが
電圧V_DCより低くなっても、インダクタンス素子２に発
生する誘起電圧のためしばらく電流Iin_L減少しながらも
流れ続け、やがて零になり、交流電源１の正の半サイク
ルは終了する。負のサイクルも全く同様な理由で各電流
が流れる。

この方式では第11図（ｂ）に示した入力電流Iinに休
止期間t₀が存在するため、入力力率を高くし、入力電流
Iinの歪みを小さくしょうとすれば、入力電流Iinの導通
期間を更に広げなければ成らない。このためにはインダ
クタンス素子２のインダクタンス値を大きくして誘導起
電力を大きくすることで、導通期間を広げることができ
る。

しかしインダクタンス素子２を大きくすると回路が大
型化し、コストが高くなる。しかもインダクタンス素子
２のインダクタンス値が大きいとインダクタンス素子２
と平滑コンデンサ５とで電源電圧Vsを分圧する際のイン
ダクタンス素子２の分圧の割合が増えるため平滑コンデ
ンサ５の直流出力電圧が下がるという欠点を有してい
た。

［発明の目的］ 本発明は上述の問題点に鑑みて為されたもので、その
目的とするところは小型で且つ安価なインダクタンス素
子とキャパシタンス素子を使用して、高入力力率で且
つ、入力電流の歪みを小さくすることができた電源装置
を提供するにある。

［発明の開示］ 本発明は第１図に示すように交流電源１を誘導性リア
クタンスＡを介して接続した第１の整流回路３′と容量
性リアクタンスＢを介して接続した第２の整流回路６′
とを有し、上記両整流回路３′,6′の内一方の整流回路
３′の直流出力端に複数の平滑コンデンサ5a,5bを直列
に接続し、上記平滑コンデンサ5a,5bの分圧点に他方の
整流回路６′の直流出力端を接続することを特徴とする
もので、整流回路６′の直流出力を平滑コンデンサ5a,5
bの分圧点に接続することで、入力電流Iinの導通期間を
広げて入力力率を高くし且つ、入力電流Iinの歪みを小
さくすることができる。負荷７はインバータ装置や抵抗
負荷からなる。

以下本発明を実施例に基づいて説明する。

実施例１ 第２図は実施例の回路を示しており、誘導性リアクタ
ンスＡとしてインダクタンス素子２を、容量性リアクタ
ンスＢとしてキャパシタンス素子４を夫々使用し、整流
回路としては全波整流器３、６を使用し、キャパシタン
ス素子４を介して交流電源１に接続した全波整流器６の
直流出力端を２個の平滑コンデンサ5a,5bの直列回路の
共通接続点、つまり分圧点に接続することで、２つの全
波整流器3,6が接続される平滑コンデンサの電圧に差を
つけている。

次に第３図、第４図に示す各部の波形図に基づいて説
明する。

今第３図（ａ）（又は第４図（ａ））の交流電源１の
電圧Vsが負の半サイクルから正の半サイクルに反転する
とき第４図（ｂ）に示すキャパシタンス素子４の電圧Vc
は一定に保たれており、この電圧Vcは次の電源電圧Vsが
上昇する向きと同じ向きに発生している。電源電圧Vsが
上昇し、電源電圧Vsとキャパシタンス素子４の電圧Vcを
加えたものが、第４図（ｂ）に示す平滑コンデンサ5bの
電圧Vcaを越えると、キャパシタンス素子４を介して電
流Iincが第３図（ｃ）又は第４図（ｃ）に示すように流
れ始める。キャパシタンス素子４に流れる電流Iincによ
ってキャパシタンス素子４の電圧Vcが徐々に小さくなり
初めの向きと逆向きに電圧を発生し、電圧が入力電流を
素子する方向になる。そしてキャパシタンス阻止４の電
圧Vcと平滑コンデンサ5bの電圧Vcbの和が電源電圧Vsを
越えると、キャパシタンス素子４を介する電流Iincは流
れなくなる。

次にインダクタンス素子２を介して流れる第３図
（ｄ）又は第４図（ｄ）に示す電流Iin_Lについて説明す
る。インダクタンス素子２を介する電流Iin_Lは電源電圧
Vsが平滑コンデンサ5a,5bの電圧の合成平滑電圧V_DCを越
えると流れ始める。そして平滑電圧V_DCはインダクタン
ス素子４での電圧降下があるため電源電圧Vsよりも緩や
かに上昇する。この間インダクタンス素子４に流れる電
流Iin_Lは増加していく。やがて電源電圧Vsは下降するた
め平滑電圧V_DCと等しくなる。その後はインダクタンス
素子４に誘起電圧が発生し電流Iin_Lを流し続けるのが、
次第に減少し零となる。交流電源１の電圧Vsの負と半サ
イクルの場合も上記の正の半サイクルと全く同様の動作
をする。ここで第10図の従来例の場合と比べると、イン
ダクタンス素子４を流れる電流Iin_Lの導通期間の長さは
変わらないが、キャパシタンス素子４を介して流れる電
流Iincの導通期間は電源半サイクルの前方へ広がるため
長くなる。従って両者の合成である第３図（ｂ）に示す
入力電流Iinの導通期間が広がる。即ち休止期間t₀が第1
1図のt₀より短くなるので、従来例より入力力率が高く
なり且つ、入力電流Iin歪みも小さくなる。

尚負荷７は一石式のインバータ装置からなり、このイ
ンバータ装置は発振器COでトランジスタQ₁を高周波でス
イッチングさせて放電灯ｌの両端に高周波電圧を発生さ
せ、高周波点灯させる公知の回路である。

実施例２ 上記第２図回路においてインダクタンス素子２の位置
と、キャパシタンス素子４の位置とを入れ換えても同様
な効果が得られる。第５図は入れ換えた本実施例の回路
を示しており、この実施例ではインダクタンス素子２に
電流Iin_Lが流れる期間が交流電源１の電圧Vsの半サイク
ルの後方へ広がるためである。つまりインダクタンス素
子２を介して流れる電流Iin_Lの導通期間が電源周波の各
半サイクルの後方へ広がる。従って、入力電流Iinの休
止期間t₀従来例より短くなるので、高入力力率となり、
その上入力電流Iinの歪みが小さくなる。

実施例３ 上記実施例1,2では容量性リアクタンスＡとしてキャ
パシタンス素子４を用い、誘導性リアクタンスＢとして
インダクタンス素子２を用いているが、容量性或いは誘
導性リアクタンスとしてキャパシタンス素子とインダク
タンス素子を組み合わせて構成しても良い。第６図は容
量性リアクタンスＢをキャパシタンス素子４とインダク
タンス素子８とで構成した本実施例を示しており、この
場合第７図（ｃ）に示すようにキャパシタンス素子９に
流れる電流Iincの波形は滑らかとなり、第７図（ｄ）に
示すインダクタンス素子２に流れる電流Iin_Lと合成され
る入力電流Iinも第７図（ｂ）に示すように滑らかにな
り、入力電流歪みが更に小さくなる。第７図（ａ）は交
流電源１の電圧Vsの波形である。

尚本実施例で用いている負荷７は所謂ハーフブリッジ
式インバータ装置からなり、このインバータ装置では発
振器CO₁,CO₂で交互にトランジスタQ₁,Q₂をスイッチング
させて、インダクタンス素子L₁、コンデンサC₃、放電灯
ｌとコンデンサC₄の並列回路に振動電流を流して放電灯
ｌを高周波点灯させるようになっている。

ところで上記実施例1,2,3はいずれも２つの全波整流
器3,4を使用したものであるが、特に限定されるもので
はない。

実施例４ 本実施例は第８図に示すようにダイオードD₁〜D₄から
構成されたブリッジ回路からなる全波整流器をインダク
タンス素子２に対応する整流回路とし、キャパシタンス
素子４に対応する整流回路としてダイオードD₃、D₄を用
いて、使用する全波整流器を１つとしたものであり、図
示する回路ではキャパシタンス素子４は交流電源１、平
滑コンデンサ5a,5b、ダイオードD₃、D₄で倍電圧整流回
路を構成するが、平滑コンデンサ5a,5bの直列回路の電
圧V_DCは全波整流器を用いた場合と同じ電圧しか出な
い。従って第８図回路はインダクタンス素子２を介して
交流電源１に接続さる全波整流器の出力に接続される平
滑コンデンサ5a,5bの分圧点にキャパシタンス素子４を
介して交流電源１に接続した整流回路の出力が接続され
ることにより、本発明の基本構成を満足する。

而して本実施例では第９図（ａ）に示す交流電源１の
電圧Vsの半サイクルの前半部でキャパシタンス素子４に
流れる電流Iincの方向に対して後半部で流れる電流Iinc
の方向が第９図（ｃ）に示すように逆向きとなる点で、
実施例１と異なる。つまり前半部の電流は平滑コンデン
サ5a,5bを充電する電流であるが、後半部は平滑コンデ
ンサ5a,5bが負荷７へ放電している電流であり、このた
め平滑コンデンサ5a,5bの直列電圧は全波整流の時と同
じとなる。この後半部においてキャパシタンス素子４に
流れる電流Iincについて更に詳説する。今例えば電源電
圧Vsが正のサイクルであって、前半部に流れる電流Iinc
が零になると、キャパシタンス素子４の電圧Vcと平滑コ
ンデンサ5bの電圧Vcbの和が電源電圧Vsと等しくなり、
次には電源電圧Vsの方が小さくなって、平滑コンデンサ
5b→キャパシタンス素子４→交流電源１→ダイオードD₃
→負荷７→平滑コンデンサ5bのループでキャパシタンス
素子4,コンデンサ5bが電荷を放出する。この時に流れる
逆向き電流のため、交流電源１の電圧 Vsの半サイクル
の後半部の入力電流Iinが第９図（ｂ）に示すように小
さくなるが、休止期間t₀の長さは実施例１の場合と同じ
ように短い。

尚一方インダクタンス素子２に流れる電流Iin_Lは実施
例１と同様に流れる。第９図（ｄ）はその電流Iin_Lの波
形を示す。

［発明の効果］ 本発明は交流電源に誘導性リアクタンスを介して接続
した第21の整流回路と、上記交流電源に容量性リアクタ
ンスを介して接続した第２の整流回路とを有し、上記第
１、第２の整流回路の内一方の整流回路の直流出力短に
平滑コンデンサを複数個直列に接続し、上記平滑コンデ
ンサの分圧点に他方の整流回路の直流出力端を接続する
ので、大きな値のインダクタンス素子を用いることな
く、入力電流の導通期間を増大して休止期間を短くする
ことができ、従って従来装置に比べて入力力率が高く、
且つ入力電流歪が小さくなるという効果があり、また使
用するインダクタンス素子が大型とならないから製作コ
ストも安価で、装置全体も大型とならないという効果を
奏する。

【図面の簡単な説明】

第１図は本発明の回路構成図、第２図は本発明の実施例
１の回路図、第３図、第４図は同上の動作説明用波形
図、第５図は本発明の実施例２の回路図、第６図は本発
明の実施例３の回路図、第７図は同上の動作説明用波形
図、第８図は本発明の実施例４の回路図、第９図は同上
の動作説明用波形図、第10図は従来例の回路図、第11図
は同上の波形図である。 １……交流電源、３′……整流回路、６′……整流回
路、5a,5b……平滑コンデンサ、Ａ……誘導性リアクタ
ンス、Ｂ……容量性リアクタンスである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】交流電源に誘導性リアクタンスを介して接
   続した第１の整流回路と、上記交流電源に容量性リアク
   タンスを介して接続した第２の整流回路とを有し、上記
   第１、第２の整流回路の内一方の整流回路の直流出力端
   に平滑コンデンサを複数個直列に接続し、上記平滑コン
   デンサの分圧点に他方の整流回路の直流出力端を接続す
   ることを特徴とする電源装置。