JP2677406B2 - 電源装置 - Google Patents

電源装置

Info

Publication number
JP2677406B2
JP2677406B2 JP1018954A JP1895489A JP2677406B2 JP 2677406 B2 JP2677406 B2 JP 2677406B2 JP 1018954 A JP1018954 A JP 1018954A JP 1895489 A JP1895489 A JP 1895489A JP 2677406 B2 JP2677406 B2 JP 2677406B2
Authority
JP
Japan
Prior art keywords
capacitor
circuit
diode
inductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1018954A
Other languages
English (en)
Other versions
JPH02202365A (ja
Inventor
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1018954A priority Critical patent/JP2677406B2/ja
Publication of JPH02202365A publication Critical patent/JPH02202365A/ja
Application granted granted Critical
Publication of JP2677406B2 publication Critical patent/JP2677406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、交流電源を整流平滑して直流電力を得るた
めの電源装置に関するものである。
[従来の技術] 従来例1 第21図は従来の電源装置の回路図である。交流電源Vs
の交流電圧は、ACフィルタ3を経て、ダイオードD3〜D6
よりなるダイオードブリッジ回路4により全波整流さ
れ、チョッパー回路2を介して平滑用のコンデンサC2
て平滑されて、直流電圧となる。コンデンサC2の両端に
は、トランジスタQ1,Q2の直列回路が並列接続されてい
る。各トランジスタQ1,Q2には、それぞれダイオードD1,
D2が逆並列接続されている。トランジスタQ1の両端に
は、直列成分カット用のコンデンサC6を介して、共振用
のインダクタL3とコンデンサC5の直列回路が接続され、
コンデンサC5の両端には放電灯lが並列接続されてい
る。トランジスタQ1,Q2は高速度で交互にオンオフ駆動
され、コンデンサC5の両端には共振電圧が発生し、これ
が放電灯lに印加されて、放電灯lには高周波電力が供
給されるものである。
この電源装置にあっては、入力力率を改善するため
に、ダイオードD3〜D6よりなるダイオードブリッジ回路
4の直流出力端とインバータ回路1の間に、チョッパー
回路2を挿入してある。このチョッパー回路2は昇圧型
のチョッパー回路であり、ダイオードブリッジ回路4の
直流出力端にインダクタL2とトランジスタQ3の直列回路
を接続し、トランジスタQ3の両端に逆流阻止用のダイオ
ードD7を介して平滑用のコンデンサC2を接続したもので
ある。トランジスタQ3は高速度でスイッチングされる。
まず、トランジスタQ3がオンされると、ダイオードブリ
ッジ回路4の直流出力端をインダクタL2で短絡すること
になる。これにより、インダクタL2に流れる電流I
L2は、ダイオードブリッジ回路4の直流出力電圧の大き
さに比例した傾きで増加し、インダクタL2にエネルギー
が蓄えられて行く。次に、トランジスタQ3がオフされる
と、インダクタL2のエネルギーは放出され、ダイオード
D7を介してコンデンサC2を充電する。このとき、コンデ
ンサC2には、ダイオードブリッジ回路4の直流出力電圧
にインダクタL2の両端に生じる電圧を加えた電圧が充電
されるので、コンデンサC2には交流電源Vsのピーク値よ
りも高い直流電圧VC2を得ることができる。また、ダイ
オードブリッジ回路4の直流出力端子にコンデンサC2
直接接続する場合に比べると、コンデンサC2に充電電流
が流れている期間が長くなるので、コンデンサC2の電圧
VC2はより完全に平滑化される。
このように、チョッパー回路2のトランジスタQ3を高
速度でオンオフさせることで、インダクタL2を介して交
流電源Vsから常に入力電流Iinを流すことができ、イン
ダクタL2の電流波形は、その包絡線が第23図に示すよう
に正弦波状となる。これをACフィルタ3で電流が連続的
になるようにフィルタリングすれば、入力電流Iinは入
力電圧Vinと同相の正弦波となり、入力力率はほぼ1と
なる。また、入力電流の歪率は小さくなり、高調波成分
が少なくなる。ここで、ACフィルタ3はインダクタL1
コンデンサC1よりなるローパスフィルタにて構成され、
商用交流周波数に対しては低インピーダンスを呈し、ト
ランジスタQ3のスイッチング周波数に対しては高インピ
ーダンスを呈するように回路定数を設定してある。な
お、コンデンサC2に得られる電圧VC2はほぼ完全に平滑
された直流電圧となるので、放電灯lに印加される高周
波電圧の包絡線もフラットになる。
従来例2 第22図は他の従来例の回路図である。この回路にあっ
ては、従来例1において、チョッパー回路2のインダク
タL2をダイオードD3〜D6よりなるダイオードブリッジ回
路の交流入力端側に配置し、トランジスタQ3,Q4をダイ
オードブリッジ回路の片側の直列接続ダイオードD3,D4
の各々の両端に接続してある。
以下、その動作について説明する。交流電源Vsが正の
半サイクルにあるときに、トランジスタQ3がオンする
と、インダクタL2、ダイオードD5、トランジスタQ3を通
る経路で交流電源VsからインダクタL2に電流が流れ、イ
ンダクタL2の電流は入力交流電圧Vinの瞬時値に比例し
た傾きで増加して行き、インダクタL2にエネルギーが蓄
積される。そして、トランジスタQ3がオフすると、イン
ダクタL2のエネルギーはダイオードD5、コンデンサC2
ダイオードD4を通る経路で放出され、コンデンサC2を充
電する。そして、交流電源Vsの正の半サイクルの間は、
上記過程を繰り返すことで、インダクタL2に流れる電流
IL2の包絡線を正の期間について正弦波状とすることが
できる。
次に、交流電源Vsの負の半サイクルでは、トランジス
タQ4がオンすると、トランジスタQ4、ダイオードD6、イ
ンダクタL2を通る経路で交流電源VsからインダクタL2
電流が流れる。インダクタL2に流れる電流は、入力交流
電圧Vinの瞬時値に比例した傾きで、正の半サイクルの
ときとは反対方向に増大して行き、インダクタL2にエネ
ルギーが蓄積される。トランジスタQ4がオフすると、イ
ンダクタL2のエネルギーは交流電源VsもしくはACフィル
ター3のコンデンサC1、ダイオードD3、コンデンサC2
ダイオードD6を通る経路で放出され、コンデンサC2が充
電される。そして、交流電源Vsの負の半サイクルの間、
上記過程を繰り返すことで、インダクタL2に流れる電流
IL2の包絡線を負の期間についても正弦波状とすること
ができる。
以上のように、トランジスタQ3,Q4を高速で交互にオ
ンオフさせることで、交流電源Vsの正負の半サイクルに
同期して交流的に従来例1と同様なチョッパー動作を行
わせることができる。そして、前段にACフィルタ3を挿
入することで、入力電流を連続的にすることができ、入
力電流の歪率を小さくすることができる。また、このと
きの入力電流は、ほぼ入力電圧と同相の正弦波状にする
ことができ、入力力率はほぼ1となる。
従来例3 第24図はさらに他の実施例(例えば特開昭60−134776
号公報参照)の回路図である。この回路にあっては、従
来例1(第21図)におけるチョッパー回路2のトランジ
スタQ3を、インバータ回路1における片方のトランジス
タQ2で兼用したものである。トランジスタQ1,Q2は交互
にオンオフして負荷回路に高周波電力を供給するが、ト
ランジスタQ2はチョッパー回路2のスイッチング要素と
しても働く。すなわち、まず、トランジスタQ2がオンさ
れると、ダイオードブリッジ回路4の直流出力端がイン
ダクタL2にて短絡され、インダクタL2にエネルギーが蓄
積される。次に、トランジスタQ2がオフされると、ダイ
オードD1を介してコンデンサC2へインダクタL2のエネル
ギーが放出される。つまり、トランジスタQ2が第21図の
トランジスタQ3の働きを兼ねると共に、ダイオードD1
第21図のダイオードD7の働きを兼ねており、したがっ
て、トランジスタQ3とダイオードD7を省略できる分、使
用素子数が減るという利点がある。また、トランジスタ
Q3のドライブ回路も不要となる。
ところで、従来例のチョッパー回路において、スイッ
チング素子に加わる電圧VCEと、流れる電流Icは、第25
図に示すように変化する。同図から明らかなように、ス
イッチング素子のオフ時に電流Icがピークとなってお
り、スイッチング時の損失が大きい。チョッパー回路の
小型化を実現するために、スイッチング速度を高速化す
ると、インダクタL2のインダクタンス値が小さくなるの
で、同じ電流容量を得るには、スイッチング素子のオフ
時における電流Icのピーク値は更に高くなる。このた
め、スイッチング損失は増大し、高周波化による回路の
小型化には限界がある。また、電流波形が三角波である
こと、特にスイッチング素子のオフ時における波形変化
が急峻であることによって、ノイズレベルが高くなると
いう問題がある。
このようなチョッパー回路の問題点は、スイッチング
素子に流れる電流Icの波形に原因がある。すなわち、電
流Icの波形が、スイッチング素子のオフ時にピークとな
る三角波であるために、スイッチング損失が大きくな
り、ノイズレベルも高くなるのである。したがって、こ
の問題点を克服するためには、スイッチング素子に流れ
る電流の波形を変える必要がある。そのような従来例を
以下に示す。
従来例4 第26図は共振型コンバータ5を備える電源装置の従来
例の回路図である。この回路にあっては、第21図に示す
従来例において、インダクタL2にコンデンサC3を直列的
に接続し、インダクタL2に流れる電流を共振電流波形と
したものである。インダクタL2には双方向に電流が流れ
ることになるので、ダイオードブリッジ回路4の直流出
力端子間には、共振電流通電用のコンデンサC9が並列接
続されており、トランジスタQ3の両端には、共振電流通
電用のダイオードD13が逆並列接続されている。
第27図は上記回路の動作波形図である。同図、VCE
チョッパー用のスイッチング素子として働くトランジス
タQ3の両端電圧、Icは上記トランジスタQ3又はダイオー
ドD13に流れる電流、IL2はインダクタL2に流れる電流を
示す。トランジスタQ3がオンする(VCE=0となる)
と、交流電流Vsからダイオードブリッジ回路4、インダ
クタL2、コンデンサC3、トランジスタQ3を介して共振電
流が流れる。トランジスタQ3がオフすると、同じ向きに
電流が流れて、ダイオードD7、コンデンサC2を通って、
コンデンサC2を充電し、やがてインダクタL2の電流はゼ
ロとなる。次に、共振作用により電流の方向が反転し、
コンデンサC3からインダクタL2、コンデンサC9、ダイオ
ードD13を介して電流が流れる。この電流も共振作用に
よって増加し、ピークを向かえた後、減少する。そし
て、再びトランジスタQ3をオンさせて、上記の動作を繰
り返すことにより、コンデンサC2が充電されるものであ
る。
この従来例にあっては、スイッチング素子に流れる電
流が共振電流であるため、正弦波状の丸みを帯びた波形
となり、第25図に示す三角波の場合に比べると、スイッ
チング素子がオフしたときの波形変化は少ない。したが
って、ノイズレベルは低くなる。また、スイッチング素
子のオフ時における電流値がピーク値よりも下がってい
るので、電流が小さくなったタイミングでスイッチング
素子をオフすれば、スイッチング損失は著しく低減され
る。
しかしながら、この従来例では、インダクタL2に流れ
る電流IL2の極性反転期間(第27図の期間t1)において
は、インダクタL2に流れる電流IL2がコンデンサC2の充
電に寄与せず、無駄の多い制御方式であると言える。ま
た、上記期間t1では、コンデンサC3とインダクタL2、コ
ンデンサC9及びダイオードD13よりなる孤立した共振系
に共振電流が流れており、トランジスタQ3の操作によっ
ては共振電流を制御できない。したがって、トランジス
タQ3を次にオンさせるタイミングは、共振電流を検出し
て決定しなければならず、その駆動回路の構成が複雑に
なる。また、外乱ノイズや交流電源Vsの瞬時停電などの
異常発生時に共振電流が乱れても、適切に制御できない
ことになり、回路の信頼性が低下することになる。
[発明が解決しようとする課題] 上述のように、従来の技術にあっては、電源装置の入
力力率を改善するために、チョッパー回路を用いている
が、そのスイッチング素子に流れる電流波形が通常は単
調増加型の三角波であるために、スイッチング素子のオ
フ時におけるスイッチング損失が大きくなるという問題
があり、また、オフ時の波形変化が大きいので、ノイズ
レベルも高いという問題があった。このため、スイッチ
ング素子のスイッチング速度を十分に高くすることがで
きないという問題があった。また、チョッパー回路に共
振要素を付加して、スイッチング素子に流れる電流を共
振電流とする従来例にあっては、スイッチング素子の順
方向とは逆方向に共振電流が流れている期間中は制御不
能となるという問題があり、また、同期間中は平滑用の
コンデンサを充電できないので、効率が悪いという問題
があった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、スイッチング損失が少なく、
ノイズレベルも低く、高速度のスイッチング動作が可能
で、制御も容易で動作の安定した高効率の電源装置を提
供することにある。
[課題を解決するための手段] 本発明に係るインバータ装置にあっては、上記の課題
を解決するために、第1図に示すように、順方向に交互
にオンオフされ、逆方向電流は阻止しない第1のスイッ
チング要素(Q1,D1)及び第2のスイッチング要素(Q2,
D2)を順方向が一致するように直列接続した回路と、前
記回路に並列的に接続される平滑コンデンサC2と、交流
電源Vsを整流する整流器(ダイオードブリッジ回路4)
と、整流器の直流出力端子間に並列的に接続される第1
及び第2の共振コンデンサC3,C4の直列回路と、整流器
の正及び負の直流出力端子を平滑コンデンサC2の正端子
及び負端子にそれぞれ接続する第1及び第2のダイオー
ドD7,D8と、第1及び第2の共振コンデンサC3,C4の接続
点と第1及び第2のスイッチング要素の接続点の間に接
続されるインダクタL2とを備えて成るものである。
[作 用] 本発明にあっては、このように構成されているので、
共振電流が一方の極性に流れるときには第1のスイッチ
ング要素により共振電流を制御し、共振電流が他方の極
性に流れるときには第2のスイッチング要素により共振
電流を制御することができ、したがって、共振電流の安
定した制御が可能となる。また、共振電流の極性に拘わ
らず、平滑コンデンサに充電電流を流すことができるの
で、共振回路に無効電流が流れている時間が少なくな
り、効率を改善することができる。
本発明の更に詳しい構成及び作用については、以上に
述べる実施例の説明において詳述する。
[実施例1] 第1図は本発明の第1実施例の回路図である。以下、
その回路構成について説明する。トランジスタQ1,Q2
バイポーラ型のトランジスタよりなる。トランジスタQ1
のエミッタは、トランジスタQ2のコレクタに接続されて
いる。トランジスタQ1,Q2のコレクタ及びエミッタに
は、ダイオードD1,D2のカソード及びアノードが夫々接
続されている。トランジスタQ1のベース・エミッタ間に
は、第1の矩形波信号が入力されており、トランジスタ
Q2のベース・エミッタ間には、第1の矩形波信号が高レ
ベルのときに低レベルとなり、第1の矩形波信号が低レ
ベルのときに高レベルとなる第2の矩形波信号が入力さ
れている。これにより、トランジスタQ1,Q2は交互にオ
ンオフされる。なお、トランジスタQ1のオン期間とトラ
ンジスタQ2のオン期間の間に、両トランジスタQ1,Q2
共にオフとなるデッドオフタイムを設けても良い。トラ
ンジスタQ1のコレクタにはダイオードD7のカソードが接
続され、ダイオードD7のアノードはダイオードブリッジ
回路4の正出力端子に接続されている。トランジスタQ2
のエミッタにはダイオードD8のアノードが接続され、ダ
イオードD8のカソードはダイオードブリッジ回路4の負
出力端子に接続されている。トランジスタQ1のコレクタ
には、平滑用のコンデンサC2の一端が接続され、コンデ
ンサC2の他端はトランジスタQ2のエミッタに接続されて
いる。ダイオードブリッジ回路4の直流出力端子間に
は、共振用のコンデンサC3,C4の直列回路が並列接続さ
れている。このコンデンサC3,C4の直列回路の両端に
は、ダイオードブリッジ回路4の出力電圧がそのまま現
れる程度にコンデンサC3,C4の容量は小さく設定してあ
る。コンデンサC3,C4の接続点と、トランジスタQ1,Q2
接続点の間には、インダクタL2が接続されている。平滑
用のコンデンサC2の両端には、負荷回路としてインバー
タ回路1が接続されている。ダイオードブリッジ回路4
はダイオードブリッジD3〜D6よりなり、その交流入力端
子は、インダクタL1とコンデンサC1よりなるACフィルタ
3を介して交流電源Vsに接続されている。
第2図乃至第5図は本実施例の動作説明のための回路
図であり、第6図は本実施例の動作波形図である。以
下、上記各図を参照しながら、本実施例の動作について
説明する。
まず、トランジスタQ1がオンすると、ダイオードD7
オンとなり、第2図に示すように、コンデンサC3から、
ダイオードD7、トランジスタQ1、インダクタL2を通る経
路で直列共振回路を形成する。共振電流が流れると、コ
ンデンサC3の電荷が放出され、コンデンサC3の両端電圧
が次第に低下して行く。一方、コンデンサC3,C4の直列
回路の両端電圧は、ダイオードブリッジ回路4の出力電
圧と等しいので、コンデンサC3の電圧が低下すると、ダ
イオードブリッジ回路4からダイオードD7、トランジス
タQ1、インダクタL2、コンデンサC4を通る経路でコンデ
ンサC4に交流電源Vsから電流が流れて、コンデンサC3
電圧低下分と同じだけコンデンサC4の電圧を上昇させ
る。この間、ダイオードD8には平滑コンデンサC2の電圧
VC2と、ダイオードブリッジ回路4の出力電圧V4の差の
電圧が印加されている。すなわち、ダイオードD8の両端
電圧は、VD8=VC2−V4となる。
次に、トランジスタQ1がオフしたときには、インダク
タL2に誘起電圧が発生し、ダイオードD2がオンして、第
3図に示すように、インダクタL2からコンデンサC3、ダ
イオードD7、コンデンサC2、ダイオードD2を通る経路で
電流を流し続ける。このとき、コンデンサC3の電圧はさ
らに低下するので、交流電源Vsからダイオードブリッジ
回路4、ダイオードD7、コンデンサC2、ダイオードD2
インダクタL2、コンデンサC4を通る経路で電流が流れ
て、コンデンサC3の電圧低下分と同じだけコンデンサC4
の電圧を上昇させる。この間も、ダイオードD8にはVD8
=VC2−V4の電圧が印加されている。
次に、トランジスタQ2がオンすると、ダイオードD8
オンとなり、第4図に示すように、コンデンサC4から、
インダクタL2、トランジスタQ2、ダイオードD8を通る経
路で直列共振回路を形成する。共振電流が流れると、コ
ンデンサC4の電荷が放出され、コンデンサC4の両端電圧
が次第に低下して行く。一方、コンデンサC3,C4の直列
回路の両端電圧は、ダイオードブリッジ回路4の出力電
圧と等しいので、コンデンサC4の電圧が低下すると、ダ
イオードブリッジ回路4からコンデンサC3、インダクタ
L2、トランジスタQ2、ダイオードD8を通る経路でコンデ
ンサC3に交流電源Vsから電流が流れて、コンデンサC4
電圧低下分と同じだけコンデンサC3の電圧を上昇させ
る。この間、ダイオードD7には平滑コンデンサC2の電圧
VC2と、ダイオードブリッジ回路4の出力電圧V4の差の
電圧が印加されている。すなわち、ダイオードD7の両端
電圧は、VD7=VC2−V4となる。
次に、トランジスタQ2がオフしたときには、インダク
タL2に誘起電圧が発生し、ダイオードD1がオンして、第
5図に示すように、インダクタL2から、ダイオードD1
コンデンサC2、ダイオードD8、コンデンサC4を通る経路
で電流を流し続ける。このとき、コンデンサC4の電圧は
さらに低下するので、交流電源Vsからダイオードブリッ
ジ回路4、コンデンサC3、インダクタL2、ダイオード
D1、コンデンサC2、ダイオードD8を通る経路で電流が流
れて、コンデンサC4の電圧低下分と同じだけコンデンサ
C3の電圧を上昇させる。この間も、ダイオードD7にはV
D7=VC2−V4の電圧が印加されている。
以下、上記〜の過程を繰り返すことにより、イン
ダクタL2には、第6図に示すような電流IL2が流れる。
この電流IL2は、インダクタL2とコンデンサC3,C4による
共振電流となるので、正弦波状の丸みを帯びた波形とな
る。
上記〜の過程のうち、及びの過程は、インダ
クタL2とコンデンサC3,C4よりなる共振回路に交流電源V
sからエネルギーを注入する過程である。すなわち、
の過程においては、ダイオードブリッジ回路4からダイ
オードD7、トランジスタQ1、インダクタL2、コンデンサ
C4を通る経路で、インダクタL2とコンデンサC4よりなる
直列共振回路にエネルギーを注入しており、の過程に
おいては、ダイオードブリッジ回路4からコンデンサ
C3、インダクタL2、トランジスタQ2、ダイオードD8を通
る経路で、インダクタL2とコンデンサC3よりなる直列共
振回路にエネルギーを注入している。また、及びの
過程は、共振回路のエネルギーを平滑コンデンサC2に転
送する過程である。
このように、第1図に示す回路では、回路電流は正弦
波状の共振電流となるので、ノイズレベルは低くなる。
また、スイッチング素子がオフするときの電流値が低い
ので、スイッチング損失も小さくすることができる。し
たがって、高速度のスイッチングが可能となり、回路を
小型化できる。また、共振電流の正負の各半サイクルで
平滑コンデンサC2を充電しており、負の半サイクルでは
無効電流のみが流れる第26図の従来例に比べると、無駄
の少ない制御方式となり、しかも共振電流の正負の各半
サイクルについて、それぞれ1個ずつのトランジスタ
Q1,Q2を用いて共振電流を制御しているので、共振電流
は常に制御可能であり、外乱ノイズや電源変動等に対し
ても適切な制御を行うことができ、安定な動作を実現で
きるものである。
第7図は本実施例の動作波形を交流電源Vsの1サイク
ルにわたって示す動作波形図である。同図から明らかな
ように、ダイオードブリッジ回路4の流れる電流I4及び
共振電流IL2の包絡線は交流電源Vsからの入力電圧Vinの
振幅に応じて変化する。したがって、ACフィルタ3によ
り高周波成分を除去すると、交流電源Vsからの入力電流
Iinは正弦波となり、入力力率が高くなり、入力電流歪
率が低減される。
以下、本実施例の電源装置をインバータ式の放電灯点
灯装置に用いた回路例を示す。
回路例1 第8図は直列共振型のインバータ回路を備える放電灯
点灯装置に本実施例の電源装置を用いた回路例を示して
いる。以下、インバータ回路1の構成について説明す
る。平滑コンデンサC2の両端には、トランジスタQ9,Q10
の直列回路が並列接続されている。各トランジスタQ9,Q
10には、それぞれダイオードD9,D10が逆並列接続されて
いる。トランジスタQ9の両端には、直流成分カット用の
コンデンサC6を介して、インダクタL3とコンデンサC5
りなる直列共振回路が接続されている。共振用のコンデ
ンサC5の両端には放電灯lが並列接続されている。
第8図に示すインバータ回路1において、トランジス
タQ9,Q10は交互にオンオフされ、トランジスタQ9がオン
されたときには、コンデンサC6が電源となってトランジ
スタQ9、インダクタL3、コンデンサC5及び放電灯lを通
る経路で電流が流れ、トランジスタQ10がオンされたと
きには、コンデンサC2が電源となってコンデンサC6、コ
ンデンサC5及び放電灯l、インダクタL3、トランジスタ
Q10を通る経路で電流が流れる。なお、トランジスタQ9
がオフしたときにはダイオードD10を介して、また、ト
ランジスタQ10がオフしたときにはダイオードD9を介し
て、共振回路の残留エネルギーによる電流が流れる。こ
のようにして、インダクタL3とコンデンサC5によりなる
直列共振回路には共振電流が流れ、コンデンサC5の両端
に発生する共振電圧が放電灯lに印加されて、放電灯l
が始動点灯される。トランジスタQ9,Q10のスイッチング
周波数は、放電灯lの始動前にはインダクタL3とコンデ
ンサC5よりなる直列共振回路の無負荷共振周波数よりも
高く設定され、放電灯lの始動後には放電灯lを含む負
荷回路の共振周波数よりも高く設定されることが一般的
である。
回路例2 第9図は1石式のインバータ回路を備える放電灯点灯
装置に本実施例の電源装置を用いた回路例を示してい
る。以下、インバータ回路1の構成について説明する。
平滑コンデンサC2の両端には、インダクタL4とコンデン
サC8の並列回路がトランジスタQ9を介して並列接続され
ている。トランジスタQ9にはダイオードD9が逆並列接続
されている。インダクタL4とコンデンサC8の並列回路に
は、インダクタL3とコンデンサC5よりなる直列共振回路
が接続されている。共振用のコンデンサC5の両端には、
放電灯lが並列接続されている。
第9図に示すインバータ回路1において、トランジス
タQ9は高速度でオンオフされる。トランジスタQ9がオフ
されたときには、ダイオードD9を介して共振回路の残留
エネルギーによる電流が流れる。このようにして、イン
ダクタL3とコンデンサC5よりなる直列共振回路には共振
電流が流れ、コンデンサC5の両端に発生する共振電圧が
放電灯lに印加されて、放電灯lが始動点灯される。
以上の回路例1,2においては、商用交流電源Vsから本
実施例の共振型コンバータ5を用いて完全平滑された直
流電力を得て、インバータ回路1を駆動しているので、
放電灯lの光束は安定し、ちらつきが少なくなる。ま
た、本実施例の共振型コンバータ5はノイズレベルが低
く、スイッチング損失が少なく、高速スイッチングによ
る小型化が可能であり、しかも高入力力率で、入力電流
の高調波成分が抑制されているので、上記の回路例1,2
はインバータ式の放電灯点灯装置に要求されるほとんど
全ての条件を満たすものとなる。
[実施例2] 第10図は本発明の第2実施例の回路図である。本実施
例にあっては、上記回路例1(第8図参照)におけるイ
ンバータ回路1のトランジスタQ9,Q10及びダイオード
D9,D10を、共振型コンバータ5のトランジスタQ1,Q2
びダイオードD1,D2と兼用したものである。すなわち、
トランジスタQ1の両端に、直流成分カット用のコンデン
サC6を介して、インダクタL3とコンデンサC5よりなる直
列共振回路を接続し、共振用のコンデンサC5の両端に放
電灯lを並列接続したものである。このように構成する
ことにより、トランジスタとダイオードを2個ずつ省略
でき、回路構成が簡単化される。
第11図乃至第14図は本実施例の動作説明のための回路
図である。以下、上記各図を参照しながら、本実施例の
動作について説明する。
まず、トランジスタQ1がオンしているときには、第11
図に示すように、共振型コンバータにおいては、コンデ
ンサC3、ダイオードD7、トランジスタQ1、インダクタL2
の経路と、ダイオードブリッジ回路4、ダイオードD7
トランジスタQ1、インダクタL2、コンデンサC4の経路で
電流が流れる。一方、インバータ回路においては、コン
デンサC6、トランジスタQ1、インダクタL3、コンデンサ
C5及び放電灯lの経路で電流が流れる。
次に、トランジスタQ1がオフすると、ダイオードD2
オンとなり、第12図に示すように、共振型コンバータに
おいては、インダクタL2の誘起電圧により、インダクタ
L2、コンデンサC3、ダイオードD7、コンデンサC2、ダイ
オードD2の経路と、ダイオードブリッジ回路4、ダイオ
ードD7、コンデンサC2、ダイオードD2、インダクタL2
コンデンサC4の経路で電流が流れて、平滑コンデンサC2
を充電する。一方、インバータ回路においては、インダ
クタL3、コンデンサC5及び放電灯l、コンデンサC6、コ
ンデンサC2、ダイオードD2の経路で電流が流れ、平滑コ
ンデンサC2にフライバックエネルギーを帰還させる。
次に、トランジスタQ2がオンしているときには、第13
図に示すように、共振型コンバータにおいては、コンデ
ンサC4、インダクタL2、トランジスタQ2、ダイオードD8
の経路と、ダイオードブリッジ回路4、コンデンサC3
インダクタL2、トランジスタQ2、ダイオードD8の経路で
電流が流れる。一方、インバータ回路においては、コン
デンサC2、コンデンサC6、コンデンサC5及び放電灯l、
インダクタL3、トランジスタQ2の経路で電流が流れる。
次に、トランジスタQ2がオフすると、ダイオードD1
オンとなり、第14図に示すように、共振型コンバータに
おいては、インダクタL2の誘起電圧により、コンデンサ
C4、インダクタL2、ダイオードD1、コンデンサC2、ダイ
オードD8の経路と、ダイオードブリッジ回路4、コンデ
ンサC3、インダクタL2、ダイオードD1、コンデンサC2
ダイオードD8の経路で電流が流れて、平滑コンデンサC2
を充電する。一方、インバータ回路においては、インダ
クタL3、ダイオードD1、コンデンサC6、コンデンサC5
び放電灯lの経路で電流が流れる。
以下、上記〜の過程を繰り返すが、各過程におい
て、共振型コンバータ5及びインバータ回路1に流れる
どちらの電流も共振波形であり、正弦波状である。した
がって、この構成においても、スイッチング損失が少な
く、ノイズレベルの低い電源装置を実現でき、しかもス
イッチング素子を兼用したことにより、回路構成を簡単
化できる。なお、スイッチング素子を兼用しても、交流
電源Vsから共振型コンバータ5を見たときの動作は全く
変わっておらず、したがって、高入力力率、低入力電流
歪率となることは言うまでもない。
本実施例では、スイッチング素子には共振型コンバー
タ5の電流とインバータ回路1の電流とを合成した電流
が流れるから、スイッチング素子1個当たりのスイッチ
ング損失は増加するが、共振型コンバータ5の電流によ
る損失とインバータ回路1の電流による損失とに別けて
考えれば、その合計は実施例1の場合と変わらない。
次に、本実施例の変形例を2つ例示する。
変形例1 第15図は本実施例の一変形例の回路図であり、トラン
ジスタQ1,Q2としてパワーMOSFETを使用している。この
ようにすれば、スイッチング素子の逆並列ダイオード
D1,D2は、パワーMOSFETの寄生ダイオード(図中、点線
で示す)で代用できるので、使用素子数が減り、回路構
成を更に簡単化できるものである。
変形例2 第16図は本実施例の他の変形例の回路図である。この
回路にあっては、インバータ回路1をハーフブリッジ回
路で構成したものである。第10図の直列共振インバータ
回路と比較すると、平滑コンデンサC2を2個のコンデン
サC6,C7の直列回路に変えた点、並びに、直流成分カッ
ト用及び電源用のコンデンサC6を2つのコンデンサC6,C
7に分けた点のみが異なり、その他の構成については第1
0図の回路と同様であり、実質的には同様の動作とな
る。
[実施例3] 第17図は本発明の第3実施例の回路図である。本実施
例にあっては、インバータ回路1をフルブリッジ回路で
構成し、その一方のスイッチング素子を共振型コンバー
タ5のトランジスタQ1,Q2及びダイオードD1,D2で兼用し
たものである。具体的には、第1図の基本回路におい
て、コンデンサC2の両端に、トランジスタQ9,Q10の直列
回路を並列的に接続し、トランジスタQ1,Q2の接続線と
トランジスタQ9,Q10の接続点の間に、インダクタL3とコ
ンデンサC5の直列回路を接続し、コンデンサC5の両端に
放電灯lを並列接続したものである。各トランジスタ
Q9,Q10には、それぞれダイオードD9,D10が逆並列接続さ
れている。
以下、本実施例の動作について説明する。
トランジスタQ1,Q10がオンしているときには、共振型
コンバータ5では、コンデンサC3、ダイオードD7、トラ
ンジスタQ1、インダクタL2の経路、及びダイオードブリ
ッジ回路4、ダイオードD7、トランジスタQ1、インダク
タL2、コンデンサC4の経路で電流が流れる。一方、イン
バータ回路1では、平滑コンデンサC2から、トランジス
タQ1、インダクタL3、コンデンサC5及び放電灯l、トラ
ンジスタQ10の経路で負荷電流が流れる。
次に、トランジスタQ1,Q10がオフすると、ダイオード
D2がオンとなり、共振型コンバータ5では、インダクタ
L2の誘起電圧によって、インダクタL2、コンデンサC3
ダイオードD7、コンデンサC2、ダイオードD2の経路、及
びダイオードブリッジ回路4、ダイオードD7、コンデン
サC2、ダイオードD2、インダクタL2、コンデンサC4の経
路で電流が流れて、平滑コンデンサC2を充電する。一
方、インバータ回路1では、インダクタL3、コンデンサ
C5及び放電灯l、ダイオードD9、コンデンサC2、ダイオ
ードD2の経路で電流が流れて、平滑コンデンサC2にフラ
イバックエネルギーを帰還させる。
次に、トランジスタQ2,Q9がオンすると、共振型コン
バータ5では、コンデンサC4、インダクタL2、トランジ
スタQ2、ダイオードD8の経路、及びダイオードブリッジ
回路4、コンデンサC3、インダクタL2、トランジスタ
Q2、ダイオードD8の経路で電流が流れる。一方、インバ
ータ回路1では、平滑コンデンサC2から、トランジスタ
Q9、コンデンサC5及び放電灯l、インダクタL3、トラン
ジスタQ2の経路で電流が流れて、上記の過程とは逆方
向に負荷電流が流れる。
次に、トランジスタQ2,Q9がオフすると、ダイオードD
1がオンとなり、共振型コンバータ5では、インダクタL
2の誘起電圧によって、インダクタL2、ダイオードD1
コンデンサC2、ダイオードD8、コンデンサC4の経路、及
びダイオードブリッジ回路4、コンデンサC3、インダク
タL2、ダイオードD1、コンデンサC2、ダイオードD8の経
路で電流が流れ、平滑コンデンサC2を充電する。一方、
インバータ回路1では、インダクタL3、ダイオードD1
コンデンサC2、ダイオードD10、コンデンサC5及び放電
灯lの経路で電流が流れ、平滑コンデンサC2にフライバ
ックエネルギーを帰還させる。
上記〜の過程を繰り返すことにより、共振型コン
バータ5及びインバータ回路1が動作する。各過程にお
いて、共振型コンバータ5及びインバータ回路1に流れ
るどちらの電流も共振波形であり、正弦波状である。し
たがって、本実施例においても、スイッチング損失が少
なく、ノイズレベルの低い電源装置を実現でき、しかも
スイッチング素子を兼用したことにより、回路構成を簡
単化できる。なお、スイッチング素子を兼用しても、交
流電源Vsから共振型コンバータ5を見たときの動作は全
く変わっておらず、したがって、高入力力率、低入力電
流歪率となることは言うまでもない。
本実施例では、スイッチング素子には共振型コンバー
タ5の電流とインバータ回路1の電流とを合成した電流
が流れるから、スイッチング素子1個当たりのスイッチ
ング損失は増加するが、共振型コンバータ5の電流によ
る損失とインバータ回路1の電流による損失とに別けて
考えれば、その合計は実施例1の場合と変わらない。
[比較例] 最後に、本発明と構成が似ている比較例(特開昭59−
78496号公報参照)との相違について説明する。第18図
はこの比較例の回路図である。本発明と上記比較例との
対比を容易とするために、基本的な構成部分のみを取り
出して第19図及び第20図に示す。第19図は本発明の基本
構成を示し、第20図は上記比較例の基本構成を示す。両
図を比較すれば明らかなように、上記比較例では、コン
デンサC3,C4の接続点AとトランジスタQ1,Q2の接続点B
の間に、インダクタL3とコンデンサC5及び放電灯lより
なるインバータ負荷が接続されているが、本発明では接
続点A,B間にはインダクタL2のみが接続されており、イ
ンバータ負荷は別個に存在している。また、上記比較例
には設けられているコンデンサC6,C7は本発明の基本構
成には必要でない。
以上の構成上の相違に基づいて、本発明と上記比較例
の動作は次のように異なる。まず、本発明ではインダク
タL2とコンデンサC3,C4とで共振するが、上記比較例で
は、インバータ負荷が共振系を構成しており、コンデン
サC3,C4は共振には無関係である。また、平滑コンデン
サC2の充電は、上記比較例では、インバータ負荷に流れ
る電流で行われるのに対して、本発明では、インダクタ
L2とコンデンサC3,C4の共振電流で行われ、負荷電流で
は行われない。さらに、上記比較例では、入力電流がイ
ンバータ負荷に直接流れ込んでいるので、電源電圧の周
期的変化がそのままリップル成分となってインバータ出
力に現れることになる。また、電源変動がインバータ出
力に直接影響を与え、負荷変動が入力性能に直接影響を
与える。これらは、全て平滑コンデンサC2の充電路にイ
ンバータ負荷が含まれているためである。これに対し
て、本発明の構成では、平滑コンデンサC2の充電路とイ
ンバータ負荷とを独立させているので、上記比較例の問
題点が解決されているものである。
[発明の効果] 上述のように、本発明にあっては、スイッチング要素
の順方向導通により交流電源の整流出力からインダクタ
と共振コンデンサよりなる共振回路にエネルギーを蓄積
し、スイッチング要素の逆方向導通により、前記エネル
ギーを平滑コンデンサに充電するように構成したから、
スイッチング要素には正弦波状の共振電流が流れ、単調
増加型の三角波を遮断する従来例に比べると、順方向電
流遮断時のスイッチング損失が少なくなり、ノイズレベ
ルも低くなるという効果があり、また、高速度のスイッ
チングが可能になるので、回路の小型軽量化を図ること
ができるという効果がある。しかも、本発明にあって
は、共振電流が一方の極性に流れるときには第1のスイ
ッチング要素により共振電流を制御し、他方の極性に流
れるときには第2のスイッチング要素により共振電流を
制御するように構成したから、外来ノイズや電源変動、
負荷変動等の異常があっても適切な制御が可能となり、
安定した動作を実現できるという効果がある。
【図面の簡単な説明】
第1図は本発明の第1実施例の回路図、第2図乃至第5
図は同上の動作説明のための回路図、第6図及び第7図
は同上の動作波形図、第8図及び第9図は同上をそれぞ
れ別の放電灯点灯装置として具体化した回路例を示す回
路図、第10図は本発明の第2実施例の回路図、第11図乃
至第14図は同上の動作説明のための回路図、第15図は同
上の一変形例を示す回路図、第16図は同上の他の変形例
を示す回路図、第17図は本発明の第3実施例の回路図、
第18図は本発明に対する比較例の回路図、第19図は本発
明の基本構成を示す回路図、第20図は本発明に対する比
較例の基本構成を示す回路図、第21図は従来例の回路
図、第22図は他の従来例の回路図、第23図は同上の動作
波形図、第24図はさらに他の従来例の回路図、第25図は
同上の動作波形図、第26図は別の従来例の回路図、第27
図は同上の動作波形図である。 D1〜D8はダイオード、Q1,Q2はトランジスタ、C1〜C4
コンデンサ、L1,L2はインダクタ、Vsは交流電源であ
る。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】順方向に交互にオンオフされ、逆方向電流
    は阻止しない第1のスイッチング要素及び第2のスイッ
    チング要素を順方向が一致するように直列接続した回路
    と、前記回路に並列的に接続される平滑コンデンサと、
    交流電源を整流する整流器と、整流器の直流出力端子間
    に並列的に接続される第1及び第2の共振コンデンサの
    直列回路と、整流器の正及び負の直流出力端子を平滑コ
    ンデンサの正端子及び負端子にそれぞれ接続する第1及
    び第2のダイオードと、第1及び第2の共振コンデンサ
    の接続点と第1及び第2のスイッチング要素の接続点の
    間に接続されるインダクタとを備えて成ることを特徴と
    する電源装置。
  2. 【請求項2】第1及び第2のスイッチング要素をインバ
    ータ回路のスイッチング要素として兼用したことを特徴
    とする請求項1記載の電源装置。
JP1018954A 1989-01-26 1989-01-26 電源装置 Expired - Lifetime JP2677406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1018954A JP2677406B2 (ja) 1989-01-26 1989-01-26 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1018954A JP2677406B2 (ja) 1989-01-26 1989-01-26 電源装置

Publications (2)

Publication Number Publication Date
JPH02202365A JPH02202365A (ja) 1990-08-10
JP2677406B2 true JP2677406B2 (ja) 1997-11-17

Family

ID=11986041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1018954A Expired - Lifetime JP2677406B2 (ja) 1989-01-26 1989-01-26 電源装置

Country Status (1)

Country Link
JP (1) JP2677406B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012029535A (ja) * 2010-07-27 2012-02-09 Panasonic Electric Works Co Ltd 電源装置及びこの電源装置を備えた照明装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2929635B2 (ja) * 1990-01-31 1999-08-03 東芝ライテック株式会社 電源回路
TWI258322B (en) * 2003-12-17 2006-07-11 Toshiba Lighting & Technology Lighting apparatus for discharge lamp and illumination appliance
JP5580399B2 (ja) * 2009-03-23 2014-08-27 コーニンクレッカ フィリップス エヌ ヴェ 供給回路
WO2011074680A1 (ja) * 2009-12-19 2011-06-23 サイエンスパーク株式会社 電力抽出回路及び電力供給システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012029535A (ja) * 2010-07-27 2012-02-09 Panasonic Electric Works Co Ltd 電源装置及びこの電源装置を備えた照明装置

Also Published As

Publication number Publication date
JPH02202365A (ja) 1990-08-10

Similar Documents

Publication Publication Date Title
CN1031374C (zh) 交直流变换器
JPH08336235A (ja) 力率補正回路
JP2003520407A (ja) 多ランプ動作用の電力帰還力率修正方式
JP2677406B2 (ja) 電源装置
JPH0564432A (ja) 電源装置
JP2690042B2 (ja) インバータ装置
JPH0588067B2 (ja)
JP2690418B2 (ja) 電源装置
JP2655674B2 (ja) 電源装置
JP2677402B2 (ja) インバータ装置
JP2975045B2 (ja) 電源装置
JP3427142B2 (ja) 電源装置
JP2688436B2 (ja) インバータ装置
JP3400592B2 (ja) 電源装置
JP3261706B2 (ja) インバータ装置
JP3412354B2 (ja) 電源装置
JP3654067B2 (ja) 電源装置
JP3085702B2 (ja) インバータ装置
JPS60139177A (ja) 電源装置
JPH10225128A (ja) 電源装置
JP2619422B2 (ja) 電源装置
JPH0570392B2 (ja)
JPH0487564A (ja) 整流平滑装置
JP2001035681A (ja) 放電灯点灯装置
JPH0270267A (ja) 並列形共振コンバータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12