JP2975045B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2975045B2 JP2975045B2 JP2109708A JP10970890A JP2975045B2 JP 2975045 B2 JP2975045 B2 JP 2975045B2 JP 2109708 A JP2109708 A JP 2109708A JP 10970890 A JP10970890 A JP 10970890A JP 2975045 B2 JP2975045 B2 JP 2975045B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- input
- power supply
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電圧をチョッパー回路によって直流電
圧に変換し、この直流電圧をインバータ回路によって矩
形波電圧に変換して負荷に供給する電源装置に関するも
のである。
圧に変換し、この直流電圧をインバータ回路によって矩
形波電圧に変換して負荷に供給する電源装置に関するも
のである。
［従来の技術］ 従来例１ 第８図は従来の電源装置の回路図である。以下、その
回路構成について説明する。交流電源Vsの入力電圧Vin
は、ダイオードD3〜D6よりなる全波整流回路の交流入力
端に供給されている。この全波整流回路の直流出力端に
は、コンデンサC2,C3の直列回路と、トランジスタQ1,Q2
の直列回路が並列的に接続されている。各トランジスタ
Q1,Q2には、ダイオードD1,D2がそれぞれ逆並列接続され
ている。コンデンサC2,C3の接続点と、トランジスタQ1,
Q2の接続点の間には、放電灯点灯回路が接続されてい
る。この放電灯点灯回路は、放電灯laにコンデンサC4を
並列接続すると共に、インダクタL3を直列接続したもの
である。放電灯laに流れる電流Ilaは電流検出手段を介
して出力検出回路Ｋにより検出され、制御回路Ｓに帰還
される。制御回路Ｓでは、放電灯laに流れる電流Ilaが
所定値となるように、トランジスタQ1,Q2にオン・オフ
制御信号を与える。
回路構成について説明する。交流電源Vsの入力電圧Vin
は、ダイオードD3〜D6よりなる全波整流回路の交流入力
端に供給されている。この全波整流回路の直流出力端に
は、コンデンサC2,C3の直列回路と、トランジスタQ1,Q2
の直列回路が並列的に接続されている。各トランジスタ
Q1,Q2には、ダイオードD1,D2がそれぞれ逆並列接続され
ている。コンデンサC2,C3の接続点と、トランジスタQ1,
Q2の接続点の間には、放電灯点灯回路が接続されてい
る。この放電灯点灯回路は、放電灯laにコンデンサC4を
並列接続すると共に、インダクタL3を直列接続したもの
である。放電灯laに流れる電流Ilaは電流検出手段を介
して出力検出回路Ｋにより検出され、制御回路Ｓに帰還
される。制御回路Ｓでは、放電灯laに流れる電流Ilaが
所定値となるように、トランジスタQ1,Q2にオン・オフ
制御信号を与える。
第９図は上記回路の動作波形図である。第１の期間T1
では、トランジスタQ1が高周波的にオン・オフされてお
り、トランジスタQ2はオフされている。トランジスタQ1
がオンのときには、コンデンサC2からトランジスタQ1、
インダクタL3、放電灯laとコンデンサC4の並列回路を介
して電流が流れて、インダクタL3にエネルギーが蓄積さ
れる。トランジスタQ1がオフすると、インダクタL3に蓄
積されたエネルギーにより、インダクタL3から、放電灯
laとコンデンサC4の並列回路、コンデンサC3、ダイオー
ドD2を介して電流が流れる。これにより、放電灯laには
一方向に電流Ilaが流れる。放電灯laとコンデンサC4の
並列回路に流れる電流のうち、高周波成分は主としてコ
ンデンサC4を介して流れるので、放電灯laには高周波成
分の少ない電流Ilaが流れる。
では、トランジスタQ1が高周波的にオン・オフされてお
り、トランジスタQ2はオフされている。トランジスタQ1
がオンのときには、コンデンサC2からトランジスタQ1、
インダクタL3、放電灯laとコンデンサC4の並列回路を介
して電流が流れて、インダクタL3にエネルギーが蓄積さ
れる。トランジスタQ1がオフすると、インダクタL3に蓄
積されたエネルギーにより、インダクタL3から、放電灯
laとコンデンサC4の並列回路、コンデンサC3、ダイオー
ドD2を介して電流が流れる。これにより、放電灯laには
一方向に電流Ilaが流れる。放電灯laとコンデンサC4の
並列回路に流れる電流のうち、高周波成分は主としてコ
ンデンサC4を介して流れるので、放電灯laには高周波成
分の少ない電流Ilaが流れる。
次に、第２の期間T2では、トランジスタQ2が高周波的
にオン・オフされており、トランジスタQ1はオフされて
いる。この場合、放電灯laには上記とは逆方向に高周波
成分の少ない電流Ilaが流れる。なお、インダクタL3は
放電灯laに流れる電流Ilaを制限する限流要素として作
用するが、インダクタL3に流れる電流は高周波的な電流
であるので、そのインダクタンス値は小さくて良い。以
上のような動作により放電灯laに矩形波電力を供給する
こができる。
にオン・オフされており、トランジスタQ1はオフされて
いる。この場合、放電灯laには上記とは逆方向に高周波
成分の少ない電流Ilaが流れる。なお、インダクタL3は
放電灯laに流れる電流Ilaを制限する限流要素として作
用するが、インダクタL3に流れる電流は高周波的な電流
であるので、そのインダクタンス値は小さくて良い。以
上のような動作により放電灯laに矩形波電力を供給する
こができる。
この従来例にあっては、電源変動や負荷変動があって
も、出力検出回路Ｋにより負荷出力を検出し、その検出
結果に基づいて制御回路ＳによってトランジスタQ1,Q2
のオン・オフ制御信号を適切な状態に設定することによ
り、出力が常に一定となるように制御することができ
る。ところが、この回路では、ダイオードD3〜D6よりな
る全波整流回路の出力を平滑用のコンデンサC2,C3で平
滑しているため、交流電源Vsからの入力電流は入力電圧
Vinのピーク値付近でしか流れない。したがって、入力
力率が低く、入力電流歪みが大きいという問題がある。
も、出力検出回路Ｋにより負荷出力を検出し、その検出
結果に基づいて制御回路ＳによってトランジスタQ1,Q2
のオン・オフ制御信号を適切な状態に設定することによ
り、出力が常に一定となるように制御することができ
る。ところが、この回路では、ダイオードD3〜D6よりな
る全波整流回路の出力を平滑用のコンデンサC2,C3で平
滑しているため、交流電源Vsからの入力電流は入力電圧
Vinのピーク値付近でしか流れない。したがって、入力
力率が低く、入力電流歪みが大きいという問題がある。
従来例２ 第10図は他の従来例の回路図である、この回路は、第
８図に示す従来例１において、ダイオードD3〜D6よりな
る全波整流回路の直流出力端と平滑用のコンデンサC2,C
3の間に、インダクタL4とトランジスタQ3及びダイオー
ドD7よりなるチョッパー回路を配すると共に、全波整流
回路の交流入力端と交流電源Vsの間に、インダクタL1,L
2とコンデンサC1よりなるフィルター回路を配したもの
である。交流電源Vsから流れる入力電流は、電流検出手
段を介して入力検出回路K1により検出され、その検出結
果に応じて制御回路S1によりトランジスタQ3がオン・オ
フ制御される。トランジスタQ3がオンされると、交流電
源Vsからフィルター回路、全波整流回路、インダクタ
L4、トランジスタQ3を介して電流が流れて、インダクタ
L4に電磁エネルギーが蓄積される。そして、トランジス
タQ3がオフされると、インダクタL4に蓄積された電磁エ
ネルギーによりインダクタL4に電流を流し続ける方向に
起電力が発生し、全波整流回路の整流出力にインダクタ
L4の起電力を加算した電圧がダイオードD7を介して平滑
用のコンデンサC2,C3に印加されて、コンデンサC2,C3が
充電される。このようなチョッパー回路を設けることに
より、交流電源Vsから常に入力電流を流すことができる
ので、入力力率が改善され、入力電流歪みは小さくな
る。
８図に示す従来例１において、ダイオードD3〜D6よりな
る全波整流回路の直流出力端と平滑用のコンデンサC2,C
3の間に、インダクタL4とトランジスタQ3及びダイオー
ドD7よりなるチョッパー回路を配すると共に、全波整流
回路の交流入力端と交流電源Vsの間に、インダクタL1,L
2とコンデンサC1よりなるフィルター回路を配したもの
である。交流電源Vsから流れる入力電流は、電流検出手
段を介して入力検出回路K1により検出され、その検出結
果に応じて制御回路S1によりトランジスタQ3がオン・オ
フ制御される。トランジスタQ3がオンされると、交流電
源Vsからフィルター回路、全波整流回路、インダクタ
L4、トランジスタQ3を介して電流が流れて、インダクタ
L4に電磁エネルギーが蓄積される。そして、トランジス
タQ3がオフされると、インダクタL4に蓄積された電磁エ
ネルギーによりインダクタL4に電流を流し続ける方向に
起電力が発生し、全波整流回路の整流出力にインダクタ
L4の起電力を加算した電圧がダイオードD7を介して平滑
用のコンデンサC2,C3に印加されて、コンデンサC2,C3が
充電される。このようなチョッパー回路を設けることに
より、交流電源Vsから常に入力電流を流すことができる
ので、入力力率が改善され、入力電流歪みは小さくな
る。
一方、負荷制御のための回路は、第８図に示す従来例
１と同様のハーフブリッジ式のイバータ回路よりなり、
負荷出力を出力検出回路K2により検出して、その検出結
果に応じて制御回路S2によりトランジスタQ1,Q2を制御
している。
１と同様のハーフブリッジ式のイバータ回路よりなり、
負荷出力を出力検出回路K2により検出して、その検出結
果に応じて制御回路S2によりトランジスタQ1,Q2を制御
している。
この従来例２においては、電源変動に対する補償と負
荷変動に対する補償は別々の制御系で行われる。電源変
動は入力検出回路K1により検出され、その変動を補償す
るように制御回路S1によりチョッパー回路が制御され
る。また、負荷変動は出力検出回路K2により検出され、
その変動を補償するように制御回路S2によりインバータ
回路が制御される。ここで、入力の検出が必要なのは、
入力と出力のバランスを取るためであり、入力と出力の
バランスが崩れると、コンデンサC2,C3の充電電圧が異
常上昇したり、入力歪みが大きくなるという不都合が生
じるからである。
荷変動に対する補償は別々の制御系で行われる。電源変
動は入力検出回路K1により検出され、その変動を補償す
るように制御回路S1によりチョッパー回路が制御され
る。また、負荷変動は出力検出回路K2により検出され、
その変動を補償するように制御回路S2によりインバータ
回路が制御される。ここで、入力の検出が必要なのは、
入力と出力のバランスを取るためであり、入力と出力の
バランスが崩れると、コンデンサC2,C3の充電電圧が異
常上昇したり、入力歪みが大きくなるという不都合が生
じるからである。
この従来例２では、スイッチング素子の使用個数が多
く、その制御系も別々であるので、回路構成が複雑とな
り、装置のコストが上昇するという問題がある。
く、その制御系も別々であるので、回路構成が複雑とな
り、装置のコストが上昇するという問題がある。
［発明が解決しようとする課題］ 本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、入力力率改善用のチョッ
パー回路と、矩形波電圧発生用のインバータ回路とでス
イッチング素子を兼用し、しかも電源変動や負荷変動に
対する補償が簡単に行える電源装置を提供することにあ
る。
り、その目的とするところは、入力力率改善用のチョッ
パー回路と、矩形波電圧発生用のインバータ回路とでス
イッチング素子を兼用し、しかも電源変動や負荷変動に
対する補償が簡単に行える電源装置を提供することにあ
る。
［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第
２図に示すように、順方向にオンオフされ、逆方向電流
は阻止しない第１及び第２のスイッチング素子Q1,Q
2（及びD1,D2）を順方向が一致するように直列接続した
回路と、第１及び第２のダイオードD3,D4を順方向が一
致するように直列接続した回路とを、各ダイオードD3,D
4の順方向が各スイッチング素子Q1,Q2の逆方向と一致す
るように並列接続し、第１及び第２のスイッチング素子
Q1,Q2の接続点と第１及び第２のダイオードD3,D4の接続
点の間に、インダクタL2を介して交流電源Vsを接続し、
第１及び第２のスイッチング素子Q1,Q2の直列回路の両
端に第１及び第２のコンデンサC2,C3の直列回路を並列
接続し、第１及び第２のスイッチング素子Q1,Q2の接続
点と第１及び第２のコンデンサC2,C3の接続点の間に負
荷回路を接続し、 前記第１のスイッチング素子Q1をオンオフする状態
と、第２のスイッチング素子Q2をオンオフする状態とを
交流電源Vsの半サイクル毎に交互に切り替えて、交流電
源Vsの半サイクル毎に同期して極性が反転する矩形波電
圧を負荷回路に供給するように前記各スイッチング素子
Q1,Q2を駆動する制御回路Ｓを備えて構成されるように
電源装置において、 第１図に示すように、入力電力検出回路４と出力電力
検出回路５の少なくとも一方を有し、前記検出回路によ
る検出信号を受けて入力電力と出力電力を均衡させるよ
うに前記各スイッチング素子を制御する前記制御回路を
備えることを特徴とするものである。
２図に示すように、順方向にオンオフされ、逆方向電流
は阻止しない第１及び第２のスイッチング素子Q1,Q
2（及びD1,D2）を順方向が一致するように直列接続した
回路と、第１及び第２のダイオードD3,D4を順方向が一
致するように直列接続した回路とを、各ダイオードD3,D
4の順方向が各スイッチング素子Q1,Q2の逆方向と一致す
るように並列接続し、第１及び第２のスイッチング素子
Q1,Q2の接続点と第１及び第２のダイオードD3,D4の接続
点の間に、インダクタL2を介して交流電源Vsを接続し、
第１及び第２のスイッチング素子Q1,Q2の直列回路の両
端に第１及び第２のコンデンサC2,C3の直列回路を並列
接続し、第１及び第２のスイッチング素子Q1,Q2の接続
点と第１及び第２のコンデンサC2,C3の接続点の間に負
荷回路を接続し、 前記第１のスイッチング素子Q1をオンオフする状態
と、第２のスイッチング素子Q2をオンオフする状態とを
交流電源Vsの半サイクル毎に交互に切り替えて、交流電
源Vsの半サイクル毎に同期して極性が反転する矩形波電
圧を負荷回路に供給するように前記各スイッチング素子
Q1,Q2を駆動する制御回路Ｓを備えて構成されるように
電源装置において、 第１図に示すように、入力電力検出回路４と出力電力
検出回路５の少なくとも一方を有し、前記検出回路によ
る検出信号を受けて入力電力と出力電力を均衡させるよ
うに前記各スイッチング素子を制御する前記制御回路を
備えることを特徴とするものである。
［作用］ 以下、第１図により本発明の作用について説明する。
図中、2aは交流電源１の交流電圧を入力とし、コンデン
サに直流電圧を出力するチョッパー回路、2bはチョッパ
ー回路2aから出力される直流電圧を入力とし、負荷３に
矩形波電圧を出力するインバータ回路であり、チョッパ
ー回路2aとインバータ回路2bは同一のスイッチング素子
２で構成されている。例えば、電源変動により入力電圧
が上昇すると、入力電力が増える。このままでは、チョ
ッパー回路2aにおけるコンデンサの電圧が上昇し、出力
電力も増える。そこで、入力電力検出回路４により入力
電力を検出し、入力電圧の上昇により入力電力が増えた
ときには、入力電力を抑制するように制御回路６により
スイッチング素子２が制御される。すると、スイッチン
グ素子２が同一であるので、インバータ回路2bによる負
荷３への出力電力も抑制される。したがって、入力電力
も出力電力も共に抑制の方向へ変化し、入力電圧の上昇
に対する補償を行うための制御の変化幅は小さくて済
む。入力電圧の下降に対しては、上記とは逆の関係で入
力電力も出力電力も共に増加の方向に変化する。したが
って、いずれの場合にも電源変動に対する補償に必要な
制御の変化幅は小さくて済む。
図中、2aは交流電源１の交流電圧を入力とし、コンデン
サに直流電圧を出力するチョッパー回路、2bはチョッパ
ー回路2aから出力される直流電圧を入力とし、負荷３に
矩形波電圧を出力するインバータ回路であり、チョッパ
ー回路2aとインバータ回路2bは同一のスイッチング素子
２で構成されている。例えば、電源変動により入力電圧
が上昇すると、入力電力が増える。このままでは、チョ
ッパー回路2aにおけるコンデンサの電圧が上昇し、出力
電力も増える。そこで、入力電力検出回路４により入力
電力を検出し、入力電圧の上昇により入力電力が増えた
ときには、入力電力を抑制するように制御回路６により
スイッチング素子２が制御される。すると、スイッチン
グ素子２が同一であるので、インバータ回路2bによる負
荷３への出力電力も抑制される。したがって、入力電力
も出力電力も共に抑制の方向へ変化し、入力電圧の上昇
に対する補償を行うための制御の変化幅は小さくて済
む。入力電圧の下降に対しては、上記とは逆の関係で入
力電力も出力電力も共に増加の方向に変化する。したが
って、いずれの場合にも電源変動に対する補償に必要な
制御の変化幅は小さくて済む。
また、負荷変動により負荷の抵抗成分が大きくなった
とすると、負荷の消費電力が減少するので、インバータ
回路の出力電力が減少する。このままでは、チョッパー
回路の平滑用コンデンサの電圧が上昇し、入力電力も減
少する。そこで、出力電力検出回路５により出力電力を
検出し、負荷の抵抗成分の増加により出力電力が減った
ときには、出力電力を増加させるように制御回路６によ
りスイッチング素子２が制御される。すると、スイッチ
ング素子２が同一であるので、チョッパー回路による入
力電力も増加する。したがって、入力電力も出力電力も
共に増加の方向に変化する。このため、負荷の抵抗成分
の増加に対する補償を行うために必要な制御の変化幅は
小さくて済む。また、負荷の抵抗成分の減少に対して
は、上記とは逆の関係で、入力電力も出力電力も共に抑
制される方向に変化する。よって、いずれの場合も、負
荷の変動補償のための制御の変化幅は小さくて済む。
とすると、負荷の消費電力が減少するので、インバータ
回路の出力電力が減少する。このままでは、チョッパー
回路の平滑用コンデンサの電圧が上昇し、入力電力も減
少する。そこで、出力電力検出回路５により出力電力を
検出し、負荷の抵抗成分の増加により出力電力が減った
ときには、出力電力を増加させるように制御回路６によ
りスイッチング素子２が制御される。すると、スイッチ
ング素子２が同一であるので、チョッパー回路による入
力電力も増加する。したがって、入力電力も出力電力も
共に増加の方向に変化する。このため、負荷の抵抗成分
の増加に対する補償を行うために必要な制御の変化幅は
小さくて済む。また、負荷の抵抗成分の減少に対して
は、上記とは逆の関係で、入力電力も出力電力も共に抑
制される方向に変化する。よって、いずれの場合も、負
荷の変動補償のための制御の変化幅は小さくて済む。
［実施例１］ 第２図は本発明の第１実施例の回路図である。以下、
その回路構成について説明する。トランジスタQ1のエミ
ッタは、トランジスタQ2のコレクタに接続されている。
トランジスタQ1,Q2のコレクタ及びエミッタには、ダイ
オードD1,D2のカソード及びアノードが夫々接続されて
いる。トランジスタQ1,Q2のベース・エミッタ間には、
制御回路Ｓにより第３図に示すようなドライブ信号がそ
れぞれ入力されている。これにより、交流電源Vsの正の
半サイクル（Vin＞０）では、トランジスタQ1は高周波
的にオン・オフされ、トランジスタQ2はオフとなり、負
の半サイクル（Vin＜０）では、トランジスタQ2は高周
波的にオン・オフされ、トランジスタQ1はオフとなる。
トランジスタQ1のコレクタにはダイオードD3のカソード
が接続され、ダイオードD3のアノードはダイオードD4の
カソードに接続され、ダイオードD4のアノードはトラン
ジスタQ2のエミッタに接続されている。トランジスタQ1
のコレクタには、コンデンサC2の一端が接続され、コン
デンサC2の他端はコンデンサC3の一端に接続され、コン
デンサC3の他端はトランジスタQ2のエミッタに接続され
ている。トランジスタQ1,Q2の接続点とコンデンサC2,C3
の接続点の間には、放電灯点灯回路が接続されている。
この放電灯点灯回路の構成は、第８図又は第10図に示す
従来例と同じであり、放電灯laにコンデンサC4を並列接
続すると共に、インダクタL3を直列接続したものであ
る。トランジスタQ1,Q2の接続点は交流電源Vsの一端に
接続されている。交流電源Vsの他端は、インダクタL1,L
2を介して、ダイオードD3,D4の接続点に接続されてい
る。インダクタL1,L2の接続点と交流電源Vsの一端との
間には、コンデンサC1が接続されている。インダクタL1
とコンデンサC1はフィルタ回路を構成している。また、
トランジスタQ1,Q2とダイオードD1,D2及びコンデンサ
C2,C3は、ダイオードD3,D4及びインダクタL2と共にトッ
パー回路を構成し、且つ放電灯点灯回路と共に矩形波イ
ンバータ回路を構成している。
その回路構成について説明する。トランジスタQ1のエミ
ッタは、トランジスタQ2のコレクタに接続されている。
トランジスタQ1,Q2のコレクタ及びエミッタには、ダイ
オードD1,D2のカソード及びアノードが夫々接続されて
いる。トランジスタQ1,Q2のベース・エミッタ間には、
制御回路Ｓにより第３図に示すようなドライブ信号がそ
れぞれ入力されている。これにより、交流電源Vsの正の
半サイクル（Vin＞０）では、トランジスタQ1は高周波
的にオン・オフされ、トランジスタQ2はオフとなり、負
の半サイクル（Vin＜０）では、トランジスタQ2は高周
波的にオン・オフされ、トランジスタQ1はオフとなる。
トランジスタQ1のコレクタにはダイオードD3のカソード
が接続され、ダイオードD3のアノードはダイオードD4の
カソードに接続され、ダイオードD4のアノードはトラン
ジスタQ2のエミッタに接続されている。トランジスタQ1
のコレクタには、コンデンサC2の一端が接続され、コン
デンサC2の他端はコンデンサC3の一端に接続され、コン
デンサC3の他端はトランジスタQ2のエミッタに接続され
ている。トランジスタQ1,Q2の接続点とコンデンサC2,C3
の接続点の間には、放電灯点灯回路が接続されている。
この放電灯点灯回路の構成は、第８図又は第10図に示す
従来例と同じであり、放電灯laにコンデンサC4を並列接
続すると共に、インダクタL3を直列接続したものであ
る。トランジスタQ1,Q2の接続点は交流電源Vsの一端に
接続されている。交流電源Vsの他端は、インダクタL1,L
2を介して、ダイオードD3,D4の接続点に接続されてい
る。インダクタL1,L2の接続点と交流電源Vsの一端との
間には、コンデンサC1が接続されている。インダクタL1
とコンデンサC1はフィルタ回路を構成している。また、
トランジスタQ1,Q2とダイオードD1,D2及びコンデンサ
C2,C3は、ダイオードD3,D4及びインダクタL2と共にトッ
パー回路を構成し、且つ放電灯点灯回路と共に矩形波イ
ンバータ回路を構成している。
以下、本実施例の動作について説明する。
まず、交流電源Vsが正の半サイクル（Vin＞０）のと
きは、トランジスタQ1が高周波的にオン・オフされ、ト
ランジスタQ2はオフとなる。トランジスタQ1がオンする
と、チョッパー回路では、交流電源Vsからフィルター回
路、インダクタL2、ダイオードD3、トランジスタQ1を介
して電流が流れて、インダクタL2に電磁エネルギーが蓄
積される。また、インバータ回路では、コンデンサC2か
らトランジスタQ1、インダクタL3、放電灯laとコンデン
サC4の並列回路を介して電流が流れて、インダクタL3に
電磁エネルギーが蓄積される。次に、トランジスタQ1が
オフすると、チョッパー回路では、インダクタL2の蓄積
エネルギーによりインダクタL2、ダイオードD3、コンデ
ンサC2,C3、ダイオードD2を介して電流が流れる。ま
た、インバータ回路では、インダクタL2の蓄積エネルギ
ーにより、インダクタL3、放電灯laとコンデンサC4の並
列回路、コンデンサC3、ダイオードD2を介して電流が流
れる。以上の動作により、チョッパー回路では、交流電
源Vsから常に入力電流Iinが流れて、コンデンサC2,C3に
は十分に平滑化された電圧VDCが充電され、インバータ
回路では、放電灯laに一方向の電流Ilaが流れる。
きは、トランジスタQ1が高周波的にオン・オフされ、ト
ランジスタQ2はオフとなる。トランジスタQ1がオンする
と、チョッパー回路では、交流電源Vsからフィルター回
路、インダクタL2、ダイオードD3、トランジスタQ1を介
して電流が流れて、インダクタL2に電磁エネルギーが蓄
積される。また、インバータ回路では、コンデンサC2か
らトランジスタQ1、インダクタL3、放電灯laとコンデン
サC4の並列回路を介して電流が流れて、インダクタL3に
電磁エネルギーが蓄積される。次に、トランジスタQ1が
オフすると、チョッパー回路では、インダクタL2の蓄積
エネルギーによりインダクタL2、ダイオードD3、コンデ
ンサC2,C3、ダイオードD2を介して電流が流れる。ま
た、インバータ回路では、インダクタL2の蓄積エネルギ
ーにより、インダクタL3、放電灯laとコンデンサC4の並
列回路、コンデンサC3、ダイオードD2を介して電流が流
れる。以上の動作により、チョッパー回路では、交流電
源Vsから常に入力電流Iinが流れて、コンデンサC2,C3に
は十分に平滑化された電圧VDCが充電され、インバータ
回路では、放電灯laに一方向の電流Ilaが流れる。
次に、交流電源Vsが負の半サイクル（Vin＜０）のと
きには、トランジスタQ2が高周波的にオン・オフされ、
トランジスタQ1はオフとなる。トランジスタQ2がオンす
ると、チョッパー回路では、交流電源Vsからトランジス
タQ2、ダイオードD4、インダクタL2、フィルター回路を
介して電流が流れて、インダクタL2に電磁エネルギーが
蓄積される。また、インバータ回路では、コンデンサC3
から、放電灯laとコンデンサC4の並列回路、インダクタ
L3、トランジスタQ2を介して電流が流れて、インダクタ
L3に電磁エネルギーが蓄積される。次に、トランジスタ
Q1がオフすると、チョッパー回路では、インダクタL2の
蓄積エネルギーによりインダクタL2、フィルター回路、
交流電源Vs、ダイオードD1、コンデンサC2,C3、ダイオ
ードD4を介して電流が流れる。また、インバータ回路で
は、インダクタL3の蓄積エネルギーにより、インダクタ
L3、ダイオードD1、コンデンサC2、放電灯laとコンデン
サC4の並列回路を介して電流が流れる。以上の動作によ
り、チョッパー回路では、交流電源Vsから常に入力電流
Iinが流れて、コンデンサC2,C3には十分に平滑化された
電圧VDCが充電され、インバータ回路では、放電灯laに
逆方向の電流Ilaが流れる。なお、放電灯laとコンデン
サC4の並列回路に流れる電流の高周波成分は、主として
コンデンサC4に流れるので、放電灯laには、第３図に示
すように高周波成分の少ない矩形波電流が流れることに
なる。
きには、トランジスタQ2が高周波的にオン・オフされ、
トランジスタQ1はオフとなる。トランジスタQ2がオンす
ると、チョッパー回路では、交流電源Vsからトランジス
タQ2、ダイオードD4、インダクタL2、フィルター回路を
介して電流が流れて、インダクタL2に電磁エネルギーが
蓄積される。また、インバータ回路では、コンデンサC3
から、放電灯laとコンデンサC4の並列回路、インダクタ
L3、トランジスタQ2を介して電流が流れて、インダクタ
L3に電磁エネルギーが蓄積される。次に、トランジスタ
Q1がオフすると、チョッパー回路では、インダクタL2の
蓄積エネルギーによりインダクタL2、フィルター回路、
交流電源Vs、ダイオードD1、コンデンサC2,C3、ダイオ
ードD4を介して電流が流れる。また、インバータ回路で
は、インダクタL3の蓄積エネルギーにより、インダクタ
L3、ダイオードD1、コンデンサC2、放電灯laとコンデン
サC4の並列回路を介して電流が流れる。以上の動作によ
り、チョッパー回路では、交流電源Vsから常に入力電流
Iinが流れて、コンデンサC2,C3には十分に平滑化された
電圧VDCが充電され、インバータ回路では、放電灯laに
逆方向の電流Ilaが流れる。なお、放電灯laとコンデン
サC4の並列回路に流れる電流の高周波成分は、主として
コンデンサC4に流れるので、放電灯laには、第３図に示
すように高周波成分の少ない矩形波電流が流れることに
なる。
本実施例においては、出力電力を検出するために、放
電灯laに流れるランプ電流Ilaを検出している。ランプ
電圧でなくランプ電流を検出しているのは、放電灯の電
圧特性より出力電力がランプ電流に比例することを利用
している。もちろん、ランプ電圧を検出してランプ電流
との積を求めるような演算回路を設けても良い。一方、
コンデンサC2,C3の電圧VDCを検出しているが、これはコ
ンデンサC2,C3の電圧VDCを適度な値に制御していれば、
入力電力と出力電力のバランスが取れていることにな
り、この場合には、結果として入力電力を検出している
ことになる。
電灯laに流れるランプ電流Ilaを検出している。ランプ
電圧でなくランプ電流を検出しているのは、放電灯の電
圧特性より出力電力がランプ電流に比例することを利用
している。もちろん、ランプ電圧を検出してランプ電流
との積を求めるような演算回路を設けても良い。一方、
コンデンサC2,C3の電圧VDCを検出しているが、これはコ
ンデンサC2,C3の電圧VDCを適度な値に制御していれば、
入力電力と出力電力のバランスが取れていることにな
り、この場合には、結果として入力電力を検出している
ことになる。
これらの検出結果に基づいて、出力電力が減少した場
合には、トランジスタQ1,Q2のオン・デューティ（１周
期に占めるオン期間の割合）を増加させ、出力電力が増
加した場合には、逆にオン・デューティを減少させるよ
うに制御回路Ｓを動作させる。また、入力電力の増減に
対しても、これを補償する方向に制御回路Ｓを動作させ
る。もし、入力電力又は出力電力の一方が非常に安定し
ているか、又は、一方の検出のみで入力電力と出力電力
の概略が分かるような場合には、一方の検出のみとして
も良い。
合には、トランジスタQ1,Q2のオン・デューティ（１周
期に占めるオン期間の割合）を増加させ、出力電力が増
加した場合には、逆にオン・デューティを減少させるよ
うに制御回路Ｓを動作させる。また、入力電力の増減に
対しても、これを補償する方向に制御回路Ｓを動作させ
る。もし、入力電力又は出力電力の一方が非常に安定し
ているか、又は、一方の検出のみで入力電力と出力電力
の概略が分かるような場合には、一方の検出のみとして
も良い。
［実施例２］ 第４図は本発明の第２実施例の回路図である。本実施
例にあっては、入力電力を検出するために、交流電源Vs
からの入力電流Iinを検出している。入力電圧Vinではな
く、入力電流Iinを検出している理由は、電源電圧はほ
ぼ安定しており、入力電流Iinから入力電力は分かるか
らである。もちろん、入力電力Vinも同時に検出して入
力電流Iinとの積を取るようにしても良い。出力電力
は、実施例１と同じくランプ電流Ilaにより検出してい
る。制御回路Ｓでは、入力電力と出力電力の検出結果に
基づいてトランジスタQ1,Q2を制御して、入力電力と出
力電力のバランスを取るようにして、電源変動又は負荷
変動に対する補償を行うものである。具体的な制御方法
としては、実施例１と同様にトランジスタQ1,Q2のオン
・デューティを増減する、あるいは更にスイッチング周
波数を増減しても良い。
例にあっては、入力電力を検出するために、交流電源Vs
からの入力電流Iinを検出している。入力電圧Vinではな
く、入力電流Iinを検出している理由は、電源電圧はほ
ぼ安定しており、入力電流Iinから入力電力は分かるか
らである。もちろん、入力電力Vinも同時に検出して入
力電流Iinとの積を取るようにしても良い。出力電力
は、実施例１と同じくランプ電流Ilaにより検出してい
る。制御回路Ｓでは、入力電力と出力電力の検出結果に
基づいてトランジスタQ1,Q2を制御して、入力電力と出
力電力のバランスを取るようにして、電源変動又は負荷
変動に対する補償を行うものである。具体的な制御方法
としては、実施例１と同様にトランジスタQ1,Q2のオン
・デューティを増減する、あるいは更にスイッチング周
波数を増減しても良い。
［実施例３］ 第５図は本発明の第３実施例の回路図である。本実施
例にあっては、入力電力を検出するために、入力電流Ii
nを検出している。また、コンデンサC2,C3の電圧VDCを
検出しているが、これはコンデンサC2,C3の電圧VDCを適
度な値に制御していれば、入力電力と出力電力のバラン
スが取れていることになり、この場合には、結果として
出力電力を検出していることになる。
例にあっては、入力電力を検出するために、入力電流Ii
nを検出している。また、コンデンサC2,C3の電圧VDCを
検出しているが、これはコンデンサC2,C3の電圧VDCを適
度な値に制御していれば、入力電力と出力電力のバラン
スが取れていることになり、この場合には、結果として
出力電力を検出していることになる。
これらの検出結果に基づいて、実施例１又は実施例２
で述べたような制御を行うことにより、電源変動や負荷
変動に対する補償を行うことができる。
で述べたような制御を行うことにより、電源変動や負荷
変動に対する補償を行うことができる。
［実施例４］ 第６図は本発明の第４実施例の回路図である。本実施
例は、第２図に示す実施例１において、トランジスタ
Q1,Q2としてバイポーラ型のトランジスタに代えて、パ
ワーMOSFETを使用している。したがって、ダイオード
D1,D2はパワーMOSFETのドレイン・ソース間に寄生する
逆並列ダイオードで代用することができ、破線で示すよ
うに省略しても構わない。
例は、第２図に示す実施例１において、トランジスタ
Q1,Q2としてバイポーラ型のトランジスタに代えて、パ
ワーMOSFETを使用している。したがって、ダイオード
D1,D2はパワーMOSFETのドレイン・ソース間に寄生する
逆並列ダイオードで代用することができ、破線で示すよ
うに省略しても構わない。
第７図は本実施例の動作波形図である。この実施例で
は、入力電力及び出力電力を抑制するために、トランジ
スタQ1,Q2のスイッチングを停止させる期間を設けてい
る。これにより、入力電力と出力電力の制御性能が向上
し、入力電力と出力電力のバランスを取りやすくなる。
は、入力電力及び出力電力を抑制するために、トランジ
スタQ1,Q2のスイッチングを停止させる期間を設けてい
る。これにより、入力電力と出力電力の制御性能が向上
し、入力電力と出力電力のバランスを取りやすくなる。
［発明の効果］ 本発明にあっては、上述のように、入力力率改善用の
チョッパー回路と、矩形波電圧発生用のインバータ回路
を同一のスイッチング素子で構成し、入力電力と出力電
力の少なくとも一方を検出して、その検出結果に基づい
て１つの制御回路でスイッチング素子を制御するように
したので、入力電力と出力電力を同時に制御することが
可能となり、電源変動や負荷変動を補償する際に、常に
入力電力と出力電力のバランスを取るように制御するこ
とができ、変動補償のための制御の変化幅が小さくて済
むという効果がある。
チョッパー回路と、矩形波電圧発生用のインバータ回路
を同一のスイッチング素子で構成し、入力電力と出力電
力の少なくとも一方を検出して、その検出結果に基づい
て１つの制御回路でスイッチング素子を制御するように
したので、入力電力と出力電力を同時に制御することが
可能となり、電源変動や負荷変動を補償する際に、常に
入力電力と出力電力のバランスを取るように制御するこ
とができ、変動補償のための制御の変化幅が小さくて済
むという効果がある。
第１図は本発明の作用説明のためのブロック図、第２図
は本発明の第１実施例の回路図、第３図は同上の動作波
形図、第４図は本発明の第２実施例の回路図、第５図は
本発明の第３実施例の回路図、第６図は本発明の第４実
施例の回路図、第７図は同上の動作波形図、第８図は従
来例の回路図、第９図は同上の動作波形図、第10図は他
の従来例の回路図である。 １は交流電源、２はスイッチング素子、2aはチョッパー
回路、2bはインバータ回路、３は負荷、４は入力電力検
出回路、５は出力電力検出回路、６は制御回路である。
は本発明の第１実施例の回路図、第３図は同上の動作波
形図、第４図は本発明の第２実施例の回路図、第５図は
本発明の第３実施例の回路図、第６図は本発明の第４実
施例の回路図、第７図は同上の動作波形図、第８図は従
来例の回路図、第９図は同上の動作波形図、第10図は他
の従来例の回路図である。 １は交流電源、２はスイッチング素子、2aはチョッパー
回路、2bはインバータ回路、３は負荷、４は入力電力検
出回路、５は出力電力検出回路、６は制御回路である。
Claims (1)
- 【請求項１】順方向にオンオフされ、逆方向電流は阻止
しない第１及び第２のスイッチング素子を順方向が一致
するように直列接続した回路と、第１及び第２のダイオ
ードを順方向が一致するように直列接続した回路とを、
各ダイオードの順方向が各スイッチング素子の逆方向と
一致するように並列接続し、第１及び第２のスイッチン
グ素子の接続点と第１及び第２のダイオードの接続点の
間に、インダクタを介して交流電源を接続し、第１及び
第２のスイッチング素子の直列回路の両端に第１及び第
２のコンデンサの直列回路を並列接続し、第１及び第２
のスイッチング素子の接続点と第１及び第２のコンデン
サの接続点との間に負荷回路を接続し、 前記第１のスイッチング素子をオンオフする状態と、第
２のスイッチング素子をオンオフする状態とを交流電源
の半サイクル毎に交互に切り替えて、交流電源の半サイ
クル毎に同期して極性が反転する矩形波電圧を負荷回路
に供給するように前記各スイッチング素子を駆動する制
御回路を備えて構成される電源装置において、 入力電力検出回路と出力電力検出回路の少なくとも一方
を有し、前記検出回路による検出信号を受けて入力電力
と出力電力を均衡させるように前記各スイッチング素子
を制御する前記制御回路を備えることを特徴とする電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109708A JP2975045B2 (ja) | 1990-04-24 | 1990-04-24 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109708A JP2975045B2 (ja) | 1990-04-24 | 1990-04-24 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH048168A JPH048168A (ja) | 1992-01-13 |
| JP2975045B2 true JP2975045B2 (ja) | 1999-11-10 |
Family
ID=14517206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109708A Expired - Fee Related JP2975045B2 (ja) | 1990-04-24 | 1990-04-24 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2975045B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2962506B2 (ja) * | 1994-10-14 | 1999-10-12 | 株式会社日立製作所 | 放電管点灯装置 |
-
1990
- 1990-04-24 JP JP2109708A patent/JP2975045B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH048168A (ja) | 1992-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434477A (en) | Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit | |
| US7075193B2 (en) | Power factor correcting circuit for uninterrupted power supply | |
| JP2001351789A (ja) | 発光ダイオード駆動装置 | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| US10320303B1 (en) | Frequency controlled dummy load to stabilize PFC operation at light load conditions | |
| JPH11127576A (ja) | 直流電源装置 | |
| JP3496543B2 (ja) | 電源装置 | |
| JP2975045B2 (ja) | 電源装置 | |
| JP2690042B2 (ja) | インバータ装置 | |
| JP2677406B2 (ja) | 電源装置 | |
| JP2994694B2 (ja) | インバータ装置 | |
| US6310790B1 (en) | High frequency DC-DC down converter with power feedback for improved power factor | |
| JPH1066351A (ja) | 電源装置 | |
| JP2002044954A (ja) | 電源回路 | |
| KR100292489B1 (ko) | 소프트 스위칭 기술을 이용한 역률제어용 승압형 컨버터 | |
| JP2994693B2 (ja) | インバータ装置 | |
| JP2889303B2 (ja) | インバータ装置 | |
| JPH0574589A (ja) | 放電灯点灯装置 | |
| JPH0747997Y2 (ja) | 直流電源装置 | |
| JP3456788B2 (ja) | スイッチング電源 | |
| JP3246138B2 (ja) | 無停電電源装置 | |
| KR20000008304A (ko) | 역률제어기능을 갖는 소프트 스위치 단상 능동정류기 | |
| JPH08186982A (ja) | 直流電源装置 | |
| KR20000032079A (ko) | 소프트 스위칭 역률제어용 승압형 컨버터의 저손실 스위칭 구동회로 | |
| JPH01202164A (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |