JP3496543B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3496543B2 JP3496543B2 JP33439598A JP33439598A JP3496543B2 JP 3496543 B2 JP3496543 B2 JP 3496543B2 JP 33439598 A JP33439598 A JP 33439598A JP 33439598 A JP33439598 A JP 33439598A JP 3496543 B2 JP3496543 B2 JP 3496543B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- capacitor
- voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Description
【０００１】
【発明の属する技術分野】本発明は交流電源を整流平滑
した直流電圧を高周波に変換して負荷に供給する電源装
置に関するものである。
した直流電圧を高周波に変換して負荷に供給する電源装
置に関するものである。
【０００２】
【従来の技術】従来例の回路図を図１４に示す。本回路
は、交流電源Ｖｓにチョッパ回路１を接続し、チョッパ
回路１の出力に平滑用のコンデンサＣ１を接続し、更に
平滑用のコンデンサＣ１にインバータ回路２を接続し、
負荷Ｌａに電力を供給する電源装置である。図１４で
は、チョッパ回路１として、インダクタＬ１とダイオー
ドＤ１、スイッチング素子Ｑ３、整流器ＤＢ及びフィル
タ回路ＦＴよりなる昇圧チョッパ回路を、インバータ回
路２として、スイッチング素子Ｑ１，Ｑ２と共振用イン
ダクタＬ２、直流カット用コンデンサＣ２、共振用コン
デンサＣ３よりなるハーフブリッジインバータ回路を示
している。
は、交流電源Ｖｓにチョッパ回路１を接続し、チョッパ
回路１の出力に平滑用のコンデンサＣ１を接続し、更に
平滑用のコンデンサＣ１にインバータ回路２を接続し、
負荷Ｌａに電力を供給する電源装置である。図１４で
は、チョッパ回路１として、インダクタＬ１とダイオー
ドＤ１、スイッチング素子Ｑ３、整流器ＤＢ及びフィル
タ回路ＦＴよりなる昇圧チョッパ回路を、インバータ回
路２として、スイッチング素子Ｑ１，Ｑ２と共振用イン
ダクタＬ２、直流カット用コンデンサＣ２、共振用コン
デンサＣ３よりなるハーフブリッジインバータ回路を示
している。
【０００３】本回路において、電源変動などによるコン
デンサＣ１の電圧ＶDCの過昇圧や負荷変動などによるラ
ンプ電圧Ｖｌａの過昇圧を抑制するために、図１５に示
すように、ＶDC検出回路３、Ｖｌａ検出回路４によりコ
ンデンサＣ１の電圧ＶDC、ランプ電圧Ｖｌａをそれぞれ
検出して、それらの出力によってチョッパ制御回路６１
及びインバータ制御回路６２により、チョッパ回路１や
インバータ回路２のスイッチング素子Ｑ１〜Ｑ３を制御
し、出力を小さくしたり、あるいは停止させたりしてい
る。これにより素子へのストレスを低減している。
デンサＣ１の電圧ＶDCの過昇圧や負荷変動などによるラ
ンプ電圧Ｖｌａの過昇圧を抑制するために、図１５に示
すように、ＶDC検出回路３、Ｖｌａ検出回路４によりコ
ンデンサＣ１の電圧ＶDC、ランプ電圧Ｖｌａをそれぞれ
検出して、それらの出力によってチョッパ制御回路６１
及びインバータ制御回路６２により、チョッパ回路１や
インバータ回路２のスイッチング素子Ｑ１〜Ｑ３を制御
し、出力を小さくしたり、あるいは停止させたりしてい
る。これにより素子へのストレスを低減している。
【０００４】
【発明が解決しようとする課題】しかしながら、チョッ
パ回路１の出力であるコンデンサＣ１の電圧ＶDCの異常
昇圧を検出し、コンデンサＣ１の電圧ＶDCを制御するた
めの制御手段と、インバータ回路２の出力であるランプ
電圧Ｖｌａの異常昇圧を検出し、ランプ電圧Ｖｌａを制
御するための制御手段とが別々に設けられているため、
回路の部品数が増えて複雑になり、また、そのためコス
トが高くなるといった欠点があった。
パ回路１の出力であるコンデンサＣ１の電圧ＶDCの異常
昇圧を検出し、コンデンサＣ１の電圧ＶDCを制御するた
めの制御手段と、インバータ回路２の出力であるランプ
電圧Ｖｌａの異常昇圧を検出し、ランプ電圧Ｖｌａを制
御するための制御手段とが別々に設けられているため、
回路の部品数が増えて複雑になり、また、そのためコス
トが高くなるといった欠点があった。
【０００５】本発明が解決しようとする課題は、異常時
におけるチョッパ回路の出力電圧とインバータ回路の出
力電圧の検出制御を簡単な回路構成で実現した電源装置
を提供することである。
におけるチョッパ回路の出力電圧とインバータ回路の出
力電圧の検出制御を簡単な回路構成で実現した電源装置
を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図１に示すように、交流電源Ｖ
ｓの電圧を受けて直流を出力する少なくとも１つはスイ
ッチング素子を有するチョッパ回路１と、上記チョッパ
回路１の出力端に並列に接続される平滑用の第１のコン
デンサＣ１と、第１のコンデンサの電圧ＶDCを高周波に
変換して負荷Ｌａに供給する少なくとも１つはスイッチ
ング素子を有するインバータ回路２と、第１のコンデン
サＣ１の電圧ＶDCを検出する第１の検出手段３と、負荷
Ｌａの両端の電圧Ｖｌａを検出する第２の検出手段４
と、第１の検出手段３の出力と第２の検出手段４の出力
を加算する加算手段５と、上記加算手段５により得られ
る加算値が略一定となるようにチョッパ回路１とインバ
ータ回路２のスイッチング素子を制御する制御手段６と
を有することを特徴とするものである。
課題を解決するために、図１に示すように、交流電源Ｖ
ｓの電圧を受けて直流を出力する少なくとも１つはスイ
ッチング素子を有するチョッパ回路１と、上記チョッパ
回路１の出力端に並列に接続される平滑用の第１のコン
デンサＣ１と、第１のコンデンサの電圧ＶDCを高周波に
変換して負荷Ｌａに供給する少なくとも１つはスイッチ
ング素子を有するインバータ回路２と、第１のコンデン
サＣ１の電圧ＶDCを検出する第１の検出手段３と、負荷
Ｌａの両端の電圧Ｖｌａを検出する第２の検出手段４
と、第１の検出手段３の出力と第２の検出手段４の出力
を加算する加算手段５と、上記加算手段５により得られ
る加算値が略一定となるようにチョッパ回路１とインバ
ータ回路２のスイッチング素子を制御する制御手段６と
を有することを特徴とするものである。
【０００７】
【発明の実施の形態】（実施例１）本発明の第１の実施
例の回路図を図１に示す。図１の回路は本発明の基本構
成を示すものであり、交流電源Ｖｓの電圧を受けて直流
を出力する少なくとも１つはスイッチング素子を有する
チョッパ回路１と、上記チョッパ回路１の出力端に並列
に接続される平滑用の第１のコンデンサＣ１と、第１の
コンデンサＣ１の電圧を高周波に変換して負荷Ｌａに供
給する少なくとも１つはスイッチング素子を有するイン
バータ回路２と、第１のコンデンサＣ１の電圧ＶDCを検
出するＶDC検出回路３と、負荷Ｌａの両端の電圧Ｖｌａ
を検出するＶｌａ検出回路４と、ＶDC検出回路３の出力
と、Ｖｌａ検出回路４の出力を各々加算する加算回路５
と、上記加算回路５における加算値の出力を受けてチョ
ッパ回路１、インバータ回路２のスイッチング素子を制
御する制御回路６とからなっている。
例の回路図を図１に示す。図１の回路は本発明の基本構
成を示すものであり、交流電源Ｖｓの電圧を受けて直流
を出力する少なくとも１つはスイッチング素子を有する
チョッパ回路１と、上記チョッパ回路１の出力端に並列
に接続される平滑用の第１のコンデンサＣ１と、第１の
コンデンサＣ１の電圧を高周波に変換して負荷Ｌａに供
給する少なくとも１つはスイッチング素子を有するイン
バータ回路２と、第１のコンデンサＣ１の電圧ＶDCを検
出するＶDC検出回路３と、負荷Ｌａの両端の電圧Ｖｌａ
を検出するＶｌａ検出回路４と、ＶDC検出回路３の出力
と、Ｖｌａ検出回路４の出力を各々加算する加算回路５
と、上記加算回路５における加算値の出力を受けてチョ
ッパ回路１、インバータ回路２のスイッチング素子を制
御する制御回路６とからなっている。
【０００８】以下、本実施例の回路動作について説明す
る。負荷Ｌａとして放電灯が接続された場合について説
明を行う。回路の定常時には、図示された制御回路６に
より所定の直流電圧ＶDC、所定のランプ電圧Ｖｌａとな
るように制御される。回路の異常時には、ＶDC検出回路
３により第１のコンデンサＣ１の電圧ＶDCが検出され、
Ｖｌａ検出回路４により負荷Ｌａの両端の電圧Ｖｌａが
各々検出される。ここで、直流電圧ＶDCが例えば３００
（Ｖ）、ランプ電圧Ｖｌａが１００（Ｖ）だったとする
と、加算回路５の出力は４００（Ｖ）に相当する電圧が
現れることになる。実際には各々の検出電圧は抵抗分圧
により、制御回路６内で用いている制御電源の電圧より
も小さく設定される。
る。負荷Ｌａとして放電灯が接続された場合について説
明を行う。回路の定常時には、図示された制御回路６に
より所定の直流電圧ＶDC、所定のランプ電圧Ｖｌａとな
るように制御される。回路の異常時には、ＶDC検出回路
３により第１のコンデンサＣ１の電圧ＶDCが検出され、
Ｖｌａ検出回路４により負荷Ｌａの両端の電圧Ｖｌａが
各々検出される。ここで、直流電圧ＶDCが例えば３００
（Ｖ）、ランプ電圧Ｖｌａが１００（Ｖ）だったとする
と、加算回路５の出力は４００（Ｖ）に相当する電圧が
現れることになる。実際には各々の検出電圧は抵抗分圧
により、制御回路６内で用いている制御電源の電圧より
も小さく設定される。
【０００９】いま、仮に負荷Ｌａが無くなる無負荷状態
になると、ランプ電圧Ｖｌａは共振回路の作用により定
常点灯時の電圧よりも大きくなる。また、無負荷状態に
なると、負荷が軽くなったことにより、直流電圧ＶDCも
急激に上昇する。すると、加算回路５の出力は先程の４
００（Ｖ）より著しく大きくなることになる。制御回路
６内ではあらかじめ設定された４００（Ｖ）より大きく
なった場合にはインバータ回路２のスイッチング周波数
を高くして出力を弱めたり、あるいは停止させることに
より、素子に余分なストレスをかけずに済む。なお、負
荷Ｌａが寿命末期のエミレスのような状態においてもラ
ンプ電圧Ｖｌａと直流電圧ＶDCの両方が大きくなること
により、同様に制御し、素子にストレスをかけずに済
む。
になると、ランプ電圧Ｖｌａは共振回路の作用により定
常点灯時の電圧よりも大きくなる。また、無負荷状態に
なると、負荷が軽くなったことにより、直流電圧ＶDCも
急激に上昇する。すると、加算回路５の出力は先程の４
００（Ｖ）より著しく大きくなることになる。制御回路
６内ではあらかじめ設定された４００（Ｖ）より大きく
なった場合にはインバータ回路２のスイッチング周波数
を高くして出力を弱めたり、あるいは停止させることに
より、素子に余分なストレスをかけずに済む。なお、負
荷Ｌａが寿命末期のエミレスのような状態においてもラ
ンプ電圧Ｖｌａと直流電圧ＶDCの両方が大きくなること
により、同様に制御し、素子にストレスをかけずに済
む。
【００１０】次に、例えば電源変動などにより直流電圧
ＶDCが変動する場合を考える。もし、電源変動により直
流電圧ＶDCの値が大きくなる場合、負荷Ｌａには、より
電流が流れることになり、ランプ負荷Ｌａの負特性によ
りランプ電圧Ｖｌａは逆に小さくなる。しかしながら、
ランプ電圧Ｖｌａの変動幅は直流電圧ＶDCの変動幅ほど
は大きくないため、結果的に加算回路５の出力は大きく
なる方向に推移する。したがって、この場合も、先述し
たのと同じように、予め設定された電圧より加算回路５
の出力が大きくなったのを検出して、インバータ回路２
やチョッパ回路１のスイッチング周波数を上げたり、デ
ューティをアンバランスにしたりして、出力を弱めた
り、あるいは発振を停止させることにより素子にストレ
スをかけずに済む。
ＶDCが変動する場合を考える。もし、電源変動により直
流電圧ＶDCの値が大きくなる場合、負荷Ｌａには、より
電流が流れることになり、ランプ負荷Ｌａの負特性によ
りランプ電圧Ｖｌａは逆に小さくなる。しかしながら、
ランプ電圧Ｖｌａの変動幅は直流電圧ＶDCの変動幅ほど
は大きくないため、結果的に加算回路５の出力は大きく
なる方向に推移する。したがって、この場合も、先述し
たのと同じように、予め設定された電圧より加算回路５
の出力が大きくなったのを検出して、インバータ回路２
やチョッパ回路１のスイッチング周波数を上げたり、デ
ューティをアンバランスにしたりして、出力を弱めた
り、あるいは発振を停止させることにより素子にストレ
スをかけずに済む。
【００１１】逆に、電源変動などにより直流電圧ＶDCの
値が小さくなる場合、負荷Ｌａには、より電流が流れな
いことになり、ランプ負荷Ｌａの負特性によりランプ電
圧Ｖｌａは逆に大きくなる。しかしながら、ランプ電圧
Ｖｌａの変動幅は直流電圧Ｖ DCの変動幅ほどは大きくな
いため、結果的に加算回路５の出力は小さくなる方向に
推移する。したがって、この場合は、予め設定された電
圧より加算回路５の出力が小さくなったのを検出して、
インバータ回路２やチョッパ回路１のスイッチング周波
数を下げたり、デューティをより５０％に近づけたりし
て、出力を強める方向へ制御する。そうすることによ
り、負荷Ｌａを常に略一定の出力で駆動することができ
る。なお、加算回路５の出力が小さくなり過ぎた場合に
は、別に基準レベルを設けておき、チョッパ回路１やイ
ンバータ回路２の発振を止め、素子にストレスをかけず
に済むように構成することもできる。
値が小さくなる場合、負荷Ｌａには、より電流が流れな
いことになり、ランプ負荷Ｌａの負特性によりランプ電
圧Ｖｌａは逆に大きくなる。しかしながら、ランプ電圧
Ｖｌａの変動幅は直流電圧Ｖ DCの変動幅ほどは大きくな
いため、結果的に加算回路５の出力は小さくなる方向に
推移する。したがって、この場合は、予め設定された電
圧より加算回路５の出力が小さくなったのを検出して、
インバータ回路２やチョッパ回路１のスイッチング周波
数を下げたり、デューティをより５０％に近づけたりし
て、出力を強める方向へ制御する。そうすることによ
り、負荷Ｌａを常に略一定の出力で駆動することができ
る。なお、加算回路５の出力が小さくなり過ぎた場合に
は、別に基準レベルを設けておき、チョッパ回路１やイ
ンバータ回路２の発振を止め、素子にストレスをかけず
に済むように構成することもできる。
【００１２】本実施例の回路構成によれば、コンデンサ
Ｃ１の直流電圧ＶDC、ランプ電圧Ｖｌａの２つの検出制
御が１つの制御回路で行えるため、部品点数が少なくて
済む。また、無負荷、エミレス、電源変動といった様々
な異常時に素子に過大なストレスが印加されるのを抑制
することができる。
Ｃ１の直流電圧ＶDC、ランプ電圧Ｖｌａの２つの検出制
御が１つの制御回路で行えるため、部品点数が少なくて
済む。また、無負荷、エミレス、電源変動といった様々
な異常時に素子に過大なストレスが印加されるのを抑制
することができる。
【００１３】（実施例２）本発明の第２の実施例の回路
図を図２に示す。本回路が図１と異なる点は、加算回路
５の出力と略一定の基準電圧Ｖｋを比較器ＣＯＭＰ１で
比較し、その出力を制御回路６に入力するように変更し
た点である。その他の構成は図１と同様である。本回路
は、例えば負荷Ｌａの出力を調光器などで調整するとき
に、その調光範囲において、略一定の基準電圧Ｖｋで済
む利点がある。
図を図２に示す。本回路が図１と異なる点は、加算回路
５の出力と略一定の基準電圧Ｖｋを比較器ＣＯＭＰ１で
比較し、その出力を制御回路６に入力するように変更し
た点である。その他の構成は図１と同様である。本回路
は、例えば負荷Ｌａの出力を調光器などで調整するとき
に、その調光範囲において、略一定の基準電圧Ｖｋで済
む利点がある。
【００１４】図３を用いて本実施例による検出の方法に
ついて説明する。図３は定常時におけるＶDC検出回路３
の検出電圧ＶDCと、Ｖｌａ検出回路４の検出電圧Ｖｌａ
の和を調光比を横軸にとって示したものである。図の左
側が定格点灯時を、右側が調光下限時を示している。ま
た、図中、基準電圧Ｖｋを一点鎖線で示す。図３におい
て、調光下限時のランプ電圧Ｖｌａ’が定格点灯時のラ
ンプ電圧Ｖｌａよりも大きいのは負荷の調光特性による
ものであり、この変化幅は負荷や調光の範囲によって異
なる。一方、調光下限時の直流電圧ＶDC’が定格点灯時
の直流電圧ＶDCより小さくなり、かつ、調光の全範囲に
わたって加算回路５の出力が基準電圧Ｖｋよりも若干小
さいのは、チョッパ回路１およびインバータ回路２のス
イッチング周波数とデューティをあらかじめ適切に選ぶ
ことにより実現している。このスイッチング周波数とデ
ューティの関係を図４に示す。
ついて説明する。図３は定常時におけるＶDC検出回路３
の検出電圧ＶDCと、Ｖｌａ検出回路４の検出電圧Ｖｌａ
の和を調光比を横軸にとって示したものである。図の左
側が定格点灯時を、右側が調光下限時を示している。ま
た、図中、基準電圧Ｖｋを一点鎖線で示す。図３におい
て、調光下限時のランプ電圧Ｖｌａ’が定格点灯時のラ
ンプ電圧Ｖｌａよりも大きいのは負荷の調光特性による
ものであり、この変化幅は負荷や調光の範囲によって異
なる。一方、調光下限時の直流電圧ＶDC’が定格点灯時
の直流電圧ＶDCより小さくなり、かつ、調光の全範囲に
わたって加算回路５の出力が基準電圧Ｖｋよりも若干小
さいのは、チョッパ回路１およびインバータ回路２のス
イッチング周波数とデューティをあらかじめ適切に選ぶ
ことにより実現している。このスイッチング周波数とデ
ューティの関係を図４に示す。
【００１５】図４（ａ）は定格点灯時付近におけるチョ
ッパ回路１およびインバータ回路２のスイッチング信号
であり、チョッパ回路１の場合、τ１で示された期間が
電源をインダクタなどを介して短絡している期間であ
る。また、インバータ回路２が例えば２石の場合には、
インバータ回路２の一方のスイッチング素子の制御信号
は図示された波形であり、他方のスイッチング素子の制
御信号は図示された波形を反転したものとなる。Ｔ１が
スイッチングの１周期に相当し、スイッチング周波数ｆ
（＝１／Ｔ１）は数ｋＨｚ〜数１０ｋＨｚである。
ッパ回路１およびインバータ回路２のスイッチング信号
であり、チョッパ回路１の場合、τ１で示された期間が
電源をインダクタなどを介して短絡している期間であ
る。また、インバータ回路２が例えば２石の場合には、
インバータ回路２の一方のスイッチング素子の制御信号
は図示された波形であり、他方のスイッチング素子の制
御信号は図示された波形を反転したものとなる。Ｔ１が
スイッチングの１周期に相当し、スイッチング周波数ｆ
（＝１／Ｔ１）は数ｋＨｚ〜数１０ｋＨｚである。
【００１６】図４（ｂ）は調光下限時のスイッチング波
形を示す。図４（ａ）に比べ、周波数は一定のまま、デ
ューティのみをアンバランスにしている。こうすること
によりチョッパ回路１のオン時間τ２はτ１よりも短く
なるため、チョッパ回路１の出力電圧ＶDCは図４（ａ）
の場合よりも低くなる。また、同時にインバータ回路２
においてはスイッチング信号がアンバランスになるた
め、図４（ａ）の場合よりも出力が絞られることにな
る。なお、図４（ｃ）に示すように同時に周波数も高く
することによって、インバータ回路２の出力は更に絞ら
れることになる。
形を示す。図４（ａ）に比べ、周波数は一定のまま、デ
ューティのみをアンバランスにしている。こうすること
によりチョッパ回路１のオン時間τ２はτ１よりも短く
なるため、チョッパ回路１の出力電圧ＶDCは図４（ａ）
の場合よりも低くなる。また、同時にインバータ回路２
においてはスイッチング信号がアンバランスになるた
め、図４（ａ）の場合よりも出力が絞られることにな
る。なお、図４（ｃ）に示すように同時に周波数も高く
することによって、インバータ回路２の出力は更に絞ら
れることになる。
【００１７】したがって、定格点灯時付近では図４
（ａ）、調光を深くするにしたがって図４（ｂ）あるい
は図４（ｃ）へと移行させることにより、直流電圧ＶDC
とランプ電圧Ｖｌａの検出値の和が略一定で且つ基準電
圧Ｖｋよりも低い電圧で連続的に変化させることができ
るのである。
（ａ）、調光を深くするにしたがって図４（ｂ）あるい
は図４（ｃ）へと移行させることにより、直流電圧ＶDC
とランプ電圧Ｖｌａの検出値の和が略一定で且つ基準電
圧Ｖｋよりも低い電圧で連続的に変化させることができ
るのである。
【００１８】チョッパ回路１から出力される直流電圧Ｖ
DCが図３のように変化するようにできれば、調光のほぼ
全範囲において異常時の検出が簡単になる。すなわち、
実施例１と同様に直流電圧ＶDCとランプ電圧Ｖｌａのい
ずれかが異常昇圧を起こしても１つの比較器ＣＯＭＰ１
で検出が可能となる。
DCが図３のように変化するようにできれば、調光のほぼ
全範囲において異常時の検出が簡単になる。すなわち、
実施例１と同様に直流電圧ＶDCとランプ電圧Ｖｌａのい
ずれかが異常昇圧を起こしても１つの比較器ＣＯＭＰ１
で検出が可能となる。
【００１９】なお、基準電圧Ｖｋは直流電圧ＶDCとラン
プ電圧Ｖｌａの検出値の和よりも大きい値に設定した
が、逆に、直流電圧ＶDCとランプ電圧Ｖｌａの検出値の
和よりも小さく設定した場合には、直流電圧ＶDCが著し
く小さくなったときにも検出制御を行うことができる。
プ電圧Ｖｌａの検出値の和よりも大きい値に設定した
が、逆に、直流電圧ＶDCとランプ電圧Ｖｌａの検出値の
和よりも小さく設定した場合には、直流電圧ＶDCが著し
く小さくなったときにも検出制御を行うことができる。
【００２０】図２の回路において、チョッパ回路１に昇
圧チョッパを、インバータ回路２にハーフブリッジイン
バータを適用したのが図５である。図５の主回路は、交
流電源Ｖｓと、交流電源Ｖｓに並列的に接続されるフィ
ルタ回路ＦＴと、フィルタ回路ＦＴに交流入力端子が接
続されるダイオードブリッジＤＢと、ダイオードブリッ
ジＤＢの直流出力端子に接続されるインダクタＬ１とダ
イオードＤ１とコンデンサＣ１の直列回路と、インダク
タＬ１とダイオードＤ１の接続点と、ダイオードブリッ
ジＤＢのインダクタＬ１と接続しない側の直流出力端子
との間に接続されるスイッチング素子Ｑ３と、コンデン
サＣ１に並列的に接続されるスイッチング素子Ｑ１、Ｑ
２の直列回路と、スイッチング素子Ｑ２の両端に接続さ
れるイングクタＬ２とコンデンサＣ２とＣ３の直列回路
と、コンデンサＣ３に並列的に接続される負荷Ｌａとか
らなっている。
圧チョッパを、インバータ回路２にハーフブリッジイン
バータを適用したのが図５である。図５の主回路は、交
流電源Ｖｓと、交流電源Ｖｓに並列的に接続されるフィ
ルタ回路ＦＴと、フィルタ回路ＦＴに交流入力端子が接
続されるダイオードブリッジＤＢと、ダイオードブリッ
ジＤＢの直流出力端子に接続されるインダクタＬ１とダ
イオードＤ１とコンデンサＣ１の直列回路と、インダク
タＬ１とダイオードＤ１の接続点と、ダイオードブリッ
ジＤＢのインダクタＬ１と接続しない側の直流出力端子
との間に接続されるスイッチング素子Ｑ３と、コンデン
サＣ１に並列的に接続されるスイッチング素子Ｑ１、Ｑ
２の直列回路と、スイッチング素子Ｑ２の両端に接続さ
れるイングクタＬ２とコンデンサＣ２とＣ３の直列回路
と、コンデンサＣ３に並列的に接続される負荷Ｌａとか
らなっている。
【００２１】図５の制御回路６と各検出回路３，４をさ
らに詳細に示したのが図６である。まず、制御回路６
は、可変抵抗ＲT1、コンデンサＣT1によって周波数が決
まる無安定マルチＣＮ１と、無安定マルチＣＮ１の出力
を受けて可変抵抗ＲT2とコンデンサＣT2によってデュー
ティが決まる単安定マルチＣＮ２と、単安定マルチＣＮ
２の出力を受けてスイッチング素子Ｑ３を駆動する駆動
回路ＤＲ１と、同じく単安定マルチＣＮ２の出力を受け
てスイッチング素子Ｑ１及びＱ２を駆動する駆動回路Ｄ
Ｒ２とからなっている。なお、図示しないが、この駆動
回路ＤＲ２によって、スイッチング素子Ｑ１及びＱ２へ
のスイッチング信号は各々交互にオン・オフを繰り返す
信号として出力される。
らに詳細に示したのが図６である。まず、制御回路６
は、可変抵抗ＲT1、コンデンサＣT1によって周波数が決
まる無安定マルチＣＮ１と、無安定マルチＣＮ１の出力
を受けて可変抵抗ＲT2とコンデンサＣT2によってデュー
ティが決まる単安定マルチＣＮ２と、単安定マルチＣＮ
２の出力を受けてスイッチング素子Ｑ３を駆動する駆動
回路ＤＲ１と、同じく単安定マルチＣＮ２の出力を受け
てスイッチング素子Ｑ１及びＱ２を駆動する駆動回路Ｄ
Ｒ２とからなっている。なお、図示しないが、この駆動
回路ＤＲ２によって、スイッチング素子Ｑ１及びＱ２へ
のスイッチング信号は各々交互にオン・オフを繰り返す
信号として出力される。
【００２２】また、検出回路は、抵抗Ｒ１、Ｒ２、Ｒ３
と、トランジスタＴｒ１、Ｔｒ２からなるＶDC検出回路
３と、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７と、コンデンサＣｆ
と、トランジスタＴｒ３、Ｔｒ４と、ダイオードＤｆと
からなるＶｌａ検出回路４と、上記ＶDC検出回路３とＶ
ｌａ検出回路４の出力の加算を行うための、抵抗Ｒ８、
Ｒ９、Ｒ１０と、トランジスタＴｒ５、Ｔｒ６からなる
加算回路５と、加算回路５の出力と基準電圧Ｖｋを比較
するための、抵抗Ｒ１１、Ｒ１２、Ｒ１３と、コンパレ
ータＣＯＭＰ１とからなる比較回路とからなっている。
また、比較回路の出力はトランジスタＱ４のベースヘと
接続されており、トランジスタＱ４は単安定マルチＣＮ
２の出力端に並列的に接続されているため、トランジス
タＱ４のオン・オフによって単安定マルチＣＮ２から駆
動回路ＤＲ１、ＤＲ２へ出力される信号を強制的に０に
することができる。
と、トランジスタＴｒ１、Ｔｒ２からなるＶDC検出回路
３と、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７と、コンデンサＣｆ
と、トランジスタＴｒ３、Ｔｒ４と、ダイオードＤｆと
からなるＶｌａ検出回路４と、上記ＶDC検出回路３とＶ
ｌａ検出回路４の出力の加算を行うための、抵抗Ｒ８、
Ｒ９、Ｒ１０と、トランジスタＴｒ５、Ｔｒ６からなる
加算回路５と、加算回路５の出力と基準電圧Ｖｋを比較
するための、抵抗Ｒ１１、Ｒ１２、Ｒ１３と、コンパレ
ータＣＯＭＰ１とからなる比較回路とからなっている。
また、比較回路の出力はトランジスタＱ４のベースヘと
接続されており、トランジスタＱ４は単安定マルチＣＮ
２の出力端に並列的に接続されているため、トランジス
タＱ４のオン・オフによって単安定マルチＣＮ２から駆
動回路ＤＲ１、ＤＲ２へ出力される信号を強制的に０に
することができる。
【００２３】本回路において、調光は可変抵抗ＲT1を変
化させることによる周波数制御、あるいは可変抵抗ＲT2
を変化させることによるデューティ制御で行う。調光特
性は先述した図３のグラフに示す特性になるように可変
抵抗ＲT1、ＲT2の調整を行う。ＶDC検出回路３は直流電
圧ＶDCに比例した電流ｉ１を抵抗Ｒ２に流すことでカレ
ントミラー回路の電流値として検出する。また、Ｖｌａ
検出回路４の場合も同様にランプ電圧Ｖｌａに比例した
電流ｉ２を抵抗Ｒ６に流すことでカレントミラー回路の
電流値として検出する。ダイオードＤｆとコンデンサＣ
ｆは高周波のランプ電圧Ｖｌａを整流平滑して振幅成分
を検出するために設けられている。加算回路５は各々の
電流を加算した電流（ｉ１＋ｉ２）を抵抗Ｒ１０に流す
ため、コンパレータＣＯＭＰ１の入力端子である点ｅに
はＲ１０×（ｉ１＋ｉ２）に相当する電圧が現れ、これ
がＶDC＋Ｖｌａに比例した電圧を示すことになる。ま
た、基準電圧であるＶｋは制御電源Ｖｃｃを抵抗Ｒ１１
とＲ１２で分圧することにより得られる。
化させることによる周波数制御、あるいは可変抵抗ＲT2
を変化させることによるデューティ制御で行う。調光特
性は先述した図３のグラフに示す特性になるように可変
抵抗ＲT1、ＲT2の調整を行う。ＶDC検出回路３は直流電
圧ＶDCに比例した電流ｉ１を抵抗Ｒ２に流すことでカレ
ントミラー回路の電流値として検出する。また、Ｖｌａ
検出回路４の場合も同様にランプ電圧Ｖｌａに比例した
電流ｉ２を抵抗Ｒ６に流すことでカレントミラー回路の
電流値として検出する。ダイオードＤｆとコンデンサＣ
ｆは高周波のランプ電圧Ｖｌａを整流平滑して振幅成分
を検出するために設けられている。加算回路５は各々の
電流を加算した電流（ｉ１＋ｉ２）を抵抗Ｒ１０に流す
ため、コンパレータＣＯＭＰ１の入力端子である点ｅに
はＲ１０×（ｉ１＋ｉ２）に相当する電圧が現れ、これ
がＶDC＋Ｖｌａに比例した電圧を示すことになる。ま
た、基準電圧であるＶｋは制御電源Ｖｃｃを抵抗Ｒ１１
とＲ１２で分圧することにより得られる。
【００２４】回路動作が正常の場合は（点ｅの電圧）＜
Ｖｋであるため、コンパレータＣＯＭＰ１の出力はＬレ
ベルとなり、トランジスタＱ４は常にオフ状態となる。
このため、単安定マルチＣＮ２の出力は駆動回路ＤＲ
１、ＤＲ２へ入力され続け、回路は動作し続ける。一
方、無負荷などの異常が起こった場合、直流電圧ＶDCあ
るいはランプ電圧Ｖｌａが著しく昇圧するためｉ１、ｉ
２の電流が増加し、その結果、点ｅの電圧も比例して大
きくなる。すると、（点ｅの電圧）＞Ｖｋとなった時点
でコンパレータＣＯＭＰ１の出力がＬレベルからＨレベ
ルに切り替わり、トランジスタＱ４をオンさせることに
なる。その結果、単安定マルチＣＮ２の出力を０にする
ことになるため、駆動回路ＤＲ１、ＤＲ２への入力信号
が無くなり、回路は停止することになる。
Ｖｋであるため、コンパレータＣＯＭＰ１の出力はＬレ
ベルとなり、トランジスタＱ４は常にオフ状態となる。
このため、単安定マルチＣＮ２の出力は駆動回路ＤＲ
１、ＤＲ２へ入力され続け、回路は動作し続ける。一
方、無負荷などの異常が起こった場合、直流電圧ＶDCあ
るいはランプ電圧Ｖｌａが著しく昇圧するためｉ１、ｉ
２の電流が増加し、その結果、点ｅの電圧も比例して大
きくなる。すると、（点ｅの電圧）＞Ｖｋとなった時点
でコンパレータＣＯＭＰ１の出力がＬレベルからＨレベ
ルに切り替わり、トランジスタＱ４をオンさせることに
なる。その結果、単安定マルチＣＮ２の出力を０にする
ことになるため、駆動回路ＤＲ１、ＤＲ２への入力信号
が無くなり、回路は停止することになる。
【００２５】なお、本実施例では、異常を検出したと
き、回路動作が停止する例を説明したが、検出後の制御
は停止に限らず、周波数を高くしたり、デューティをア
ンバランスにしたりして、出力を絞っても良く、あるい
は、間欠的に発振を繰り返すようにしても素子へのスト
レスを低減できることはいうまでもない。
き、回路動作が停止する例を説明したが、検出後の制御
は停止に限らず、周波数を高くしたり、デューティをア
ンバランスにしたりして、出力を絞っても良く、あるい
は、間欠的に発振を繰り返すようにしても素子へのスト
レスを低減できることはいうまでもない。
【００２６】また、チョッパ回路１は昇圧チョッパに限
らず、昇降圧チョッパや降圧チョッパであってもよい。
インバータ回路２についてもハーフブリッジに限らず、
１石式やフルブリッジ型であってもよい。また、負荷は
１つである必要はなく、２本以上の多灯であってもよ
い。
らず、昇降圧チョッパや降圧チョッパであってもよい。
インバータ回路２についてもハーフブリッジに限らず、
１石式やフルブリッジ型であってもよい。また、負荷は
１つである必要はなく、２本以上の多灯であってもよ
い。
【００２７】本実施例によれば、調光の全域において、
２つの検出が１つの検出回路で行えるため、部品点数が
少なくて済む。また、検出のための基準値の設定が略一
定で済むため、簡単な回路で基準値を設定できる。さら
に、調光の全域において、正常点灯時と異常検出の基準
値の差を小さくできるため、異常時に素子に過大なスト
レスが印加されるのを抑制することができる。
２つの検出が１つの検出回路で行えるため、部品点数が
少なくて済む。また、検出のための基準値の設定が略一
定で済むため、簡単な回路で基準値を設定できる。さら
に、調光の全域において、正常点灯時と異常検出の基準
値の差を小さくできるため、異常時に素子に過大なスト
レスが印加されるのを抑制することができる。
【００２８】（実施例３）本発明の第３の実施例の回路
図を図７に示す。本実施例の回路は、交流電源Ｖｓと、
交流電源Ｖｓに並列的に接続されるフィルタ回路ＦＴ
と、フィルタ回路ＦＴに交流入力端子が接続されるダイ
オードブリッジＤＢと、平滑コンデンサＣ１と、平滑コ
ンデンサＣ１に並列的に接続されるスイッチング素子Ｑ
１、Ｑ２の直列回路と、ダイオードブリッジＤＢの直流
出力端子のうち＋（プラス）側端子と、スイッチング素
子Ｑ１、Ｑ２の接続点との間に接続されたインダクタＬ
１とダイオードＤ１の直列回路と、スイッチング素子Ｑ
２の両端に接続されるインダクタＬ２とコンデンサＣ２
とコンデンサＣ３の直列回路と、コンデンサＣ３に並列
的に接続される負荷Ｌａと、コンデンサＣ１の電圧ＶDC
を検出するＶDC検出回路３と、負荷Ｌａの両端の電圧Ｖ
ｌａを検出するＶｌａ検出回路４と、ＶDC検出回路３の
出力とＶｌａ検出回路４の出力を加算する加算回路５
と、加算回路５の出力と略一定の基準電圧Ｖｋとを比較
する比較器ＣＯＭＰ１と、上記比較器ＣＯＭＰ１の出力
を受けてスイッチング素子Ｑ１、Ｑ２を制御する制御回
路６とからなっている。なお、ダイオードブリッジＤＢ
の直流出力端子のうち−（マイナス）側端子は、スイッ
チング素子Ｑ２と平滑コンデンサＣ１の接続点に接続さ
れている。
図を図７に示す。本実施例の回路は、交流電源Ｖｓと、
交流電源Ｖｓに並列的に接続されるフィルタ回路ＦＴ
と、フィルタ回路ＦＴに交流入力端子が接続されるダイ
オードブリッジＤＢと、平滑コンデンサＣ１と、平滑コ
ンデンサＣ１に並列的に接続されるスイッチング素子Ｑ
１、Ｑ２の直列回路と、ダイオードブリッジＤＢの直流
出力端子のうち＋（プラス）側端子と、スイッチング素
子Ｑ１、Ｑ２の接続点との間に接続されたインダクタＬ
１とダイオードＤ１の直列回路と、スイッチング素子Ｑ
２の両端に接続されるインダクタＬ２とコンデンサＣ２
とコンデンサＣ３の直列回路と、コンデンサＣ３に並列
的に接続される負荷Ｌａと、コンデンサＣ１の電圧ＶDC
を検出するＶDC検出回路３と、負荷Ｌａの両端の電圧Ｖ
ｌａを検出するＶｌａ検出回路４と、ＶDC検出回路３の
出力とＶｌａ検出回路４の出力を加算する加算回路５
と、加算回路５の出力と略一定の基準電圧Ｖｋとを比較
する比較器ＣＯＭＰ１と、上記比較器ＣＯＭＰ１の出力
を受けてスイッチング素子Ｑ１、Ｑ２を制御する制御回
路６とからなっている。なお、ダイオードブリッジＤＢ
の直流出力端子のうち−（マイナス）側端子は、スイッ
チング素子Ｑ２と平滑コンデンサＣ１の接続点に接続さ
れている。
【００２９】本回路は図２においてチョッパ回路１のス
イッチング要素とインバータ回路２のスイッチング要素
を１石兼用したタイプの回路である。本回路における制
御の方法は、今までの実施例と同様であるため説明は省
略する。チョッパ回路１とインバータ回路２とで兼用し
たスイッチング素子Ｑ２の制御信号波形は図４のτで示
した期間に相当する。
イッチング要素とインバータ回路２のスイッチング要素
を１石兼用したタイプの回路である。本回路における制
御の方法は、今までの実施例と同様であるため説明は省
略する。チョッパ回路１とインバータ回路２とで兼用し
たスイッチング素子Ｑ２の制御信号波形は図４のτで示
した期間に相当する。
【００３０】本回路が先述してきた実施例と異なる点
は、チョッパ回路１のスイッチング要素とインバータ回
路２のスイッチング要素を兼用したため、駆動回路を減
らすことができ、回路構成をさらに簡単にできる点であ
る。しかしながら、今までの実施例に比べ、スイッチン
グ要素が１つ減ることにより、制御の自由度は低くなる
ため、コンデンサＣ１の電圧ＶDCを図３で示したように
変化させるためには、周波数、デューティはほぼ一義的
に決まる。
は、チョッパ回路１のスイッチング要素とインバータ回
路２のスイッチング要素を兼用したため、駆動回路を減
らすことができ、回路構成をさらに簡単にできる点であ
る。しかしながら、今までの実施例に比べ、スイッチン
グ要素が１つ減ることにより、制御の自由度は低くなる
ため、コンデンサＣ１の電圧ＶDCを図３で示したように
変化させるためには、周波数、デューティはほぼ一義的
に決まる。
【００３１】（実施例４）本発明の第４の実施例の回路
図を図８に示す。本回路は、交流電源Ｖｓと、交流電源
Ｖｓに並列的に接続されるフィルタ回路ＦＴと、平滑コ
ンデンサＣ１とＣ２の直列回路と、上記直列回路に並列
的に接続されるスイッチング素子Ｑ１、Ｑ２の直列回路
と、同じく上記直列回路に並列的に接続されるダイオー
ドＤ１、Ｄ２の直列回路と、フィルタ回路ＦＴの一方の
出力端子と、ダイオードＤ１、Ｄ２の接続点との間に接
続されたインダクタＬ１と、フィルタ回路ＦＴの他方の
出力端子に接続されたスイッチング素子Ｑ１、Ｑ２の接
続点と平滑コンデンサＣ１、Ｃ２の接続点との間に接続
されたインダクタＬ２、コンデンサＣ２、Ｃ３の直列回
路と、コンデンサＣ３に並列的に接続される負荷Ｌａ
と、平滑コンデンサＣ１、Ｃ２の直列回路の両端電圧Ｖ
DCを検出するＶDC検出回路３と、負荷Ｌａの両端電圧Ｖ
ｌａを検出するＶｌａ検出回路４と、ＶDC検出回路３の
出力とＶｌａ検出回路４の出力を加算する加算回路５
と、加算回路５の出力と略一定の基準電圧Ｖｋとを比較
する比較器ＣＯＭＰ１と、上記比較器ＣＯＭＰ１の出力
を受けてスイッチング素子Ｑ１、Ｑ２を制御する制御回
路６とからなっている。
図を図８に示す。本回路は、交流電源Ｖｓと、交流電源
Ｖｓに並列的に接続されるフィルタ回路ＦＴと、平滑コ
ンデンサＣ１とＣ２の直列回路と、上記直列回路に並列
的に接続されるスイッチング素子Ｑ１、Ｑ２の直列回路
と、同じく上記直列回路に並列的に接続されるダイオー
ドＤ１、Ｄ２の直列回路と、フィルタ回路ＦＴの一方の
出力端子と、ダイオードＤ１、Ｄ２の接続点との間に接
続されたインダクタＬ１と、フィルタ回路ＦＴの他方の
出力端子に接続されたスイッチング素子Ｑ１、Ｑ２の接
続点と平滑コンデンサＣ１、Ｃ２の接続点との間に接続
されたインダクタＬ２、コンデンサＣ２、Ｃ３の直列回
路と、コンデンサＣ３に並列的に接続される負荷Ｌａ
と、平滑コンデンサＣ１、Ｃ２の直列回路の両端電圧Ｖ
DCを検出するＶDC検出回路３と、負荷Ｌａの両端電圧Ｖ
ｌａを検出するＶｌａ検出回路４と、ＶDC検出回路３の
出力とＶｌａ検出回路４の出力を加算する加算回路５
と、加算回路５の出力と略一定の基準電圧Ｖｋとを比較
する比較器ＣＯＭＰ１と、上記比較器ＣＯＭＰ１の出力
を受けてスイッチング素子Ｑ１、Ｑ２を制御する制御回
路６とからなっている。
【００３２】本回路は図２においてチョッパ回路１のス
イッチング要素とインバータ回路２のスイッチング要素
を２石兼用したタイプの回路である。本回路における制
御の方法は、今までの実施例と同様であるため説明は省
略する。ただし、交流電源Ｖｓが図の矢印で示す方向に
電圧が生じている電源の半周期においては、兼用したス
イッチング要素のうちスイッチング素子Ｑ１の制御信号
波形が図４のτで示した期間に相当し、スイッチング素
子Ｑ２の制御信号波形はその反転波形となる。また、交
流電源Ｖｓの電圧極性が反転する残りの半周期は、逆に
スイッチング素子Ｑ２の制御信号波形が図４のτで示し
た期間に相当し、スイッチング素子Ｑ１の制御信号波形
はその反転波形となる。本回路が、先述してきた実施例
と異なる点は、チョッパ回路１のスイッチング要素とイ
ンバータ回路２のスイッチング要素を２石兼用したた
め、駆動回路を減らすことができ、制御回路をさらに簡
単にできる点である。さらに実施例３と比べると、チョ
ッパ回路としての動作が電源の半周期毎にスイッチング
素子Ｑ１、Ｑ２の間で切り替わるため、スイッチング要
素のストレスを低減できる。
イッチング要素とインバータ回路２のスイッチング要素
を２石兼用したタイプの回路である。本回路における制
御の方法は、今までの実施例と同様であるため説明は省
略する。ただし、交流電源Ｖｓが図の矢印で示す方向に
電圧が生じている電源の半周期においては、兼用したス
イッチング要素のうちスイッチング素子Ｑ１の制御信号
波形が図４のτで示した期間に相当し、スイッチング素
子Ｑ２の制御信号波形はその反転波形となる。また、交
流電源Ｖｓの電圧極性が反転する残りの半周期は、逆に
スイッチング素子Ｑ２の制御信号波形が図４のτで示し
た期間に相当し、スイッチング素子Ｑ１の制御信号波形
はその反転波形となる。本回路が、先述してきた実施例
と異なる点は、チョッパ回路１のスイッチング要素とイ
ンバータ回路２のスイッチング要素を２石兼用したた
め、駆動回路を減らすことができ、制御回路をさらに簡
単にできる点である。さらに実施例３と比べると、チョ
ッパ回路としての動作が電源の半周期毎にスイッチング
素子Ｑ１、Ｑ２の間で切り替わるため、スイッチング要
素のストレスを低減できる。
【００３３】（実施例５）本発明の第５の実施例の回路
図を図９に示す。本回路は、交流電源Ｖｓと、交流電源
Ｖｓの交流電圧を整流する整流器ＤＢと、コンデンサＣ
５と、コンデンサＣ５に並列的に接続される高周波で交
互にオン・オフするスイッチング素子Ｑ１、Ｑ２の直列
回路と、コンデンサＣ５に並列的に接続されるインダク
タＬ１、平滑コンデンサＣ１、ダイオードＤ２の直列回
路と、コンデンサＣ１とダイオードＤ２の接続点とスイ
ッチング素子Ｑ１とＱ２の接続点との間に接続され、コ
ンデンサＣ１にアノード端子が接続されるダイオードＤ
１と、整流器ＤＢの直流出力端子のうち−（マイナス）
側端子と、スイッチング素子Ｑ１、Ｑ２の直列回路のス
イッチング素子Ｑ２側の端子との間に接続されるコンデ
ンサＣ４と、コンデンサＣ４と並列的に整流器ＤＢの直
流出力端からの電流を流し得る方向に接続されるダイオ
ードＤ３と、整流器ＤＢの直流出力端子のうち−（マイ
ナス）側の端子と、スイッチング素子Ｑ１、Ｑ２の接続
点との間に接続される、コンデンサＣ２とトランスＴ１
の１次巻線との直列回路と、トランスＴ１の２次側に接
続される負荷Ｌａと、負荷Ｌａの非電源側端子に並列的
に接続されるコンデンサＣ３と、トランスＴ１の２次側
に設けられ、一端が回路のグランドに接続されるダイオ
ードＤＴと抵抗ＲＴの直列回路からなるＶｌａ検出回路
４と、コンデンサＣ５の両端の電圧を検出する抵抗ＲDC
からなるＶDC検出回路３と、ＶDC検出回路３の出力とＶ
ｌａ検出回路４の出力を加算する加算回路５と、加算回
路５の出力と略一定の基準電圧Ｖｋとを比較する比較器
ＣＯＭＰ１と、上記比較器ＣＯＭＰ１における出力を受
けてインバータ回路のスイッチング要素を制御する制御
回路６とからなっている。なお、整流器ＤＢの直流出力
端子のうち＋（プラス）側端子は、スイッチング素子Ｑ
１、Ｑ２の直列回路のスイッチング素子Ｑ１側の端子に
接続されている。
図を図９に示す。本回路は、交流電源Ｖｓと、交流電源
Ｖｓの交流電圧を整流する整流器ＤＢと、コンデンサＣ
５と、コンデンサＣ５に並列的に接続される高周波で交
互にオン・オフするスイッチング素子Ｑ１、Ｑ２の直列
回路と、コンデンサＣ５に並列的に接続されるインダク
タＬ１、平滑コンデンサＣ１、ダイオードＤ２の直列回
路と、コンデンサＣ１とダイオードＤ２の接続点とスイ
ッチング素子Ｑ１とＱ２の接続点との間に接続され、コ
ンデンサＣ１にアノード端子が接続されるダイオードＤ
１と、整流器ＤＢの直流出力端子のうち−（マイナス）
側端子と、スイッチング素子Ｑ１、Ｑ２の直列回路のス
イッチング素子Ｑ２側の端子との間に接続されるコンデ
ンサＣ４と、コンデンサＣ４と並列的に整流器ＤＢの直
流出力端からの電流を流し得る方向に接続されるダイオ
ードＤ３と、整流器ＤＢの直流出力端子のうち−（マイ
ナス）側の端子と、スイッチング素子Ｑ１、Ｑ２の接続
点との間に接続される、コンデンサＣ２とトランスＴ１
の１次巻線との直列回路と、トランスＴ１の２次側に接
続される負荷Ｌａと、負荷Ｌａの非電源側端子に並列的
に接続されるコンデンサＣ３と、トランスＴ１の２次側
に設けられ、一端が回路のグランドに接続されるダイオ
ードＤＴと抵抗ＲＴの直列回路からなるＶｌａ検出回路
４と、コンデンサＣ５の両端の電圧を検出する抵抗ＲDC
からなるＶDC検出回路３と、ＶDC検出回路３の出力とＶ
ｌａ検出回路４の出力を加算する加算回路５と、加算回
路５の出力と略一定の基準電圧Ｖｋとを比較する比較器
ＣＯＭＰ１と、上記比較器ＣＯＭＰ１における出力を受
けてインバータ回路のスイッチング要素を制御する制御
回路６とからなっている。なお、整流器ＤＢの直流出力
端子のうち＋（プラス）側端子は、スイッチング素子Ｑ
１、Ｑ２の直列回路のスイッチング素子Ｑ１側の端子に
接続されている。
【００３４】本回路は図２においてチョッパ回路として
２石の降圧チョッパを用い、インバータ回路としてハー
フブリッジインバータを用いた場合の回路を示してい
る。本回路における制御の方法は、今までの実施例と同
様であるため説明は省略する。本実施例では、インダク
タＬ１、平滑コンデンサＣ１、ダイオードＤ１，Ｄ２よ
りなる降圧チョッパ構成のため、コンデンサＣ５の両端
電圧が電源のピーク値以下の期間で入力電流歪を低減す
ることができる。また、チョッパ回路の駆動回路を省略
できるため、回路がより少ない部品点数で構成できる。
２石の降圧チョッパを用い、インバータ回路としてハー
フブリッジインバータを用いた場合の回路を示してい
る。本回路における制御の方法は、今までの実施例と同
様であるため説明は省略する。本実施例では、インダク
タＬ１、平滑コンデンサＣ１、ダイオードＤ１，Ｄ２よ
りなる降圧チョッパ構成のため、コンデンサＣ５の両端
電圧が電源のピーク値以下の期間で入力電流歪を低減す
ることができる。また、チョッパ回路の駆動回路を省略
できるため、回路がより少ない部品点数で構成できる。
【００３５】（実施例６）本発明の第６の実施例の回路
図を図１０に示す。本回路は、交流電源Ｖｓの交流出力
を整流する整流器ＤＢと、平滑用の第１のコンデンサＣ
１と、第１のコンデンサＣ１と並列に接続されるととも
に高周波で交互にオン・オフされる一対の第１および第
２のスイッチング素子Ｑ１、Ｑ２の直列回路と、スイッ
チング素子Ｑ１、Ｑ２とそれぞれ逆並列に接続される第
１および第２のダイオード（ＭＯＳＦＥＴに内蔵される
逆方向の寄生ダイオード）と、上記スイッチング素子Ｑ
１、Ｑ２の接続点と、上記整流器ＤＢの直流出力端の＋
（プラス）側との間に１次巻線が接続されるトランスＴ
１と、トランスＴ１の２次巻線に接続される放電灯Ｌａ
と、放電灯Ｌａの非電源側端子に接続される共振用コン
デンサＣ３と、上記トランスＴ１の１次巻線と整流器Ｄ
Ｂの直流出力端の＋（プラス）側端子との接続点に一端
が接続されるとともに、他端が上記コンデンサＣ１の−
（マイナス）側端子に接続され、かつ上記スイッチング
素子Ｑ１、Ｑ２のオン・オフに応じて上記トランスＴ１
の１次巻線と共振回路を形成する第２のコンデンサＣ２
とを備え、上記整流器ＤＢの直流出力端の−（マイナ
ス）側端子と上記コンデンサＣ１の−（マイナス）側端
子とを接続し、スイッチング素子Ｑ１、Ｑ２はそれぞれ
制御回路６からの信号で駆動されるように接続した電源
装置において、トランスＴ１に設けられた３次巻線と、
ダイオードＤＴと抵抗ＲＴからなるＶｌａ検出回路４の
出力と、コンデンサＣ１の＋（プラス）側端子に抵抗Ｒ
DCを接続して設けられたＶDC検出回路３の出力とを、加
算回路５によって加算し、上記加算回路５の出力と、略
一定の直流電源Ｖｋとを比較器ＣＯＭＰ１の各々＋（プ
ラス）と−（マイナス）入力端子に接続し、上記比較器
ＣＯＭＰ１の出力を制御回路６に接続したものである。
図を図１０に示す。本回路は、交流電源Ｖｓの交流出力
を整流する整流器ＤＢと、平滑用の第１のコンデンサＣ
１と、第１のコンデンサＣ１と並列に接続されるととも
に高周波で交互にオン・オフされる一対の第１および第
２のスイッチング素子Ｑ１、Ｑ２の直列回路と、スイッ
チング素子Ｑ１、Ｑ２とそれぞれ逆並列に接続される第
１および第２のダイオード（ＭＯＳＦＥＴに内蔵される
逆方向の寄生ダイオード）と、上記スイッチング素子Ｑ
１、Ｑ２の接続点と、上記整流器ＤＢの直流出力端の＋
（プラス）側との間に１次巻線が接続されるトランスＴ
１と、トランスＴ１の２次巻線に接続される放電灯Ｌａ
と、放電灯Ｌａの非電源側端子に接続される共振用コン
デンサＣ３と、上記トランスＴ１の１次巻線と整流器Ｄ
Ｂの直流出力端の＋（プラス）側端子との接続点に一端
が接続されるとともに、他端が上記コンデンサＣ１の−
（マイナス）側端子に接続され、かつ上記スイッチング
素子Ｑ１、Ｑ２のオン・オフに応じて上記トランスＴ１
の１次巻線と共振回路を形成する第２のコンデンサＣ２
とを備え、上記整流器ＤＢの直流出力端の−（マイナ
ス）側端子と上記コンデンサＣ１の−（マイナス）側端
子とを接続し、スイッチング素子Ｑ１、Ｑ２はそれぞれ
制御回路６からの信号で駆動されるように接続した電源
装置において、トランスＴ１に設けられた３次巻線と、
ダイオードＤＴと抵抗ＲＴからなるＶｌａ検出回路４の
出力と、コンデンサＣ１の＋（プラス）側端子に抵抗Ｒ
DCを接続して設けられたＶDC検出回路３の出力とを、加
算回路５によって加算し、上記加算回路５の出力と、略
一定の直流電源Ｖｋとを比較器ＣＯＭＰ１の各々＋（プ
ラス）と−（マイナス）入力端子に接続し、上記比較器
ＣＯＭＰ１の出力を制御回路６に接続したものである。
【００３６】本回路は図２においてチョッパ回路として
昇圧チョッパを用い、インバータ回路としてハーフブリ
ッジインバータを用いた場合の回路を示している。本回
路における制御の方法は、実施例３と同様であるため説
明は省略する。実施例３と異なるのは、ランプ電圧Ｖｌ
ａを直接的に検出するのではなく、トランスＴ１を用い
てランプ電圧Ｖｌａに比例した電圧を検出できるように
した点である。この場合、絶縁したまま検出が行えるた
め、制御回路が安全である。また、チョッパ回路の駆動
回路を省略できるため、回路がより少ない部品点数で構
成できる。
昇圧チョッパを用い、インバータ回路としてハーフブリ
ッジインバータを用いた場合の回路を示している。本回
路における制御の方法は、実施例３と同様であるため説
明は省略する。実施例３と異なるのは、ランプ電圧Ｖｌ
ａを直接的に検出するのではなく、トランスＴ１を用い
てランプ電圧Ｖｌａに比例した電圧を検出できるように
した点である。この場合、絶縁したまま検出が行えるた
め、制御回路が安全である。また、チョッパ回路の駆動
回路を省略できるため、回路がより少ない部品点数で構
成できる。
【００３７】 （実施例７）
本発明の第７の実施例の回路図を図１１に示す。本回路
は、交流電源Ｖｓと、交流電源Ｖｓの一端に中点を接続
されたダイオードＤ３、Ｄ４の直列回路と、交流電源Ｖ
ｓの他端とダイオードＤ４のアノード側端子との間に接
続されるコンデンサＣ２と、ダイオードＤ３、Ｄ４の直
列回路と並列に接続される平滑作用を行うコンデンサＣ
１と、コンデンサＣ１と並列に接続されるとともに高周
波で交互にオン・オフされる一対のスイッチング素子Ｑ
１、Ｑ２の直列回路と、スイッチング素子Ｑ１、Ｑ２と
それぞれ逆並列に接続される第１および第２のダイオー
ド（ＭＯＳＦＥＴに内蔵される逆方向の寄生ダイオー
ド）と、上記スイッチング素子Ｑ１、Ｑ２の接続点と、
上記交流電源ＶｓとコンデンサＣ２の接続点との間に１
次巻線が接続されるトランスＴ１と、トランスＴ１の２
次巻線に接続される放電灯Ｌａと、放電灯Ｌａの非電源
側端子に接続される共振用コンデンサＣ３とからなる電
源装置において、スイッチング素子Ｑ１、Ｑ２はそれぞ
れ制御回路６からの信号で制御されるように接続し、ト
ランスＴ１に設けられた３次巻線と、ダイオードＤＴと
抵抗ＲＴからなるＶｌａ検出回路４の出力と、コンデン
サＣ１の両端に抵抗ＲDCを接続して設けられたＶDC検出
回路３の出力とを、加算回路５によって加算し、上記加
算回路５の出力と、基準電圧Ｖｋとを比較器ＣＯＭＰ１
の各々＋（プラス）と−（マイナス）入力端子に接続
し、上記比較器ＣＯＭＰ１の出力を制御回路６に接続し
たものである。
は、交流電源Ｖｓと、交流電源Ｖｓの一端に中点を接続
されたダイオードＤ３、Ｄ４の直列回路と、交流電源Ｖ
ｓの他端とダイオードＤ４のアノード側端子との間に接
続されるコンデンサＣ２と、ダイオードＤ３、Ｄ４の直
列回路と並列に接続される平滑作用を行うコンデンサＣ
１と、コンデンサＣ１と並列に接続されるとともに高周
波で交互にオン・オフされる一対のスイッチング素子Ｑ
１、Ｑ２の直列回路と、スイッチング素子Ｑ１、Ｑ２と
それぞれ逆並列に接続される第１および第２のダイオー
ド（ＭＯＳＦＥＴに内蔵される逆方向の寄生ダイオー
ド）と、上記スイッチング素子Ｑ１、Ｑ２の接続点と、
上記交流電源ＶｓとコンデンサＣ２の接続点との間に１
次巻線が接続されるトランスＴ１と、トランスＴ１の２
次巻線に接続される放電灯Ｌａと、放電灯Ｌａの非電源
側端子に接続される共振用コンデンサＣ３とからなる電
源装置において、スイッチング素子Ｑ１、Ｑ２はそれぞ
れ制御回路６からの信号で制御されるように接続し、ト
ランスＴ１に設けられた３次巻線と、ダイオードＤＴと
抵抗ＲＴからなるＶｌａ検出回路４の出力と、コンデン
サＣ１の両端に抵抗ＲDCを接続して設けられたＶDC検出
回路３の出力とを、加算回路５によって加算し、上記加
算回路５の出力と、基準電圧Ｖｋとを比較器ＣＯＭＰ１
の各々＋（プラス）と−（マイナス）入力端子に接続
し、上記比較器ＣＯＭＰ１の出力を制御回路６に接続し
たものである。
【００３８】本回路の動作が実施例６と異なる点は、電
源の半周期毎にチョッパ回路として動作するスイッチン
グ要素が切り替わる点である。このため、各スイッチン
グ要素のストレスが低減できる。他の動作は実施例６と
同様である。本実施例においても、実施例６と同様に、
絶縁したまま検出が行えるため、制御回路が安全であ
る。また、インバータ回路とチョッパ回路とでスイッチ
ング素子が兼用されているので、主回路の素子数が少な
くて済む。さらに、チョッパ回路の制御回路や駆動回路
を省略できるため、回路がより少ない部品点数で構成で
きる。
源の半周期毎にチョッパ回路として動作するスイッチン
グ要素が切り替わる点である。このため、各スイッチン
グ要素のストレスが低減できる。他の動作は実施例６と
同様である。本実施例においても、実施例６と同様に、
絶縁したまま検出が行えるため、制御回路が安全であ
る。また、インバータ回路とチョッパ回路とでスイッチ
ング素子が兼用されているので、主回路の素子数が少な
くて済む。さらに、チョッパ回路の制御回路や駆動回路
を省略できるため、回路がより少ない部品点数で構成で
きる。
【００３９】（実施例８）本発明の第８の実施例の回路
図を図１２に示す。回路構成について、図１１と異なる
点は、加算回路５の出力を別の基準電圧Ｖｋ’と比較す
る比較器ＣＯＭＰ２を新たに設け、その出力を制御回路
６に入力したことである。本回路は、例えば電源変動や
負荷変動といった回路動作を継続したいモードと、無負
荷などの回路動作を弱めたり、停止させたいモードを区
別して制御する回路である。このことを図１３を用いて
説明する。
図を図１２に示す。回路構成について、図１１と異なる
点は、加算回路５の出力を別の基準電圧Ｖｋ’と比較す
る比較器ＣＯＭＰ２を新たに設け、その出力を制御回路
６に入力したことである。本回路は、例えば電源変動や
負荷変動といった回路動作を継続したいモードと、無負
荷などの回路動作を弱めたり、停止させたいモードを区
別して制御する回路である。このことを図１３を用いて
説明する。
【００４０】図１３は図３のグラフに新たに基準電圧Ｖ
ｋ’を設けている。これまでの実施例では、基準電圧Ｖ
ｋを越えれば、回路が異常と判断して、停止したり出力
を低下させたりしていたが、無負荷やエミレスなどの他
にも基準電圧Ｖｋを越える原因として、電源変動や負荷
変動が考えられる。しかしながら、プラスマイナス数パ
ーセントの電源変動や負荷変動であれば、出力を補償し
て、動作を継続することが望ましい。今、仮に電源電圧
が増える場合や、負荷出力が減少する場合を考える。電
源電圧が増える場合であれば直流電圧ＶDCが、負荷出力
が減少する場合であればランプ電圧Ｖｌａが各々増加す
ることになる。このとき、いずれの電圧が増加した場合
でも第１の基準値Ｖｋを越えることになる。ここで、こ
の検出電圧の和ＶａがＶｋ＜Ｖａ＜Ｖｋ’の範囲にあれ
ば、インバータ回路の周波数を低くしたり、あるいはス
イッチング信号のデューティを５０（％）に近付けて、
出力が増加する方向に補償してやる。もしも、Ｖｋ’＜
Ｖａであったら、回路が無負荷などの異常であると判断
して、回路動作を弱めたり、停止させたりすれば良い。
ｋ’を設けている。これまでの実施例では、基準電圧Ｖ
ｋを越えれば、回路が異常と判断して、停止したり出力
を低下させたりしていたが、無負荷やエミレスなどの他
にも基準電圧Ｖｋを越える原因として、電源変動や負荷
変動が考えられる。しかしながら、プラスマイナス数パ
ーセントの電源変動や負荷変動であれば、出力を補償し
て、動作を継続することが望ましい。今、仮に電源電圧
が増える場合や、負荷出力が減少する場合を考える。電
源電圧が増える場合であれば直流電圧ＶDCが、負荷出力
が減少する場合であればランプ電圧Ｖｌａが各々増加す
ることになる。このとき、いずれの電圧が増加した場合
でも第１の基準値Ｖｋを越えることになる。ここで、こ
の検出電圧の和ＶａがＶｋ＜Ｖａ＜Ｖｋ’の範囲にあれ
ば、インバータ回路の周波数を低くしたり、あるいはス
イッチング信号のデューティを５０（％）に近付けて、
出力が増加する方向に補償してやる。もしも、Ｖｋ’＜
Ｖａであったら、回路が無負荷などの異常であると判断
して、回路動作を弱めたり、停止させたりすれば良い。
【００４１】本実施例の制御は、電源電圧の増加や負荷
出力の減少のみにとどまらず、逆に電源電圧が減少した
場合や負荷出力が増加した場合にも同様な制御を施すこ
とができる。その場合はまた新たに基準電圧Ｖｋよりも
低い基準電圧Ｖｋ”を設定してＶｋ”＜Ｖａ＜Ｖｋの範
囲では出力補償を、Ｖａ＜Ｖｋ”となった時点で回路動
作を停止などさせれば良い。
出力の減少のみにとどまらず、逆に電源電圧が減少した
場合や負荷出力が増加した場合にも同様な制御を施すこ
とができる。その場合はまた新たに基準電圧Ｖｋよりも
低い基準電圧Ｖｋ”を設定してＶｋ”＜Ｖａ＜Ｖｋの範
囲では出力補償を、Ｖａ＜Ｖｋ”となった時点で回路動
作を停止などさせれば良い。
【００４２】
【発明の効果】請求項１の発明によれば、チョッパ回路
の出力電圧とインバータ回路の出力電圧の２つの検出制
御が１つの制御回路で行えるため、部品点数が少なくて
済むという利点があり、無負荷、エミレス、電源変動と
いった異常時に素子に過大なストレスが印加されるのを
抑制することができる。また、検出電圧が低くなった場
合には速やかに回路を停止でき、ちらつきやジャンプ現
象、あるいは過出力を抑えることができる。
の出力電圧とインバータ回路の出力電圧の２つの検出制
御が１つの制御回路で行えるため、部品点数が少なくて
済むという利点があり、無負荷、エミレス、電源変動と
いった異常時に素子に過大なストレスが印加されるのを
抑制することができる。また、検出電圧が低くなった場
合には速やかに回路を停止でき、ちらつきやジャンプ現
象、あるいは過出力を抑えることができる。
【００４３】 請求項２の発明によれば、負荷電圧がイ
ンバータ回路の出力に反比例するため、チョッパ回路の
出力電圧とインバータ回路の出力電圧の検出電圧の和が
略一定となる検出制御が容易になる。
ンバータ回路の出力に反比例するため、チョッパ回路の
出力電圧とインバータ回路の出力電圧の検出電圧の和が
略一定となる検出制御が容易になる。
【００４４】 請求項３の発明によれば、チョッパ回路
の駆動回路を省略できるため、回路がより少ない部品点
数で構成できる。請求項４の発明によれば、チョッパ回
路の駆動回路を省略できるため、回路がより少ない部品
点数で構成できる。また、電源の半周期毎にチョッパ動
作を行うスイッチング要素が切り替わるため、各スイッ
チング要素のストレスが低減できる。
の駆動回路を省略できるため、回路がより少ない部品点
数で構成できる。請求項４の発明によれば、チョッパ回
路の駆動回路を省略できるため、回路がより少ない部品
点数で構成できる。また、電源の半周期毎にチョッパ動
作を行うスイッチング要素が切り替わるため、各スイッ
チング要素のストレスが低減できる。
【００４５】 請求項５の発明によれば、降圧チョッパ
構成のため、チョッパ回路の出力電圧が低く設定でき、
ストレスが低減できる。また、チョッパ回路の駆動回路
を省略できるため、回路がより少ない部品点数で構成で
きる。請求項６の発明によれば、チョッパ用のインダク
タをインバータ回路のインダクタと兼用できるため、回
路の部品が少なくて済む。請求項７の発明によれば、整
流器のダイオードが２個で済むため、さらに部品を少な
くできる。
構成のため、チョッパ回路の出力電圧が低く設定でき、
ストレスが低減できる。また、チョッパ回路の駆動回路
を省略できるため、回路がより少ない部品点数で構成で
きる。請求項６の発明によれば、チョッパ用のインダク
タをインバータ回路のインダクタと兼用できるため、回
路の部品が少なくて済む。請求項７の発明によれば、整
流器のダイオードが２個で済むため、さらに部品を少な
くできる。
【００４６】 請求項８の発明によれば、異常昇圧の電
圧の大きさに応じて制御できるため、動作を継続させる
電源変動と、無負荷やエミレスなどの区別ができる。
圧の大きさに応じて制御できるため、動作を継続させる
電源変動と、無負荷やエミレスなどの区別ができる。
【図１】本発明の実施例１の回路図である。
【図２】本発明の実施例２の回路図である。
【図３】本発明の実施例２の動作説明図である。
【図４】本発明の実施例２のスイッチング動作を説明す
るための波形図である。
るための波形図である。
【図５】本発明の実施例２のチョッパ回路とインバータ
回路を具体化して示した回路図である。
回路を具体化して示した回路図である。
【図６】本発明の実施例２の検出回路と制御回路を具体
化して示した回路図である。
化して示した回路図である。
【図７】本発明の実施例３の回路図である。
【図８】本発明の実施例４の回路図である。
【図９】本発明の実施例５の回路図である。
【図１０】本発明の実施例６の回路図である。
【図１１】本発明の実施例７の回路図である。
【図１２】本発明の実施例８の回路図である。
【図１３】本発明の実施例８の動作説明図である。
【図１４】従来例の回路図である。
【図１５】従来例の検出回路と制御回路を説明するため
の回路図である。
の回路図である。
１ チョッパ回路
２ インバータ回路
３ ＶDC検出回路
４ Ｖｌａ検出回路
５ 加算回路
６ 制御回路
Ｖｓ 交流電源
Ｃ１ コンデンサ
Ｌａ 負荷
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02M 7/538
H05B 41/24
H05B 41/392
Claims (8)
- 【請求項１】 交流電源の電圧を受けて直流を出力す
る少なくとも１つはスイッチング素子を有するチョッパ
回路と、 上記チョッパ回路の出力端に並列に接続される平滑用の
第１のコンデンサと、 第１のコンデンサの電圧を高周波に変換して負荷に供給
する少なくとも１つはスイッチング素子を有するインバ
ータ回路と、 第１のコンデンサの電圧を検出する第１の検出手段と、 負荷の両端の電圧を検出する第２の検出手段と、 第１の検出手段の出力と第２の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にチョッパ回路とインバータ回路のスイッチング素子を
制御する制御手段とを有することを特徴とする電源装
置。 - 【請求項２】 負荷は放電灯であり、負荷の出力を任
意に調整できる手段を備えたことを特徴とする請求項１
記載の電源装置。 - 【請求項３】 交流電源を整流する整流器と、 整流器の直流出力を平滑する第１のコンデンサと、 第１のコンデンサに並列的に接続され、高周波で交互に
オンオフされる一対のスイッチング素子の直列回路と、 上記一対のスイッチング素子に各々逆並列に接続される
ダイオードと、 上記一対のスイッチング素子のいずれか一方の両端に接
続される、共振用インダクタと共振用コンデンサと負荷
を含んで成る負荷回路と、 上記整流器の直流出力端子と上記一対のスイッチング素
子のいずれか一方との間に接続されたチョッパ用のイン
ダクタと、 第１のコンデンサの電圧を検出する第１の検出手段と、 負荷の両端の電圧を検出する第２の検出手段と、 第１の検出手段の出力と第２の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項１又は２に記載の電源装置。 - 【請求項４】 第１及び第２のダイオードを順方向が
一致するように直列接続した回路と、第３及び第４のダ
イオードを順方向が一致するように直列接続した回路と
を同じ方向に並列接続してダイオードブリッジ回路より
なる全波整流器を構成し、第３及び第４のダイオードと
各々逆並列に第１及び第２のスイッチング素子を接続
し、上記全波整流器の交流入力端子間にチョッパ用のイ
ンダクタを介して交流電源を接続し、上記全波整流器の
直流出力端子間に第１及び第２の平滑コンデンサの直列
回路を接続し、第１及び第２の平滑コンデンサの接続点
と、第１及び第２のスイッチング素子の接続点との間
に、共振用インダクタと共振用コンデンサと負荷を含ん
で成る負荷回路を接続して成る電力変換装置において、 第１及び第２の平滑コンデンサの直列回路の両端電圧を
検出する第１の検出手段と、 負荷の両端の電圧を検
出する第２の検出手段と、 第１の検出手段の出力と第２の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項１又は２に記載の電源装置。 - 【請求項５】 交流電源を整流する整流器と、 上記整流器の整流出力を受けて直流電圧を充電される第
１のコンデンサと、 上記整流器の整流出力と第１のコンデンサの間に整流出
力と同じ方向に直列に接続された第１のダイオードと、 第１のダイオードに並列的に接続される第２のコンデン
サと、 第１のコンデンサに並列的に接続される高周波で交互に
オンオフされる一対のスイッチング素子の直列回路と、 上記一対のスイッチング素子に各々逆並列に接続される
第２及び第３のダイオードと、 上記整流器と第１のダイオードの接続点と、上記一対の
スイッチング素子の接続点との間に直流カット用のコン
デンサを介して接続される共振用インダクタと共振用コ
ンデンサと負荷を含んで成る負荷回路と、 第１のコンデンサの両端に並列的に接続される部分平滑
回路と、 第１のコンデンサの電圧を検出する第１の検出手段と、 負荷の両端の電圧を検出する第２の検出手段と、 第１の検出手段の出力と第２の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項１又は２に記載の電源装置。 - 【請求項６】 交流電源の交流出力を整流する整流器
と、 平滑用の第１のコンデンサと、 第１のコンデンサと並列に接続されるとともに高周波で
交互にオン・オフされる一対のスイッチング素子の直列
回路と、 上記一対のスイッチング素子とそれぞれ逆並列に接続さ
れる第１及び第２のダイオードと、 上記一対のスイッチング素子の接続点と、上記整流器の
一方の直流出力端との間に１次巻線が接続されるトラン
スと、 上記トランスの２次巻線に接続される負荷回路と 上記トランスの１次巻線と整流器の直流出力端の接続点
に一端が接続されるとともに、他端が上記第１のコンデ
ンサの一方の端子に接続され、かつ上記スイッチング素
子のオン・オフに応じて上記トランスの１次巻線と共振
回路を形成する第２のコンデンサとを備え、 上記整流器の直流出力端が、上記第１のコンデンサの端
子のうちで交流電源から上記トランスと第１及び第２の
ダイオードのいずれか一方と第１のコンデンサとを介し
て電流の流れる経路が形成される側の端子に接続されて
成る電源装置において、 第１のコンデンサの電圧を検出する第１の検出手段と、 負荷の両端の電圧を検出する第２の検出手段と、 第１の検出手段の出力と第２の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項１又は２に記載の電源装置。 - 【請求項７】 第１及び第２のダイオードを順方向が
一致するように直列接続した回路と、第３及び第４のダ
イオードを順方向が一致するように直列接続した回路と
を同じ方向に並列接続してダイオードブリッジ回路より
なる全波整流器を構成し、第１及び第２のダイオードと
各々逆並列に第１及び第２のスイッチング素子を接続
し、上記全波整流器の交流入力端子間に交流電源と負荷
回路の直列回路を接続し、上記全波整流器の直流出力端
子間に平滑用の第１のコンデンサを接続し、交流電源と
負荷の接続点と全波整流器の一方の直流出力端子との間
に第２のコンデンサを接続して成る電力変換装置におい
て、 第１のコンデンサの電圧を検出する第１の検出手段と、 負荷の両端の電圧を検出する第２の検出手段と、 第１の検出手段の出力と第２の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項１又は２に記載の電源装置。 - 【請求項８】 上記加算手段における加算値を任意の
基準電圧と比較する比較手段を備え、異常時には比較手
段の出力が正常時の出力とは異なることにより異常を検
出することを特徴とする請求項１乃至７のいずれかに記
載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33439598A JP3496543B2 (ja) | 1998-11-25 | 1998-11-25 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33439598A JP3496543B2 (ja) | 1998-11-25 | 1998-11-25 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000166245A JP2000166245A (ja) | 2000-06-16 |
| JP3496543B2 true JP3496543B2 (ja) | 2004-02-16 |
Family
ID=18276896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33439598A Expired - Fee Related JP3496543B2 (ja) | 1998-11-25 | 1998-11-25 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3496543B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4579800B2 (ja) * | 2005-09-07 | 2010-11-10 | スミダコーポレーション株式会社 | 放電灯駆動制御回路 |
| JP4289422B2 (ja) * | 2006-12-22 | 2009-07-01 | サンケン電気株式会社 | 交流電源装置及び交流電源装置用集積回路 |
| WO2008078473A1 (ja) * | 2006-12-22 | 2008-07-03 | Sanken Electric Co., Ltd. | 交流電源装置及び交流電源装置用集積回路 |
| JP4661873B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
| JP4661872B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
| JP4661874B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
| JP4661871B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
| CA2721230A1 (en) * | 2008-04-24 | 2009-10-29 | Indice Pty Ltd | Power control |
| JP5047093B2 (ja) * | 2008-08-06 | 2012-10-10 | 日立アプライアンス株式会社 | 蛍光ランプの点灯装置 |
| JP5257666B2 (ja) * | 2008-09-03 | 2013-08-07 | 新電元工業株式会社 | 負荷制御装置および照明器具 |
| CN111122957B (zh) * | 2019-12-26 | 2022-08-09 | 上海三菱电机·上菱空调机电器有限公司 | 过电压检测电路、过电压检测方法、逆变器及空气调节器 |
-
1998
- 1998-11-25 JP JP33439598A patent/JP3496543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000166245A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391165B2 (en) | Discharge lamp lighting control device | |
| JP2004512662A (ja) | ライン電流を連続導通させる電子安定器 | |
| JP3496543B2 (ja) | 電源装置 | |
| JP4405396B2 (ja) | 放電ランプを動作させるための回路 | |
| US6107750A (en) | Converter/inverter circuit having a single switching element | |
| US6563275B2 (en) | Discharge lamp lighting circuit | |
| US6208086B1 (en) | Halogen power converter with complementary switches | |
| JP3414143B2 (ja) | 電源装置 | |
| KR100292489B1 (ko) | 소프트 스위칭 기술을 이용한 역률제어용 승압형 컨버터 | |
| JP2975045B2 (ja) | 電源装置 | |
| JP3329075B2 (ja) | 放電灯点灯装置 | |
| JPH10271846A (ja) | 電源装置 | |
| JPH1167478A (ja) | 放電灯点灯装置 | |
| JPH07147780A (ja) | 電源装置 | |
| JP3404880B2 (ja) | インバータ装置 | |
| JPH0750633B2 (ja) | 放電灯点灯装置 | |
| JP3505937B2 (ja) | インバータ装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3692871B2 (ja) | 電源装置 | |
| JPH10271848A (ja) | 電源装置 | |
| JP3331713B2 (ja) | 電源装置 | |
| JP3261706B2 (ja) | インバータ装置 | |
| JPH08275538A (ja) | 電源装置 | |
| JP3275214B2 (ja) | 放電灯点灯装置 | |
| JPH09201052A (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |