JPWO2020213399A1 - スイッチング制御回路、スイッチング制御方法 - Google Patents

Abstract

入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをスイッチングするスイッチング制御回路であって、前記スイッチング制御回路が非絶縁型の第１電源回路に用いられることを示す第１信号が入力されると、前記出力電圧に応じた帰還電圧と、基準電圧と、に基づいて、前記出力電圧のレベルと第１レベルとの誤差に応じた第１誤差電圧を出力する第１誤差電圧出力回路と、前記スイッチング制御回路が絶縁型の第２電源回路に用いられることを示す第２信号が入力されると、前記出力電圧のレベルと第２レベルとの誤差に応じた誤差信号に基づいて、第２誤差電圧を出力する第２誤差電圧出力回路と、前記スイッチング制御回路が前記第１電源回路に用いられる際、前記インダクタ電流と、前記第１誤差電圧と、に基づいて前記トランジスタをスイッチングし、前記スイッチング制御回路が前記第２電源回路に用いられる際、前記インダクタ電流と、前記第２誤差電圧と、に基づいて前記トランジスタをスイッチングする駆動回路とを備える。

Description

本発明は、スイッチング制御回路、およびスイッチング制御方法に関する。

一般的な電源回路は、出力電圧のレベルを検出し、入力電圧から目的レベルの出力電圧を生成している（例えば、特許文献１）
（例えば、特許文献１）。

特開２０１４−８２９２４号公報

ところで、電源回路には、入力側と、出力側との間が絶縁されていない非絶縁型の電源回路と、入力側と、出力側との間が絶縁されている絶縁型の電源回路とがある。非絶縁型の電源回路では、出力電圧は分圧抵抗等により検出できるが、絶縁型の電源回路では、出力電圧を検出するためには、例えば、シャントレギュレータやフォトカプラを用いる必要がある。

このように、電源回路が非絶縁型か絶縁型かで、出力電圧を検出する素子や構成が異なるため、電源回路を制御する制御回路を、非絶縁型の電源回路と、絶縁型の電源回路とに共通して用いることは困難であった。

本発明は、上記のような従来の問題に鑑みてなされたものであって、非絶縁型の電源回路と、絶縁型の電源回路とに用いることができるスイッチング制御回路を提供することを目的とする。

前述した課題を解決する本発明の第１の態様は、入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをスイッチングするスイッチング制御回路であって、前記スイッチング制御回路が非絶縁型の第１電源回路に用いられることを示す第１信号が入力されると、前記出力電圧に応じた帰還電圧と、基準電圧と、に基づいて、前記出力電圧のレベルと第１レベルとの誤差に応じた第１誤差電圧を出力する第１誤差電圧出力回路と、前記スイッチング制御回路が絶縁型の第２電源回路に用いられることを示す第２信号が入力されると、前記出力電圧のレベルと第２レベルとの誤差に応じた誤差信号に基づいて、第２誤差電圧を出力する第２誤差電圧出力回路と、前記スイッチング制御回路が前記第１電源回路に用いられる際、前記インダクタ電流と、前記第１誤差電圧と、に基づいて前記トランジスタをスイッチングし、前記スイッチング制御回路が前記第２電源回路に用いられる際、前記インダクタ電流と、前記第２誤差電圧と、に基づいて前記トランジスタをスイッチングする駆動回路と、を備えることを特徴とする。

本発明の第２の態様は、入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをスイッチングするスイッチング制御回路であって、前記スイッチング制御回路は集積回路であり、前記スイッチング制御回路が非絶縁型の第１電源回路に用いられる際、前記出力電圧に応じた帰還電圧が印加され、前記スイッチング制御回路が絶縁型の第２電源回路に用いられる際、所定レベルの電圧が印加される第１端子と、前記第１端子の電圧に基づいて、前記スイッチング制御回路が前記第１電源回路に用いられるか、前記第２電源回路に用いられるかを判定する判定回路と、を含むことを特徴とする。

本発明の第３の態様は、入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをスイッチングするスイッチング制御方法であって、電源回路が非絶縁型の第１電源回路であることを示す第１信号が入力されると、前記出力電圧に応じた帰還電圧と、基準電圧と、に基づいて、前記出力電圧のレベルと第１レベルとの誤差に応じた第１誤差電圧を出力し、前記電源回路が絶縁型の第２電源回路であることを示す第２信号が入力されると、前記出力電圧のレベルと第２レベルとの誤差に応じた誤差信号に基づいて、第２誤差電圧を出力し、前記電源回路が前記第１電源回路である際、前記インダクタ電流と、前記第１誤差電圧とに基づいて前記トランジスタをスイッチングし、前記電源回路が前記第２電源回路である際、前記インダクタ電流と、前記第２誤差電圧とに基づいて前記トランジスタをスイッチングすること、を特徴とする。

本発明によれば、非絶縁型の電源回路と、絶縁型の電源回路とに用いることができるスイッチング制御回路を提供することができる。

スイッチング制御ＩＣ１０の一例を示す図である。 判定回路３３の一例を示す図である。 非絶縁型の電源回路２０の一例を示す図である。 電源回路２０の起動時の動作を説明するための図である。 スイッチング制御ＩＣ１０の一部の構成を示す図である。 電源回路２０の動作を説明するための図である。 絶縁型の電源回路２１の一例を示す図である。 電源回路２１の起動時の動作を説明するための図である。 スイッチング制御ＩＣ１０の一部の構成を示す図である。 電源回路２１の動作を説明するための図である。 スイッチング制御ＩＣ１２の一例を示す図である。 電圧出力回路６０２ａの一例を示す図である。 電源回路２２の構成の一例を示す図である。 電源回路２２の起動時の波形の一例を示す図である。 電圧出力回路６０２ｂの構成の一例を示す図である。 電圧出力回路６０２ｃの構成の一例を示す図である。 スイッチング制御ＩＣ１３の一例を示す図である。 スイッチング制御ＩＣ１４の一例を示す図である。 スイッチング制御ＩＣ１５の一例を示す図である。 スイッチング制御ＩＣ１６の一例を示す図である。 スイッチング制御ＩＣ１７の一例を示す図である。 マスク回路６６０の一例を示す図である。 電源回路２０の動作を説明するための図である。 電源回路２２の動作を説明するための図である。

関連出願の相互参照
この出願は、２０１９年４月１９日に出願された日本特許出願、特願２０１９−０７９８６０に基づく優先権を主張し、その内容を援用する。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング制御ＩＣ１０の構成＞＞＞
図１は、本発明の一実施形態であるスイッチング制御ＩＣ１０の構成を示す図である。スイッチング制御ＩＣ１０（スイッチング制御回路）は、スイッチング制御ＩＣ１０が、非絶縁型の電源回路、または絶縁型の電源回路に用いられるかを判定し、判定結果に応じて電源回路の動作を制御する集積回路である。具体的には、スイッチング制御ＩＣ１０は、非絶縁型のスイッチング電源回路に用いられる際、出力電圧に応じた帰還電圧に基づいて動作する。一方、スイッチング制御ＩＣ１０は、絶縁型のスイッチング電源回路に用いられる際、出力電圧の目的レベルからの誤差を示す電流に基づいて動作する。

スイッチング制御ＩＣ１０は、端子ＶＣＣ，ＺＣＤ，Ａ，Ｂ，ＯＵＴを有する。なお、スイッチング制御ＩＣ１０には、例えば、接地電圧が印加されるＧＮＤ端子や他の端子が設けられるが、便宜上、ここでは省略されている。

端子ＶＣＣは、スイッチング制御ＩＣ１０を動作させるための電源電圧Ｖｃｃが印加される端子である。

端子ＺＣＤは、スイッチング制御ＩＣ１０が用いられる電源回路のインダクタ電流を検出するための端子である。

端子Ａ（第１端子）は、スイッチング制御ＩＣ１０が用いられる電源回路が、非絶縁型か、絶縁型かを判定するための電圧が印加される端子である。また、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、端子Ａには、電源回路の出力電圧に応じた帰還電圧が印加される。なお、端子Ａの電圧を、電圧Ｖａとする。

端子Ｂ（第２端子）は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、位相補償用の素子が接続され、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、フォトトランジスタが接続される端子である。また、詳細は後述するが、フォトトランジスタに流れる電流は、出力電圧の目的レベルからの誤差を示す誤差信号に相当する。なお、端子Ｂの電圧を、電圧Ｖｂとする。

端子ＯＵＴは、スイッチング素子のスイッチングを制御する駆動信号Ｖｄｒが印加される端子である。

スイッチング制御ＩＣ１０は、電源回路３０、電圧検出回路３１，３２、判定回路３３、コンパレータ４０，４５、パルス回路４１、発振回路４２、誤差増幅回路４３、誤差電圧出力回路４４、及び駆動回路４６を含む。

電源回路３０は、スイッチング制御ＩＣ１０の外部から印加される電源電圧Ｖｃｃに基づいて、スイッチング制御ＩＣ１０の内部の回路を動作させるための電源電圧Ｖｄｄを生成する回路（例えば、シリーズレギュレータ）である。なお、スイッチング制御ＩＣ１０に含まれる回路のうち、電源電圧Ｖｄｄが供給される回路は、電源回路３０、及び駆動回路４６のバッファ回路７１（後述）以外の回路である。本実施形態では、駆動回路４６のバッファ回路７１は、電源電圧Ｖｃｃに基づいて動作する。

電圧検出回路３１は、電源電圧Ｖｄｄのレベルが、所定レベルＸとなったか否かを検出する回路である。なお、「所定レベルＸ」とは、電源電圧Ｖｄｄが立ち上がったことを示すレベルであり、電源電圧Ｖｄｄの目的レベルが５Ｖである場合、「所定レベルＸ」は、例えば４．５Ｖである。また、電圧検出回路３１は、電源電圧Ｖｄｄのレベルが上昇し、所定レベルＸとなると、信号ＵＶＬＯのレベルをハイレベル（以下、“Ｈ”レベル）から、ローレベル（以下、“Ｌ”レベル）へと変化させる。なお、本実施形態において、電源電圧Ｖｄｄのレベルが、所定レベルＸとなる際の電源電圧Ｖｃｃのレベルは、「所定レベルＶｔ１」であることとする。

電圧検出回路３２は、電源電圧Ｖｃｃのレベルが、スイッチング制御ＩＣ１０の内部の回路の動作を開始させる「所定レベルＶｔ２」となったか否かを検出する回路である。電圧検出回路３２は、電源電圧Ｖｃｃのレベルが上昇し、所定レベルＶｔ２となると、信号ＥＮＢのレベルを“Ｈ”レベルから、“Ｌ”レベルへと変化させる。なお、本実施形態では、上述したレベルＶｔ１は、所定レベルＶｔ２より低い。このため、電源電圧Ｖｃｃがゼロから上昇すると、まず、電圧検出回路３１が、信号ＵＶＬＯを“Ｌ”レベルに変化させ、その後、電圧検出回路３２が、信号ＥＮＢを“Ｌ”レベルに変化させる。なお、図１では省略されているが、本実施形態では、信号ＵＶＬＯ，ＥＮＢは、スイッチング制御ＩＣ１０の各回路に入力されている。

判定回路３３は、端子Ａの電圧Ｖａに基づいて、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられるか、絶縁型の電源回路に用いられるかを判定する回路である。図２は、判定回路３３の構成の一例を示す図であり、判定回路３３は、コンパレータ５０、Ｄフリップフロップ５１を含む。

コンパレータ５０は、非絶縁型の電源回路と、絶縁型の電源回路と、を判別するための基準電圧Ｖｒｅｆ１と、電圧Ｖａと、を比較する。ここで、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、端子Ａには、出力電圧に応じた帰還電圧Ｖｆｂが印加される。一方、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、スイッチング制御ＩＣ１０は、端子Ａの電圧Ｖａを用いずに動作する。このため、絶縁型の電源回路の電圧Ｖａのレベルを、非絶縁型の電源回路の電圧Ｖａの範囲（帰還電圧Ｖｆｂの変化する電圧範囲）の外に設定することにより、両者を区別できる。

例えば、非絶縁型の電源回路に帰還電圧Ｖｆｂが、例えば０〜３Ｖの範囲で変化する場合、絶縁型の電源回路の電圧Ｖａを、０〜３Ｖの外の所定レベル（例えば、５．４Ｖ）とすることで、端子Ｖａの電圧に基づいて、両者を区別できる。

本実施形態では、非絶縁型の電源回路に帰還電圧Ｖｆｂの電圧範囲（例えば、０〜３Ｖ）と、絶縁型の電源回路の電圧Ｖａ（例えば、５．４Ｖ）とを判別するために、帰還電圧Ｖｆｂの電圧範囲より高く、絶縁型の電源回路の電圧Ｖａより低い基準電圧Ｖｒｅｆ１（例えば、４Ｖ）を用いる。

したがって、コンパレータ５０は、基準電圧Ｖｒｅｆ１と、電圧Ｖａとを比較することにより、スイッチング制御ＩＣ１０が用いられる電源回路が、非絶縁型であるか、絶縁型であるかを判定することが可能となる。

Ｄフリップフロップ５１は、スイッチング制御ＩＣ１０が起動されると、コンパレータ５０の比較結果を保持する回路である。Ｄフリップフロップ５１は、Ｒ入力に、信号ＵＶＬＯが入力され、ＣＫ入力に、信号ＥＮＢが入力される。このため、電源電圧Ｖｃｃが上昇し、電圧検出回路３１が、信号ＵＶＬＯを“Ｌ”レベルに変化させると、Ｄフリップフロップ５１のリセットは解除される。その後、電源電圧Ｖｃｃが更に上昇し、電圧検出回路３２が、信号ＥＮＢを“Ｌ”レベルに変化させると、Ｄ入力に入力されたコンパレータ５０の比較結果が保持される。そして、Ｄフリップフロップ５１に保持された比較結果は、Ｑ出力から信号Ｓ１として出力される。

なお、本実施形態では、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定されると、“Ｌ”レベルの信号Ｓ１（第１信号）が出力され、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定されると、“Ｈ”レベルの信号Ｓ１（第２信号）が出力される。

コンパレータ４０は、いわゆるゼロ電流検出回路であり、端子ＺＣＤの電圧Ｖｚｃｄに基づいて、電源回路のインダクタ電流ＩＬ（後述）が、ゼロになったか否かを検出する。ここで、「ゼロ」とは、例えば、インダクタ電流ＩＬがほぼゼロとなる電流値（例えば、０．１ｍＡ）であることとする。このため、コンパレータ４０は、電圧Ｖｚｃｄと、例えば０．１ｍＡの電流に応じた基準電圧Ｖｒｅｆ２と、を比較し、インダクタ電流ＩＬがゼロであることを検出する。なお、コンパレータ４０は、インダクタ電流ＩＬがゼロであることを検出すると、信号Ｖｃ２を“Ｌ”レベルに変化させる。

パルス回路４１は、インダクタ電流ＩＬがゼロであることが検出され、信号Ｖｃ２が“Ｌ”レベルになると、“Ｈ”レベルのパルス信号Ｖｐを出力する。

発振回路４２は、“Ｈ”レベルのパルス信号Ｖｐが入力する毎に、振幅が徐々に大きくなるランプ波Ｖｒを出力する。

誤差増幅回路４３（第１誤差電圧出力回路）は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定された際、電源回路の出力電圧を目的レベルにするための誤差電圧Ｖｅ１を出力する。具体的には、誤差増幅回路４３は、“Ｌ”レベルの信号Ｓ１が入力されると、電圧Ｖａと、所定の基準電圧Ｖｒｅｆ３との誤差を増幅して誤差電圧Ｖｅ１（第１誤差電圧）を出力する。

また、誤差増幅回路４３は、“Ｈ”レベルの信号Ｓ１が入力されると、誤差電圧Ｖｅ１の出力を停止する。なお、基準電圧Ｖｒｅｆ３は、非絶縁型の電源回路の出力電圧Ｖｏｕｔ１の目的レベルに応じて定められる電圧である。また、誤差電圧Ｖｅ１の停止は、例えば、誤差増幅回路４３の出力がハイインピーダンス状態になることにより実現される。

誤差電圧出力回路４４（第２誤差電圧出力回路）は、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定された際、電源回路の出力電圧を目的レベルにするための誤差電圧Ｖｅ２を出力する回路であり、抵抗６０、スイッチ６１を含む。なお、詳細は後述するが、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる際、端子Ｂには、出力電圧の目的レベルからの誤差に応じた電流を発生させるフォトトランジスタが接続される。

一端に電源電圧Ｖｄｄが印加された抵抗６０と、端子Ｂとの間には、スイッチ６１が設けられている。そして、抵抗６０に直列接続されたスイッチ６１は、“Ｈ”レベルの信号Ｓ１が入力されると、オンし、“Ｌ”レベルの信号Ｓ１が入力されると、オフする。

このため、“Ｈ”レベルの信号Ｓ１が入力され、スイッチ６１がオンとなると、フォトトランジスタ（後述）の電流が抵抗６０に流れる。そして、抵抗６０からは、出力電圧の目的レベルからの誤差に応じた誤差電圧Ｖｅ２（第２誤差電圧）が出力される。一方、“Ｌ”レベルの信号Ｓ１が入力され、スイッチ６１がオフとなると、誤差電圧Ｖｅ２の出力は停止される。

このように、誤差増幅回路４３は、“Ｌ”レベルの信号Ｓ１が入力された場合に誤差電圧Ｖｅ１を出力し、誤差電圧出力回路４４は、“Ｈ”レベルの信号Ｓ１が入力された場合に誤差電圧Ｖｅ２を出力する。このため、本実施形態では、誤差増幅回路４３と、誤差電圧出力回路４４とのうち、何れか一方のみが動作し、出力電圧の誤差に応じた電圧を出力することになる。なお、端子Ｂに印加される電圧は、電圧Ｖｂであるため、信号Ｓ１が“Ｌ”レベルの際、電圧Ｖｂは、誤差電圧Ｖｅ１となり、信号Ｓ１が“Ｈ”レベルの際、電圧Ｖｂは、誤差電圧Ｖｅ２となる。

コンパレータ４５は、端子Ｂの電圧Ｖｂと、ランプ波Ｖｒとの大小を比較して、比較結果として信号Ｖｃ３を出力する。ここでは、電圧Ｖｂがコンパレータ４５の反転入力端子に印加され、ランプ波Ｖｒがコンパレータ４５の非反転入力端子に印加されている。このため、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより低い場合、信号Ｖｃ３は“Ｌ”レベルとなり、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより高くなると信号Ｖｃ３は“Ｈ”レベルとなる。

駆動回路４６は、パルス信号Ｖｐが出力されると、スイッチング素子（後述）をオンし、コンパレータ４５の比較結果である信号Ｖｃ３が“Ｈ”レベルとなると、スイッチング素子をオフする。駆動回路４６は、ＳＲフリップフロップ７０、バッファ回路７１を含む。

ＳＲフリップフロップ７０のＳ入力には、パルス信号Ｖｐが入力され、Ｒ入力には、信号Ｖｃ３が入力される。このため、ＳＲフリップフロップ７０のＱ出力は、パルス信号Ｖｐが“Ｈ”レベルになると“Ｈ”レベルとなる。一方、信号Ｖｃ３が“Ｈ”レベルになると、Ｑ出力は、“Ｌ”レベルになる。

バッファ回路７１は、ＳＲフリップフロップ７０のＱ出力に基づいて、スイッチング素子を駆動するための駆動信号Ｖｄｒを出力する。具体的には、バッファ回路７１は、Ｑ出力が“Ｈ”レベルになると、“Ｈ”レベルの駆動信号Ｖｄｒを出力し、Ｑ出力が“Ｌ”レベルになると、“Ｌ”レベルの駆動信号Ｖｄｒを出力する。

＜＜＜非絶縁型の電源回路の一例＞＞＞
図３は、非絶縁型の電源回路２０の構成の一例を示す図である。電源回路２０（第１電源回路）は、商用電源の交流電圧Ｖａｃから目的レベルＶ１（例えば、４００Ｖ）の出力電圧Ｖｏｕｔ１を負荷１１に生成する昇圧チョッパー型のＡＣ−ＤＣコンバータである。なお、負荷１１は、例えば、ＤＣ−ＤＣコンバータやマイコン等の電子機器である。

電源回路２０は、スイッチング制御ＩＣ１０、全波整流回路１００、コンデンサ１０１，１０２，１０６，１３２，１３３、トランス１０３、抵抗１０４，１２０，１２１,１２２，１３１、ダイオード１０５，１０７、及びＮＭＯＳトランジスタ１０８を含んで構成される。

スイッチング制御ＩＣ１０は、図１で説明した制御ＩＣであり、電源回路２０の力率を改善しつつ、出力電圧Ｖｏｕｔ１のレベルが目的レベルＶ１（第１レベル）となるよう、ＮＭＯＳトランジスタ１０８のスイッチングを制御する。

全波整流回路１００は、印加される所定の交流電圧Ｖａｃを全波整流し、電圧Ｖｒｅｃ１として、コンデンサ１０１に出力する。なお、交流電圧Ｖａｃは、例えば、１００〜２４０Ｖ、周波数が５０〜６０Ｈｚの電圧である。

コンデンサ１０１は、電圧Ｖｒｅｃ１を平滑化するため、平滑化された電圧Ｖｒｅｃ１がトランス１０３の主コイルＬ１に印加される。なお、主コイルＬ１（インダクタ）に印加される電圧が、入力電圧に相当する。

トランス１０３は、主コイルＬ１と、主コイルＬ１に磁気的に結合された補助コイルＬ２とを有する。ここで、本実施形態では、補助コイルＬ２に生じる電圧が、主コイルＬ１に生じる電圧とは極性が逆になるよう、補助コイルＬ２は巻かれている。

補助コイルＬ２の一端と、端子ＺＣＤとの間には、抵抗１０４が設けられているため、端子ＺＣＤには、補助コイルＬ２で発生する電圧Ｖｚ１が、電圧Ｖｚｃｄとして印加される。

また、補助コイルＬ２の一端と、接地との間には、ダイオード１０５及びコンデンサ１０６が設けられているため、コンデンサ１０６は、電圧Ｖｚ１により充電される。そして、本実施形態では、コンデンサ１０６の充電電圧Ｖｘ１が、スイッチング制御ＩＣ１０の電源電圧Ｖｃｃとして供給される。

コンデンサ１０２は、主コイルＬ１、ダイオード１０７、及びＮＭＯＳトランジスタ１０８とともに昇圧チョッパー回路を構成する。このため、コンデンサ１０２の充電電圧が直流の出力電圧Ｖｏｕｔ１となる。

ＮＭＯＳトランジスタ１０８は、負荷１１への電力を制御するためのスイッチング素子である。なお、本実施形態では、ＮＭＯＳトランジスタ１０８は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。ＮＭＯＳトランジスタ１０８は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタであっても良い。

抵抗１２０，１２１は、出力電圧Ｖｏｕｔ１を分圧する分圧回路を構成し、ＮＭＯＳトランジスタ１０８をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗１２０，１２１が接続されるノードに生成される帰還電圧Ｖｆｂは、端子Ａに印加される。このため、電源回路２０においては、端子Ａの電圧Ｖａは、帰還電圧Ｖｆｂとなる。

抵抗１２２は、電源回路２０の起動時に起動抵抗として機能する。抵抗１３１及びコンデンサ１３２、並びにコンデンサ１３３は、電源回路２０のフィードバックループを安定させるための位相補償用の素子であり、端子Ｂと、接地との間に設けられている。

＝＝非絶縁型の電源回路の動作＝＝
図４は、電源回路２０の起動時の動作を説明するための図である。なお、ここでは、電源電圧Ｖｃｃは、電圧Ｖｘ１となり、電圧Ｖａは、帰還電圧Ｖｆｂとなる。

まず、時刻ｔ０において電源回路２０に交流電圧Ｖａｃが供給されると、全波整流回路１００により全波整流された電圧Ｖｒｅｃ１が、起動抵抗１２２を介して、コンデンサ１０６に印加される。この結果、コンデンサ１０６の充電電圧Ｖｘ１が上昇するため、端子ＶＣＣの電源電圧Ｖｃｃ（＝Ｖｘ１）も上昇する。

また、電圧Ｖｒｅｃ１が高くなると、ダイオード１０７を介してコンデンサ１０２が充電されるため、出力電圧Ｖｏｕｔ１が上昇する。この結果、出力電圧Ｖｏｕｔ１を分圧した帰還電圧Ｖｆｂも上昇する。なお、この際、出力電圧Ｖｏｕｔ１は、交流電圧Ｖａｃの実効値より高くなることはない。したがって、帰還電圧Ｖｆｂも、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値より高くなることはない。つまり、スイッチング制御ＩＣ１０がスイッチング制御を開始する前においては、帰還電圧Ｖｆｂが変化する範囲は、ゼロから、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した電圧値までとなる。

そして、時刻ｔ１において、電源電圧Ｖｃｃ（＝Ｖｘ１）が上昇し、所定レベルＶｔ１となると、電圧検出回路３１は、信号ＵＶＬＯを“Ｌ”レベルに変化させる。この結果、Ｄフリップフロップ５１のリセットは解除される。

また、時刻ｔ２において、電源電圧Ｖｃｃ（＝Ｖｘ１）が更に上昇し、所定レベルＶｔ２となると、電圧検出回路３２は、信号ＥＮＢを“Ｌ”レベルに変化させる。

ここで、判定回路３３のコンパレータ５０の電圧Ｖｒｅｆ１は、例えば、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値より高くなるよう、設定されている。このため、時刻ｔ２において、Ｄフリップフロップ５１は、コンパレータ５０からの“Ｌ”レベルの比較結果を保持するため、信号Ｓ１のレベルは、“Ｌ”レベルの状態が維持される。

この結果、図１のスイッチング制御ＩＣ１０では、誤差増幅回路４３と、誤差電圧出力回路４４のうち、図５に示すように、誤差増幅回路４３のみが動作することになる。なお、図５においては、理解を容易にするため、誤差電圧出力回路４４を省略している。

また、時刻ｔ２に信号ＥＮＢが“Ｌ”レベルになると、誤差増幅回路４３を含むスイッチング制御ＩＣ１０の各回路の動作が開始される。この結果、誤差増幅回路４３は、電圧Ｖａ（＝Ｖｆｂ）と、基準電圧Ｖｒｅｆ３との誤差に応じた誤差電圧Ｖｅ１を出力し、誤差電圧Ｖｅ１が上昇することになる。なお、詳細は後述するが、電源回路２０において、帰還電圧Ｖｆｂのレベルと、基準電圧Ｖｒｅｆ３のレベルとが一致するよう、誤差増幅回路４３は動作する。このため、時刻ｔ２以降、電圧Ｖａ（＝Ｖｆｂ）は上昇し、基準電圧Ｖｒｅｆ３となる。

図６は、電源回路２０が起動した後の動作を説明するための図である。なお、電源回路２０の起動のタイミングは、例えば、時刻ｔ２に信号ＥＮＢが“Ｌ”レベルとなり、スイッチング制御ＩＣ１０の各回路の動作が開始するタイミングである。

まず、時刻ｔ１０にパルス信号Ｖｐが出力されると、駆動信号Ｖｄｒ１が“Ｈ”レベルになり、ＮＭＯＳトランジスタ１０８はオンする。この結果、インダクタ電流ＩＬ１は増加する。また、パルス信号Ｖｐが出力されると、発振回路４２からのランプ波Ｖｒの振幅が増加する。

そして、時刻ｔ１１に、ランプ波Ｖｒの振幅レベルが電圧Ｖｂ（＝Ｖｅ１）のレベルより高くなると、コンパレータ４５は、信号Ｖｃ３を“Ｈ”レベルに変化させる。この結果、ＳＲフリップフロップ７０はリセットされ、信号Ｖｄｒ１も“Ｌ”レベルとなる。

信号Ｖｄｒ１がＬレベルとなると、ＮＭＯＳトランジスタ１０８はオフするため、インダクタ電流ＩＬは徐々に減少する。また、ＮＭＯＳトランジスタ１０８がオフすると、主コイルＬ１の入力側（電圧Ｖｒｅｃ１側）の電圧が、主コイルＬ１の出力側（出力電圧Ｖｏｕｔ１側）より低くなるため、一端が接地された補助コイルＬ２の他端の電圧Ｖｚ１は正となる。この結果、電圧Ｖｚｃｄ（＝Ｖｚ１）は、基準電圧Ｖｒｅｆ２より高くなるため、コンパレータ４０からの信号Ｖｃ２は“Ｈ”レベルになる。

そして、時刻ｔ１２にインダクタ電流ＩＬ１がほぼゼロとなると、主コイルＬ１に磁気結合された補助コイルＬ２の電圧Ｖｚ１は急激に低下する。この結果、時刻ｔ１３に、電圧Ｖｚ１は、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０からの信号Ｖｃ２は“Ｌ”レベルになる。

コンパレータ４０からの信号Ｖｃ２が“Ｌ”レベルになると、パルス信号Ｖｐが出力されるため、ＮＭＯＳトランジスタ１０８はオンする。そして、時刻ｔ１３以降、時刻ｔ１０〜ｔ１３までの動作が繰り返される。

＝＝フィードバック制御と力率改善＝＝
ここで、電源回路２０において、出力電圧Ｖｏｕｔ１が目的レベルＶ１（例えば、４００Ｖ）から高くなると、帰還電圧Ｖｆｂは上昇する。この結果、誤差電圧Ｖｅ１は低下し、ＮＭＯＳトランジスタ１０８がオンする期間は短くなるため、出力電圧Ｖｏｕｔ１は低下する。一方、出力電圧Ｖｏｕｔ１が目的レベルＶ１から低くなると、帰還電圧Ｖｆｂは低下する。この結果、誤差電圧Ｖｅ１は上昇し、ＮＭＯＳトランジスタ１０８がオンする期間は長くなるため、出力電圧Ｖｏｕｔ１は上昇する。このように、電源回路２０においては、出力電圧Ｖｏｕｔ１は、目的レベルＶ１になるよう、フィードバック制御されている。

したがって、電源回路２０が所定の交流電圧Ｖａｃから目的レベルＶ１の出力電圧Ｖｏｕｔ１を生成し、一定の負荷に電力を供給している際、帰還電圧Ｖｆｂは一定となる。この結果、誤差増幅回路４３から出力される誤差電圧Ｖｅ１も一定になるため、ＮＭＯＳトランジスタ１０８がオンする期間（例えば、時刻ｔ１０〜ｔ１１までの期間）も一定となる。

そして、ＮＭＯＳトランジスタ１０８がオンする際に、交流電圧Ｖａｃを整流した電圧Ｖｒｅｃ１のレベルが高くなると、インダクタ電流ＩＬ１の電流値も大きくなる。この結果、インダクタ電流ＩＬ１のピークの波形は電圧Ｖｒｅｃ１と同じ波形となり、力率が改善される。したがって、電源回路２０は、ＰＦＣ（Power Factor Correction：力率改善）回路として動作する。このように、スイッチング制御ＩＣ１０は、非絶縁型の電源回路２０に所望の動作をさせることができる。

＜＜＜絶縁型の電源回路の一例＞＞＞
図７は、絶縁型の電源回路２１の構成の一例を示す図である。電源回路２１（第２電源回路）は、商用電源の交流電圧Ｖａｃから目的レベルＶ２（例えば、１５Ｖ）の出力電圧Ｖｏｕｔ２を負荷１１に生成するフライバック方式のＡＣ−ＤＣコンバータである。

電源回路２１は、全波整流回路３００、コンデンサ３０１，３０６、トランス３０２、ＮＭＯＳトランジスタ３０３、制御ブロック３０４、ダイオード３０５、定電圧回路３０７、及び発光ダイオード３０８を含んで構成される。

全波整流回路３００は、印加される所定の交流電圧Ｖａｃを全波整流し、電圧Ｖｒｅｃ２として、コンデンサ３０１に出力する。

コンデンサ３０１は、電圧Ｖｒｅｃ２を平滑化するため、平滑化された電圧Ｖｒｅｃ２はトランス３０２に印加される。

トランス３０２は、１次コイルＬ１０（インダクタ）、２次コイルＬ１１、補助コイルＬ１２を備えており、１次コイルＬ１０と、２次コイルＬ１１と、補助コイルＬ１２との間は絶縁されている。トランス３０２においては、１次側の１次コイルＬ１０の両端の電圧の変化に応じて、２次側の２次コイルＬ１１に電圧が発生し、１次コイルＬ１０の電圧の変化に応じて、１次側の補助コイルＬ１２の電圧が発生する。

また、１次コイルＬ１０の一端には、ＮＭＯＳトランジスタ３０３のドレインが接続されているため、ＮＭＯＳトランジスタ３０３のスイッチングが開始されると、２次コイルＬ１１と、補助コイルＬ１２の夫々の電圧が変化することとなる。なお、１次コイルＬ１０と、２次コイルＬ１１とは、逆極性で電磁結合されており、２次コイルＬ１１と、補助コイルＬ１２とは、同極性で電磁結合されている。

制御ブロック３０４は、ＮＭＯＳトランジスタ３０３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード３０５は、２次コイルＬ１１の電圧を整流し、コンデンサ３０６は、整流された電圧を平滑化する。この結果、コンデンサ３０６には、平滑化された出力電圧Ｖｏｕｔ２が生成される。なお、出力電圧Ｖｏｕｔ２は、目的レベルＶ２（第２レベル）の直流電圧（例えば、１５Ｖ）となる。

定電圧回路３０７は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード３０８は、出力電圧Ｖｏｕｔ２と、定電圧回路３０７の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５３０とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔ２のレベルが高くなると、発光ダイオード３０８からの光の強度は強くなる。

＜＜＜制御ブロック３０４＞＞＞
制御ブロック３０４は、スイッチング制御ＩＣ１０、コンデンサ５００、ダイオード５０１，５１０、抵抗５０２，５１１，５２０、ツェナーダイオード５２１、及びフォトトランジスタ５３０を含む。

スイッチング制御ＩＣ１０は、図１で説明した、ＮＭＯＳトランジスタ３０３のスイッチングを制御する集積回路である。

端子ＶＣＣには、一端が接地されたコンデンサ５００の他端と、ダイオード５０１のカソードと、ダイオード５１０のカソードと、が接続されている。このため、コンデンサ５００は、ダイオード５０１からの電流と、ダイオード５１０からの電流により充電される。そして、コンデンサ５００の充電電圧Ｖｘ２が、スイッチング制御ＩＣ１０を動作させる電源電圧Ｖｃｃとなる。なお、ダイオード５１０からの電流は、スイッチング制御ＩＣ１０が起動した後に発生するため、ダイオード５０１からの電流により発生する充電電圧Ｖｘ２に基づいて、スイッチング制御ＩＣ１０は起動する。

端子ＺＣＤと、補助コイルＬ１２との間には、抵抗５１１が接続されている。このため、補助コイルＬ１２で発生する電圧Ｖｚ２が、電圧Ｖｚｃｄとして端子ＺＣＤに印加される。また、上述のように、補助コイルＬ１２は、１次コイルＬ１０と逆極性の電圧を発生させる。このため、１次コイルＬ１０に流れるインダクタ電流ＩＬ２が減少している際には、補助コイルＬ１２は、正の電圧Ｖｚ２を発生させ、１次コイルＬ１０に流れるインダクタ電流ＩＬ２が増加している際には、補助コイルＬ１２は、負の電圧Ｖｚ２を発生させる。

端子Ａには、充電電圧Ｖｘ２が一端に印加される抵抗５２０の他端と、ツェナーダイオード５２１のカソードと、が接続されている。このため、充電電圧Ｖｘ２が十分高くなると、端子Ａに印加される電圧Ｖａは、ツェナーダイオード５２１の降伏電圧Ｖｚ０（例えば、５．１Ｖ）になる。

端子Ｂは、出力電圧Ｖｏｕｔ２のレベルと、目的レベルＶ２との誤差を示す誤差電圧が発生する端子であり、フォトトランジスタ５３０が接続される。フォトトランジスタ５３０は、発光ダイオード３０８からの光の強度に応じた大きさのバイアス電流Ｉｂを、端子Ｂから接地へと流す。このため、フォトトランジスタ５３０は、シンク電流を生成するトランジスタとして動作する。なお、端子Ｂと、接地との間には、ノイズを除去するためのコンデンサ等の素子が設けられても良い。

端子ＯＵＴは、ＮＭＯＳトランジスタ３０３のゲートが接続されるため、ＮＭＯＳトランジスタ３０３は、駆動信号Ｖｄｒ２によりスイッチングされる。

＝＝絶縁型の電源回路の動作＝＝
図８は、電源回路２１の起動時の動作を説明するための図である。なお、ここでは、電源電圧Ｖｃｃは、電圧Ｖｘ２となる。

まず、時刻ｔ２０において電源回路２１に交流電圧Ｖａｃが供給され、電圧Ｖｒｅｃ２が生じると、コンデンサ５００は、ダイオード５０１を介して充電される。この結果、コンデンサ５００の充電電圧Ｖｘ２は上昇し、結果的に端子ＶＣＣの電源電圧Ｖｃｃ（＝Ｖｘ２）も上昇する。

また、電源電圧Ｖｃｃ（＝Ｖｘ２）が高くなると、電圧Ｖａも上昇し、時刻ｔ２１に電圧Ｖａが、コンパレータ５０の基準電圧Ｖｒｅｆ１より高くなる。この結果、コンパレータ５０の信号Ｖｃ１は“Ｈ”レベルに変化する。なお、本実施形態では、電源回路２１の起動時に、電圧Ｖａが基準電圧Ｖｒｅｆ１より高くなるよう、抵抗５２０の抵抗値、ツェナーダイオード５２１の降伏電圧Ｖｚ０が選択されている。

また、電源電圧Ｖｃｃが更に上昇し、時刻ｔ２２に電圧Ｖａが降伏電圧Ｖｚ０より高くなると、電圧Ｖａは、降伏電圧Ｖｚ０でクランプされる。なお、本実施形態では、降伏電圧Ｖｚ０（例えば、５．４Ｖ）は、基準電圧Ｖｒｅｆ１より高い電圧としているため、ツェナーダイオード５２１がオンすると、必ず電圧Ｖａは、基準電圧Ｖｒｅｆ１より高くなる。

そして、時刻ｔ２３において、電源電圧Ｖｃｃ（＝Ｖｘ２）が上昇し、所定レベルＶｔ１となると、電圧検出回路３１は、信号ＵＶＬＯを“Ｌ”レベルに変化させる。この結果、Ｄフリップフロップ５１のリセットは解除される。

また、時刻ｔ２４において、電源電圧Ｖｃｃ（＝Ｖｘ２）が更に上昇し、所定レベルＶｔ２となると、電圧検出回路３２は、信号ＥＮＢを“Ｌ”レベルに変化させる。信号ＥＮＢが“Ｌ”レベルになると、Ｄフリップフロップ５１は、コンパレータ５０からの“Ｈ”レベルの比較結果を保持するため、信号Ｓ１のレベルは、“Ｈ”レベルに変化する。

この結果、図１のスイッチング制御ＩＣ１０では、誤差増幅回路４３と、誤差電圧出力回路４４のうち、図９に示すように、誤差電圧出力回路４４のみが動作することになる。なお、誤差増幅回路４３の出力はハイインピーダンス状態となるため、端子Ｂの電圧Ｖｂに、誤差増幅回路４３の出力が影響を及ぼすことはない。

また、時刻ｔ２４に信号ＥＮＢが“Ｌ”レベルになると、誤差電圧出力回路４４のスイッチ６１がオンとなるため、抵抗６０の誤差電圧Ｖｅ２は、Ｖｅ２＝Ｖｄｄ−Ｒ×Ｉｂとなる。なお、ここでは、抵抗６０の抵抗値を“Ｒ”とし、フォトトランジスタ５３０のバイアス電流Ｉｂの電流値を“Ｉｂ”としている。また、スイッチ６１のオン抵抗値は十分小さいため、端子Ｂの電圧Ｖｂは、誤差電圧Ｖｅ２となる。

図１０は、電源回路２１が起動した後の動作を説明するための図である。なお、電源回路２１の起動のタイミングは、例えば、時刻ｔ２４に信号ＥＮＢが“Ｌ”レベルとなり、スイッチング制御ＩＣ１０の各回路の動作が開始するタイミングである。

まず、時刻ｔ３０にパルス信号Ｖｐが出力されると、駆動信号Ｖｄｒ２が“Ｈ”レベルになり、ＮＭＯＳトランジスタ３０３はオンする。この結果、インダクタ電流ＩＬ２は増加する。また、パルス信号Ｖｐが出力されると、発振回路４２からのランプ波Ｖｒの振幅が増加する。ＮＭＯＳトランジスタ３０３はオンした時、２次コイルＬ１１は逆極性で電磁結合されているため、ダイオード３０５はオフとなり、トランス３０２にエネルギーが蓄えられる。

そして、時刻ｔ３１に、ランプ波Ｖｒの振幅レベルが電圧Ｖｂ（＝Ｖｅ２）のレベルより高くなると、コンパレータ４５は、信号Ｖｃ３を“Ｈ”レベルに変化させる。この結果、ＳＲフリップフロップ７０はリセットされ、信号Ｖｄｒ２も“Ｌ”レベルとなる。

信号Ｖｄｒ２がＬレベルとなると、ＮＭＯＳトランジスタ３０３はオフする。すると、インダクタ電流ＩＬ２は急激に減少し、一端が接地された補助コイルＬ１２の他端の電圧Ｖｚ２は正となる。また、トランス３０２に蓄えられたエネルギーが２次コイルＬ１１からダイオード３０５を通じて出力される。この結果、電圧Ｖｚｃｄ（＝Ｖｚ２）は、基準電圧Ｖｒｅｆ２より高くなるため、コンパレータ４０から信号Ｖｃ２は“Ｈ”レベルになる。

そして、時刻ｔ３２に２次コイルＬ１１のインダクタ電流ＩＬ３がほぼゼロとなると、主コイルＬ１０に磁気結合された補助コイルＬ１２の電圧Ｖｚ２は急激に低下する。この結果、時刻ｔ３３に、電圧Ｖｚｃｄ（＝Ｖｚ２）は、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０の信号Ｖｃ２は“Ｌ”レベルになる。

信号Ｖｃ２が“Ｌ”レベルになると、パルス信号Ｖｐが出力され、ＮＭＯＳトランジスタ３０３はオンする。そして、時刻ｔ３３以降、時刻ｔ３０〜ｔ３３までの動作が繰り返される。なお、インダクタ電流ＩＬ３がほぼゼロになるタイミングは、インダクタ電流ＩＬ２の電流値に応じて変化する。このため、スイッチング制御ＩＣ１０は、インダクタ電流ＩＬ２に基づいて、ＮＭＯＳトランジスタ３０３をオンすることになる。

＝＝フィードバック制御＝＝
ここで、負荷１１が軽負荷となると、出力電圧Ｖｏｕｔ２は目的レベルＶ２より上昇する。この際、定電圧回路３０７のシャントレギュレータ（不図示）に流れる電流が増加するため、発光ダイオード３０８の電流も増加する。そして、フォトトランジスタ５３０が、発光ダイオード３０８からの光の増幅度に応じて、バイアス電流Ｉｂを増加させるため、誤差電圧Ｖｅ２（＝Ｖｂ）は低下する。この結果、ＮＭＯＳトランジスタ３０３がオンする期間は短くなるため、出力電圧Ｖｏｕｔ２は低下する。

一方、出力電圧Ｖｏｕｔ２が目的レベルＶ２から低くなると、上述とは逆に発光ダイオード３０８の電流は減少する。この結果、バイアス電流Ｉｂは減少し、誤差電圧Ｖｅ２（＝Ｖｂ）は上昇する。したがって、ＮＭＯＳトランジスタ３０３がオンする期間は長くなり、出力電圧Ｖｏｕｔ２は上昇する。このように、電源回路２１においては、出力電圧Ｖｏｕｔ２は、目的レベルＶ２になるよう、フィードバック制御されている。したがって、スイッチング制御ＩＣ１０は、絶縁型の電源回路２１に所望の動作をさせることができる。

＝＝＝電源回路にソフトスタートをさせるスイッチング制御ＩＣ＝＝＝
＜＜＜スイッチング制御ＩＣ１２の構成＞＞＞
図１１は、絶縁型の電源回路が起動される際に、電源回路をソフトスタートさせるスイッチング制御ＩＣ１２の一例を示す図である。ここで、「ソフトスタート」とは、電源回路が起動される際に、スイッチングされるトランジスタに大きな電流が流れることを抑制することをいう。また、本実施形態では、「スイッチング制御ＩＣが起動する」とは、例えば、スイッチング制御ＩＣの信号ＥＮＢが“Ｌ”レベルとなり、スイッチング制御ＩＣ１０の各回路の動作が開始することをいう。

スイッチング制御ＩＣ１２は、図１のスイッチング制御ＩＣ１０に対し、ターンオンタイマ６００、ＯＲ回路６０１、電圧出力回路６０２を加え、コンパレータ４５の代わりのコンパレータ６０３を含む回路である。なお、本実施形態では、共通の回路、素子には共通の符号が付されており、便宜上、例えば、一部の回路や素子（例えば、端子ＶＣＣ、電源回路３０、電圧検出回路３１，３２）を省略して説明する。このため、ここでは、スイッチング制御ＩＣ１０に含まれない回路を中心に説明する。

ターンオンタイマ６００は、電源回路の起動時や、交流電圧Ｖａｃが遮断され、パルス回路４１からのパルス信号Ｖｐ１が出力されない場合に、スイッチングトランジスタをオンするためのパルス信号Ｖｐ２を出力する。具体的には、パルス信号Ｖｐ１が所定期間出力されない場合、ターンオンタイマ６００は、“Ｈ”レベルのパルス信号Ｖｐ２を所定周期毎に出力する。

ＯＲ回路６０１は、パルス信号Ｖｐ１，Ｖｐ２の何れかが“Ｈ”レベルになると、スイッチングトランジスタをオンするためのパルス信号Ｖｐ３を出力する。

電圧出力回路６０２は、スイッチング制御ＩＣ１２が絶縁型の電源回路に用いられると判定されたことを示す“Ｈ”レベルの信号Ｓ１が入力されると、レベルが徐々に上昇する電圧Ｖｏを出力する。図１２は、電圧出力回路６０２の一実施形態である電圧出力回路６０２ａの一例を示す図である。電圧出力回路６０２ａは、クロック生成回路７００、チャージポンプ７０１を含んで構成される。なお、電圧出力回路６０２が出力する電圧Ｖｏは、「第１電圧」に相当する。

クロック生成回路７００は、所定周波数のクロック信号ＣＬＫを出力し、チャージポンプ７０１は、“Ｈ”レベルの信号Ｓ１が入力されると、クロック信号ＣＬＫに基づいて、電圧Ｖｏを生成する。具体的には、チャージポンプ７０１は、信号Ｓ１が“Ｈ”レベルになると、電圧Ｖｏを、０Ｖから所定の電圧（例えば、電源電圧Ｖｄｄ）まで、徐々に上昇させる。

コンパレータ６０３は、２つの反転入力に印加された電圧のうち何れか低い電圧と、非反転入力に印加された電圧との比較結果を出力する、いわゆる３入力のコンパレータである。したがって、コンパレータ６０３は、電圧Ｖｂ，Ｖｏのうち低い電圧と、ランプ波Ｖｒとの大小を比較し、比較結果を信号Ｖｃ４として出力する。なお、詳細は後述するが、電圧Ｖｂが生成される端子Ｂには、例えば、フォトトランジスタ５３０、コンデンサ５３１が接続される。

なお、詳細は後述するが、電圧出力回路６０２は、スイッチング制御ＩＣ１２が絶縁型の電源回路に用いられた際にのみ動作する。このため、電圧Ｖｂが生成される端子Ｂには、例えば、フォトトランジスタ５３０、コンデンサ５３１が接続されることとして説明する。

図１３は、スイッチング制御ＩＣ１２が絶縁型の電源回路２２に用いられた場合の構成の一例を示す図である。電源回路２２は、電源回路２１と同様に商用電源の交流電圧Ｖａｃから目的レベルＶ２（例えば、１５Ｖ）の出力電圧Ｖｏｕｔ２を負荷１１に生成するフライバック方式のＡＣ−ＤＣコンバータである。電源回路２２は、電源回路２１に含まれる素子等に加え、スイッチング制御ＩＣ１２の端子Ｂに接続されるコンデンサ５３１と、１次コイルＬ１０の電流を還流させるダイオード５５０、コンデンサ５５１、及び抵抗５５２を含んで構成される。

コンデンサ５３１は、スイッチング制御ＩＣ１２がソフトスタート動作をする際に用いられるとともに、端子Ｂに発生するノイズを除去するコンデンサである。

ダイオード５５０は、ＮＭＯＳトランジスタ３０３がオフの際、１次コイルＬ１０の電流を還流させるダイオード５５０である。ダイオード５５０のカソードには、コンデンサ５５１と、抵抗５５２とが接続されている。このため、ダイオード５５０がオンすると、コンデンサ５５１、抵抗５５２の夫々のインピーダンスに応じた電流が、１次コイルＬ１０へと還流される。

図１４は、スイッチング制御ＩＣ１２を用いる電源回路２２の起動時の波形の一例を示す図である。ここで、図１４の時刻ｔ５０は、例えば、電源電圧Ｖｃｃ（＝Ｖｘ２）が所定レベルＶｔ２まで上昇したタイミング（図８の時刻ｔ２４）でこととする。なお、図８では、便宜上、信号Ｓ１が“Ｈ”レベルになる時刻ｔ２４において、端子Ｂの電圧Ｖｂは、直ちにＶｄｄ−Ｒ×Ｉｂまで低下することとしたが、実際の電圧Ｖｂは、例えば図１４で示すよう、徐々に低下する。

まず、時刻ｔ５０において、スイッチング制御ＩＣ１２の信号ＥＮＢが“Ｌ”レベルとなり、スイッチング制御ＩＣ１０が起動すると、スイッチング制御ＩＣ１０の各回路が動作を開始する。そして、図１１の判定回路３３が“Ｈ”レベルの信号Ｓ１を出力すると、誤差電圧出力回路４４のスイッチ６１はオンとなる。ただし、このタイミングにおいては、電源回路２２の２次側に電力が送られていないため、出力電圧Ｖｏｕｔ２は０Ｖである。したがって、フォトトランジスタ５３０のバイアス電流Ｉｂはゼロであるため、電圧Ｖｂのレベルは、電源電圧Ｖｄｄとなる。また、時刻ｔ５０に信号Ｓ１が“Ｈ”レベルになると、電圧出力回路６０２は、電圧Ｖｏを０Ｖから上昇させる。

そして、時刻ｔ５１になると、ターンオンタイマ６００は、“Ｈ”レベルのパルス信号Ｖｐ２を出力するため、パルス信号Ｖｐ３も“Ｈ”レベルとなる。この結果、駆動信号Ｖｄｒ２は“Ｈ”レベルとなり、ＮＭＯＳトランジスタ３０３はオンする。また、発振回路４２は、“Ｈ”レベルのパルス信号Ｖｐ３が入力する毎に、振幅が徐々に大きくなるランプ波Ｖｒを出力するため、時刻ｔ５１のタイミングで、ランプ波Ｖｒの振幅は大きくなる。

時刻ｔ５２に、ランプ波Ｖｒが、電圧Ｖｂ（ここでは、電圧Ｖｏ）より大きくなると、コンパレータ６０３は、“Ｈ”レベルの信号Ｖｃ４を出力するため、駆動信号Ｖｄｒ２は、“Ｌ”レベルとなり、ＮＭＯＳトランジスタ３０３はオフする。

また、時刻ｔ５３になると、ターンオンタイマ６００は、“Ｈ”レベルのパルス信号Ｖｐ２を出力する。この結果、駆動信号Ｖｄｒ２は、“Ｈ”レベルに変化するとともに、ＮＭＯＳトランジスタ３０３はオンする。また、このタイミングにおいて、ランプ波Ｖｒの振幅は徐々に増加し、時刻ｔ５４となると、コンパレータ６０３は、“Ｈ”レベルの信号Ｖｃ４を出力するため、駆動信号Ｖｄｒ２は、“Ｌ”レベルとなる。ここで、電圧出力回路６０２は、時刻ｔ５０から電圧Ｖｏのレベルを、徐々に上昇させているため、ＮＭＯＳトランジスタ３０３がオンする期間Ｔ１も徐々に長くなる。したがって、電源回路２２は、ソフトスタートされることになる。

また、ＮＭＯＳトランジスタ３０３がスイッチングされ、電源回路２２の２次側に電力が供給されると、出力電圧Ｖｏｕｔ２のレベルは徐々に高くなる。出力電圧Ｖｏｕｔ２のレベルが高くなると、発光ダイオード３０８からの光の強度も強くなるため、端子Ｂを介して流れるバイアス電流Ｉｂも増加する。この結果、例えば、信号ＥＮＢが“Ｌ”レベルとなり、ＮＭＯＳトランジスタ３０３スイッチングが開始されると、誤差電圧Ｖｅ２（＝Ｖｄｄ−Ｒ×Ｉｂ）は低下する。そして、誤差電圧Ｖｅ２が、電圧Ｖｏより低くなる時刻５５以降、コンパレータ６０３は、誤差電圧Ｖｅ２と、ランプ波Ｖｒとの大小を比較し、駆動信号Ｖｄｒ２を“Ｌ”レベルに変化させることになる。

時刻ｔ５５以降、例えば、スイッチング制御ＩＣ１２は、上述した図１０の動作を行うため、出力電圧Ｖｏｕｔ２は、目的レベルＶ２になるよう制御される。したがって、スイッチング制御ＩＣ１２は、絶縁型の電源回路２２に通常の動作をさせることができる。このように、スイッチング制御ＩＣ１２は、スイッチング制御ＩＣ１２が起動された時刻ｔ５０から、時刻ｔ５５までの期間において、徐々にＮＭＯＳトランジスタ３０３がオンする期間Ｔ１を長くすることができる。したがって、時刻ｔ５０〜５５までの所定期間は、いわゆるソフトスタート期間Ｔｓとなる。

なお、本実施形態において、ソフトスタート期間Ｔｓ以降において、ＮＭＯＳトランジスタ３０３がオンする期間Ｔ２（第２期間）は、ソフトスタート期間Ｔｓにおいて、ＮＭＯＳトランジスタ３０３がオンする期間Ｔ１（第１期間）より長い。このため、本実施形態では、電源回路２２が起動する際、ＮＭＯＳトランジスタ３０３に大きな電流が流れることを確実に防ぐことができる。

また、本実施形態のチャージポンプ７０１は、例えば、“Ｌ”レベルの信号Ｓ１が入力されると、電源電圧Ｖｄｄのレベルの電圧Ｖｏを出力するよう、設計されている。このため、スイッチング制御ＩＣ１２が、非絶縁型の電源回路に用いられる場合、コンパレータ６０３は、誤差増幅回路４３と、ランプ波Ｖｒとの電圧を比較することになるため、コンパレータ６０３は、電圧出力回路６０２ａの影響を受けることはない。

＝＝電圧出力回路の他の実施形態＝＝
図１５は、離散的に変化する電圧Ｖｏを出力する電圧出力回路６０２ｂの構成の一例を示す図である。電圧出力回路６０２ｂは、カウンタ７０２、及びＤＡＣ（Digital to Analog Converter）７０３を含んで構成される。

カウンタ７０２は、ソフトスタート期間Ｔｓにおいて、カウント値ＣＮＴを、所定間隔で“１”だけインクリメントする回路である。具体的には、カウンタ７０２は、“Ｈ”レベルの信号Ｓ１が入力されると、ソフトスタート期間Ｔｓ（例えば、数ｍｓ〜１０ｍｓの期間）において、カウント値ＣＮＴを、“０”から“７”まで変化させる。なお、カウンタ７０２は、例えば、信号ＥＮＢが“Ｌ”レベルになるとリセットが解除される。

ＤＡＣ７０３は、カウント値ＣＮＴの増加に応じてレベルが上昇する電圧Ｖｏを出力する回路である。例えば、ＤＡＣ７０３は、カウント値ＣＮＴが“０”の場合、“０”Ｖの電圧Ｖｏを出力する。そして、カウント値が“１”インクリメントすると、“Ｖｄｄ／７”だけ電圧Ｖｏを増加させる。この結果、ＤＡＣ７０３は、カウント値ＣＮＴが“７”となると、電圧Ｖｏを、電源電圧Ｖｄｄまで上昇させることになる。したがって、このような電圧出力回路６０２ｂを用いる場合であっても、電源回路をソフトスタートさせることができる。

なお、ＤＡＣ７０３は、“Ｌ”レベルの信号Ｓ１が入力されると、カウント値ＣＮＴに関わらず、電源電圧Ｖｄｄのレベルの電圧Ｖｏを、出力するよう、設計されている。このため、電圧出力回路６０２ｂを用いるスイッチング制御ＩＣ１２が、非絶縁型の電源回路に用いられる場合、コンパレータ６０３は、電圧出力回路６０２ｂの影響を受けることはない。

図１６は、電圧出力回路６０２ｃの構成の一例を示す図である。電圧出力回路６０２ｃは、放電回路７０４、スイッチ７０６，７０９、電流源７０５、コンデンサ７０７、及び抵抗７０８を含んで構成される。

放電回路７０４は、信号ＥＮＢが“Ｈ”レベルの時にコンデンサ７０７の放電動作を行い、信号ＥＮＢが“Ｌ”レベルとなると放電動作をやめる。電流源７０５は、“Ｈ”レベルの信号Ｓ１が入力されてスイッチ７０６がオンとなると、所定の電流で、コンデンサ７０７を充電する。ここでは、電流源７０５の電流と、コンデンサ７０７の容量とで定まる電圧Ｖｏは、例えば、ソフトスタート期間Ｔｓで、０Ｖから、ほぼ電源電圧Ｖｄｄまで上昇するよう、定められる。したがって、このような電圧出力回路６０２ｃを、電圧出力回路６０２ａの代わりに用いる場合であって、スイッチング制御ＩＣ１２は、電源回路をソフトスタートさせることができる。なお、スイッチ７０６は、“Ｌ”レベルの信号Ｓ１が入力されると、オフする。

スイッチ７０９は、“Ｌ”レベルの信号Ｓ１が入力されるとオンするため、コンデンサ７０７の電圧Ｖｏは、抵抗７０８を介して電源電圧Ｖｄｄにプルアップされる。このため、電圧出力回路６０２ｃを用いるスイッチング制御ＩＣ１２が、非絶縁型の電源回路に用いられる場合、コンパレータ６０３は、電圧出力回路６０２ｃの影響を受けることはない。

なお、スイッチング制御ＩＣ１２において、コンパレータ４０、パルス回路４１、ターンオンタイマ６００、及びＯＲ回路６０１は、「第１タイミング信号出力回路」に相当し、コンパレータ６０３は、「第２タイミング信号出力回路」に相当する。

＜＜＜スイッチング制御ＩＣ１３の構成＞＞＞
図１７は、絶縁型の電源回路をソフトスタートさせるスイッチング制御ＩＣ１３の一例を示す図である。スイッチング制御ＩＣ１３は、図１のスイッチング制御ＩＣ１０に対し、ターンオンタイマ６００、ＯＲ回路６０１、タイマ６１０、インバータ６１１、ＡＮＤ回路６１２、及び充電回路６１３を加えた回路である。ターンオンタイマ６００等は上述している回路と同じであるため、ここでは、タイマ６１０等について説明する。

タイマ６１０は、スイッチング制御ＩＣ１３が絶縁型の電源回路に用いられることを示す“Ｈ”レベルの信号Ｓ１が入力されると、ソフトスタート期間Ｔｓの計時を開始する。そして、タイマ６１０は、“Ｈ”レベルの信号Ｓ１が入力されてから、ソフトスタート期間Ｔｓを計時すると、タイマ６１０の出力を、“Ｌ”レベルから“Ｈ”へと変化させる。なお、タイマ６１０は、スイッチング制御ＩＣ１３が絶縁型の電源回路に用いられることを示す“Ｌ”レベルの信号Ｓ１が入力されると、“Ｌ”レベルの信号を出力する。

インバータ６１１は、タイマ６１０の出力の論理レベルを反転し、ＡＮＤ回路６１２は、信号Ｓ１と、インバータ６１１の出力との論理積を演算し、充電回路６１３に出力する。本実施形態におけるＡＮＤ回路６１２は、信号Ｓ１が“Ｈ”レベルとなり、ソフトスタート期間Ｔｓが経過するまでは、“Ｈ”レベルの信号を出力し、ソフトスタート期間Ｔｓが経過すると、“Ｌ”レベルの信号を出力する。

充電回路６１３は、ＡＮＤ回路６１２から“Ｈ”レベルの信号が出力されている期間において、端子Ｂに接続された素子（例えば、コンデンサ５３１）を充電する回路であり、所定の電流を生成する電流源７２０、及びスイッチ７２１を含んで構成される。

スイッチ７２１は、ＡＮＤ回路６１２からの入力される信号が“Ｈ”レベルとなるとオンし、“Ｌ”レベルとなるとオフする。このため、本実施形態では、信号Ｓ１が“Ｈ”レベルとなり、ソフトスタート期間Ｔｓが経過するまでは、充電回路６１３が動作し、ソフトスタート期間Ｔｓが経過すると、誤差電圧出力回路４４が動作する。

このようなスイッチング制御ＩＣ１３が、図１３の電源回路２２に用いられた場合、信号Ｓ１が“Ｈ”レベルとなり、ソフトスタート期間Ｔｓが経過するまでは、電流源７２０の電流でコンデンサ５３１が充電されるため、電圧Ｖｂは徐々に高くなる。したがって、この期間において、コンパレータ４５は、徐々に高くなる電圧Ｖｂと、ランプ波Ｖｒとの大小を比較することになるため、ＮＭＯＳトランジスタ３０３がオンされる期間は徐々に長くなる。

そして、ソフトスタート期間Ｔｓが経過すると、電圧Ｖｂは、誤差電圧Ｖｅ２となるため、コンパレータ４５は、誤差電圧Ｖｅ２で定まる電圧Ｖｂと、ランプ波Ｖｒとの大小を比較する。したがって、例えば、スイッチング制御ＩＣ１３は、上述した図１０の動作を行うため、出力電圧Ｖｏｕｔ２は、目的レベルＶ２になるよう制御される。

なお、スイッチング制御ＩＣ１３において、コンパレータ４０、パルス回路４１、ターンオンタイマ６００、及びＯＲ回路６０１は、「第１タイミング信号出力回路」に相当する。また、タイマ６１０、インバータ６１１、ＡＮＤ回路６１２、及び充電回路６１３は、「電圧出力回路」に相当し、コンパレータ４５は、「第２タイミング信号出力回路」に相当する。

＜＜＜スイッチング制御ＩＣ１４の構成＞＞＞
図１８は、絶縁型の電源回路をソフトスタートさせるスイッチング制御ＩＣ１４の一例を示す図である。スイッチング制御ＩＣ１４は、図１のスイッチング制御ＩＣ１０に対し、ターンオンタイマ６００、ＯＲ回路６０１、タイマ６１０、及び制御回路６２０を加えた回路である。ターンオンタイマ６００等は上述している回路と同じであるため、ここでは、制御回路６２０について説明する。

制御回路６２０は、スイッチング制御ＩＣ１４が絶縁型の電源回路に用いられる場合、誤差増幅回路４３をソフトスタート期間Ｔｓだけ、定電流源として動作させる回路である。具体的には、制御回路６２０は、信号Ｓ１と、タイマ６１０の出力とに基づいて、トランスコンダクタンスアンプである誤差増幅回路４３を制御する。例えば、信号Ｓ１が“Ｈ”レベルである場合、制御回路６２０は、信号Ｓ１が“Ｈ”レベルとなってからソフトスタート期間Ｔｓが経過するまで、誤差増幅回路４３に所定の電流を出力せる。そして、制御回路６２０は、信号Ｓ１が“Ｈ”レベルとなってからソフトスタート期間Ｔｓが経過すると、誤差増幅回路４３の出力をハイインピーダンス状態とする。一方、制御回路６２０は、信号Ｓ１が“Ｌ”レベルである場合、誤差増幅回路４３に誤差電圧Ｖｅ１を出力させる。

このような制御回路６２０を用いることにより、誤差増幅回路４３は、ソフトスタート期間Ｔｓにおいて、電圧Ｖｂを徐々に高くすることができる。この期間において、コンパレータ４５は、徐々に高くなる電圧Ｖｂと、ランプ波Ｖｒとの大小を比較することになるため、電源回路２２は、起動時にソフトスタートすることになる。

なお、スイッチング制御ＩＣ１４において、コンパレータ４０、パルス回路４１、ターンオンタイマ６００、及びＯＲ回路６０１は、「第１タイミング信号出力回路」に相当する。また、タイマ６１０、制御回路６２０、及び誤差増幅回路４３は、「電圧出力回路」に相当し、コンパレータ４５は、「第２タイミング信号出力回路」に相当する。

＜＜＜スイッチング制御ＩＣ１５の構成＞＞＞
図１９は、絶縁型の電源回路をソフトスタートさせるスイッチング制御ＩＣ１５の一例を示す図である。スイッチング制御ＩＣ１５は、図１のスイッチング制御ＩＣ１０に対し、ターンオンタイマ６００、ＯＲ回路６０１、タイマ６３０、及び発振回路６３１を加えた回路である。ターンオンタイマ６００、及びＯＲ回路６０１は上述した回路と同じであるため、ここでは、タイマ６３０、及び発振回路６３１を中心に説明する。

タイマ６３０は、信号Ｓ１が“Ｈ”レベルであり、スイッチング制御ＩＣ１５が絶縁型の電源回路に用いられる場合、ソフトスタート期間Ｔｓの計時を開始する。発振回路６３１は、信号Ｓ１が“Ｈ”レベルである場合、パルス信号Ｖｐ３が入力される毎に、タイマ６３０の出力に応じた傾きを有するランプ波Ｖｒを出力する。具体的には、発振回路６３１は、ソフトスタート期間Ｔｓにおいて、傾きが徐々に緩やかになる（または、小さくなる）三角波状のランプ波Ｖｒを出力する。そして、発振回路６３１は、信号Ｓ１が“Ｈ”レベルとなってから、ソフトスタート期間Ｔｓが経過すると、ランプ波Ｖｒの傾きを緩やかにすることを停止し、所定の傾きのランプ波Ｖｒを出力する。

一方、発振回路６３１は、信号Ｓ１が“Ｌ”レベルであり、スイッチング制御ＩＣ１５が非絶縁型の電源回路に用いられる場合、タイマ６３０の出力に関わらず、パルス信号Ｖｐ３が入力される毎に、所定のランプ波Ｖｒを出力する。ところで、駆動回路４６は、ランプ波Ｖｒが電圧Ｖｂより大きくなると、スイッチングトランジスタ（例えば、ＮＭＯＳ３０３）をオフする。したがって、発振回路６３１からのランプ波Ｖｒの傾きが緩やかになると、スイッチングトランジスタがオンとなる期間は徐々に長くなる。したがって、このようは発振回路６３１を用いることにより、スイッチング制御ＩＣ１５は、絶縁型の電源回路をソフトスタートさせることができる。

なお、スイッチング制御ＩＣ１５において、コンパレータ４０、パルス回路４１、ターンオンタイマ６００、及びＯＲ回路６０１は、「第１タイミング信号出力回路」に相当し、コンパレータ４５は、「第２タイミング信号出力回路」に相当する。

＜＜＜スイッチング制御ＩＣ１６の構成＞＞＞
図２０は、非絶縁型の電源回路をソフトスタートさせるスイッチング制御ＩＣ１６の一例を示す図である。スイッチング制御ＩＣ１６は、図１のスイッチング制御ＩＣ１０に対し、ターンオンタイマ６００、ＯＲ回路６０１、及び放電回路６５０を加えた回路である。ターンオンタイマ６００、及びＯＲ回路６０１は上述した回路と同じであるため、ここでは、放電回路６５０を説明する。なお、ここでは、スイッチング制御ＩＣ１６は、例えば、図３に示す電源回路２０に用いられることとする。

放電回路６５０は、スイッチング制御ＩＣ１６が起動し、例えば非絶縁型の電源回路に用いられることを示す“Ｌ”レベルの信号Ｓ１が入力されると、端子Ｂに接続された、コンデンサ１３２，１３３を一定時間だけ放電する。これにより、電圧Ｖｂは、０Ｖまで低下することになる。

その後、誤差増幅回路４３が、コンデンサ１３２，１３３を充電すると、電圧Ｖｂは、０Ｖから徐々に高くなるため、スイッチングトランジスタであるＮＭＯＳトランジスタ１０８がオンとなる期間も徐々に長くなる。したがって、このような構成を用いることにより、スイッチング制御ＩＣ１６は、非絶縁型の電源回路２０をソフトスタートさせることができる。

＝＝＝マスク回路を含むスイッチング制御ＩＣ＝＝＝
＜＜＜スイッチング制御ＩＣ１７の構成＞＞＞
例えば、図３、図７の電源回路２０，２１において、スイッチングトランジスタがオフされ、トランス１０３，３０２に流れる電流が変化すると、端子ＺＣＤにノイズが発生することがある。このような場合、図１のスイッチング制御ＩＣ１０のコンパレータ４０は、端子ＺＣＤのノイズにより、信号Ｖｃ２を“Ｈ”レベルに変化させてしまうことがある。そして、ノイズにより、信号Ｖｃ２が“Ｈ”レベルとなると、スイッチング制御ＩＣ１０は、スイッチングトランジスタを誤ったタイミングでオンしてしまうことになる。なお、ここでスイッチングトランジスタとは、例えば、ＮＭＯＳトランジスタ１０８，３０３である。

図２１は、スイッチングトランジスタを正確なタイミングでオンできるスイッチング制御ＩＣ１７の一例を示す図である。スイッチング制御回路ＩＣ１７は、図１のスイッチング制御ＩＣ１０に加え、マスク回路６６０を含んで構成される。

マスク回路６６０は、スイッチングトランジスタがオフしてから、電源回路の構成に応じた所定期間、コンパレータ４０の信号Ｖｃ２をマスクして出力する回路である。具体的には、マスク回路６６０は、スイッチング制御ＩＣ１７が非絶縁型の電源回路に用いられる場合、信号Ｖｃを、マスク期間Ｔｍ１だけマスクし、スイッチング制御ＩＣ１７が絶縁型の電源回路に用いられる場合、信号Ｖｃを、マスク期間Ｔｍ２（＞Ｔｍ１）だけマスクする。

マスク回路６６０は、図２２に示すよう、期間設定回路７５０、及び論理回路７５１を含んで構成される。期間設定回路７５０は、信号Ｓ１に応じたマスク期間を設定するための回路であり、ＮＭＯＳトランジスタ８００、スイッチ８０１、コンデンサ８０２，８０３、及び電流源８０４を含んで構成される。

ＮＭＯＳトランジスタ８００は、駆動回路４６に含まれるＳＲフリップフロップ７０のＱ出力が“Ｈ”レベルとなると、オンし、Ｑ出力が“Ｌ”レベルとなると、オフする。スイッチ８０１は、スイッチング制御ＩＣ１７が絶縁型の電源回路に用いられることを示す“Ｈ”レベルの信号Ｓ１が入力されると、オンし、スイッチング制御ＩＣ１７が非絶縁型の電源回路に用いられることを示す“Ｌ”レベルの信号Ｓ１が入力されると、オフする。

したがって、コンデンサ８０２と、電流源８０４とが接続されたノードの電圧Ｖｃａｐは、ＮＭＯＳトランジスタ８００がオフされる間、上昇する。本実施形態では、スイッチ８０１がオフしている状態で、ＳＲフリップフロップ７０のＱ出力が“Ｌ”レベルとなってから、電圧Ｖｃａｐが、“Ｈ”レベルとなる期間を、「マスク期間Ｔｍ１（第１マスク期間）」とする。また、スイッチ８０１がオンしている状態で、ＳＲフリップフロップ７０のＱ出力が“Ｌ”レベルとなってから、電圧Ｖｃａｐが、“Ｈ”レベルとなる期間を、「マスク期間Ｔｍ２（第２マスク期間）」とする。なお、スイッチ８０１がオンしている状態のマスク期間Ｔｍ２は、マスク期間Ｔｍ１より長くなる。

論理回路７５１は、信号Ｖｃ２を、マスク期間Ｔｍ１，Ｔｍ２だけマスクする回路であり、インバータ８１０、ＡＮＤ回路８１１，８１２を含んで構成される。ここで、ＳＲフリップフロップ７０のＱ出力が“Ｌ”レベルである場合、インバータ８１０の出力は“Ｈ”レベルとなる。したがって、ＡＮＤ回路８１１は、スイッチングトランジスタがオフされたから、電圧Ｖｃａｐが“Ｈ”レベルとなるまで、“Ｌ”レベルの信号Ｖｍを出力する。したがってこの間、ＡＮＤ回路８１２は、信号Ｖｃのレベルに関わらず、“Ｌ”レベルの信号Ｖｍａｓｋを出力する。一方、電圧Ｖｃａｐが“Ｈ”レベルとなると、信号Ｖｍも“Ｈ”レベルとなるため、ＡＮＤ回路８１２は、信号Ｖｃ２と同じ論理レベルの信号Ｖｍａｓｋを出力することができる。

＜＜＜スイッチング制御ＩＣ１７の動作＞＞＞
＝＝スイッチング制御ＩＣ１７が非絶縁型の電源回路に用いられる場合＝＝
図２３は、スイッチング制御ＩＣ１７が、図３の非絶縁型の電源回路２０に用いられた際の動作を説明するための図である。なお、非絶縁型の電源回路に用いられるスイッチング制御ＩＣ１７の基本的な回路の動作は図６で説明しているため、ここでは、マスク回路６６０に関連する回路の動作を中心に説明する。

時刻ｔ７０において、パルス回路４１が“Ｈ”レベルのパルス信号Ｖｐを出力すると、ＳＲフリップフロップ７０のＱ出力は“Ｈ”レベルになるため、図３のＮＭＯＳトランジスタ１０８はオンする。この結果、ＮＭＯＳトランジスタ１０８のドレイン−ソース間の電圧Ｖｄｓ１は、ほぼゼロとなる。また、このタイミングにおいて、電圧Ｖｚｃｄ（＝Ｖｚ１）は、基準電圧Ｖｒｅｆ２より低いため、コンパレータ４０からは、“Ｈ”レベルの信号Ｖｃ２が出力される。

ただし、時刻ｔ７０においては、ＳＲフリップフロップ７０のＱ出力は“Ｈ”レベルであるため、図２２のマスク回路６６０のＮＭＯＳトランジスタ８００はオンする。したがって、マスク回路６６０の信号Ｖｍと、信号Ｖｍａｓｋは、ともに“Ｌ”レベルとなる。

時刻ｔ７１に、コンパレータ４５からの信号Ｖｃ３に基づいて、ＳＲフリップフロップ７０のＱ出力が“Ｌ”レベルになると、ＮＭＯＳトランジスタ１０８はオフする。この結果、電圧Ｖｄｓ１、及び電圧Ｖｚｃｄは“Ｈ”レベルに変化する。ところで、ＮＭＯＳトランジスタ１０８がオフすると、ダイオード１０７がオンし、ＮＭＯＳトランジスタ１０８に流れる電流は急激に小さくなる。この結果、電圧Ｖｄｓ及び電圧Ｖｚｃｄには、リンギングノイズが発生する。

そして、電圧Ｖｚｃｄにリンギングノイズが発生し、電圧Ｖｚｃｄが、基準電圧Ｖｒｅｆ２より低くなると、信号Ｖｃ２は“Ｈ”レベルに変化してしまう。しかしながら、時刻ｔ７１にＮＭＯＳトランジスタ１０８がオフされてから、マスク期間Ｔｍ１が経過する時刻ｔ７２までは、信号Ｖｍは“Ｌ”レベルである。したがって、時刻ｔ７１〜ｔ７２の間において、信号Ｖｃ２はマスクされ、マスク回路６６０からは、“Ｌ”レベルの信号Ｖｍａｓｋが出力され続ける。なお、時刻ｔ７１から、マスク期間Ｔｍ１だけ経過した時刻ｔ７２になると、信号Ｖｍは“Ｈ”レベルとなる。

そして、時刻ｔ７３にインダクタ電流ＩＬ１がほぼゼロとなると、主コイルＬ１に磁気結合された補助コイルＬ２の電圧Ｖｚ１は急激に低下する。この結果、時刻ｔ７３に、電圧Ｖｚｃｄは、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０からの信号Ｖｃ２は“Ｈ”レベルになる。このタイミングにおいて、信号Ｖｍは、“Ｈ”レベルであるため、信号Ｖｍａｓｋも“Ｈ”レベルとなる。この結果、時刻ｔ７４において、パルス回路４１が“Ｈ”レベルのパルス信号Ｖｐを出力するため、ＮＭＯＳトランジスタ１０８はオンされる。以降、時刻ｔ７０〜ｔ７４までの動作が繰り返される。

このように、本実施形態のマスク回路６６０は、ＮＭＯＳトランジスタ１０８がオフした時刻ｔ７１から、マスク期間Ｔｍ１が経過する時刻ｔ７２までの間に、信号Ｖｃ２をマスクすることができる。したがって、スイッチング制御ＩＣ１７は、リンギングノイズに関わらず、所望のタイミングでＮＭＯＳトランジスタ１０８をオンすることができる。

＝＝スイッチング制御ＩＣ１７が絶縁型の電源回路に用いられる場合＝＝
図２４は、スイッチング制御ＩＣ１７が、図１３の絶縁型の電源回路２２に用いられた際の動作を説明するための図である。なお、絶縁型の電源回路に用いられるスイッチング制御ＩＣ１７の基本的な回路の動作は図１０で説明しているため、ここでは、マスク回路６６０に関連する回路の動作を中心に説明する。

時刻ｔ８０において、パルス回路４１が“Ｈ”レベルのパルス信号Ｖｐを出力すると、ＳＲフリップフロップ７０のＱ出力は“Ｈ”レベルになるため、図１３のＮＭＯＳトランジスタ３０３はオンする。この結果、ＮＭＯＳトランジスタ３０３のドレイン−ソース間の電圧Ｖｄｓ２は、ほぼゼロとなる。また、このタイミングにおいて、電圧Ｖｚｃｄ（＝Ｖｚ２）は、基準電圧Ｖｒｅｆ２より低いため、コンパレータ４０からは、“Ｈ”レベルの信号Ｖｃ２が出力される。

ただし、時刻ｔ８０においては、ＳＲフリップフロップ７０のＱ出力は“Ｈ”レベルであるため、図２２のマスク回路６６０のＮＭＯＳトランジスタ８００はオンする。したがって、マスク回路６６０の信号Ｖｍと、信号Ｖｍａｓｋは、ともに“Ｌ”レベルとなる。

時刻ｔ８１に、ＳＲフリップフロップ７０のＱ出力が“Ｌ”レベルになると、ＮＭＯＳトランジスタ３０３はオフする。この結果、電圧Ｖｄｓ２、及び電圧Ｖｚｃｄは“Ｈ”レベルに変化する。ところで、ＮＭＯＳトランジスタ３０３がオフすると、１次コイルＬ１０のエネルギーは、２次側の２次コイルＬ１１に送られるとともに、ダイオード５５０、コンデンサ５５１、及び抵抗５５２を介して還流する。この結果、絶縁型の電源回路２２において、ＮＭＯＳトランジスタ３０３がオフすると、ＮＭＯＳトランジスタ３０３に流れる電流は急激に小さくなる。また、本実施形態におういては、図１３のＮＭＯＳトランジスタ３０３のオフ時の電流の変化は、図３のＮＭＯＳトランジスタ１０８のオフ時の電流の変化より大きくなる。この結果、電圧Ｖｄｓ２及び電圧Ｖｚｃｄには、非常に大きなリンギングノイズが発生する。

そして、電圧Ｖｚｃｄにリンギングノイズが発生し、電圧Ｖｚｃｄが、基準電圧Ｖｒｅｆ２より低くなると、信号Ｖｃ２は“Ｈ”レベルに変化してしまう。しかしながら、時刻ｔ８１にＮＭＯＳトランジスタ３０３がオフされてから、マスク期間Ｔｍ２が経過する時刻ｔ８２までは、信号Ｖｍは“Ｌ”レベルである。したがって、時刻ｔ８１〜ｔ８２の間において、信号Ｖｃ２はマスクされ、マスク回路６６０からは、“Ｌ”レベルの信号Ｖｍａｓｋが出力され続ける。なお、時刻ｔ８１から、マスク期間Ｔｍ２だけ経過した時刻ｔ８２になると、信号Ｖｍは“Ｈ”レベルとなる。

そして、時刻ｔ８３に補助コイルＬ１２に流れる電流がゼロとなると、補助コイルＬ１２の電圧Ｖｚ２は急激に低下するこの結果、時刻ｔ８３に、電圧Ｖｚｃｄは、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０からの信号Ｖｃ２は“Ｈ”レベルになる。このタイミングにおいて、信号Ｖｍは、“Ｈ”レベルであるため、信号Ｖｍａｓｋも“Ｈ”レベルとなる。この結果、時刻ｔ８４において、パルス回路４１が“Ｈ”レベルのパルス信号Ｖｐを出力するため、ＮＭＯＳトランジスタ３０３はオンされる。以降、時刻ｔ８０〜ｔ８４までの動作が繰り返される。

このように、本実施形態のマスク回路６６０は、ＮＭＯＳトランジスタ３０３がオフした時刻ｔ８１から、マスク期間Ｔｍ２が経過する時刻ｔ８２までの間に、信号Ｖｃ２をマスクすることができる。したがって、スイッチング制御ＩＣ１７は、リンギングノイズに関わらず、所望のタイミングでＮＭＯＳトランジスタ３０３をオンすることができる。

なお、スイッチング制御ＩＣ１７において、信号Ｖｃ２（第１タイミング信号）を出力するコンパレータ４０は、「第１タイミング信号出力回路」に相当する。また、信号Ｖｃ３（第２タイミング信号）を出力するコンパレータ４５は、「第２タイミング信号出力回路」に相当する。また、本実施形態では、例えば、パルス回路４１を用いず、マスク回路６６０の信号Ｖｍａｓｋが直接駆動回路４６に入力されても良い。

＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング制御ＩＣ１０について説明した。スイッチング制御ＩＣ１０の駆動回路４６は、信号Ｓ１が“Ｌ”レベルの場合、誤差増幅回路４３の誤差電圧Ｖｅ１に基づいてトランジスタのスイッチングを行い、信号Ｓ１が“Ｈ”レベルの場合、誤差電圧出力回路４４の誤差電圧Ｖｅ２に基づいてトランジスタのスイッチング制御を行う。したがって、スイッチング制御ＩＣ１０は、非絶縁型の電源回路２０と、絶縁型の電源回路２１との何れにも用いることができる。

また、信号Ｓ１が“Ｈ”レベルの場合、誤差増幅回路４３は、誤差電圧Ｖｅ１の出力を停止する。このため、駆動回路４６は、誤差電圧Ｖｅ１の影響を受けず、トランジスタのスイッチングを行うことができる。なお、本実施形態では、誤差増幅回路４３は、出力をハイインピーダンス状態とすることにより、誤差電圧Ｖｅ１の出力を停止している。このため、例えば、誤差増幅回路４３と、コンパレータ４５の反転入力端子との間にスイッチ等（不図示）を設ける必要はない。

また、信号Ｓ１が“Ｌ”レベルの場合、誤差電圧出力回路４４は、誤差電圧Ｖｅ２の出力を停止する。このため、駆動回路４６は、誤差電圧Ｖｅ２の影響を受けず、トランジスタのスイッチングを行うことができる。

また、誤差電圧出力回路４４は、フォトトランジスタ５３０からのバイアス電流Ｉｂを変換して誤差電圧Ｖｅ２を生成する抵抗６０を含む。抵抗６０の抵抗値は自由に選択できるため、バイアス電流Ｉｂから、誤差増幅電圧Ｖｅ２を生成する際の変換利得（ゲイン）の調整が容易となる。このため、電源回路２１の帰還ループを安定させることができる。

また、スイッチング制御ＩＣ１０は、例えば、信号Ｓ１の代わりに、“Ｈ”レベルまたは“Ｌ”レベルの信号を記憶するＥＰＲＯＭ等のメモリを有し、メモリに記憶された情報に基づいて、誤差電圧Ｖｅ１，Ｖｅ２を選択させても良い。ただし、このような場合、スイッチング制御ＩＣ１０が電源回路に利用される前のタイミングで、利用者がメモリの情報を書き込む必要がある。本実施形態のスイッチング制御ＩＣ１０には、端子Ａの電圧Ｖａに基づいて、スイッチング制御ＩＣ１０が用いられている電源回路が、非絶縁型か、絶縁型かを判定する判定回路３３が設けられている。したがって、スイッチング制御ＩＣ１０は、利用者が操作等することなく、電源回路が、非絶縁型か、絶縁型かを判定できるため、利用者の手間を軽減できる。

また、判定回路３３は、図８に示すように、電圧Ｖａが所定レベルの降伏電圧Ｖｚ０となった後のタイミング（例えば、時刻ｔ２４）で、電源回路が、非絶縁型か絶縁型かを判定している。このため、本実施形態では、精度良く、電源回路が、非絶縁型か絶縁型かを判定することができる。

また、判定回路３３は、信号ＥＮＢが“Ｌ”レベルとなるタイミング（例えば、時刻ｔ２４）で電源回路が、非絶縁型か絶縁型かを判定している。スイッチング制御ＩＣ１０では、信号ＥＮＢが“Ｌ”がなった後に、トランジスタのスイッチングが開始される。このため、本実施形態では、トランジスタのスイッチングが開始されるまでに、非絶縁型、または絶縁型の電源回路に適した回路を選択できる。

また、非絶縁型の電源回路２０の場合、端子Ｂには誤差電圧Ｖｅ１を生成するための位相補償用の素子が接続される。また、絶縁型の電源回路２１の場合、端子Ｂにはフォトトランジスタ５３０が接続される。

また、スイッチング制御ＩＣ１２〜１６は、起動してからソフトスタート期間Ｔｓすると、ソフトスタート期間Ｔｓが経過する前よりも、スイッチングトランジスタがオンされる期間を長くする。このため、電源回路２０〜２２が起動される際、スイッチングトランジスタに大きな電流が流れることを防ぐことができる。

また、スイッチング制御ＩＣ１２〜１６は、ソフトスタート期間Ｔｓにおいて、例えば、図１４に例示するよう、スイッチングトランジスタをオンする期間Ｔ１を徐々に長くする。このため、スイッチング制御ＩＣ１２〜１６は、より安全に電源回路２０〜２２を起動することができる。

また、スイッチング制御ＩＣ１２のコンパレータ６０３は、電圧Ｖｏ及び誤差電圧Ｖｅ２のうち、何れか低い電圧に基づいて、ＮＭＯＳトランジスタ３０３をオフするタイミングを定める。このような、３入力のコンパレータ６０３を用いることにより、電圧Ｖｏから誤差電圧Ｖｅ２への切り替えをスムーズに行うことができる。

また、例えばスイッチング制御ＩＣ１３のように、ソフトスタート期間Ｔｓが経過すると、コンパレータ４５が比較する電圧を、電圧Ｖｏから、誤差電圧Ｖｅ２へと切り替えても良い。

また、電圧Ｖｏを用いることなく、ソフトスタート期間Ｔｓにおいて、スイッチング制御ＩＣ１５の発振回路６３１に、ランプ波Ｖｒの傾きを変化させても良い。このような構成を用いる場合であっても、安全に電源回路を起動することができる。

また、スイッチング制御ＩＣ１６においては、スイッチング制御ＩＣ１６が起動されると、放電回路６５０が端子Ｂのコンデンサ１３２，１３３を放電する。このような構成を用いることにより、絶縁型の電源回路のソフトスタートを実行することができる。

また、スイッチング制御ＩＣ１７のマスク回路６６０は、スイッチングトランジスタがオフされてから、電源回路の型式に応じたマスク期間Ｔｍ１，Ｔｍ２だけ信号Ｖｃ２をマスクする。したがって、スイッチング制御ＩＣ１７は、所望のタイミングでスイッチングトランジスタをオンすることができる。

また、スイッチング制御ＩＣ１７が絶縁型の電源回路に用いられる際のノイズは、非絶縁型の電源回路に用いられる際のノイズより大きくなることがある。このため、本実施形態では、スイッチング制御ＩＣ１７が絶縁型の電源回路に用いられる際のマスク期間Ｔｍ２を、スイッチング制御ＩＣ１７が非絶縁型の電源回路に用いられる際のマスク期間Ｔｍ１よりも長くしている。これにより、スイッチング制御ＩＣ１７は、より正確なタイミングでスイッチングトランジスタがオンすることができる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

例えば、電源回路２１において、電圧Ｖａを発生させるため、抵抗５２０と、ツェナーダイオード５２１とを用い、帰還電圧の変化範囲を超える電圧Ｖａを設定したが、これに限られない。例えば、つまり、ツェナーダイオード５２１の代わりに抵抗を用い、電圧Ｖｘ２を２つの抵抗で分圧し、分圧した電圧を電圧Ｖａとしても良い。

また、上述のように、電源回路２０の起動時に、帰還電圧Ｖｆｂは、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値となる。このため、電源回路２１において、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値より小さい電圧値を出力する素子（例えば、ダイオードの順方向電圧である０．７Ｖ）を用いて、電圧Ｖａを生成することとしても良い。このような場合、交流電圧Ｖａｃの実効値を抵抗１２０，１２１で分圧した値と、ダイオードの順方向電圧である０．７Ｖとの間に、基準電圧Ｖｒｅｆ１を設定することにより、判定回路３３は、電源回路が非絶縁型、または絶縁型であるかを判定することができる。

例えば、誤差電圧出力回路４４において、抵抗６０の代わりに、線形領域で動作するＭＯＳトランジスタを用いても良い。

また、スイッチング制御ＩＣ１０は、インダクタ電流ＩＬがゼロになると、トランジスタをオンするモード（いわゆる、臨界モード）で動作する回路であるが、例えば、インダクタ電流ＩＬが連続的に変化するモード（いわゆる、連続モード）で動作する回路であっても良い。

また、電源回路２１は、フライバック方式の電源回路であるが、これに限られず、例えば、フォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、チョッパー方式であっても良い。

また、本実施形態では、便宜上、絶縁型の電源回路のソフトスタートを行うための回路（例えば、電圧出力回路６０２、コンパレータ６０３）と、絶縁型の電源回路のソフトスタートを行うための回路（例えば、放電回路６５０）と、マスク回路とが別々の実施形態で説明されたが、スイッチング制御ＩＣは、全てを含むことが好ましい。このようなスイッチング制御ＩＣを用いることにより、電源回路をソフトスタートさせつつ、スイッチングトランジスタを所望のタイミングでスイッチングできることになる。

１０ スイッチング制御ＩＣ
２０，２１ 電源回路
３１，３２ 電圧検出回路
３３ 判定回路
４０，４５，６０３ コンパレータ
４１ パルス回路
４２ 発振回路
４３ 誤差増幅回路
４４ 誤差電圧出力回路
４６ 駆動回路
１００,３００ 全波整流回路
１０１，１０２，１０６，１３２，１３３，３０１，３０６，５００，５３１，５５１，７０７，８０２，８０３ コンデンサ
１０３，３０２ トランス
１０５，１０７，３０５，５０１，５１０，５５０ ダイオード
１０８，３０３ ＮＭＯＳトランジスタ
１０４，１２０，１２２，１３１，５０２，５１１，５２０，５５２，７０８ 抵抗
３０４ 制御ブロック
３０７ 定電圧回路
３０８ 発光ダイオード
５２１ ツェナーダイオード
５３０ フォトトランジスタ
６００ ターンオンタイマ
６０１ ＯＲ回路
６０２ 電圧出力回路
６１０，６３０ タイマ
６１１，８１０ インバータ
６１２，８１１，８１２ ＡＮＤ回路
６１３ 充電回路
６２０ 制御回路
６３１ 発振回路
６５０ 放電回路
６６０ マスク回路
７００ クロック生成回路
７０１ チャージポンプ
７０２ カウンタ
７０３ ＤＡＣ
７０４ 放電回路
７０５，８０４ 電流源
７０６，７０９，８０１ スイッチ
７５０ 期間設定回路
７５１ 論理回路

Claims (19)

1. 入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをスイッチングするスイッチング制御回路であって、
   前記スイッチング制御回路が非絶縁型の第１電源回路に用いられることを示す第１信号が入力されると、前記出力電圧に応じた帰還電圧と、基準電圧と、に基づいて、前記出力電圧のレベルと第１レベルとの誤差に応じた第１誤差電圧を出力する第１誤差電圧出力回路と、
   前記スイッチング制御回路が絶縁型の第２電源回路に用いられることを示す第２信号が入力されると、前記出力電圧のレベルと第２レベルとの誤差に応じた誤差信号に基づいて、第２誤差電圧を出力する第２誤差電圧出力回路と、
   前記スイッチング制御回路が前記第１電源回路に用いられる際、前記インダクタ電流と、前記第１誤差電圧と、に基づいて前記トランジスタをスイッチングし、前記スイッチング制御回路が前記第２電源回路に用いられる際、前記インダクタ電流と、前記第２誤差電圧と、に基づいて前記トランジスタをスイッチングする駆動回路と、
   を備えることを特徴とするスイッチング制御回路。
2. 請求項１に記載のスイッチング制御回路であって、
   前記第１誤差電圧出力回路は、
   前記第２信号が入力されると、前記第１誤差電圧の出力を停止すること、を特徴とするスイッチング制御回路。
3. 請求項１または請求項２に記載のスイッチング制御回路であって、
   前記第２誤差電圧出力回路は、
   前記第１信号が入力されると、前記第２誤差電圧の出力を停止すること、を特徴とするスイッチング制御回路。
4. 請求項３に記載のスイッチング制御回路であって、
   前記誤差信号は、前記出力電圧のレベルと前記第２レベルとの誤差に応じた電流であり、
   前記第２誤差電圧出力回路は、
   前記第２信号に基づいてオンし、前記第１信号に基づいてオフするスイッチと、
   前記スイッチがオンの際に、前記出力電圧のレベルと前記第２レベルとの誤差に応じた電流が流れることにより前記第２誤差電圧を生成する、前記スイッチに直列接続された抵抗と、
   を含むことを特徴とするスイッチング制御回路。
5. 請求項１〜４の何れか一項に記載のスイッチング制御回路であって、
   前記スイッチング制御回路は集積回路であり、
   前記スイッチング制御回路が前記第１電源回路に用いられる際、前記帰還電圧が印加され、前記スイッチング制御回路が前記第２電源回路に用いられる際、所定レベルの電圧が印加される第１端子と、
   前記第１端子の電圧に基づいて、前記スイッチング制御回路が前記第１電源回路に用いられるか、前記第２電源回路に用いられるかを判定し、判定結果に応じて前記第１信号または前記第２信号を出力する判定回路と、
   を含むことを特徴とするスイッチング制御回路。
6. 請求項５に記載のスイッチング制御回路であって、
   前記判定回路は、
   前記スイッチング制御回路が前記第２電源回路に用いられる際に前記第１端子の電圧が前記所定レベルとなった後に、前記第１端子の電圧に基づいて、前記スイッチング制御回路が前記第１電源回路に用いられるか、前記第２電源回路に用いられるかを判定すること、
   を特徴とするスイッチング制御回路。
7. 請求項６に記載のスイッチング制御回路であって、
   前記判定回路は、
   前記スイッチング制御回路が前記第２電源回路に用いられる際に前記第１端子の電圧が前記所定レベルとなった後、前記トランジスタのスイッチングが開始されるまでに、前記第１端子の電圧に基づいて、前記スイッチング制御回路が前記第１電源回路に用いられるか、前記第２電源回路に用いられるかを判定すること、
   を特徴とするスイッチング制御回路。
8. 請求項１〜７の何れか一項に記載のスイッチング制御回路であって、
   前記スイッチング制御回路は集積回路であり、
   前記スイッチング制御回路が前記第１電源回路に用いられる際、前記第１誤差電圧を生成するための素子が接続され、前記スイッチング制御回路が前記第２電源回路に用いられる際、前記誤差信号を生成するためのフォトトランジスタが接続される第２端子を有すること、
   を特徴とするスイッチング制御回路。
9. 請求項１〜８の何れか一項に記載のスイッチング制御回路であって、
   前記駆動回路は、
   前記スイッチング制御回路が起動してから所定期間が経過するまで、前記トランジスタがオンされる期間が第１期間となるよう前記トランジスタをスイッチングし、前記所定期間が経過した後、前記トランジスタがオンされる期間が前記第１期間より長い第２期間となるよう前記トランジスタをスイッチングすること、
   を特徴とするスイッチング制御回路。
10. 請求項９に記載のスイッチング制御回路であって、
    前記駆動回路は、
    前記スイッチング制御回路が起動してから前記所定期間が経過するまで、前記第１期間が徐々に長くなるよう、前記トランジスタをスイッチングすること、
    を特徴とするスイッチング制御回路。
11. 請求項１０に記載のスイッチング制御回路であって、
    前記インダクタ電流に応じた電圧に基づいて、前記トランジスタをオンするタイミングを示す第１タイミング信号を出力する第１タイミング信号出力回路と、
    前記スイッチング制御回路が起動してから前記所定期間が経過すると、前記第２誤差電圧のレベルより高くなる第１電圧を出力する電圧出力回路と、
    前記第１電圧及び前記第２誤差電圧のうちレベルの低い何れか一方の電圧に基づいて、前記トランジスタをオフするタイミングを示す第２タイミング信号を出力する第２タイミング信号出力回路と、
    を含み、
    前記駆動回路は、
    前記第１及び第２タイミング信号に基づいて、前記トランジスタをスイッチングすること、
    を特徴とするスイッチング制御回路。
12. 請求項１０に記載のスイッチング制御回路であって、
    前記インダクタ電流に応じた電圧に基づいて、前記トランジスタをオンするタイミングを示す第１タイミング信号を出力する第１タイミング信号出力回路と、
    前記スイッチング制御回路が起動すると、レベルが高くなる第１電圧を出力する電圧出力回路と、
    前記スイッチング制御回路が起動すると、前記第１電圧に基づいて、前記トランジスタをオフするタイミングを示す第２タイミング信号を出力し、前記スイッチング制御回路が起動してから前記所定期間が経過すると、前記第２誤差電圧に基づいて、前記第２タイミング信号を出力する第２タイミング信号出力回路と、
    を含み、
    前記駆動回路は、
    前記第１及び第２タイミング信号に基づいて、前記トランジスタをスイッチングすること、
    を特徴とするスイッチング制御回路。
13. 請求項１０に記載のスイッチング制御回路であって、
    前記インダクタ電流に応じた電圧に基づいて、前記トランジスタをオンするタイミングを示す第１タイミング信号を出力する第１タイミング信号出力回路と、
    三角波状の発振電圧を出力する発振回路と、
    前記発振電圧と、前記第２誤差電圧とに基づいて、前記トランジスタをオフするタイミングを示す第２タイミング信号を出力する第２タイミング信号出力回路と、
    を含み、
    前記発振回路は、
    前記スイッチング制御回路が起動してから前記所定期間が経過すると、前記トランジスタがオンされる期間が長くなるよう、前記発振電圧を変化させ、
    前記駆動回路は、
    前記第１及び第２タイミング信号に基づいて、前記トランジスタをスイッチングすること、
    を特徴とするスイッチング制御回路。
14. 請求項９〜１３の何れか一項に記載のスイッチング制御回路であって、
    前記スイッチング制御回路が起動すると、前記第１誤差電圧が印加されるコンデンサを所定期間放電する放電回路を含み、
    前記駆動回路は、
    前記インダクタ電流に応じた電圧に基づいて、前記トランジスタをオンし、前記コンデンサの充電電圧のレベルが高くなると、前記トランジスタがオンされる期間が長くなるよう、前記トランジスタをオフすること、
    を特徴とするスイッチング制御回路。
15. 請求項１〜８の何れか一項に記載のスイッチング制御回路であって、
    前記インダクタ電流に応じた電圧に基づいて、前記トランジスタをオンするタイミングを示す第１タイミング信号を出力する第１タイミング信号出力回路と、
    前記第１信号に基づいて、前記トランジスタがオフされてから前記第１タイミング信号を第１マスク期間だけマスクして出力し、前記第２信号に基づいて、前記トランジスタがオフされてから前記第１タイミング信号を前記第１マスク期間とは異なる第２マスク期間だけマスクして出力するマスク回路と、
    を含み、
    前記駆動回路は、
    前記スイッチング制御回路が前記第１電源回路に用いられる際、前記マスク回路の出力と、前記第１誤差電圧と、に基づいて前記トランジスタをスイッチングし、前記スイッチング制御回路が前記第２電源回路に用いられる際、前記マスク回路の出力と、前記第２誤差電圧と、に基づいて前記トランジスタをスイッチングすること、
    を特徴とするスイッチング制御回路。
16. 請求項１５に記載のスイッチング制御回路であって、
    前記第１誤差電圧または前記第２誤差電圧の何れか一方と、三角波状の発振電圧とに基づいて、前記トランジスタをオフするためのタイミングを示す第２タイミング信号を出力する第２タイミング信号出力回路を含み、
    前記駆動回路は、
    前記マスク回路の出力と、前記第２タイミング信号とに基づいて、前記トランジスタをスイッチングすること、
    を特徴とするスイッチング制御回路。
17. 請求項１５または請求項１６に記載のスイッチング制御回路であって、
    前記第２マスク期間は、前記第１マスク期間より長い期間であること、
    を特徴とするスイッチング制御回路。
18. 入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをスイッチングするスイッチング制御回路であって、
    前記スイッチング制御回路は集積回路であり、
    前記スイッチング制御回路が非絶縁型の第１電源回路に用いられる際、前記出力電圧に応じた帰還電圧が印加され、前記スイッチング制御回路が絶縁型の第２電源回路に用いられる際、所定レベルの電圧が印加される第１端子と、
    前記第１端子の電圧に基づいて、前記スイッチング制御回路が前記第１電源回路に用いられるか、前記第２電源回路に用いられるかを判定する判定回路と、
    を含むことを特徴とするスイッチング制御回路。
19. 入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをスイッチングするスイッチング制御方法であって、
    電源回路が非絶縁型の第１電源回路であることを示す第１信号が入力されると、前記出力電圧に応じた帰還電圧と、基準電圧と、に基づいて、前記出力電圧のレベルと第１レベルとの誤差に応じた第１誤差電圧を出力し、
    前記電源回路が絶縁型の第２電源回路であることを示す第２信号が入力されると、前記出力電圧のレベルと第２レベルとの誤差に応じた誤差信号に基づいて、第２誤差電圧を出力し、
    前記電源回路が前記第１電源回路である際、前記インダクタ電流と、前記第１誤差電圧とに基づいて前記トランジスタをスイッチングし、前記電源回路が前記第２電源回路である際、前記インダクタ電流と、前記第２誤差電圧とに基づいて前記トランジスタをスイッチングすること、
    を特徴とするスイッチング制御方法。

Images