JP5195849B2

JP5195849B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP5195849B2
Application number: JP2010197471A
Authority: JP
Inventors: 淳長井; 康宏世登
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2010-09-03
Filing date: 2010-09-03
Publication date: 2013-05-15
Anticipated expiration: 2030-09-03
Also published as: US20120230062A1; JP2012055127A; US8634210B2; CN102386778A

Description

本発明は、主スイッチ素子をＰＷＭ制御するＤＣ−ＤＣコンバータに関し、特に、スイッチング損失を低減したＤＣ−ＤＣコンバータに関するものである。

直流安定化電源回路として用いられるＤＣ−ＤＣコンバータに関して特許文献１が開示されている。図１は特許文献１に示されているＤＣ−ＤＣコンバータの回路図である。トランス２の一次コイル３に主スイッチ素子５が接続されている。トランス２の二次コイル７には、整流側同期整流器８、インバータ９、転流側同期整流器１０、平滑コンデンサ１２、およびチョークコイル１３による整流平滑回路４０が構成されている。この整流平滑回路４０に負荷１５が接続される。

トランス２の三次コイル１８には、ダイオード２１，１９、コンデンサ２０、チョークコイル２２、抵抗２３，２４によって、出力電圧Voutを検出する出力電圧検出回路４１が構成されている。

抵抗２３，２４の分圧出力には、オペアンプ２５、基準電源２６、コンパレータ２７、抵抗２８、コンデンサ２９および三角波発振器３０による制御回路４２が構成されている。

このＤＣ−ＤＣコンバータは、スイッチング周波数が三角波発振器３０により設定され、フィードバックされた信号に基づいてＰＷＭ制御される。主スイッチ素子５のオフ期間には共振電圧が発生し、オフ期間中に共振リセットされる。スイッチング周波数は固定であり、一次側の入力電圧が変動するとＰＷＭ制御によりオンデューティ比が変更されて、出力電圧が一定になる。一次コイルと二次コイルの巻数比をＮとしたとき、入力電圧Vin、出力電圧Vout、周期T、オン時間Tonには、
Vout/ Vin = N × Ton / T
の関係が成立するため、スイッチング周波数が固定であればTが固定となり、Tonで出力電圧Voutが制御される。ここで、オンデューティ比はTon / Tで定義される。

特開２００１−１６９５４５号公報

図２は、図１に示した主スイッチ素子５のゲート電圧Vgとドレイン・ソース間電圧Vdsの波形図である。特許文献１に示されているようなＰＷＭ制御のフォワードコンバータにおける問題点について図２を参照して説明する。

（１）先ず、入力電圧が低いときには、図２（Ａ）に示すようにＰＷＭのオンデューティ比が大きくなる。すなわち主スイッチ素子５のオン時間は長く、オフ時間は短くなる。オフ時間が短くなることで、共振リセット（主スイッチ素子のターンオフ後、共振電流が流れることによってトランスの励磁がリセットされること）が終了する前に主スイッチ素子５がオンする。したがって、主スイッチ素子５のドレイン−ソース間電圧Vdsが高い状態（図中の電圧Vs1）でスイッチングされることになり、スイッチング損失が発生する。

（２）共振リセットのタイミングでは［入力電圧＋共振電圧］の電圧（図中の電圧Vp1）が主スイッチ素子５のドレイン−ソース間に印加される。そのため入力電圧が高いときには、共振リセットで発生する電圧のピーク値が高くなる。そのため、耐圧の高いスイッチ素子が必要になる。一般に、耐圧の高いスイッチ素子はRdson（オン抵抗）が大きいのでスイッチング損失が大きくなる。

このように主スイッチ素子をＰＷＭ制御する従来のＤＣ−ＤＣコンバータでは、入力電圧の高い場合にも低い場合にもスイッチング損失が発生するという問題があった。

本発明は、入力電圧の高低に起因して生じるスイッチング損失を低減したＤＣ−ＤＣコンバータを提供することを目的としている。

本発明のＤＣ−ＤＣコンバータは、
入力電圧が入力される一次コイル及び出力電圧を出力する二次コイルを有するトランスと、
前記一次コイルに直列に接続された主スイッチ素子と、
前記主スイッチ素子のオン・オフをＰＷＭ制御するスイッチング制御回路と、
前記二次コイルに接続された整流平滑回路と、
を備えたＤＣ−ＤＣコンバータにおいて、
出力電圧を検出する出力電圧検出回路および前記入力電圧を検出する入力電圧検出回路を有し、
前記スイッチング制御回路は、前記主スイッチ素子のスイッチング周波数を、入力電圧が低いときに低くし、入力電圧が高いときに高くなるように制御するスイッチング周波数制御回路を備えたことを特徴とする。

また、本発明のＤＣ−ＤＣコンバータは、
前記スイッチング周波数制御回路は、抵抗回路に流れる電流値に応じて変化する周波数の三角波を発生する三角波発振回路と、前記抵抗回路に流れる電流値を前記入力電圧によって定める回路を備えることを特徴とする。

さらに、本発明のＤＣ−ＤＣコンバータは、
前記トランスは三次コイルを備え、
前記出力電圧検出回路は、前記三次コイルに接続された、チョークコイルを含む整流平滑回路で構成され、
前記入力電圧検出回路は、前記チョークコイルの両端電圧のピーク値を検出して前記抵抗回路へ印加するピークチャージ回路とで構成されたことを特徴とする。

本発明によれば、入力電圧に適したスイッチング周波数で主スイッチ素子をスイッチングでき、その結果スイッチング損失が低減できる。

図１は特許文献１に示されているＤＣ−ＤＣコンバータの回路図である。図２は、図１に示した主スイッチ素子５のゲート電圧Vgとドレイン・ソース間電圧Vdsの波形図である。図３は第１の実施形態であるＤＣ−ＤＣコンバータ１０１の回路図である。図４はスイッチング制御回路５０のVIN端子への入力電圧とスイッチング周波数との関係を示す図である。図５は、図３に示した主スイッチ素子Ｑ１のゲート電圧Vgとドレイン・ソース間電圧Vdsの波形図である。図６は第２の実施形態に係るＤＣ−ＤＣコンバータ１０２の回路図である。図７はスイッチング制御回路５０内の主要部の回路図である。図８は第３の実施形態に係るＤＣ−ＤＣコンバータ１０３の回路図である。

《第１の実施形態》
第１の実施形態を図３〜図５を参照して説明する。
図３は第１の実施形態であるＤＣ−ＤＣコンバータ１０１の回路図である。

ＤＣ−ＤＣコンバータ１０１は、トランスＴ１を備え、このトランスＴ１の一次コイルｎ１に主スイッチ素子Ｑ１が直列に接続されている。このトランスＴ１と主スイッチ素子Ｑ１との直列回路が電源入力端子(+Vin)-GND間に接続されている。

トランスＴ１の二次コイルｎ２には、整流側同期整流器Ｑ２、転流側同期整流器Ｑ３、平滑コンデンサＣ２０、およびチョークコイルＬ２による整流平滑回路が構成されている。この整流平滑回路の出力電圧は電源出力端子(+Vout)に接続される負荷に供給される。駆動回路６２はトランスＴ１の二次コイルｎ２の電圧などを基にして整流側同期整流器Ｑ２及び転流側同期整流器Ｑ３を制御する。

トランスＴ１の三次コイルｎ３には出力電圧検出回路６０が接続されている。この出力電圧検出回路６０は、ダイオードＤ１０，Ｄ１１、コンデンサＣ３、チョークコイルＬ１、抵抗Ｒ１，Ｒ２によって構成されている。この出力電圧検出回路６０は前記負荷への出力電圧の検出信号（出力電圧の比例電圧信号）を発生する。この検出信号はスイッチング制御回路５０のFB端子へ与えられる。

入力電圧検出回路６１は電源入力端子(+Vin)-GND間の電圧を検出し、その検出信号をスイッチング制御回路５０のVIN端子へ与える。

スイッチング制御回路５０はそのOUT端子から主スイッチ素子Ｑ１のゲートへスイッチング制御信号を出力する。

図４はスイッチング制御回路５０のVIN端子への入力電圧とスイッチング周波数との関係を示す図である。ＤＣ−ＤＣコンバータ１０１の電源入力端子(+Vin)-GND間への入力電圧が低い程、すなわちスイッチング制御回路５０のVIN端子への入力電圧が低い程、スイッチング周波数は相対的に低くなる。逆に、入力電圧が高い程、スイッチング周波数は相対的に高くなる。

図５は、図３に示した主スイッチ素子Ｑ１のゲート電圧Vgとドレイン・ソース間電圧Vdsの波形図である。図５（Ａ）は入力電圧が低いときの波形、図５（Ｂ）は入力電圧が高いときの波形である。図５（Ａ）（Ｂ）において二点差線で示す波形は、スイッチング周波数が変動せず、中間的、平均的なスイッチング周波数で固定である場合のゲート電圧波形である。

入力電圧が低いと主スイッチ素子Ｑ１のオンデューティ比が大きく、入力電圧が高くなる程、オンデューティ比が小さくなる。入力電圧が低いと、図５（Ａ）の二点鎖線に示すように、オンデューティ比が大きく主スイッチ素子Ｑ１のオン時間が長いが、本願発明では、同時にスイッチング周波数が低いので、図５（Ａ）のゲート電圧Vgに示すように、主スイッチ素子Ｑ１のオフ時間は長く、このオフ時間内に共振リセットが完了する。主スイッチ素子Ｑ１がターンオフすれば、トランスＴ１の一次コイルｎ１と主スイッチ素子Ｑ１のドレイン・ソース間容量などによる共振回路に共振電流が流れ、Vdsは正弦波の半サイクル分に相当する波形となる。

図５（Ａ）に示した例では、主スイッチ素子Ｑ１のドレイン・ソース間電圧Vdsが入力電圧Vin（＝図中の電圧Vs2）で、すなわち低い電圧でターンオンすることになり、スイッチング損失が低減される。

一方、入力電圧が高いと、図５（Ｂ）の二点鎖線に示すように、オンデューティ比は小さいが、本願発明では、同時にスイッチング周波数が高くなることにともない、図５（Ｂ）のゲート電圧Vgに示すように、主スイッチ素子Ｑ１のオン時間がさらに短くなる。そのため、主スイッチ素子Ｑ１のオン時間にトランスＴ１の一次コイルｎ１に励磁されるエネルギーが小さくなり、共振リセット時のピーク電圧Vp2は低くなる。そのため、Rdson（オン抵抗）が低い、低耐圧のスイッチ素子を用いることができる。したがってスイッチング損失が低減される。

《第２の実施形態》
第２の実施形態では入力電圧に応じてスイッチング周波数を変化させる別のスイッチング制御回路の例を示す。図６は第２の実施形態に係るＤＣ−ＤＣコンバータ１０２の回路図である。

図６において、スイッチング制御回路５０はスイッチング制御ＩＣであり、ＲＴ端子とＧＮＤ端子との間に抵抗Ｒ３，Ｒ４の直列回路が接続されている。またＣＴ端子とＧＮＤ端子との間にコンデンサＣ４が接続されている。入力電圧検出回路６１の出力は抵抗Ｒ３，Ｒ４の接続点に接続されている。その他の構成は第１の実施形態と同様である。

図７はスイッチング制御回路５０内の主要部の回路図である。この回路の動作は次のとおりである。

（Ａ）基準電圧端子Ｖｒｅｆには基準電圧がかかっているので、ＲＴ端子に接続される抵抗Ｒ３，Ｒ４の直列抵抗値および入力電圧検出信号V(Vin)の電圧に応じた電流がＲＴ端子から流出する。トランジスタＴｒ１のエミッタ−コレクタ間に流れる電流をICTとすると、この電流ICTはＲＴ端子から流出する電流で決定される。トランジスタＴｒ３に流れる電流は2 × ICTとなるように設定されている。フリップフロップＦＦのＱ出力は起動時に“Ｌ”レベルを出力しているので、トランジスタＴｒ２はオフ状態であり、コンデンサＣ４を電流ICTで充電する。したがって、このときの充電時間は抵抗Ｒ３，Ｒ４の直列抵抗値、コンデンサＣ４の容量および入力電圧検出信号V(Vin)の電圧によって定まる。

図６に示した入力電圧検出回路６１は、入力電圧と出力電圧の関係が負の係数で、入力電圧検出信号V(Vin)を出力する。すなわち入力電圧Vinが高くなるほど入力電圧検出信号V(Vin)の電圧は低くなる関係にある。

入力電圧Vinが高くなる程、入力電圧検出信号V(Vin)の電圧は低くなるので、前記充電時間は入力電圧Vinが高くなる程、短くなる。

（Ｂ）コンデンサＣ４の電圧が高電圧側のしきい値VHに達すると、コンパレータCOMP_Hの出力が反転し、フリップフロップＦＦはセットされ、フリップフロップＦＦのＱ出力によってＴｒ２がオンする。この状態で2 × ICTに設定された充電電流のため、コンデンサＣ４に流れる電流はICT - 2 × ICT = -ICTとなり、電流ICTでコンデンサＣ４は放電される。したがって、このときの放電時間は抵抗Ｒ３，Ｒ４の直列抵抗値、コンデンサＣ４の容量および入力電圧検出信号V(Vin)の電圧によって定まる。

入力電圧Vinが高くなる程、入力電圧検出信号V(Vin)の電圧は低くなるので、前記放電時間は入力電圧Vinが高くなる程、短くなる。

（Ｃ）ＣＴ端子の電圧が低電圧側のしきい値VLまで低下すると、コンパレータCOMP_Lの出力が反転し、フリップフロップＦＦはリセットされ、フリップフロップＦＦのＱ出力によってＴｒ２がオフするため、再びコンデンサＣ４が充電される。

（Ｄ）上記（Ｂ），（Ｃ）の動作の繰り返しによって、電圧VL〜VHの振幅でＣＴ端子に対称三角波の電圧信号が発生される。

入力電圧検出信号V(Vin)の電圧が高くなる程、コンデンサＣ４に対する充放電電流（＝ICT）は大きくなって、三角波の周波数は高くなる。

（Ｅ）誤差増幅器ＥＡは、基準電圧に対するＦＢ端子の入力電圧の誤差電圧を反転増幅する。そのため、誤差増幅器ＥＡの出力電圧は、ＤＣ−ＤＣコンバータ１０２の出力電圧が目標値より低くなるほど高くなる。

（Ｆ）コンパレータCOMP_Sの非反転入力端に前記三角波の電圧信号が入力され、反転入力端に誤差増幅器ＥＡの出力電圧が入力される。そしてコンパレータCOMP_Sの出力電圧がOUT端子から出力される。そのため、図６に示した主スイッチ素子Ｑ１がＰＷＭ制御されることになる。

このようにして、ＤＣ−ＤＣコンバータ１０２の出力電圧が安定化されるとともに、ＤＣ−ＤＣコンバータ１０２の入力電圧に応じて定まるスイッチング周波数で主スイッチ素子Ｑ１がスイッチングされる。

《第３の実施形態》
第３の実施形態ではＤＣ−ＤＣコンバータへの入力電圧の検出回路の別の例を示す。図８は第３の実施形態に係るＤＣ−ＤＣコンバータ１０３の回路図である。このＤＣ−ＤＣコンバータ１０３では、トランスＴ１の三次コイルｎ３に接続されている出力電圧検出回路６０とスイッチング制御回路５０のＲＴ端子との間に構成されている回路が第２の実施形態と異なる。

前記出力電圧検出回路６０のチョークコイルＬ１の両端に、ダイオードＤ１およびコンデンサＣ５によるピークチャージ回路が接続されている。そしてコンデンサＣ５の電圧が抵抗Ｒ３，Ｒ４の接続点に印加されるように、コンデンサＣ５と抵抗Ｒ３，Ｒ４との間に抵抗Ｒ５が接続されている。その他の構成は第２に実施形態と同様である。

前記ダイオードＤ１およびコンデンサＣ５によるピークチャージ回路は、チョークコイルＬ１の両端電圧（負電圧）のピーク電圧を、抵抗Ｒ５を介して抵抗Ｒ３，Ｒ４の接続点に供給する。

チョークコイルＬ１の両端電圧のピーク値は入力電圧Vinに比例する。したがって、トランスＴ１の一次コイルｎ１と二次コイルｎ２の巻数比をＮ３／Ｎ１とすると、Vin * N3 / N1の電圧がコンデンサＣ５にチャージされる。

このようにして入力電圧検出回路を構成することもできる。

ＥＡ…誤差増幅器
Ｌ１…チョークコイル
Ｌ２…チョークコイル
ｎ１…一次コイル
ｎ２…二次コイル
ｎ３…三次コイル
Ｑ１…主スイッチ素子
Ｑ２…整流側同期整流器
Ｑ３…転流側同期整流器
Ｒ１，Ｒ２…抵抗
Ｒ３，Ｒ４…抵抗
Ｒ５…抵抗
Ｔ１…トランス
Vds…ソース間電圧
Vg…ゲート電圧
Vin…入力電圧
Ｖout…出力電圧
Ｖｒｅｆ…基準電圧端子
５０…スイッチング制御回路
６０…出力電圧検出回路
６１…入力電圧検出回路
６２…駆動回路
１０１〜１０３…ＤＣ−ＤＣコンバータ

Claims

入力電圧が入力される一次コイル及び出力電圧を出力する二次コイルを有するトランスと、
前記一次コイルに直列に接続された主スイッチ素子と、
前記主スイッチ素子のオン・オフをＰＷＭ制御するスイッチング制御回路と、
前記二次コイルに接続された整流平滑回路と、
を備えたＤＣ−ＤＣコンバータにおいて、
出力電圧を検出する出力電圧検出回路および前記入力電圧を検出する入力電圧検出回路を有し、
前記スイッチング制御回路は、抵抗回路に流れる電流値に応じて変化する周波数の三角波を発生する三角波発振回路と、前記抵抗回路に流れる電流値を前記入力電圧によって定めて、前記主スイッチ素子のスイッチング周波数が、入力電圧の低いときに低くなり、入力電圧の高いときに高くなるように制御するスイッチング周波数制御回路を備え、
前記トランスは三次コイルを備え、
前記出力電圧検出回路は、前記三次コイルに接続された、チョークコイルを含む整流平滑回路で構成され、
前記入力電圧検出回路は、前記チョークコイルの両端電圧のピーク値を検出して前記抵抗回路へ印加するピークチャージ回路で構成された、ＤＣ−ＤＣコンバータ。