JP2024011611A - 集積回路、電源回路 - Google Patents

Abstract

【課題】端子数の増加を抑制できる集積回路を提供する。
【解決手段】
集積回路であって、第１抵抗と、温度検出用の第２抵抗と、スイッチと、が接続される第１端子と、前記第１端子に電流を出力する電流出力回路と、前記第１端子に前記第１抵抗に応じた電圧が印加されるよう前記スイッチを第１状態とした後、前記第１端子に前記第２抵抗に応じた電圧が印加されるよう前記スイッチを第２状態とするスイッチ制御回路と、記憶回路と、前記スイッチが前記第１状態となっている際の前記第１端子の第１電圧に基づいて、前記集積回路の動作条件を前記記憶回路に格納する処理回路と、前記スイッチが前記第２状態となっている際の前記第１端子の第２電圧に基づいて、温度を検出する温度検出回路と、を備える。
【選択図】図９

Description

本発明は、集積回路、及び電源回路に関する。

特許文献１には、入力電圧から、目的レベルの出力電圧を生成する電源回路が開示されている。

特開２０１２－１１０１７３号公報

ところで、電源回路には、一般にパワートランジスタのスイッチングを制御する集積回路が設けられている。このような集積回路において、集積回路の動作条件を定めるための専用端子を設けると、集積回路の端子数が増加してしまう。

本発明は、上記のような従来の問題に鑑みてなされたものであって、端子数の増加を抑制できる集積回路を提供することを目的とする。

前述した課題を解決する主たる本発明の第１の態様は、集積回路であって、第１抵抗と、温度検出用の第２抵抗と、スイッチと、が接続される第１端子と、前記第１端子に電流を出力する電流出力回路と、前記第１端子に前記第１抵抗に応じた電圧が印加されるよう前記スイッチを第１状態とした後、前記第１端子に前記第２抵抗に応じた電圧が印加されるよう前記スイッチを第２状態とするスイッチ制御回路と、記憶回路と、前記スイッチが前記第１状態となっている際の前記第１端子の第１電圧に基づいて、前記集積回路の動作条件を前記記憶回路に格納する処理回路と、前記スイッチが前記第２状態となっている際の前記第１端子の第２電圧に基づいて、温度を検出する温度検出回路と、を備える。

前述した課題を解決する主たる本発明の第２の態様は、インダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路であって、第１抵抗と、温度検出用の第２抵抗と、スイッチと、前記トランジスタのスイッチングを制御する集積回路と、を備え、前記集積回路は、前記第１抵抗と、前記第２抵抗と、前記スイッチと、が接続される第１端子と、前記第１端子に電流を出力する電流出力回路と、前記第１端子に前記第１抵抗に応じた電圧が印加されるよう前記スイッチを第１状態とした後、前記第１端子に前記第２抵抗に応じた電圧が印加されるよう前記スイッチを第２状態とするスイッチ制御回路と、記憶回路と、前記スイッチが前記第１状態となっている際の前記第１端子の第１電圧に基づいて、前記集積回路の動作条件を前記記憶回路に格納する処理回路と、前記スイッチが前記第２状態となっている際の前記第１端子の第２電圧に基づいて、温度を検出する温度検出回路と、を含む電源回路。

前述した課題を解決する主たる本発明の第３の態様は、集積回路であって、第１抵抗が接続される第１端子と、前記第１端子に前記第１抵抗に流す電流を出力する電流出力回路と、前記電流出力回路からの前記電流により発生した前記第１端子の第１電圧に基づいて、温度を検出する温度検出回路と、前記集積回路の外部に設けられる外部回路に対し、前記外部回路の動作を設定するための設定信号を、前記第１端子を介して出力する信号出力回路と、を備える。

前述した課題を解決する主たる本発明の第４の態様は、インダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路であって、第１抵抗と、前記トランジスタのスイッチングを制御する集積回路と、を備え、前記集積回路は、前記第１抵抗が接続される第１端子と、前記第１端子に前記第１抵抗に流す電流を出力する電流出力回路と、前記電流出力回路からの前記電流により発生した前記第１端子の第１電圧に基づいて、温度を検出する温度検出回路と、前記集積回路の外部に設けられる外部回路に対し、前記外部回路の動作を設定するための設定信号を、前記第１端子を介して出力する信号出力回路と、を含む電源回路。

本発明によれば、端子数の増加を抑制できる集積回路を提供することができる。

電源装置１０の一例を示す図である。 可変抵抗回路２３の一例を示す図である。 ＤＣ－ＤＣコンバータ２２の一例を示す図である。 制御ＩＣ５０の一例を示す図である。 通常モードにおける駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。 バーストモードにおける駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。 スイッチ制御回路１１４及び負荷検出回路１１５を説明するための図である。 電圧Ｖｃａを説明するための図である。 回路１１６を説明するための図である。 信号Ｓｓｔｂを説明するための図である。 力率改善回路２１の一例を示す図である。 力率改善ＩＣ６０５の一例を示す図である。 ＤＣ－ＤＣコンバータ２２の動作を説明するための図である。 処理回路１２０が実行する処理の一例を示すフローチャートである。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

ここでは、各図面に示される同一又は同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。また、本実施形態で、「接続」とは、特段の言及がない限り電気的に接続されている状態をいう。このため「接続」には、２つの部品が配線のみならず、例えば、抵抗を介して接続されている場合も含む。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜電源装置１０の概要＞＞＞
図１は、電源装置１０の一例を示す図である。電源装置１０は、例えば、商用の交流電圧Ｖａｃに基づいて、負荷１１を駆動する装置である。電源装置１０は、全波整流回路２０、ＡＣ－ＤＣコンバータ２１、ＤＣ－ＤＣコンバータ２２、及び可変抵抗回路２３を含んで構成される。

全波整流回路２０は、ノードＮ１，Ｎ２に印加される交流電圧Ｖａｃを全波整流し、電圧Ｖｒｅｃ１として出力する。

ＡＣ－ＤＣコンバータ２１は、ノードＮ１，Ｎ２に印加される交流電圧Ｖａｃに基づいて、出力電圧Ｖｏｕｔ１（例えば、４００Ｖ）を出力する。なお、詳細は後述するが、ＡＣ－ＤＣコンバータ２１は、ＤＣ－ＤＣコンバータ２２から送信される信号Ｓｓｔｂに応じたモードで動作する。

ＤＣ－ＤＣコンバータ２２は、ノードＮ３，Ｎ４の間に発生する出力電圧Ｖｏｕｔ１に基づいて、出力電圧Ｖｏｕｔ２（例えば、１２Ｖ）を生成する。

可変抵抗回路２３は、後述する状態設定の場合と、温度検出の場合とで抵抗値が変化する回路である。図２は、可変抵抗回路２３の一例を示す図である。可変抵抗回路２３は、抵抗１００，１０３，１０４、サーミスタ１０１、ＮＭＯＳトランジスタ１０２、及びコンデンサ１０５を含んで構成される。

抵抗１００は、ＤＣ－ＤＣコンバータ２２の動作条件を設定するための抵抗である。なお、動作条件の設定についての詳細は後述する。

また、本実施形態では、抵抗１００は、ＤＣ－ＤＣコンバータ２２と、ＡＣ－ＤＣコンバータ２１とを接続するラインＬａに接続されている。

サーミスタ１０１は、例えば、温度が上昇すると抵抗値が低下する温度検出用の抵抗である。本実施形態では、サーミスタ１０１は、抵抗１００に直列に接続されている。

ＮＭＯＳトランジスタ１０２は、抵抗１００に直列接続されるとともに、サーミスタ１０１に並列接続される。このため、ＮＭＯＳトランジスタ１０２がオンとなると、ラインＬａと、接地との間の抵抗値は、抵抗１００の抵抗値となる。一方、ＮＭＯＳトランジスタ１０２がオフとなると、ラインＬａと、接地との間の抵抗値は、抵抗１００及びサーミスタ１０１の合成抵抗の抵抗値となる。ここでは、ＮＭＯＳトランジスタ１０２のオン抵抗は、抵抗１００の抵抗値より十分小さいこととして無視している。

抵抗１０３、及び抵抗１０４は、ＮＭＯＳトランジスタ１０２の状態を変化させるための分圧回路であり、ＤＣ－ＤＣコンバータ２２から出力される電圧Ｖｃａ（後述）を分圧する。詳細は後述するが、ＤＣ－ＤＣコンバータ２２は、起動時にＮＭＯＳトランジスタ１０２をオンし、ラインＬａに対して所定の電流を出力する。このため、この場合には、ラインＬａの電圧は、状態設定用の抵抗１００の抵抗値に応じたレベルとなる。

また、ＤＣ－ＤＣコンバータ２２は、起動が終了すると、ＮＭＯＳトランジスタ１０２をオフし、ラインＬａに対して所定の電流を出力する。このため、この場合には、ラインＬａの電圧は、サーミスタ１０１の抵抗値に応じたレベルとなる。したがって、本実施形態では、ＮＭＯＳトランジスタ１０２の状態を変化させることにより、ラインＬａの電圧を、状態設定用の抵抗１００、または温度検出用のサーミスタ１０１に応じたレベルとすることができる。

コンデンサ１０５は、ラインＬａの電圧Ｖｓｔｂの直流レベルを安定化させるための素子である。

＜＜＜ＤＣ－ＤＣコンバータ２２の概要＞＞＞
図３は、本実施形態のＤＣ―ＤＣコンバータ２２の一例を示す図である。ＤＣ－ＤＣコンバータ２２は、所定の入力電圧Ｖｏｕｔ１（例えば、４００Ｖ）から、目的レベルの出力電圧Ｖｏｕｔ２（例えば、１２Ｖ）を生成するＬＬＣ電流共振型の電源回路である。

ＤＣ―ＤＣコンバータ２２は、コンデンサ３０，３１，４２、ＮＭＯＳトランジスタ３２，３３、トランス３４、制御ブロック３５、ダイオード４０，４１、定電圧回路４３、及び発光ダイオード４４を含んで構成される。

コンデンサ３０は、入力電圧Ｖｏｕｔ１が印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｏｕｔ１は、所定レベルの直流電圧である。

ＮＭＯＳトランジスタ３２は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ３３は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ３２，３３が用いられているが、例えば、ＰＭＯＳトランジスタやバイポーラトランジスタであっても良い。

トランス３４は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１（インダクタ）と、２次コイルＬ２，Ｌ３と、補助コイルＬ３との間は絶縁されている。トランス３４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生し、２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ３２のソースと、ＮＭＯＳトランジスタ３３のドレインが接続され、他端にＮＭＯＳトランジスタ３３のソースがコンデンサ３１を介して接続されている。

したがって、ＮＭＯＳトランジスタ３２，３３のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することとなる。なお、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と補助コイルＬ４も、同極性で電磁結合されている。

制御ブロック３５は、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード４０，４１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ４２は、整流された電圧を平滑化する。この結果、コンデンサ４２には、平滑化された出力電圧Ｖｏｕｔ２が生成される。なお、出力電圧Ｖｏｕｔ２は、目的レベルの直流電圧（例えば、１２Ｖ）となる。

定電圧回路４３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード４４は、出力電圧Ｖｏｕｔ２と、定電圧回路４３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ６２とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔ２のレベルが高くなると、発光ダイオード４４からの光の強度は強くなる。

＝＝＝制御ブロック３５＝＝＝
制御ブロック３５は、制御ＩＣ５０、ダイオード６０、コンデンサ６１，６３，６４，６７，６８、フォトトランジスタ６２、及び抵抗６５，６６を含む。

制御ＩＣ５０は、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＳＴＢ，ＢＯ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯ，ＶＨを有する。

端子ＶＣＣは、制御ＩＣ５０を動作させるための電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、ダイオード６０のカソードと、一端が接地されたコンデンサ６１とが接続されている。詳細は後述するが、コンデンサ６１は、制御ＩＣ５０がＮＭＯＳトランジスタ３２，３３のスイッチングを開始すると充電される。そして、コンデンサ６１の充電電圧が、制御ＩＣ５０を動作させる電圧Ｖｃｃとなる。

端子ＧＮＤは、例えば電源装置１０が設けられる装置の筐体等に接続される（つまり、接地される）端子である。

端子ＳＴＢは、制御ＩＣ５０が起動されると、制御ＩＣ５０の動作条件を設定するための電圧Ｖｓｔｂが発生する端子である。また、本実施形態では、端子ＳＴＢには、温度検出用のサーミスタ１０１が接続されるため、端子ＳＴＢには、温度に応じた電圧Ｖｓｔｂが発生する。さらに、端子ＳＴＢからは、ＡＣ－ＤＣコンバータ２１の動作を設定するための信号Ｓｓｔｂが出力される。

端子ＢＯは、ＡＣ－ＤＣコンバータ２１から出力される電圧Ｖｏｕｔ１が印加される端子である。

端子ＦＢは、出力電圧Ｖｏｕｔ２に応じた帰還電圧Ｖｆｂが生じる端子であり、フォトトランジスタ６２、及びコンデンサ６３が接続される。フォトトランジスタ６２は、図３の発光ダイオード４４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流し、コンデンサ６３は、端子ＦＢと、接地との間のノイズを除去するために設けられる。このため、フォトトランジスタ６２は、シンク電流を生成するトランジスタとして動作する。

端子ＩＳは、ＤＣ－ＤＣコンバータ２２の共振電流に応じた電圧が印加される端子である。ここで、コンデンサ６４及び抵抗６５が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。そして、抵抗６６及びコンデンサ６７は、低域通過フィルタを構成する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じ、ノイズ成分が除去された電圧Ｖｓが印加される。

なお、共振電流の電流値は、ＤＣ－ＤＣコンバータ２２の入力電力に応じて増加する。また、ＤＣ－ＤＣコンバータ２２の入力電力は、負荷１１で消費される電力に応じて増加する。このため、端子ＩＳに印加される電圧Ｖｓは、負荷１１の消費電力に応じた電圧を示すことになる。

端子ＣＡは、端子ＩＳの電圧Ｖｓに応じて変化する電圧Ｖｃａをコンデンサ６８に印加する。

端子ＶＨは、整流電圧Ｖｒｅｃ１が印加される端子である。なお、制御ＩＣ５０は、端子ＶＨの整流電圧Ｖｒｅｃ１に基づいて起動し、端子ＶＣＣのコンデンサ６１を充電し、電圧Ｖｃｃを生成する。

端子ＨＯは、ＮＭＯＳトランジスタ３２を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ３２のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ３３を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ３３のゲートが接続される。

なお、「負荷１４の状態が重負荷」とは、例えば、負荷１４に流れる負荷電流Ｉｏｕｔの電流値が所定値（例えば、１Ａ）より大きい場合を指す。また、「負荷１４の状態が軽負荷」とは、例えば、負荷１４に流れる負荷電流Ｉｏｕｔの電流値が所定値（例えば、１Ａ）より小さい場合を指す。

ここで、「起動」とは、例えば、交流電圧Ｖａｃが電源装置１０に印加された後、制御ＩＣ５０における駆動回路１１３が、駆動信号Ｖｄｒ１，Ｖｄｒ２（後述）を出力するまでの動作をいう。

なお、本実施形態において、制御ＩＣ５０の「起動」には、交流電圧Ｖａｃが電源装置１０に印加された後、制御ＩＣ５０の各種回路が初期設定される「状態設定期間」の動作が少なくとも含まれる。

＜＜＜制御ＩＣ５０の詳細＞＞＞
図４は、制御ＩＣ５０の構成の一例を示す図である。制御ＩＣ５０は、抵抗９０～９２、起動回路１１０、内部電源（ＲＥＧ）１１１、制御回路１１２、駆動回路１１３、スイッチ制御回路１１４、負荷検出回路１１５、及び回路１１６を含んで構成される。

抵抗９０，９１は、整流電圧Ｖｒｅｃ１を分圧した電圧Ｖｈを生成する分圧回路を構成する。抵抗９２は、図２の発光ダイオード４４の光の強度に応じた大きさのバイアス電流Ｉ１に応じた帰還電圧Ｖｆｂを端子ＦＢに発生させる素子であり、一端には電源電圧（後述）が印加され、他端は端子ＦＢに接続されている。

なお、本実施形態では、出力電圧Ｖｏｕｔ２が目的レベルより高くなると、バイアス電流Ｉ１が増加するため、帰還電圧Ｖｆｂは低下する。一方、出力電圧Ｖｏｕｔ２が目的レベルより低くなると、バイアス電流Ｉ１が減少するため、帰還電圧Ｖｆｂは上昇する。

また、本実施形態では、抵抗９０～９２の他に、例えば出力電圧Ｖｏｕｔ１を分圧し、制御回路１１２に出力する複数の抵抗（不図示）が設けられているが、ここでは便宜上省略されている。

＝＝＝起動回路１１０＝＝＝
起動回路１１０は、制御ＩＣ５０が起動する場合（または、電源電圧Ｖｃｃが所定レベルより低い場合）に、制御ＩＣ５０が動作するための電源電圧Ｖｃｃを整流電圧Ｖｒｅｃ１に基づいて生成する。具体的には、起動回路１１０は、整流電圧Ｖｒｅｃ１に基づいて、端子ＶＣＣに接続されたコンデンサ６１を充電し、電圧Ｖｃｃを生成する。

また、制御ＩＣ５０は、電圧Ｖｃｃが十分高くなり制御ＩＣ５０の起動が完了すると、コンデンサ６１の充電を停止する。なお、制御ＩＣ５０の起動が完了した後は、端子ＶＣＣのコンデンサ６１は、補助コイルＬ４からの電流で充電される。
＝＝＝内部電源１１１＝＝＝
内部電源１１１は、電源電圧Ｖｃｃに基づいて、制御ＩＣ５０の内部の各種回路（例えば、制御回路１１２）を動作させるための電源電圧Ｖｒｅｇ（例えば、５Ｖ）を生成する。

＝＝＝制御回路１１２＝＝＝
制御回路１１２は、制御ＩＣ５０を統括制御する回路である。例えば、制御回路１１２は、電圧Ｖｓｔｂに基づいて、制御ＩＣ５０の動作条件を記憶するとともに、電圧Ｖｈ，Ｖｃａ，Ｖｓｔｂ，Ｖｏｔｐに基づいて、制御ＩＣ５０の各種回路の動作を制御する。具体的には、制御回路１１２は、入力される複数の電圧に基づいて、各種回路を制御するための信号Ｓｃｎｔ，Ｓｃｌｍｐ，Ｓｓｅｔ，Ｓｏｔｐ，Ｓｄｉｓ，Ｓｃｏｍ，Ｓｍｏｄｅ，Ｓｏｐｅを出力する。

制御回路１１２は、電圧Ｖｈ，Ｖｃａ，Ｖｏｕｔ１，Ｖｓｔｂのそれぞれをデジタル値に変換するＡＤコンバータ（不図示）、処理回路１２０、及び記憶回路１２１を含むデジタルコントローラである。なお、上述のように、制御回路１１２には、分圧された電圧Ｖｏｕｔ１が入力されるが、ここでは便宜上、電圧Ｖｏｕｔ１が入力されることとして説明する。

処理回路１２０は、制御回路１１２に入力される電圧に基づいて、制御ＩＣ５０の動作条件を示す情報を記憶回路１２１に格納するとともに、上述した各種信号（信号Ｓｃｎｔ等）を、出力する。なお、処理回路１２０の動作の詳細について後述する。なお、記憶回路１２１は、例えばレジスタやメモリを含んで構成される。

記憶回路１２１は、処理回路１２０を動作させるプログラム、制御ＩＣ５０の動作条件を示す情報等の各種情報を記憶する。ここで、「動作条件」とは、例えば、制御ＩＣ５０が、動作モードを、通常モード（後述）とするかバーストモード（後述）とするかを判定するための条件Ｃ１と、制御ＩＣ５０が、負荷１１が過負荷状態であると検出するための条件Ｃ２である。また、負荷１１が「過負荷状態」とは、負荷１１の負荷電流Ｉｏｕｔが、所定電流（例えば、２Ａ）より大きくなる状態である。

＝＝＝駆動回路１１３＝＝＝
駆動回路１１３は、信号Ｓｍｏｄｅ，Ｓоｐｅと、帰還電圧Ｖｆｂと、に基づいて、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御する。本実施形態では、駆動回路１１３は、駆動回路１１３を動作させるための信号Ｓоｐｅに基づいて、ＮＭＯＳトランジスタ３２，３３の駆動する。一方、駆動回路１１３は、駆動回路１１３の動作を停止させるための信号Ｓоｐｅに基づいて、ＮＭＯＳトランジスタ３２，３３の駆動を停止する。

また、駆動回路１１３は、ローレベル（以下、Ｌレベル）の信号Ｓｍｏｄｅに基づいて、通常モードで動作し、ハイレベル（以下、Ｈレベル）の信号Ｓｍｏｄｅに基づいて、バーストモードで動作する。

ここで、「通常モード」とは、図５に示すように、駆動回路１１３が、ＮＭＯＳトランジスタ３２，３３を連続的にスイッチングする動作モードである。なお、駆動回路１１３は、この際、帰還電圧Ｖｆｂのレベルで定まる周波数を有し、デューティ比が一定（例えば、５０％）のパルス状の駆動信号Ｖｄｒ１，Ｖｄｒ２をＮＭＯＳトランジスタ３２，３３の夫々に出力する。

また、「バーストモード」とは、図６に示すように、駆動回路１１３が、ＮＭＯＳトランジスタ３２，３３を連続的にスイッチングするスイッチング期間と、間欠的にスイッチングを停止する停止期間とを交互に繰り返す動作モードである。なお、この際の駆動信号Ｖｄｒ１，Ｖｄｒ２の周波数も帰還電圧Ｖｆｂのレベルで定まる。

なお、駆動回路１１３は、通常モード、バーストモードの何れにおいても、ＮＭＯＳトランジスタ３２，３３が同時にオンしないよう、デッドタイムを設けつつ、駆動信号Ｖｄｒ1と、駆動信号Ｖｄｒ２とを、相補的に変化させる。

また、上述のように、駆動回路１１３は、駆動回路１１３を動作させる信号Ｓоｐｅが入力されている際には、信号Ｓｍоｄｅと、帰還電圧Ｖｆｂと、に基づいて、ＮＭＯＳトランジスタ３２，３３を駆動する。

一方、駆動回路１１３は、駆動回路１１３の動作を停止させる信号Ｓоｐｅが入力されている際には、ＮＭＯＳトランジスタ３２，３３の駆動を停止する。

なお、本実施形態の端子ＳＴＢは、「第１端子」に相当し、端子ＣＡは、「第２端子」に相当する。また、例えば図２の抵抗１００は、「第１抵抗」に相当し、サーミスタ１０１は、「第２抵抗」に相当する。

さらに、ＮＭＯＳトランジスタ１０２は「スイッチ」に相当し、ＮＭＯＳトランジスタ１０２のゲート電極は、「制御電極」に相当する。また、ＮＭＯＳトランジスタ１０２がオンの状態は「第１状態」に相当し、ＮＭＯＳトランジスタ１０２がオフの状態は「第２状態」に相当する。さらに、ＮＭＯＳトランジスタ１０２がオンの状態は端子ＳＴＢの電圧Ｖｓｔｂは、「第１電圧」に相当し、ＮＭＯＳトランジスタ１０２がオフの状態は端子ＳＴＢの電圧Ｖｓｔｂは、「第２電圧」に相当する。

＝＝＝スイッチ制御回路１１４及び負荷検出回路１１５＝＝＝
図７は、スイッチ制御回路１１４及び負荷検出回路１１５の一例を示す図である。なお、図７では、便宜上、制御ＩＣ５０における端子ＣＡや回路を、図４とは異なる位置に描いている。

スイッチ制御回路１１４は、信号ＳｃｌｍｐがＨレベルとなると、可変抵抗回路２３のＮＭＯＳトランジスタ１０２をオンするための電圧Ｖａを出力する。一方、スイッチ制御回路１１４は、信号ＳｃｌｍｐがＬレベルとなると、電圧Ｖａの生成を停止するとともに、スイッチ制御回路１１４と、端子ＣＡとの間がハイインピーダンスとする。

スイッチ制御回路１１４は、例えば、Ｈレベルの信号Ｓｃｌｍｐに基づいて動作し、Ｌレベルの信号Ｓｃｌｍｐに基づいて動作が停止するオペアンプ２００を用いて実現できる。本実施形態のオペアンプ２００は、非反転端子に基準電圧Ｖｒｅｆ１が印加され、出力と、反転端子とが接続されている。

このため、オペアンプ２００は、Ｈレベルの信号Ｓｃｌｍｐが入力されると、基準電圧Ｖｒｅｆ１のレベルと等しいレベルの電圧Ｖａを出力する。なお、詳細は後述するが、基準電圧Ｖｒｅｆ１は、ＮＭＯＳトランジスタ１０２をオンできるレベルの電圧である。

負荷検出回路１１５は、負荷１１の状態（ここでは、負荷１１の消費電力）を検出する回路である。具体的には、負荷検出回路７２は、端子ＩＳに印加される電圧Ｖｓに基づいて、負荷１１に流れる負荷電流Ｉоｕｔに応じた電圧Ｖａを出力する。

負荷検出回路１１５は、可変利得アンプ２１０、及びバッファ２１１を含んで構成される。可変利得アンプ２１０は、信号Ｓｃｎｔに応じた利得で電圧Ｖｓを増幅する。バッファ２１１は、可変利得アンプ２１０から出力される電圧を、電圧Ｖｂとして端子ＣＡに印加する。

なお、上述のように、電圧Ｖａ，Ｖｂはともに、端子ＣＡに印加される電圧Ｖｃａに相当するが、ここでは、スイッチ制御回路１１４の出力と、負荷検出回路１１５の出力とを区別できるよう、それぞれに異なる符号を付与している。

図８は、端子ＣＡに印加される電圧Ｖｃａの波形を説明するための図である。ここでは、スイッチ制御回路１１４が出力する電圧Ｖａを一点鎖線で描き、負荷検出回路１１５が出力する電圧Ｖｂを実線で描いている。

また、詳細は後述するが、本実施形態では、スイッチ制御回路１１４が動作している際には、負荷検出回路１１５が動作せず、スイッチ制御回路１１４が動作を停止している際には、負荷検出回路１１５が動作するよう、信号Ｓｃｌｍｐ，Ｓｃｎｔが制御回路１１２から出力される。このため、電圧Ｖａ，Ｖｂの何れかが、電圧Ｖｃａとして端子ＣＡに印加されることになる。

本実施形態のスイッチ制御回路１１４は、所定レベルの電圧Ｖａを電圧Ｖｃａとして出力するため、ここでは、負荷電流Ｉｏｕｔに応じて負荷検出回路１１５が出力する電圧Ｖｂについて説明する。

ここで、制御回路１１２は、入力される電圧Ｖｃａのレベルに基づいて、負荷検出回路１１５の可変利得アンプ２１０の利得を変化させる。具体的には、図８で示すように、負荷１１の負荷電流Ｉｏｕｔ小さい範囲Ａ１（電圧Ｖｓのレベルが０～Ｖ１となり、電圧Ｖａのレベルが０～Ｖ１１となる範囲）では、制御回路１１２は、可変利得アンプ２１０の利得を利得Ｇ１とする。

そして、制御回路１１２は、負荷電流Ｉｏｕｔが徐々に大きくなる範囲Ａ２（電圧ＶｓのレベルがＶ１～Ｖ２となり、電圧ＶａのレベルがＶ１０～Ｖ１１となる範囲）では、可変利得アンプ２１０の利得を利得Ｇ２とする。さらに、制御回路１１２は、負荷電流Ｉｏｕｔが大きい範囲Ａ３（電圧ＶｓのレベルがＶ２～Ｖ３となり、電圧ＶａのレベルがＶ１０～Ｖ１２となる範囲）では、可変利得アンプ２１０の利得を利得Ｇ３とする。

なお、本実施形態では、利得Ｇ１は、利得Ｇ２より大きく、利得Ｇ２は、利得Ｇ３より大きい。また、範囲Ａ１～Ａ３のそれぞれにおける負荷電流Ｉｏｕｔは、例えば、０～１ｍＡ、１ｍＡ～１００ｍＡ、１００ｍＡ～２Ａである。

このように、制御回路１１２が、可変利得アンプ２１０の利得を変化させることにより、電圧Ｖｂは、電圧Ｖｓ（つまり、負荷電流Ｉｏｕｔ）に応じて図８に示すように変化することになる。

また、本実施形態の負荷検出回路１１５は、負荷１１が過負荷状態となり、電圧ＶｓのレベルがＶ３となると、電圧Ｖｂ（つまり、電圧Ｖｃａ）のレベルをＶ１２とする。ここで、「負荷１１が過負荷状態」とは、負荷電流Ｉｏｕｔが、過負荷を示す所定電流（例えば、２Ａ）より大きくなる状態をいう。

また、詳細は後述するが、電圧ＶｃａのレベルがＶ１２となると、制御回路１１２は、ＤＣ－ＤＣコンバータ２２の出力電圧Ｖｏｕｔ２の生成が停止されるよう、図４の駆動回路１１３の動作を停止させる。したがって、負荷検出回路１１５から出力される電圧Ｖｂ（電圧Ｖｃａ）のレベルは、Ｖ１２より高くなることはない。

また、本実施形態では、図８に示すように、電圧レベルＶ１２は、上述したスイッチ制御回路１１４が出力する電圧Ｖａのレベル（一点鎖線）より低い。そして、図７のＮＭＯＳトランジスタ１０２は、電圧ＶｂのレベルがＶ１２であっても、オンしないよう、例えば抵抗１０３，１０４の抵抗値が定められている。したがって、ＤＣ－ＤＣコンバータ２２が出力電圧Ｖｏｕｔ２を生成している際、ＮＭＯＳトランジスタ１０２がオンすることなない。この結果、ＤＣ－ＤＣコンバータ２２が動作している際には、端子ＳＴＢにはサーミスタ１０１の抵抗値に応じた電圧Ｖｓｔｂが常に印加されることになる。

なお、負荷検出回路１１５が出力する電圧Ｖａは、「第３電圧」に相当し、スイッチ制御回路１１４が出力する電圧Ｖｂは、「第４電圧」に相当する。また、スイッチ制御回路１１４が出力する電圧Ｖｂのレベルは、負荷１１が無負荷状態の際の電圧Ｖａのレベル（０Ｖ）から負荷１１が過負荷状態の際の電圧Ｖａのレベル（Ｖ１２）までに範囲外のレベルである。

＝＝＝回路１１６の詳細＝＝＝
図９は、図４の回路１１６の一例を示す図である。回路１１６は、電流出力回路３００、信号出力回路３０１、放電回路３０２、及び過熱保護回路（ＯＴＰ）３０３を含んで構成される。

＜＜電流出力回路３００＞＞
電流出力回路３００は、制御ＩＣ５０の動作条件を設定するための電流Ｉｓｅｔと、過熱保護回路３０８が、温度を検出する際に用いられる電流Ｉｏｔｐと、を出力する。電流出力回路３００は、電流源４００，４０１、ＮＭＯＳトランジスタ４０２，４０３を含んで構成される。

電流源４００は、電流Ｉｓｅｔを生成し、電流源４０１は、電流Ｉｏｔｐを生成する。ＮＭＯＳトランジスタ４０２は、電流源４００に直列接続されるスイッチであり、信号ＳｓｅｔがＨレベルの場合にオンし、Ｌレベルの場合にオフする。

ＮＭＯＳトランジスタ４０３は、電流源４０１に直列接続されるスイッチであり、信号ＳｏｔｐがＨレベルの場合にオンし、Ｌレベルの場合にオフする。

したがって、電流出力回路３００は、信号ＳｓｅｔがＨレベルの場合に、電流Ｉｓｅｔを出力し、信号ＳｏｔｐがＨレベルの場合に、電流Ｉｏｔｐを出力する。なお、本実施形態では、電流Ｉｓｅｔは、電流Ｉｏｔｐより大きい電流である。また、電流Ｉｓｅｔは、「第１電流」に相当し、電流Ｉｏｐｔは、「第２電流」に相当する。

＜＜信号出力回路３０１＞＞
信号出力回路３０１は、制御回路１１２からの信号Ｓｃｏｍに基づいて、ＡＣ－ＤＣコンバータ２１の動作を設定するための設定信号Ｓｓｔｂを出力する。また、信号出力回路３０１は、電流出力回路３００からの電流Ｉｓｅｔ，Ｉｏｔｐを端子ＳＴＢに出力する。信号出力回路３０１は、ＮＰＮトランジスタ４１０、抵抗４１１，４１２、及びオペアンプ４１３を含んで構成される。

ＮＰＮトランジスタ４１０は、いわゆるダイオード接続されたトランジスタであり、コレクタ及びベースが電流出力回路３００の出力ノードに接続され、エミッタが抵抗４１１を介して端子ＳＴＢに接続されている。このため、電流出力回路３００から電流は、ＮＰＮトランジスタ４１０及び抵抗４１１を介して端子ＳＴＢに出力される。

ところで、ＮＰＮトランジスタ４１０は、ダイオード接続されているため、端子ＳＴＢから電流がオペアンプ４１３に流れることを防止する「逆流防止素子」として動作する。なお、本実施形態では、「逆流防止素子」として、ＮＰＮトランジスタ４１０を用いたが、例えば、アノードが電流出力回路３００及びオペアンプ４１３に接続され、カソードが端子ＳＴＢに接続されるダイオードを用いても良い。

抵抗４１２、及びオペアンプ４１３は、上述した逆流防止素子（ＮＰＮトランジスタ４１０）とともに、ＡＣ－ＤＣコンバータ２１に対して設定信号Ｓｓｔｂを出力する。

オペアンプ４１３は、例えば、Ｈレベルの信号Ｓｃｏｍに基づいて動作し、Ｌレベルの信号Ｓｃｏｍに基づいて動作が停止する。本実施形態のオペアンプ４１３は、非反転端子に基準電圧Ｖｒｅｆ２が印加され、出力と、反転端子とが、ＮＰＮトランジスタ４１０、及び抵抗４１１，４１２を介して接続されている。

このため、オペアンプ４１３は、Ｈレベルの信号Ｓｃｌｍｐが入力されると、端子ＳＴＢの電圧Ｖｓｔｂを、基準電圧Ｖｒｅｆ２に応じたレベルに変化させる。具体的には、オペアンプ４１３は、Ｈレベルの信号Ｓｃｌｍｐが入力されている期間、電圧Ｖｓｔｂのレベルを、基準電圧Ｖｒｅｆ２からＮＰＮトランジスタ４１０のダイオードの順方向電圧だけ低いレベルに変化させる。なお、本実施形態では、Ｈレベルの信号Ｓｃｌｍｐに基づいて変化する電圧Ｖｓｔｂを「信号Ｓｓｔｂ」と称することがある。

また、オペアンプ４１３は、信号ＳｃｏｍがＬレベルとなると、信号Ｓｓｔｂの生成を停止するとともに、オペアンプ４１３の出力と、ＮＰＮトランジスタ４１０との間をハイインピーダンスとする。

ところで、本実施形態の信号出力回路３０１は、交流電圧Ｖａｃの実効値を示す情報と、ＡＣ－ＤＣコンバータ２１の動作モードを示す情報を含む信号Ｓｓｔｂを出力する。ここで、交流電圧Ｖａｃの実効値としては、１００Ｖ、または２００Ｖとなる。そこで、本実施形態の信号出力回路３０１は、交流電圧Ｖａｃの実効値が１００Ｖの場合、Ｈレベルとなる回数が２回の信号Ｓｓｔｂを出力する（図１０参照）。また、信号出力回路３０１は、交流電圧Ｖａｃの実効値が２００Ｖの場合、Ｈレベルとなる回数が１回の信号Ｓｓｔｂを出力する。なお、図１０は、信号Ｓｓｔｂを説明するための図である。

また、ＡＣ－ＤＣコンバータ２１の動作モードとしては、通常モード、またはバーストモードがある。そこで、本実施形態の信号出力回路３０１は、ＡＣ－ＤＣコンバータ２１を通常モードで動作させる際には、期間Ｔｘ１だけＨレベルとなる信号Ｓｓｔｂを出力する。また、信号出力回路３０１は、ＡＣ－ＤＣコンバータ２１をバーストモードで動作させる際には、期間Ｔｘ２だけＨレベルとなる信号Ｓｓｔｂを出力する。なお、期間Ｔｘ１と、期間Ｔｘ２とな異なる期間である。

したがって、例えば、交流電圧Ｖａｃの実効値が１００Ｖであり、通常モードでＡＣ－ＤＣコンバータ２１を動作させる際には、信号出力回路３０１は、２回にわたり、期間Ｔｘ１だけＨレベルとなる信号を、信号Ｓｓｔｂとして出力することになる。なお、以下、交流電圧Ｖａｃの実効値が１００Ｖで、動作モードが通常モードである場合、（実効値、動作モード）＝（１００Ｖ，通常モード）と表記することがある。また、詳細は後述するが、本実施形態では処理回路１２０が、信号Ｓｃｏｍを２回にわたり、期間ＴｘだけＨレベルとすることで、信号Ｓｓｔｂを生成させる。

＜＜放電回路３０２＞＞
放電回路３０２は、制御回路１１２からの信号Ｓｄｉｓに基づいて、可変抵抗回路２３のコンデンサ１０５を放電する回路である。放電回路３０２は、抵抗４２０、及びＮＭＯＳトランジスタ４２１を含んで構成される。

抵抗４２０、及びＮＭＯＳトランジスタ４２１は、端子ＳＴＢと、接地との間に直列接続されている。ＮＭＯＳトランジスタ４２１は、信号ＳｄｉｓがＨレベルとなるとオンし、コンデンサ１０５を放電する。なお、抵抗４２０は、コンデンサ１０５からの放電電流を制限する素子である。一方、ＮＭＯＳトランジスタ４２１は、信号ＳｄｉｓがＬレベルとなるとオフし、コンデンサ１０５の放電を停止する。

＜＜過熱保護回路３０３＞＞
過熱保護回路３０３は、端子ＳＴＢの電圧Ｖｓｔｂに基づいて温度を検出し、ＤＣ－ＤＣコンバータ２２を保護する回路である。過熱保護回路３０３は、抵抗４３０、コンパレータ４３１、及びＡＮＤ回路４３２を含んで構成される。

抵抗４３０は、端子ＳＴＢと、コンパレータ４３１の非反転入力端子とを接続する。また、コンパレータ４３１の反転入力端子には、所定温度Ｔａ（例えば、１２５℃）に対応する基準電圧Ｖｒｅｆ３が印加されている。

コンパレータ４３１は、端子ＳＴＢの電圧Ｖｓｔｂが基準電圧Ｖｒｅｆ３より高い場合、サーミスタ１０１の温度は、所定温度Ｔａより低いことを示すＬレベルの電圧Ｖｏを出力する。一方、コンパレータ４３１は、端子ＳＴＢの電圧Ｖｓｔｂが基準電圧Ｖｒｅｆ３より低い場合、サーミスタ１０１の温度は、所定温度Ｔａより高いことを示すＨレベルの電圧Ｖｏを出力する。

ＡＮＤ回路４３２は、制御回路１１２から、過熱保護回路３０３を動作させるべく、Ｈレベルの信号Ｓｏｔｐが入力されると、コンパレータ４３１の比較結果を、電圧Ｖｏｔｐとして出力する。なお、信号ＳｏｔｐがＬレベルの場合、過熱保護回路３０３は、常にＬレベルの電圧Ｖｏｔｐを出力する。なお、過熱保護回路３０３は、温度を検出する「温度検出回路」に相当する。

＜＜＜ＡＣ－ＤＣコンバータ２１の概要＞＞＞
図１１は、ＡＣ－ＤＣコンバータ２１の一例を示す図である。ＡＣ－ＤＣコンバータ２１は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔ１を生成する昇圧チョッパー型の電源回路である。また、本実施形態のＡＣ－ＤＣコンバータ２１は、力率改善回路として動作する。

ＡＣ－ＤＣコンバータ２１は、全波整流回路６００、コンデンサ６０１，６０４、トランス６０２、ダイオード６０３、力率改善ＩＣ６０５、ＮＭＯＳトランジスタ６０６、及び抵抗６１０，６１１を含んで構成される。

全波整流回路６００は、印加される所定の交流電圧Ｖａｃを全波整流した整流電圧Ｖｒｅｃ２を、コンデンサ６０１と、トランス６０２の主コイルＬ５とに印加する。ここで、交流電圧Ｖａｃは、例えば、１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。

コンデンサ６０１は、整流電圧Ｖｒｅｃ２を平滑化する素子であり、トランス６０２は、主コイルＬ５と、主コイルＬ５に磁気的に結合された補助コイルＬ６とを有する。ここで、本実施形態では、補助コイルＬ６に生じる電圧が、主コイルＬ５に生じる電圧とは極性が逆になるよう、補助コイルＬ６は巻かれている。また、補助コイルＬ６で発生する電圧Ｖｚｃｄは、力率改善ＩＣ６０５（後述）の端子ＺＣＤに印加される。

整流電圧Ｖｒｅｃ２は、主コイルＬ５に直接印加されているが、例えば、抵抗（不図示）等の素子を解して主コイルＬ５に印加されても良い。

また、主コイルＬ５は、ダイオード６０３、コンデンサ６０４、及びＮＭＯＳトランジスタ６０６とともに昇圧チョッパー回路を構成する。このため、コンデンサ６０４の充電電圧が直流の出力電圧Ｖｏｕｔ１となる。なお、出力電圧Ｖｏｕｔ１は、例えば、４００Ｖである。

力率改善ＩＣ６０５は、ＡＣ－ＤＣコンバータ１２の力率を改善しつつ、出力電圧Ｖｏｕｔ１のレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ６０６のスイッチングを制御する集積回路である。力率改善ＩＣ６０５は、端子ＺＣＤ，ＯＵＴ，Ｒ，Ｓを有する。なお、力率改善ＩＣ６０５には、上述した４つの端子以外にも、電源用の端子、接地用の端子、位相補償用の端子等が設けられているがここでは便宜上省略している。また、力率改善ＩＣ６０５の詳細については後述する。

ＮＭＯＳトランジスタ６０６は、ＡＣ－ＤＣコンバータ２１の電力を制御するためのパワートランジスタである。なお、本実施形態では、ＮＭＯＳトランジスタ６０６は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。ＮＭＯＳトランジスタ１７６は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタであっても良い。また、ＮＭＯＳトランジスタ６０６のゲート電極は、端子ＯＵＴからの信号により駆動されるように接続されている。

抵抗６１０，６１１は、出力電圧Ｖｏｕｔ１を分圧する分圧回路を構成し、ＮＭＯＳトランジスタ６０６をスイッチングする際に用いられる帰還電圧Ｖｒを生成する。なお、抵抗６１０，６１１が接続されるノードに生成される帰還電圧Ｖｒは、端子Ｒに印加される。

＜＜力率改善ＩＣ６０５の一例＞＞
図１２は、力率改善ＩＣ６０５の一例を示す図である。力率改善ＩＣ６０５は、インダクタ電流ＩＬに応じた電圧Ｖｚｃｄと、出力電圧Ｖｏｕｔ１に応じた電圧Ｖｒと、信号Ｓｓｔｂとに基づいて、ＮＭＯＳトランジスタ６０６を駆動する。力率改善ＩＣ６０５は、信号検出回路７００、記憶回路７０１、及び駆動回路７０２を含んで構成される。

信号検出回路７００は、ＤＣ－ＤＣコンバータ２２から出力される信号Ｓｓｔｂを検出し、信号Ｓｓｔｂが示す情報Ｄ１を記憶回路７０１に格納する。なお、上述のように、情報Ｄ１には、交流電圧Ｖａｃの実効値と、ＡＣ－ＤＣコンバータ２１の動作モードと、が含まれている。また、記憶回路７０１は、例えばレジスタやメモリを含んで構成される。なお、信号Ｓｓｔｂは、ＡＣ－ＤＣコンバータ２１の「動作を設定するための設定信号」に相当する。

駆動回路７０２は、記憶回路７０１の情報Ｄ１のうち実効値を示す情報に基づいて、出力電圧Ｖｏｕｔ１の目的レベルを調整する。具体的には、実効値が２００Ｖの場合、実効値が１００Ｖの場合より、出力電圧Ｖｏｕｔ１の目的レベルが低くなるよう、ＮＭＯＳトランジスタ６０６のスイッチングを制御する。ここで、実効値が１００Ｖの場合の出力電圧Ｖｏｕｔ１の目的レベルは、例えば４００Ｖであり、実効値が２００Ｖの場合の出力電圧Ｖｏｕｔ１の目的レベルは、例えば３９０Ｖである。

また、駆動回路７０２は、情報Ｄ１に含まれれる動作モードで、ＮＭＯＳトランジスタ６０６のスイッチングを制御する。具体的には、情報Ｄ１に含まれれる動作モードが、通常モードである場合、駆動回路７０２は、図５に例示した波形と同様の駆動信号Ｖｄｒを出力し、連続的にＮＭＯＳトランジスタ６０６を駆動する。

一方、情報Ｄ１に含まれれる動作モードが、バーストモードである場合、駆動回路７０２は、図６に例示した波形と同様の駆動信号Ｖｄｒを出力し、スイッチング期間と、停止期間とを交互に繰り返しつつ、ＮＭＯＳトランジスタ６０６を駆動する。

＜＜＜ＤＣ－ＤＣコンバータ２２の動作＞＞＞
図１３は、ＤＣ－ＤＣコンバータ２２の動作を説明するための図である。また、図１４は、処理回路１２０が実行する処理Ｓ１０の一例を示すフローチャートである。ここでは、時刻ｔ０以前に、図１の電源装置１０に交流電圧Ｖａｃが供給され、全波整流回路２０が整流電圧Ｖｒｅｃ１を生成していることとする。また、ここでは、交流電圧Ｖａｃの実効値は１００Ｖであることとする。

まず、時刻ｔ０において、全波整流回路２０が整流電圧Ｖｒｅｃ１をＤＣ－ＤＣコンバータ２２に出力すると、図２の制御ＩＣ５０の端子ＶＨには、整流電圧Ｖｒｅｃ１が印加される。この結果、図３の起動回路１１０は、図２の端子ＶＣＣに接続されたコンデンサ６１を充電する。電源電圧Ｖｃｃが生成されると、制御ＩＣ５０の内部電源１１１は、電源電圧Ｖｒｅｇを生成するため、制御ＩＣ５０の内部回路（例えば、制御回路１１２）は動作可能な状態となる。

なお、本実施形態では、制御ＩＣ５０の「起動」とは、端子ＶＨに整流電圧Ｖｒｅｃ１が印加されてから、時刻ｔ１において、制御回路１１２が状態設定動作（後述）を開始するまでの動作をいう。

時刻ｔ１となると、制御回路１１２の処理回路１２０は、制御ＩＣ５０の動作条件を設定すべく、いわゆる状態設定動作を実行する。具体的には、処理回路１２０は、図７、図９に示す端子ＳＴＢに接続された状態設定用の抵抗１００の抵抗値を取得すべく、信号ＳｃｌｍｐをＨレベルにするとともに、信号ＳｓｅｔをＨレベルにする（図１４のＳ２０）。

信号ＳｃｌｍｐがＨレベルとなると、図７のスイッチ制御回路１１４は、電圧Ｖａを端子ＳＴＢに印加するため、可変抵抗回路２３のＮＭＯＳトランジスタ１０２はオンとなる。また、信号ＳｓｅｔがＨレベルとなると、図９の電流出力回路３００は、端子ＳＴＢに対して電流Ｉｓｅｔを出力する。

そして、電流Ｉｓｅｔは、端子ＳＴＢ、及び抵抗１００を介して接地へと流れるため、端子ＳＴＢには、抵抗１００の抵抗値と、電流Ｉｓｅｔとに応じた電圧Ｖｓｔｂが生じることになる。なお、本実施形態では、例えば、記憶回路１２１には、電流Ｉｓｅｔ，Ｉｏｐｔのそれぞれの電流値は予め格納されていることとする。

その後、処理回路１２０は、図１４に示すように、電圧Ｖｓｔｂと、電流Ｉｓｅｔの電流値とに基づいて、抵抗１００の抵抗値を算出する（Ｓ２１）。抵抗１００の抵抗値が算出されると、処理回路１２０は、抵抗１００の抵抗値に基づいて定まる制御ＩＣ５０の動作条件（条件Ｃ１，Ｃ２）を、記憶回路１２１に格納する（Ｓ２２）。

具体的には、処理回路１２０は抵抗１００の抵抗値に基づいて、通常モードと、バーストモードとを切り替える閾値電圧Ｖｔｈ１（つまり、条件Ｃ１）を決定し、記憶回路１２１に格納する。本実施形態では、処理回路１２０は、例えば、記憶回路１２１に予め記憶された、閾値電圧Ｖｔｈ1と、抵抗１００の抵抗値との関係を示すテーブル情報に基づいて、閾値電圧Ｖｔｈ１を決定する。なお、処理回路１２０は、例えば、抵抗１００の抵抗値と、閾値電圧Ｖｔｈ１との関係を定める所定の式を用い、閾値電圧Ｖｔｈ１を決定しても良い。

そして、処理回路１２０は、電圧Ｖｃａが、閾値電圧Ｖｔｈ１より大きい場合、制御ＩＣ５０を通常モードで動作させ、電圧Ｖｃａが、閾値電圧Ｖｔｈより小さい場合、制御ＩＣ５０をバーストモードで動作させる。

このように、本実施形態では、ＤＣ－ＤＣコンバータ２２を利用する利用者が、抵抗１００を選択することにより、事後的に制御ＩＣ５０の動作モードが切り替わる際の条件Ｃ１を決定することができる。

なお、本実施形態では、抵抗１００の抵抗値に基づいて閾値電圧Ｖｔｈ１（条件Ｃ１）が定まることとしたが、閾値電圧Ｖｔｈ１を、出力電圧Ｖｏｕｔ１のレベルにより変化させても良い。例えば、出力電圧Ｖｏｕｔ１が所定レベル（４００Ｖ）から所定範囲内（例えば、±１０％の範囲内）では、閾値電圧Ｖｔｈ１を用い、所定範囲外では、閾値電圧Ｖｔｈを変更しても良い。

具体的には、例えば、出力電圧Ｖｏｕｔ１が所定範囲の最大値より大きくなると、閾値電圧として小さい値（例えば、閾値電圧Ｖｔｈ１×０．９）を用いても良い。また、例えば、出力電圧Ｖｏｕｔ１が所定範囲の最小値より小さくなると、閾値電圧として大きい値（例えば、閾値電圧Ｖｔｈ１×１．１）を用いても良い。このように、閾値電圧Ｖｔｈ１を変化させても、バーストモードと、通常モードとを抵抗１００の抵抗値に基づいて定めることができる。

さらに、処理回路１２０は、抵抗１００の抵抗値に基づいて、負荷１１の状態が過負荷状態であることを判定するための閾値電圧Ｖｔｈ２（つまり、条件Ｃ２）を決定し、記憶回路１２１に格納する。本実施形態では、処理回路１２０は、例えば、記憶回路１２１に予め記憶された、閾値電圧Ｖｔｈ２と、抵抗１００の抵抗値との関係を示すテーブル情報に基づいて、閾値電圧Ｖｔｈ２を決定する。なお、処理回路１２０は、例えば、抵抗１００の抵抗値と、閾値電圧Ｖｔｈ２との関係を定める所定の式を用い、閾値電圧Ｖｔｈ２を決定しても良い。

そして、処理回路１２０は、電圧Ｖｃａが、閾値電圧Ｖｔｈ２より大きい場合、駆動回路１１３の動作を停止する。したがって、本実施形態では、ＤＣ－ＤＣコンバータ２２を利用する利用者が、抵抗１００を選択することにより、事後的に、過負荷によりスイッチング動作を停止させる条件Ｃ２を決定することができる。

また、抵抗１００の抵抗値が格納された後の時刻ｔ２となると、処理回路１２０は、信号ＳｓｅｔをＬレベルに変更しつつ、信号Ｓｄｉｓを所定期間Ｈレベルに変化させる（Ｓ２３）。信号ＳｓｅｔがＬレベルになると、電流Ｉｓｅｔは停止される。また、信号ＳｄｉｓがＨレベルとなると、図９の放電回路３０２のＮＭＯＳトランジスタ４２１がオンとなるため、コンデンサ１０５は放電される。したがって、端子ＳＴＢの電圧Ｖｓｔｂは、ほぼゼロとなる。

その後、時刻ｔ３になると、処理回路１２０は、信号Ｓｄｉｓ，ＳｃｌｍｐをともにＬレベルとする（Ｓ２４）。この結果、コンデンサ１０５の放電は停止され、図９に示す端子ＳＴＢには、抵抗１００と、サーミスタ１０１とが直列に接続されることになる。

また、処理回路１２０は、時刻ｔ４となるとＡＣ－ＤＣコンバータ２１の動作を設定する信号Ｓｓｔｂを出力する処理を実行する。具体的には、処理回路１２０は、交流電圧Ｖａｃの実効値に応じて変化する電圧Ｖｈを取得し、（実効値、動作モード）＝（１００Ｖ，通常モード）を示す信号Ｓｓｅｔが出力されるよう、信号Ｓｃｏｍを信号出力回路３０１に出力する（Ｓ２５）。

なお、処理回路１２０は、起動後の時刻ｔ４においては、必ず通常モードを示す信号Ｓｓｅｔを、信号出力回路３０１に出力させる。したがって、このタイミングでは、処理回路１２０は、時刻ｔ４，ｔ５のそれぞれから、所定期間Ｔｘ１経過するまで、Ｈレベルの信号Ｓｃｏｍが出力される。

この結果、端子ＳＴＢの電圧は、時刻ｔ４，ｔ５のそれぞれから、所定期間Ｔｘ１経過するまで、基準電圧Ｖｒｅｆ２に応じた電圧となる。つまり、時刻ｔ４，ｔ５のそれぞれから、所定期間Ｔｘ１経過するまで、信号ＳｓｔｂがＡＣ－ＤＣコンバータ２１に出力されることになる。

そして、図１２の力率改善ＩＣ６０５の信号検出回路７００は、信号Ｓｓｅｔ（（実効値、動作モード）＝（１００Ｖ，通常モード））を検出し、記憶回路７０１に検出結果を格納する。このため、力率改善ＩＣ６０５は、信号Ｓｅｔに応じた動作をすることができる。なお、力率改善ＩＣ６０５は、制御ＩＣ５０の外部の「外部回路」に相当し、信号Ｓｓｅｔは、「設定信号」に相当する。

また、時刻ｔ６となると、処理回路１２０は、過熱保護機能が有効となるよう、信号ＳｏｔｐをＨレベルに変化させる（Ｓ２６）。この結果、電流出力回路３００からは、温度を検出する際に用いられる電流Ｉｏｔｐが出力される。したがって、端子ＳＴＢには、電流Ｉｏｔｐと、抵抗１００及びサーミスタ１０１の合成抵抗の抵抗値に応じた電圧Ｖｓｔｂが生じることになる。つまり、時刻ｔ６以降、過熱保護回路３０３は、サーミスタ１０１の温度が、所定温度Ｔａより高いか否かを検出することが可能となる。

なお、時刻ｔ６では、端子ＳＴＢに接続される抵抗（つまり、抵抗１００及びサーミスタ１０１）の抵抗値は、状態設定の期間（例えば、時刻ｔ１～ｔ３の期間）に端子ＳＴＢに接続される抵抗１００の抵抗値より大きい。このような場合、電流Ｉｏｔｐの電流値を大きくすると、電圧Ｖｓｔｂが大きくなりすぎることがある。そこで、本実施形態では、電流Ｉｏｔｐの電流値を、電流Ｉｓｔｂの電流値より小さくしている。

また、本実施形態では、例えば時刻ｔ６となると、処理回路１２０は、通常モードを示す信号Ｓｍｏｄｅと、駆動回路１１３を動作させる信号Ｓоｐｅと、を出力するため、図４の駆動回路１１３は、ＮＭＯＳトランジスタ３２，３３の駆動を開始する。この結果、ＤＣ－ＤＣコンバータ２２は、目的レベルの出力電圧Ｖｏｕｔ２を生成し、負荷１１に印加することになる。なお、図１３においては、便宜上、信号Ｓｍｏｄｅ，Ｓоｐｅは省略している。

そして、例えば、時刻ｔ７に、温度上昇が発生しサーミスタ１０１の抵抗値が小さくなると、電圧Ｖｓｔｂのレベルは低下する。なお、図１３では、温度上昇による電圧Ｖｓｔｂの変化が理解し易くなるよう、電圧Ｖｓｔｂを便宜上ゼロまで低下させている。

時刻ｔ７に、電圧Ｖｓｔｂが低下すると、図９の過熱保護回路３０３の電圧ＶｏｔｐはＨレベルになる。そして、本実施形態の処理回路１２０は、電圧ＶｏｔｐはＨレベルとなってから所定の遅延期間Ｔｄ１経過した時刻ｔ８となると、処理回路１２０は、過熱を検知し駆動回路１１３の動作を停止させる。なお、ここで、処理回路１２０が検知した過熱状態を、図１３の最下段で示している。

また、例えば、時刻ｔ９においてサーミスタ１０１の温度が低下すると、電圧Ｖｓｔｂのレベルは上昇する。この結果、図９の過熱保護回路３０３の電圧ＶｏｔｐはＬレベルになる。そして、本実施形態の処理回路１２０は、電圧ＶｏｔｐはＬレベルとなってから所定の遅延期間Ｔｄ２経過した時刻ｔ１０となると、処理回路１２０は、過熱状態でないことを検知し駆動回路１１３の動作を開始させる。

なお、図１３には示していないが、例えば時刻ｔ１０以降において、負荷１１の負荷電流Ｉｏｕｔが増加し、電圧Ｖｃａが閾値電圧Ｖｔｈ１より高くなると、処理回路１２０は、駆動回路１１３の動作モードを、通常モードから、バーストモードに変化させる。

このように、本実施形態の制御ＩＣ５０は、１つの端子ＳＴＢを用いて、状態設定と、通信と、過熱検知（または、過熱保護）とを実行することができる。したがって、制御ＩＣ５０は、多くの機能を実現しつつ、端子の数が増加することを抑制できる。

＝＝＝その他＝＝＝
図９では、端子ＳＴＢと、接地との間に抵抗１００及びサーミスタ１０１が直列に接続され、サーミスタ１０１に並列にＮＭＯＳトランジスタ１０２が接続されている。このような場合、ＮＭＯＳトランジスタ１０２がオンすると、端子ＳＴＢは、抵抗１００に応じた電圧が生じ、ＮＭＯＳトランジスタ１０２がオフすると、端子ＳＴＢは、サーミスタ１０１に応じた電圧が生じる。

ただし、端子ＳＴＢに接続される抵抗１００、サーミスタ１０１、及びＮＭＯＳトランジスタ１０２の接続関係は、図９の場合に限られない。例えば、端子ＳＴＢに一端が接続されたスイッチの他端が、並列接続された抵抗１００、またはサーミスタ１０１の何れかに接続される構成としても良い。このような構成であっても、本実施形態と同様の効果を得ることができる。

＝＝＝まとめ＝＝＝
以上、本実施形態の電源装置１０について説明した。本実施形態の制御ＩＣ５０は、端子ＳＴＢを用いて、状態設定と、通信と、過熱検知（または、過熱保護）との３つの処理を実行するが、例えば、状態設定と、過熱検知の２つの処理のみを実行しても良い。このような場合であっても、制御ＩＣ５０の端子の数の増加を抑制できる。

また、本実施形態では、端子ＣＡに接続されたスイッチ制御回路１１４が、電圧Ｖａを出力することにより、ＮＭＯＳトランジスタ１０２のオン、オフを制御する。したがって、仮に、スイッチ制御回路１１４に対、専用の端子を設ける場合と比較すると、制御ＩＣ５０の端子の数を削減できる。

また、電流出力回路３００は、電流Ｉｓｅｔと、電流Ｉｏｔｐとを端子ＳＴＢに出力する。このため、本実施形態では、状態設定と、過熱検知とのそれぞれの処理において、電圧Ｖｓｔｂを適切なレベルとすることができる。

また、放電回路３０２は、状態設定の処理が終了すると、コンデンサ１０５を放電する（例えば、図１３の時刻ｔ２）。したがって、本実施形態では、状態設定の処理の際には、電圧Ｖｓｔｂのレベルを安定させつつ、過熱検知を高精度で行うことができる。

また、処理回路１２０は、抵抗１００の抵抗値に応じた条件Ｃ１で、駆動回路１１３を通常モードで動作させるか、バーストモードで動作させるかを決定する。このように、本実施形態では、電源装置１０の利用者が、ＤＣ－ＤＣコンバータ２２の動作条件を設定することができる。

また、処理回路１２０は、抵抗１００の抵抗値に応じた条件Ｃ２で、負荷１１が過負荷状態であることを検出できる。このように、本実施形態では、電源装置１０の利用者が、ＤＣ－ＤＣコンバータ２２の動作条件を設定することができる。

また、処理回路１２０は、抵抗１００の抵抗値に応じた条件Ｃ１で、駆動回路１１３を通常モードで動作させるか、バーストモードで動作させるかを決定する。したがって、本実施形態では、電源装置１０の利用者が、ＤＣ－ＤＣコンバータ２２の動作条件を設定することができる。

また、過熱保護回路３０３では、コンパレータ４３１は、サーミスタ１０１の温度が所定温度Ｔａより高いか否かを検出できる。

また、信号出力回路３０１は、例えば図１３の時刻ｔ４～ｔ６の期間において、端子ＳＴＢを介し、ＡＣ－ＤＣコンバータ２１の動作を設定するための信号Ｓｓｔｂを出力する。このため、本実施形態では、通信機能を実現しつつ、端子の数が増加することを抑制できる。

また、電流出力回路３００は、信号Ｓｓｔｂが出力される間、端子ＳＴＢへの電流の出力を停止している。したがって、本実施形態の制御ＩＣ５０は、高い精度で信号ＳｓｔｂをＡＣ－ＤＣコンバータ２１に送信することができる。

また、ＤＣ－ＤＣコンバータ２２は、制御ＩＣ５０を用いることにより、種々の機能（例えば、状態設定、及び過熱保護）を実現できる。

また、本実施形態の制御ＩＣ５０は、端子ＳＴＢを用いて、状態設定と、通信と、過熱検知（または、過熱保護）との３つの処理を実行するが、例えば、過熱検知と、通信の２つの処理のみを実行しても良い。このような場合であっても、制御ＩＣ５０の端子の数の増加を抑制できる。

また、ＤＣ－ＤＣコンバータ２２は、制御ＩＣ５０を用いることにより、種々の機能（例えば、過熱検知、及び通信）を実現できる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ 電源装置
１１ 負荷
２０，６００ 全波整流回路
２１ ＡＣ－ＤＣコンバータ
２２ ＤＣ－ＤＣコンバータ
２３ 可変抵抗回路
６５，６６，９０～９２，１００，１０３，１０４，４１１，４１２，４２０，４３０，６１０，６１１ 抵抗
３２，３３，１０２，４０２，４０３，４２１，６０６ ＮＭＯＳトランジスタ
３４，６０２ トランス
３５ 制御ブロック
４０，４１，６０，６０３ ダイオード
４３ 定電圧回路
４４ 発光ダイオード
５０ 制御ＩＣ
３０，３１，４２，６１，６３，６４，６７，６８，１０５，６０１ コンデンサ
６２ フォトトランジスタ
１０１ サーミスタ
１１０ 起動回路
１１１ 内部電源
１１２ 制御回路
１１３，７０２ 駆動回路
１１４ スイッチ制御回路
１１５ 負荷検出回路
１１６ 回路
１２０ 処理回路
１２１，７０１ 記憶回路
２００，４１３ オペアンプ
２１０ 可変利得アンプ
２１１ バッファ
３００ 電流出力回路
３０１ 信号出力回路
３０２ 放電回路
３０３ 過熱保護回路
４００，４０１ 電流源
４１０ ＮＰＮトランジスタ
４３１ コンパレータ
４３２ ＡＮＤ回路
６０５ 力率改善ＩＣ
７００ 信号検出回路
ＶＣＣ，ＧＮＤ，ＳＴＢ，ＢＯ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯ，ＶＨ，ＺＣＤ，ＯＵＴ，Ｒ，Ｓ 端子

Claims (12)

1. 集積回路であって、
   第１抵抗と、温度検出用の第２抵抗と、スイッチと、が接続される第１端子と、
   前記第１端子に電流を出力する電流出力回路と、
   前記第１端子に前記第１抵抗に応じた電圧が印加されるよう前記スイッチを第１状態とした後、前記第１端子に前記第２抵抗に応じた電圧が印加されるよう前記スイッチを第２状態とするスイッチ制御回路と、
   記憶回路と、
   前記スイッチが前記第１状態となっている際の前記第１端子の第１電圧に基づいて、前記集積回路の動作条件を前記記憶回路に格納する処理回路と、
   前記スイッチが前記第２状態となっている際の前記第１端子の第２電圧に基づいて、温度を検出する温度検出回路と、
   を備える集積回路。
2. 請求項１に記載の集積回路であって、
   前記集積回路は、
   インダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路の前記トランジスタのスイッチングを制御し、
   前記スイッチの状態を制御する制御電極が接続される第２端子と、
   前記電源回路の消費電力に応じた第３電圧を、前記第２端子に印加する負荷検出回路と、
   を備え、
   前記スイッチ制御回路は、
   前記集積回路が起動すると、前記スイッチを前記第１状態にする第４電圧を前記第２端子に印加し、
   前記第４電圧のレベルは、
   前記電源回路の負荷が無負荷状態から過負荷状態まで変化する際の前記第３電圧の範囲外のレベルである、
   集積回路。
3. 請求項１または請求項２に記載の集積回路であって、
   前記電流出力回路は、
   前記スイッチが前記第１状態となると第１電流を出力し、前記スイッチが前記第２状態となった後、前記第１電流とは異なる第２電流を出力する、
   集積回路。
4. 請求項３に記載の集積回路であって、
   前記動作条件が前記記憶回路に格納された後、前記第２電流が出力される前に、前記第１端子に接続されるコンデンサを放電する放電回路を備える、
   集積回路。
5. 請求項２に記載の集積回路であって、
   前記出力電圧に応じた帰還電圧に基づいて、前記トランジスタを駆動する駆動回路を備え、
   前記動作条件は、
   前記駆動回路の動作モードを、バーストモードとするか通常モードとするかを判定するための条件とを含み、
   前記処理回路は、
   前記第３電圧と、前記動作条件とに基づいて、前記駆動回路の動作モードを変化させる、
   集積回路。
6. 請求項５に記載の集積回路であって、
   前記動作条件は、
   前記電源回路の負荷が過負荷状態であることを検出するための条件を含み、
   前記処理回路は、
   前記第３電圧と、前記動作条件とに基づいて、前記負荷が過負荷状態となると、前記トランジスタの駆動が停止するよう前記駆動回路を制御する、
   集積回路。
7. 請求項１または請求項２に記載の集積回路であって、
   前記温度検出回路は、
   前記スイッチが前記第２状態となっている際の前記第２電圧と、基準電圧とに基づいて、前記温度が所定温度より高いか否かを検出する比較回路を含む、
   集積回路。
8. 請求項１または請求項２に記載の集積回路であって、
   前記スイッチが前記第２状態となった後、前記集積回路の外部に設けられる外部回路に対し、前記外部回路の動作を設定するための設定信号を、前記第１端子を介して出力する信号出力回路を備える、
   集積回路。
9. 請求項８に記載の集積回路であって、
   前記電流出力回路は、
   前記設定信号が出力される期間において、前記電流の出力を停止する、
   集積回路。
10. インダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路であって、
    第１抵抗と、
    温度検出用の第２抵抗と、
    スイッチと、
    前記トランジスタのスイッチングを制御する集積回路と、
    を備え、
    前記集積回路は、
    前記第１抵抗と、前記第２抵抗と、前記スイッチと、が接続される第１端子と、
    前記第１端子に電流を出力する電流出力回路と、
    前記第１端子に前記第１抵抗に応じた電圧が印加されるよう前記スイッチを第１状態とした後、前記第１端子に前記第２抵抗に応じた電圧が印加されるよう前記スイッチを第２状態とするスイッチ制御回路と、
    記憶回路と、
    前記スイッチが前記第１状態となっている際の前記第１端子の第１電圧に基づいて、前記集積回路の動作条件を前記記憶回路に格納する処理回路と、
    前記スイッチが前記第２状態となっている際の前記第１端子の第２電圧に基づいて、温度を検出する温度検出回路と、
    を含む電源回路。
11. 集積回路であって、
    第１抵抗が接続される第１端子と、
    前記第１端子に前記第１抵抗に流す電流を出力する電流出力回路と、
    前記電流出力回路からの前記電流により発生した前記第１端子の第１電圧に基づいて、温度を検出する温度検出回路と、
    前記集積回路の外部に設けられる外部回路に対し、前記外部回路の動作を設定するための設定信号を、前記第１端子を介して出力する信号出力回路と、
    を備える集積回路。
12. インダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路であって、
    第１抵抗と、
    前記トランジスタのスイッチングを制御する集積回路と、
    を備え、
    前記集積回路は、
    前記第１抵抗が接続される第１端子と、
    前記第１端子に前記第１抵抗に流す電流を出力する電流出力回路と、
    前記電流出力回路からの前記電流により発生した前記第１端子の第１電圧に基づいて、温度を検出する温度検出回路と、
    前記集積回路の外部に設けられる外部回路に対し、前記外部回路の動作を設定するための設定信号を、前記第１端子を介して出力する信号出力回路と、
    を含む電源回路。

Images