JP5633535B2 - スイッチング制御回路及びスイッチング電源装置 - Google Patents
スイッチング制御回路及びスイッチング電源装置 Download PDFInfo
- Publication number
- JP5633535B2 JP5633535B2 JP2012092754A JP2012092754A JP5633535B2 JP 5633535 B2 JP5633535 B2 JP 5633535B2 JP 2012092754 A JP2012092754 A JP 2012092754A JP 2012092754 A JP2012092754 A JP 2012092754A JP 5633535 B2 JP5633535 B2 JP 5633535B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- power conversion
- voltage
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図1は特許文献1に示されているスイッチング電源装置の回路図である。図1において、スイッチング電源装置101は、1次巻線127と2次巻線129を有するトランス105、ダイオード117とコンデンサ119による整流平滑回路、ツェナーダイオード121とフォトカプラ113、及び抵抗123による帰還回路と、集積回路103を備えている。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波形に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の波高値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波高値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の平均値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧最大値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の最低値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号の周波数帯域に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の電力変換動作以外の期間での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の動作開始前での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記電力変換回路の動作開始から定常動作までの起動時間の前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の定常動作時での信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記スイッチング素子のオン期間又はオフ期間のうち、前記電力変換回路の動作上不要な期間に、前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
図2は第1の実施形態に係るPFCコンバータ301の回路図である。
このPFCコンバータ301は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC201を備えている。
スイッチング制御用IC201の電源端子VCCとグランド端子GND間にはノイズ除去用及び電圧安定化用のコンデンサC2が接続されている。
前記入力電圧検出端子Vdetに入力される電圧は、入力電圧検出端子Vdetに接続される、抵抗R2,R3による入力電圧検出回路の抵抗分圧比で変化する。したがって、入力電圧検出端子Vdetに接続される抵抗R2又はR3の値を選定することによって、スイッチング周波数を選択できる。すなわち、入力電圧検出端子VdetがPFCコンバータへの入力電圧波形の入力端子とスイッチング周波数の設定端子を兼ねることになる。
図5は第2の実施形態に係るDC−DCコンバータ302の回路図である。
このDC−DCコンバータ302は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC202を備えている。
駆動信号生成回路22は、駆動回路11を介して第1のスイッチング素子Q1及び第2のスイッチング素子Q2を所定のスイッチング周波数でオン/オフする。これにより、DC−DCコンバータ302は電流共振コンバータとして動作する。
3.3V〜 : 過電流保護動作の範囲(自動復帰(ヒカップ)方式)
5.0V〜 : 過電流保護動作の範囲(ラッチ方式)
このようにして、DC−DCコンバータ302の過電流保護機能として、ラッチ方式と自動復帰方式の二つの方式のスイッチング制御用ICを備える必要がない。そのため、在庫数が低減し、部品の標準化を推進でき、コスト低減を図ることができる。
このように、オペアンプやトランジスタのような能動素子を外部回路に備えていてもよい。
図9は、第3の実施形態に係るDC−DCコンバータに備えられるスイッチング制御用IC200の内部の構成をブロック化して表した図である。この図9は、後に示す別の実施形態でも参照する。
フィードバック端子FBの電圧が1V以下のときに、図9において、最大ブランキング周波数設定回路230により、フィードバック端子FBの電圧が1Vから0.4Vまでの変化に対して、発振を継続する発振期間とスイッチング動作が停止する停止期間の割合を変化させ、発振期間の割合を1から0まで線形的に変化するように設定されている。このため、負荷が軽くなってフィードバック端子FBの電圧が低下するに伴い、発振期間の割合は減少し、間欠発振の待機モードとなる。これにより軽負荷での損失低減に対応できる。
図10は第4の実施形態に係るDC−DCコンバータ304の回路図である。
このDC−DCコンバータ304は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
以上の繰り返しによって、OUT端子の出力電圧を矩形波状に変化させる。
図11は第5の実施形態に係るDC−DCコンバータ305の回路図である。
このDC−DCコンバータ305は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
図12は第6の実施形態に係るDC−DCコンバータ306の回路図である。
このDC−DCコンバータ306は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。
図13は第7の実施形態に係るDC−DCコンバータ307の回路図である。
このDC−DCコンバータ307は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC207を備えている。
図15は第8の実施形態に係るPFCコンバータ308の回路図である。
このスイッチング制御装置308は、本発明のスイッチング制御回路に相当するスイッチング制御用IC208を備えている。
スイッチング制御用IC208の内部には、出力電圧を安定化するために、フィードバック端子FBに入力される出力電圧検出信号の電圧と基準電圧との差分を増幅する誤差増幅器411が設けられている。COMP端子は誤差増幅器411の出力に接続されていて、COMP端子に外付けされる抵抗R24及びコンデンサC24によって、誤差増幅器411の利得と出力信号の位相が設定される。
図17は第9の実施形態に係るDC−DCコンバータ309の回路図である。
このDC−DCコンバータ309は、本発明のスイッチング制御回路に相当するスイッチング制御用IC209を備えている。
図19は第10の実施形態に係るDC−DCコンバータ310の回路図である。
このDC−DCコンバータ310は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC210を備えている。
図20において、発振回路512の出力信号はANDゲート513及び出力ドライバ514を介してOUT端子から出力される。コンパレータ511はOUT端子の電圧が所定値以上であることを検出した場合に、発振回路512へ制御信号を出力して、スイッチング周波数を切り替える。例えば、OUT端子の電圧が所定値以上であるとき、所定値未満である場合よりもスイッチング周波数を10kHz低下させる。
図21は第11の実施形態に係るDC−DCコンバータ311の回路図である。
このDC−DCコンバータ311は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用IC211を備えている。
VREF端子には、VC電圧検出回路14及びトランジスタQ4からなる外付け回路が接続されている。
図22において、VREF端子の第1の機能は基準電圧を外部へ出力することである。このVREF端子の第2の機能は、過電流検知時にラッチ動作させるか、自動復帰させるかを選択する機能である。
以上に示した各実施形態で幾つかのタイプのコンバータを示したが、コンバータの1次側は電流共振型に限らない。また、2次側はフライバック型以外にフォワード型であってもよい。また、ハーフブリッジ型、フルブリッジ型等に適用することもできる。
Q1,Q2…スイッチング素子
Q3,Q4…トランジスタ
SR…シャントレギュレータ
SS…ソフトスタート端子
SW…スイッチ
T…トランス
Vdet…入力電圧検出端子
ZT…極性検出端子
11…駆動回路
12…帰還回路
13…同期信号発生回路
14…VC電圧検出回路
21,22…駆動信号生成回路
23…過電流検出回路
24…遅延回路
25…定電流回路
26…ラッチ判別回路
27…発振回路
28…選択回路
29…待機モード動作回路
30…制御方式選択回路
200〜202…スイッチング制御用IC
204…スイッチング制御用IC
207〜211…スイッチング制御用IC
227…待機モード選択回路
301,302…PFCコンバータ
304〜311…DC−DCコンバータ
Claims (9)
- 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波形に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の波高値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧波高値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の平均値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の電圧最大値と基準電圧との比較結果に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧の最低値と基準電圧との比較結果に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号の周波数帯域に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の電力変換動作以外の期間での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の動作開始前での電圧値に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記電力変換回路の動作開始から定常動作までの起動時間の前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される、前記電力変換回路の定常動作時での信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、前記機能兼用外部端子の信号に応じて、前記電力変換回路の第1の動作パラメータ又は第1の動作モード情報の設定、若しくは前記スイッチング素子の第1の制御を行う、第1の動作状態設定手段と、
前記スイッチング素子のオン期間又はオフ期間のうち、前記電力変換回路の動作上不要な期間に、前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される信号に応じて、前記電力変換回路の第2の動作パラメータ又は第2の動作モード情報の設定を行う、第2の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第1の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第2の動作状態設定手段では、前記機能兼用外部端子に前記外部回路が選択的に接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第2の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。 - 請求項1〜8のいずれかに記載のスイッチング制御回路が前記電力変換回路に備えられたスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012092754A JP5633535B2 (ja) | 2012-04-16 | 2012-04-16 | スイッチング制御回路及びスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012092754A JP5633535B2 (ja) | 2012-04-16 | 2012-04-16 | スイッチング制御回路及びスイッチング電源装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010008274A Division JP5170117B2 (ja) | 2010-01-18 | 2010-01-18 | スイッチング制御回路及びスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012139100A JP2012139100A (ja) | 2012-07-19 |
JP5633535B2 true JP5633535B2 (ja) | 2014-12-03 |
Family
ID=46676054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012092754A Active JP5633535B2 (ja) | 2012-04-16 | 2012-04-16 | スイッチング制御回路及びスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5633535B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6003819B2 (ja) * | 2013-06-20 | 2016-10-05 | 株式会社デンソー | トランジスタ駆動回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335162A (en) * | 1993-01-15 | 1994-08-02 | Toko America, Inc. | Primary side controller for regulated power converters |
JPH10108457A (ja) * | 1996-09-30 | 1998-04-24 | Sony Corp | スイッチング電源用制御回路 |
US6856519B2 (en) * | 2002-05-06 | 2005-02-15 | O2Micro International Limited | Inverter controller |
JP4356396B2 (ja) * | 2003-08-22 | 2009-11-04 | オムロン株式会社 | 電圧生成回路およびこれを備えたスイッチング電源 |
JP4578198B2 (ja) * | 2004-09-30 | 2010-11-10 | 株式会社リコー | スイッチングレギュレータ |
US7339359B2 (en) * | 2005-03-18 | 2008-03-04 | Fairchild Semiconductor Corporation | Terminal for multiple functions in a power supply |
US7425834B2 (en) * | 2005-08-26 | 2008-09-16 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a time measurement |
JP4967395B2 (ja) * | 2006-03-22 | 2012-07-04 | 富士電機株式会社 | 半導体集積回路 |
JP4867500B2 (ja) * | 2006-06-29 | 2012-02-01 | 富士電機株式会社 | スイッチング電源装置 |
JP2009165288A (ja) * | 2008-01-08 | 2009-07-23 | Sanken Electric Co Ltd | スイッチング電源装置 |
-
2012
- 2012-04-16 JP JP2012092754A patent/JP5633535B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012139100A (ja) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5170117B2 (ja) | スイッチング制御回路及びスイッチング電源装置 | |
JP5494009B2 (ja) | スイッチング制御回路及びスイッチング電源装置 | |
JP6528561B2 (ja) | 高効率力率改善回路およびスイッチング電源装置 | |
US7714556B2 (en) | Quick response switching regulator and control method thereof | |
JP5660131B2 (ja) | スイッチング制御回路及びスイッチング電源装置 | |
EP2538534B1 (en) | Switching power supply circuit, semiconductor device, and LED lighting device | |
JP6424644B2 (ja) | 電源制御用半導体装置 | |
WO2011052197A1 (en) | Switching power supply circuit and power factor controller | |
JP5056395B2 (ja) | スイッチング電源装置 | |
US10601329B2 (en) | Switching regulator and power switch controller circuit thereof | |
TW201946351A (zh) | 電源控制用半導體裝置以及開關電源裝置及其設計方法 | |
JP2016052161A (ja) | 電流共振型電源装置 | |
JP5282067B2 (ja) | 力率改善回路およびその起動動作制御方法 | |
JP6569420B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP2023025437A (ja) | 集積回路、電源回路 | |
JP5660133B2 (ja) | スイッチング制御回路及びスイッチング電源装置 | |
JP5633536B2 (ja) | スイッチング制御回路及びスイッチング電源装置 | |
JP4111326B2 (ja) | スイッチング電源装置 | |
JP2011083049A (ja) | 電圧変換装置 | |
JP5633535B2 (ja) | スイッチング制御回路及びスイッチング電源装置 | |
JP5032447B2 (ja) | スイッチング電源装置 | |
WO2018207880A1 (ja) | リップル注入回路、スイッチング制御回路、発振回路、及びこれらを備えた電子機器 | |
JP6409304B2 (ja) | 絶縁型直流電源装置 | |
JP2010130881A (ja) | スイッチング電源回路 | |
CN117411292A (zh) | 集成电路、电源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5633535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |