JP2023025437A - 集積回路、電源回路 - Google Patents

Abstract

【課題】 消費電力をより低減することが可能な集積回路を提供する。【解決手段】 集積回路は、電源回路に目的レベルの出力電圧を生成させるために、前記電源回路のトランジスタを駆動する集積回路であって、前記集積回路の動作モードを指示する指示信号に基づいてオンオフする第１スイッチが接続される第１端子と、前記第１端子の電圧レベルに基づいて、前記集積回路を第１モードで動作させるか、前記第１モードより消費電力の大きい第２モードで動作させるか、を判定する第１判定回路と、前記集積回路を前記第１モードで動作させる場合、第１電源電圧の生成を停止し、前記集積回路を前記第２モードで動作させる場合、前記第１電源電圧を生成する第１電源電圧生成回路と、前記第１電源電圧が供給され、前記トランジスタを駆動する駆動回路と、を備える。【選択図】 図４

Description

本発明は、集積回路、及び電源回路に関する。

電源回路を制御する集積回路がある（例えば、特許文献１～７）。

特開２０１２－１１０１７３号公報 特開２０１３－０３８８５７号公報 特開２０１４－２３０３７７号公報 特開２０１６－１１１７５８号公報 特開２０１７－０１７７６７号公報 特開２０１７－０６０３２９号公報 特開２０１７－１２７１０９号公報

ところで、集積回路には、電源回路の負荷の状態に応じて動作モードを変更するものがある。

このような集積回路では、一般に負荷の状態を検出する負荷検出回路が常に動作している。このため、仮に、負荷が無負荷の状態となった場合であっても、集積回路は一定の電力を消費し続けるため、集積回路の消費電力をより小さくすることは難しい。

本発明は、上記のような従来の問題に鑑みてなされたものであって、消費電力をより低減することが可能な集積回路を提供することを目的とする。

前述した課題を解決する主たる本発明の集積回路の第１の態様は、電源回路に目的レベルの出力電圧を生成させるために、前記電源回路のトランジスタを駆動する集積回路であって、前記集積回路の動作モードを指示する指示信号に基づいてオンオフする第１スイッチが接続される第１端子と、前記第１端子の電圧レベルに基づいて、前記集積回路を第１モードで動作させるか、前記第１モードより消費電力の大きい第２モードで動作させるか、を判定する第１判定回路と、前記集積回路を前記第１モードで動作させる場合、第１電源電圧の生成を停止し、前記集積回路を前記第２モードで動作させる場合、前記第１電源電圧を生成する第１電源電圧生成回路と、前記第１電源電圧が供給され、前記トランジスタを駆動する駆動回路と、を備える。

前述した課題を解決する主たる本発明の電源回路は、目的レベルの出力電圧を生成する電源回路であって、トランジスタと、前記トランジスタを駆動する集積回路と、前記集積回路の動作モードを指示する指示信号に基づいてオンオフする第１スイッチと、を備え、前記集積回路は、前記第１スイッチが接続される第１端子と、前記第１端子の電圧レベルに基づいて、前記集積回路を第１モードで動作させるか、前記第１モードより消費電力の大きい第２モードで動作させるか、を判定する第１判定回路と、前記集積回路を前記第１モードで動作させる場合、第１電源電圧の生成を停止し、前記集積回路を前記第２モードで動作させる場合、前記第１電源電圧を生成する第１電源電圧生成回路と、前記第１電源電圧が供給され、前記トランジスタを駆動する駆動回路と、を含む。

前述した課題を解決する主たる本発明の集積回路の第２の態様は、電源回路に目的レベルの出力電圧を生成させるために、前記電源回路のパワートランジスタをスイッチング駆動する集積回路であって、前記集積回路の動作モードを設定する外部回路が接続される第１端子と、前記第１端子の電圧レベルに基づいて、前記集積回路を、スイッチング動作を行わない遮断モード、連続的にスイッチング動作を行う通常モード、又はスイッチング動作期間とスイッチング停止期間とを交互に繰り返す低待機電力モードの何れかで動作させるかを選択するモード選択回路と、を備える。

本発明によれば、消費電力をより低減することが可能な集積回路を提供することができる。

電源装置１０の一例を示す図である。 ＡＣ－ＤＣコンバータ１２の概要を示す図である。 ＤＣ－ＤＣコンバータ１３の一例を示す図である。 制御ＩＣ５０の一例を示す図である。 設定回路７６の一例を示す図である。 抵抗Ｒｓｔｂの抵抗値と、制御ＩＣ５０の駆動パターンを切り替える方式との関係を示す図である。 “通常モード”時の駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。 “低待機電力モード”時の駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。 インターフェース（ＩＦ）回路１８ａの一例を示す図である。 信号Ｗａｋｅｕｐ及び信号ＥｘｔＳＴＢの論理レベルと、電圧Ｖｓｔｂとの関係を示す図である。 信号Ｗａｋｅｕｐ及び信号ＥｘｔＳＴＢの論理レベルと、制御ＩＣ５０の動作モードとの関係を示す図である。 力率改善回路２２の一例を示す図である。 力率改善ＩＣ１７５の一例を示す図である。 制御ＩＣ５０の動作の一例を示す図である。 インターフェース（ＩＦ）回路１８ｂの一例を示す図である。 信号Ｗａｋｅｕｐの論理レベルと、電圧Ｖｓｔｂとの関係を示す図である。 信号Ｗａｋｅｕｐの論理レベルと、制御ＩＣ５０及び力率改善ＩＣ１５５の動作モードとの関係を示す図である。 制御ＩＣ５０及び力率改善ＩＣ１７５の動作の一例を示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜電源装置１０の概要＞＞＞
図１は、電源装置１０の一例を示す図である。電源装置１０は、例えば、テレビに組み込まれた装置であり、商用の交流電圧Ｖａｃから出力電圧Ｖｏｕｔ２を生成し、所定の負荷１４に電力を供給する。電源装置１０は、スイッチ１１、ＡＣ－ＤＣコンバータ１２、ＤＣ－ＤＣコンバータ１３、マイクロコントローラ（ＭＣＵ）１５ａ、コンデンサ１６、フォトダイオード１７、インターフェース（ＩＦ）回路１８ａから構成される。スイッチ１１は、ノードＮ２と、ノードＮ３との間に設けられ、マイクロコントローラ１５ａからの信号ＳＷ＿ｓｉｇによりオンオフされる。

ＡＣ－ＤＣコンバータ１２は、スイッチ１１がオンする場合、ノードＮ１，Ｎ２に印加される交流電圧Ｖａｃから出力電圧Ｖｏｕｔ１を生成する。一方、ＡＣ－ＤＣコンバータ１２は、スイッチ１１がオフする場合、交流電圧Ｖａｃが印加されないため、出力電圧Ｖｏｕｔ１を生成しない。

ＤＣ－ＤＣコンバータ１３は、ノードＮ４，Ｎ５に印加される出力電圧Ｖｏｕｔ１から出力電圧Ｖｏｕｔ２を生成する。負荷１４は、ノードＮ６，Ｎ７に接続され、出力電圧Ｖｏｕｔ２が印加され、負荷電流Ｉｏｕｔを供給されて動作する。負荷１４は、例えば、テレビに含まれ、直流電圧で動作する電子機器である。ここで、「接続」とは、特段の言及がない限り電気的に接続されている状態をいう、つまり、抵抗を介して接続されている場合も含む。

マイクロコントローラ１５ａは、利用者からの指示に基づいて、電源装置１０を制御する。マイクロコントローラ１５ａは、商用の交流電圧Ｖａｃに基づいて動作する電源回路（不図示）からの電圧Ｖｄｄを受けて動作し、コンデンサ１６は、電圧Ｖｄｄを安定させるために端子ＶＤＤと接地との間に設けられている。

また、フォトダイオード１７は、端子ＲＣＶと接地との間に設けられ、例えば、テレビのリモコン（不図示）からの赤外線を用いた信号を受信する。なお、マイクロコントローラ１５ａは、フォトダイオード１７が受信した信号に基づいて、電源装置１０及びテレビの各種機器（不図示）の動作を制御する。

また、マイクロコントローラ１５ａは、フォトダイオード１７が負荷１４をオンするためにリモコンから送信される信号を受信すると、リレーとしてのスイッチ１１をオンする信号ＳＷ＿ｓｉｇを送る。この結果、スイッチ１１はオンとなるため、交流電圧ＶａｃがＡＣ－ＤＣコンバータ１２に印加される。その後、ＡＣ－ＤＣコンバータ１２は、出力電圧Ｖｏｕｔ１を生成する。

また、この時、マイクロコントローラ１５ａは、ＤＣ－ＤＣコンバータ１３を起動する信号Ｗａｋｅｕｐをインターフェース回路１８ａに出力する。

そして、ＤＣ－ＤＣコンバータ１３は、インターフェース回路１８ａからの電圧Ｖｓｔｂに基づいて起動し、負荷１４に電力を供給する。なお、マイクロコントローラ１５ａは、所定の場合、ＤＣ－ＤＣコンバータ１３の動作モードを変更するための信号ＥｘｔＳＴＢも出力するが、詳細は後述する。

一方、マイクロコントローラ１５ａは、フォトダイオード１７が負荷１４をオフするためにリモコンから送信される信号を受信すると、スイッチ１１をオフする信号ＳＷ＿ｓｉｇを送る。この結果、スイッチ１１はオフとなるため、ＡＣ－ＤＣコンバータ１２への交流電圧Ｖａｃの供給は停止される。

また、この時、マイクロコントローラ１５ａは、ＤＣ－ＤＣコンバータ１３を停止させる信号Ｗａｋｅｕｐをインターフェース回路１８ａに出力する。これにより、インターフェース回路１８ａは、詳細は後述するが、所定レベルより高いレベルの電圧Ｖｓｔｂを生成する。また、ＤＣ－ＤＣコンバータ１３は、電圧Ｖｓｔｂを受けて出力電圧Ｖｏｕｔ２の生成を停止し、負荷１４への電力の供給を停止し、負荷１４に流れる負荷電流Ｉｏｕｔはゼロとなり、負荷１４は、いわゆる無負荷の状態となる。

また、インターフェース回路１８ａは、マイクロコントローラ１５ａからの信号Ｗａｋｅｕｐ及び信号ＥｘｔＳＴＢに応じて、制御ＩＣ５０の動作の変更や、制御ＩＣ５０と、力率改善ＩＣ１７５との間の連携機能を実現する。なお、インターフェース回路１８ａの詳細は後述する。また、インターフェース回路１８ａは、「外部回路」に相当する。

＜＜＜ＡＣ－ＤＣコンバータの概要＞＞＞
図２は、本発明の電源装置１０に含まれるＡＣ－ＤＣコンバータ１２の構成を示す図である。ＡＣ－ＤＣコンバータ１２は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔ１を生成する電源回路である。

ＡＣ－ＤＣコンバータ１２は、ダイオード２０，２１、力率改善回路２２を含んで構成される。ダイオード２０，２１は、ノードＮ１，Ｎ３からの交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒｅｃ１として後述の制御ＩＣ５０に印加する。

力率改善回路２２は、インターフェース回路１８ａからの電圧Ｓｉｇに基づいて商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔ１を生成し、ノードＮ４，Ｎ５に印加する。なお、力率改善回路２２の詳細については後述する。

＜＜＜ＤＣ－ＤＣコンバータ１３の概要＞＞＞
図３は、本発明の電源装置１０に含まれるＤＣ―ＤＣコンバータ１３の構成を示す図である。ＤＣ－ＤＣコンバータ１３は、所定の入力電圧Ｖｏｕｔ１（例えば、４００Ｖ）から、目的レベルの出力電圧Ｖｏｕｔ２（例えば、１５Ｖ）を負荷１４に生成するＬＬＣ電流共振型の電源回路である。

ＤＣ－ＤＣコンバータ１３は、コンデンサ３０，３１，４２、ＮＭＯＳトランジスタ３２，３３、トランス３４、制御ブロック３５、ダイオード４０，４１、定電圧回路４３、及び発光ダイオード４４を含んで構成される。

コンデンサ３０は、入力電圧Ｖｏｕｔ１が印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｏｕｔ１は、所定レベルの直流電圧である。

ＮＭＯＳトランジスタ３２は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ３３は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ３２，３３が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタであっても良い。

トランス３４は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬ３との間は絶縁されている。トランス３４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生し、２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ３２のソースと、ＮＭＯＳトランジスタ３３のドレインが接続され、他端にＮＭＯＳトランジスタ３３のソースがコンデンサ３１を介して接続されている。

したがって、ＮＭＯＳトランジスタ３２，３３のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することとなる。なお、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と補助コイルＬ４も、同極性で電磁結合されている。

制御ブロック３５は、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード４０，４１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ４２は、整流された電圧を平滑化する。この結果、コンデンサ４２には、平滑化された出力電圧Ｖｏｕｔ２が生成される。なお、出力電圧Ｖｏｕｔ２は、目的レベルの直流電圧となる。

定電圧回路４３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード４４は、出力電圧Ｖｏｕｔ２と、定電圧回路４３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ６２とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔ２のレベルが高くなると、発光ダイオード４４からの光の強度は強くなる。

＝＝＝制御ブロック３５＝＝＝
制御ブロック３５は、制御ＩＣ５０、ダイオード６０、コンデンサ６１，６３，６４，６７，６８，１５４、フォトトランジスタ６２、及び抵抗６５，６６を含む。

制御ＩＣ５０は、例えば、後述の端子ＳＴＢの状態に応じてＮＭＯＳトランジスタ３２，３３のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＳＴＢ，ＲＥＧ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯ，ＶＨを有する。

端子ＶＣＣは、制御ＩＣ５０を動作させるための電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、ダイオード６０のカソードと、一端が接地されたコンデンサ６１とが接続されている。このため、コンデンサ６１は、制御ＩＣ５０の起動回路７０（後述）からの電流又はダイオード６０からの電流により充電され、コンデンサ６１の充電電圧が、制御ＩＣ５０を動作させる電圧Ｖｃｃとなる。

端子ＧＮＤは、接地電圧が印加される端子であり、例えば電源装置１０が設けられる装置の筐体等に接続される。

端子ＳＴＢは、インターフェース回路１８ａが生成する電圧を受ける又は制御ＩＣ５０が後述の力率改善ＩＣ１７５に信号を出力するための端子である。なお、詳細は後述する。

端子ＲＥＧは、制御ＩＣ５０に内蔵された内部電源（ＲＥＧ１）９２（後述）の出力電圧を出力する端子である。なお、詳細は後述するが、内部電源９２の出力電圧を安定させるため、端子ＲＥＧと、接地との間には後述の図７に示すようにコンデンサ１５４が設けられる。

端子ＦＢは、出力電圧Ｖｏｕｔ２に応じた帰還電圧Ｖｆｂ＿ａが発生する端子であり、フォトトランジスタ６２、及びコンデンサ６３が接続される。フォトトランジスタ６２は、発光ダイオード４４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流し、コンデンサ６３は、端子ＦＢと、接地との間のノイズを除去するために設けられる。このため、フォトトランジスタ６２は、シンク電流を生成するトランジスタとして動作する。

端子ＩＳは、ＤＣ－ＤＣコンバータ１３の共振電流に応じた電圧が印加される端子である。ここで、コンデンサ６４及び抵抗６５が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。そして、抵抗６６及びコンデンサ６７は、低域通過フィルタを構成する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じ、ノイズ成分が除去された電圧が印加される。

なお、共振電流の電流値は、ＤＣ－ＤＣコンバータ１３の入力電力に応じて増加し、ＤＣ－ＤＣコンバータ１３の入力電力は、負荷１４で消費される電力に応じて増加する。このため、端子ＩＳに印加される電圧は、負荷１４の消費電力に応じた電圧を示すことになる。

端子ＣＡは、端子ＩＳに印加される電圧に応じて変化する電圧をコンデンサ６８に印加する。具体的には、負荷１４の消費電力が大きくなる、すなわち、負荷１４の状態が重負荷となると、コンデンサ６８に印加される電圧は大きくなる。一方、負荷１４の消費電力が小さくなる、すなわち、負荷１４の状態が軽負荷となると、コンデンサ６８に印加される電圧は小さくなる。

なお、「負荷１４の状態が重負荷」とは、例えば、負荷１４に流れる負荷電流Ｉｏｕｔの電流値が所定値（例えば、１Ａ）より大きい場合を指す。また、「負荷１４の状態が軽負荷」とは、例えば、負荷１４に流れる負荷電流Ｉｏｕｔの電流値が所定値（例えば、１Ａ）より小さい場合を指す。

端子ＶＨは、整流電圧Ｖｒｅｃ１が印加される端子である。なお、制御ＩＣ５０は、端子ＶＨを介して整流電圧Ｖｒｅｃ１が印加されると、電圧Ｖｃｃを充電して制御ＩＣ５０を起動する起動回路７０（後述）を含み、起動された後は、電圧Ｖｃｃに基づいて動作する。

端子ＨＯは、ＮＭＯＳトランジスタ３２を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ３２のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ３３を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ３３のゲートが接続される。

なお、端子ＳＴＢは、「第１端子」に相当し、端子ＶＨは、「第２端子」に相当し、端子ＶＣＣは、「第３端子」に相当し、端子ＲＥＧは、「第４端子」に相当する。

＜＜＜制御ＩＣ５０の詳細＞＞＞
図４は、制御ＩＣ５０の構成を示す図である。制御ＩＣ５０は、ＬＬＣ電流共振型の電源回路を制御する集積回路である。制御ＩＣ５０は、起動回路７０、電流源７１、ツェナーダイオード７２、判定回路７３、抵抗７４，７５、設定回路７６、リセット回路（ＲＥＳＥＴ）９０、低電圧保護回路（ＵＶＬＯ）９１、内部電源（ＲＥＧ１）９２、内部電源（ＲＥＧ２）９３、負荷検出回路１００、発振回路１０１、駆動回路１０２を含んで構成される。なお、判定回路７３は、「第１判定回路」又は「第１モード判定回路」に相当する。

＝＝＝起動回路７０＝＝＝
起動回路７０は、制御ＩＣ５０が起動する際に、制御ＩＣ５０が動作するための電源電圧Ｖｃｃを整流電圧Ｖｒｅｃ１に基づいて生成する。具体的には、起動回路７０は、制御ＩＣ５０の起動時、端子ＶＣＣの電圧Ｖｃｃに基づいて、端子ＶＨを介して印加される整流電圧Ｖｒｅｃ１から生成される電圧で図３のコンデンサ６１を充電し、電圧Ｖｃｃを生成する。

また、制御ＩＣ５０の起動が完了することで、電圧Ｖｃｃが十分高くなり、補助コイルＬ４からの電流でコンデンサ６１が充電されるようになると、起動回路７０は、コンデンサ６１の充電を停止する。

ここで、「起動」とは、交流電圧Ｖａｃが電源装置１０に印加された後、制御ＩＣ５０のデジタル回路を動作させる信号ｒｓｔ１（後述）が出力されてから、スイッチングを開始する信号ｒｓｔ２（後述）が出力されるまでの動作をいう。

なお、制御ＩＣ５０の「起動」には、以下のステップ（１）及び（２）で示す動作が含まれる。ステップ（１）として、交流電圧Ｖａｃが電源装置１０に印加された後、制御ＩＣ５０の各種回路を初期設定する“状態設定期間”が経過する。ステップ（２）として、ステップ（１）が経過した後、起動回路７０がコンデンサ６１を充電し、電圧Ｖｃｃのレベルを制御ＩＣ５０がＮＭＯＳトランジスタ３２，３３のスイッチングを開始するレベル（例えば、後述する所定レベルＶｃｃｏｎ）とする。なお、ステップ（１）及び（２）の詳細については、後述する。本実施形態の起動回路７０は、定電圧源８０、制御回路８１、充電回路８２を含んで構成される。

＜＜定電圧源８０＞＞
定電圧源８０は、整流電圧Ｖｒｅｃ１に基づいて定電圧Ｖｓｔａｒｔｕｐ（例えば、３０Ｖ）を生成する。具体的には、定電圧源８０は、制御ＩＣ５０の動作モードに関わらず、端子ＶＨを介して印加される整流電圧Ｖｒｅｃ１に基づいて定電圧Ｖｓｔａｒｔｕｐを生成する。

また、定電圧源８０は、定電圧Ｖｓｔａｒｔｕｐを、整流電圧Ｖｒｅｃ１が端子ＶＨに印加される間、制御回路８１、充電回路８２、電流源７１、判定回路７３に印加する。なお、定電圧Ｖｓｔａｒｔｕｐは、「所定電圧」に相当する。

＜＜制御回路８１＞＞
制御回路８１は、充電回路８２を制御し、充電回路８２に電圧Ｖｃｃを生成させる。また、上述の制御ＩＣ５０が起動する際のステップ（１）から（２）の間、制御回路８１は、充電回路８２を制御する。

具体的には、図３のＮＭＯＳトランジスタ３２，３３のスイッチングを開始すべきことを示す信号Ｓｂが判定回路７３によって出力されると、制御回路８１は、電圧Ｖｃｃの電圧値に応じて充電回路８２を制御する信号Ｐｏｎを出力する。また、以下、ＮＭＯＳトランジスタ３２，３３のスイッチングを開始すべきことを示す場合の信号Ｓｂを「スイッチングすべき信号Ｓｂ」と称する。

一方、ＮＭＯＳトランジスタ３２，３３のスイッチングを停止すべきことを示す信号Ｓｂが判定回路７３によって出力されると、制御回路８１は、電圧Ｖｃｃの生成を充電回路８２に停止させる信号Ｐｏｎを出力する。また、ＮＭＯＳトランジスタ３２，３３のスイッチングを停止すべきことを示す場合の信号Ｓｂを「スイッチングを停止すべき信号Ｓｂ」と称する。なお、信号Ｐｏｎの詳細は後述する。

ここで、状態設定期間において、電圧Ｖｃｃのレベルが所定レベルＶｓｔｏｎ（例えば、９Ｖ）より低いと、制御回路８１は、充電回路８２にコンデンサ６１を充電させる信号Ｐｏｎを出力する。一方、電圧Ｖｃｃのレベルが所定レベルＶｓｔｏｆｆ（例えば、１０Ｖ）となると、制御回路８１は、充電回路８２にコンデンサ６１の充電を停止させる信号Ｐｏｎを出力する。

また、電圧Ｖｃｃのレベルが所定レベルＶｓｔｏｆｆから所定レベルＶｓｔｏｎに低下すると、制御回路８１は、再び充電回路８２にコンデンサ６１を充電させる信号Ｐｏｎを出力する。その後、状態設定期間が完了すると、制御回路８１は、電圧Ｖｃｃのレベルが所定レベルＶｃｃｏｎとなるまで、充電回路８２にコンデンサ６１を充電させる信号Ｐｏｎを出力する。

そして、制御ＩＣ５０の起動が完了することで、電圧Ｖｃｃのレベルが十分高くなり、補助コイルＬ４からの電流でコンデンサ６１が充電されるようになると、制御回路８１は、充電回路８２にコンデンサ６１の充電を停止させる信号Ｐｏｎを出力する。充電回路８２にコンデンサ６１の充電を停止させる信号Ｐｏｎが出力された後は、定電圧源８０は定電圧Ｖｓｔａｒｔｕｐを供給する必要が無くなり、この定電圧Ｖｓｔａｒｔｕｐの生成に伴う電流発生はほぼ０となる。よって定電圧源８０での消費電力はほぼなくなる。なお、コンデンサ６１は、「第１コンデンサ」に相当する。

＜＜充電回路８２＞＞
充電回路８２は、電圧Ｖｓｔａｒｔｕｐに基づいて動作し、端子ＶＣＣを介してコンデンサ６１を充電し電圧Ｖｃｃを生成する。具体的には、コンデンサ６１を充電すべきことを示す信号Ｐｏｎが制御回路８１によって出力されると、充電回路８２は、電圧Ｖｓｔａｒｔｕｐに基づいて端子ＶＣＣを介してコンデンサ６１を充電する。一方、コンデンサ６１の充電を停止すべきことを示す信号Ｐｏｎが制御回路８１によって出力されると、充電回路８２は、コンデンサ６１の充電を停止する。

＝＝＝電流源７１＝＝＝
電流源７１は、端子ＳＴＢに接続されたインターフェース回路１８ａの状態に応じた電圧を、端子ＳＴＢに生成させる回路である。詳細は後述するが、端子ＳＴＢの電圧Ｖｓｔｂのレベルにより、制御ＩＣ５０は、マイクロコントローラ１５ａからの信号に応じた動作モードで動作することができる。本実施形態の電流源７１は、設定回路７６からの信号Ｓａ（後述）に基づいて、制御ＩＣ５０が所定の状態にある際に端子ＳＴＢに電流Ｉａを供給する。具体的には、状態設定期間を除く期間において、電流Ｉａを供給するよう指示する信号Ｓａが入力されると、電流源７１は、端子ＳＴＢに電流Ｉａを供給する。

なお、電流Ｉａは、後述する図９に示すインターフェース回路１８ａ内のコンデンサ１５０を充電する電流である。また、マイクロコントローラ１５ａがＤＣ－ＤＣコンバータ１３を停止させる信号Ｗａｋｅｕｐを出力すると、コンデンサ１５０に生じる電圧Ｖｓｔｂのレベルは上昇し、所定レベルＶｓｔｏｐ（例えば、５．０Ｖ）より高くなる。

一方、マイクロコントローラ１５ａがＤＣ－ＤＣコンバータ１３を動作させる信号Ｗａｋｅｕｐを出力すると、図９の抵抗１５１（後述）を介してコンデンサ１５０は放電されるため、電圧Ｖｓｔｂのレベルは低下し、所定レベルＶｓｔｏｐより低くなる。このように、電流Ｉａに応じて、端子ＳＴＢの電圧Ｖｓｔｂのレベルが変化することにより、制御ＩＣ５０は、マイクロコントローラ１５ａからの指示に応じて動作することができる。なお、インターフェース回路１８ａの詳細は後述する。

＝＝＝ツェナーダイオード７２＝＝＝
ツェナーダイオード７２は、端子ＳＴＢと、接地との間に設けられ、端子ＳＴＢの電圧Ｖｓｔｂのレベルが所定レベル（例えば、５．９Ｖ）を超えないよう（すなわち、クランプするよう）に機能する。なお、ツェナーダイオード７２は、「クランプ素子」に相当する。

＝＝＝判定回路７３＝＝＝
判定回路７３は、端子ＳＴＢの電圧Ｖｓｔｂのレベルが、制御ＩＣ５０の動作モードを判定するための所定レベルＶｓｔｏｐを超えたか否かを判定する。具体的には、電圧Ｖｓｔｂのレベルが所定レベルＶｓｔｏｐより低い場合、判定回路７３は、スイッチングすべき信号Ｓｂを出力する。また、この場合の制御ＩＣ５０の動作モードを“通電モード”と称する。また、制御ＩＣ５０が“通電モード”で動作する場合、制御ＩＣ５０は、上述のステップ（２）より後において、ＮＭＯＳトランジスタ３２，３３をスイッチングする。

一方、電圧Ｖｓｔｂのレベルが所定レベルＶｓｔｏｐより高くなる場合、判定回路７３は、スイッチングを停止すべき信号Ｓｂを出力する。また、この場合の制御ＩＣ５０の動作モードを“遮断モード”と称する。また、制御ＩＣ５０が“遮断モード”にある場合、制御ＩＣ５０は、ＮＭＯＳトランジスタ３２，３３をスイッチングしない。なお、“通電モード”は、「第１モード」に相当し、“遮断モード”は、「第２モード」に相当する。また、所定レベルＶｓｔｏｐは、「第１電圧レベル」に相当する。

＝＝＝抵抗７４，７５＝＝＝
抵抗７４，７５は、交流電圧Ｖａｃの実効値を検出するための電圧Ｖｈを整流電圧Ｖｒｅｃ１から生成する。具体的には、抵抗７４，７５は、整流電圧Ｖｒｅｃ１が印加されるノードと、接地との間に直列に接続され、抵抗７４，７５の接続点に電圧Ｖｈを生成する。

＝＝＝設定回路７６＝＝＝
図５は、設定回路７６の一例を示す図である。設定回路７６は、制御ＩＣ５０の動作を設定するための各種信号を出力する。具体的には、設定回路７６は、電流源７１に電流Ｉａを供給又は停止させる信号Ｓａを出力する。

更には、設定回路７６は、“外部モード”（後述）で駆動パターンを変化させる場合、電圧Ｖｓｔｂのレベルの変化を検出し、発振回路１０１（後述）にＮＭＯＳトランジスタ３２，３３の駆動パターンを指示する信号Ｓｃを出力する。また、設定回路７６は、状態設定期間の完了を示す信号Ｓｄと、ＮＭＯＳトランジスタ３２，３３の駆動パターンを変化させる方式を示す信号Ｓｅとを出力する。設定回路７６は、デジタル回路（論理回路）で構成されるデジタル部１１０、アナログ回路で構成されるアナログ部１１１を含んで構成される。

＝＝＝＝デジタル部１１０＝＝＝＝
デジタル部１１０は、制御回路１２０、判定回路１２１を含んで構成される。

＝＝＝＝＝制御回路１２０＝＝＝＝＝
制御回路１２０は、図４の電流源７１、制御回路８１、内部電源９２、及び図５のアナログ部１１１内の各種回路を制御する。なお、制御回路１２０は、「制御回路」に相当する。

＝＝＝＝＝判定回路１２１＝＝＝＝＝
判定回路１２１は、制御回路１２０からの信号と、アナログ・デジタル変換器（ＡＤＣ）１３２（後述）の変換結果（デジタル値Ｄｖｓｔｂ）とに基づいてＮＭＯＳトランジスタ３２，３３の駆動パターンを変化させる方式を判定する。

また、変換結果を取得すべきタイミングを示す信号Ｓ３が制御回路１２０によって出力されると、判定回路１２１は、抵抗１５１（後述）の抵抗値Ｒｓｔｂに応じた電圧Ｖｓｔｂの電圧値をデジタル値に変換したデジタル値Ｄｖｓｔｂを取得する。そして、判定回路１２１は、デジタル値Ｄｖｓｔｂに応じて、“外部モード”又は“内部モード”の何れで駆動パターンを変化させるかを示す信号Ｓｅを出力する。

ここで、“外部モード”とは、信号ＥｘｔＳＴＢの論理レベルに応じてインターフェース回路１８ａが出力する電圧Ｖｓｔｂのレベルを、後述のコンパレータ１３４が判定し、後述する所定レベルＶｔｈｓｔｂより高いか否かにより、駆動パターンを変化させるモードである。

一方、“内部モード”とは、後述の負荷検出回路１００が出力する電圧Ｖｃａ、すなわち負荷１４の状態に基づいて駆動パターンを変化させるモードである。なお、判定回路１２１は、「第２判定回路」に相当する。

＝＝＝＝アナログ部１１１＝＝＝＝
アナログ部１１１は、アナログ回路で構成され、放電回路１３０、電流源１３１、アナログ・デジタル変換器（ＡＤＣ）１３２、クランプ回路１３３、コンパレータ１３４、通信回路１３５を含む。なお、アナログ部１１１の放電回路１３０、電流源１３１、及びアナログ・デジタル変換器１３２は、状態設定期間において、後述する図９に示す抵抗１５１の抵抗値Ｒｓｔｂに基づいて図３のＮＭＯＳトランジスタ３２，３３の駆動パターンを変化させる方式を決定するために動作する。

＝＝＝＝＝放電回路１３０＝＝＝＝＝
放電回路１３０は、状態設定期間において、抵抗１５１の抵抗値Ｒｓｔｂに応じた電圧を正確に判定するため、後述する図９のコンデンサ１５０（後述）を放電する。具体的には、コンデンサ１５０を放電する信号Ｓ１が制御回路１２０によって出力されると、放電回路１３０は、コンデンサ１５０が接続される端子ＳＴＢを放電する。一方、コンデンサ１５０の放電を停止する信号Ｓ１が制御回路１２０によって出力されると、放電回路１３０は、コンデンサ１５０が接続される端子ＳＴＢの放電を停止する。

＝＝＝＝＝電流源１３１＝＝＝＝＝
電流源１３１は、駆動パターンを変化させる方式を設定するための後述の図９の抵抗１５１の抵抗値Ｒｓｔｂを測定するため、電流Ｉｂを端子ＳＴＢに供給する。具体的には、電流Ｉｂの供給を指示する信号Ｓ２が制御回路１２０によって出力されると、電流源１３１は、端子ＳＴＢを介して抵抗１５１に電流Ｉｂを供給する。これにより、制御ＩＣ５０は、抵抗１５１の抵抗値Ｒｓｔｂを判定することができる。

また、詳細は後述するが、利用者は、図６に示すように、駆動パターンを変化させる方式を、“外部モード”に設定する場合、抵抗値Ｒｓｔｂを抵抗値Ｒａとし、“内部モード”に設定する場合、抵抗値Ｒｓｔｂを抵抗値Ｒｂとする。

なお、判定回路１２１は、抵抗値Ｒｓｔｂが抵抗値Ｒａである場合、“外部モード”で駆動パターンを変化させることを示す信号Ｓｅを出力する。また、“外部モード”で駆動パターンを変化させることを示す場合の信号Ｓｅを「“外部モード”を示す信号Ｓｅ」と称する。

一方、判定回路１２１は、抵抗値Ｒｓｔｂが抵抗値Ｒｂである場合、“内部モード”で駆動パターンを変化させることを示す信号Ｓｅを出力する。また、“内部モード”で駆動パターンを変化させることを示す場合の信号Ｓｅを「“内部モード”を示す信号Ｓｅ」と称する。

＝＝＝＝＝アナログ・デジタル変換器（ＡＤＣ）１３２＝＝＝＝＝
アナログ・デジタル変換器（ＡＤＣ）１３２は、電圧Ｖｓｔｂの電圧値をデジタル値Ｄｖｓｔｂに変換する。本実施形態では、制御回路１２０は、電流Ｉｂの供給を指示する信号Ｓ２を出力し、デジタル値Ｄｖｓｔｂを取得すべきタイミングを示す信号Ｓ３を出力する。その後、判定回路１２１は、デジタル値Ｄｖｓｔｂに基づいて信号Ｓｅを出力する。その際、アナログ・デジタル変換器１３２は、抵抗１５１に生じる電圧の電圧値を、デジタル値Ｄｖｓｔｂに変換して判定回路１２１に出力する。

＝＝＝＝＝クランプ回路１３３＝＝＝＝＝
クランプ回路１３３は、端子ＳＴＢの電圧Ｖｓｔｂのレベルを所定レベルＶｎｏｒｍに維持するよう電圧を生成する。

クランプ回路１３３は、オペアンプ１４０、ＰＭＯＳトランジスタ１４１、抵抗１４２を含んで構成される。オペアンプ１４０は、非反転入力端子に入力される電圧Ｖｓｔｂのレベルが、反転入力端子に入力される所定レベルＶｎｏｒｍより低い場合、ＰＭＯＳトランジスタ１４１のオン抵抗を小さくするよう、ＰＭＯＳトランジスタ１４１を駆動する。

一方、オペアンプ１４０は、電圧Ｖｓｔｂのレベルが、所定レベルＶｎｏｒｍより高い場合、ＰＭＯＳトランジスタ１４１のオン抵抗を大きくするよう、ＰＭＯＳトランジスタ１４１を駆動する。そして、抵抗１４２は、電圧Ｖｒｅｇ２と、ＰＭＯＳトランジスタ１４１のオン抵抗とに応じた電流を制限しつつ、電圧Ｖｓｔｂのレベルを所定レベルＶｎｏｒｍとするよう電圧を生成する。

なお、端子ＳＴＢを駆動するクランプ回路１３３の駆動能力は、放電回路１３０、通信回路１３５（後述）の駆動能力より小さい。そして、これらの回路が動作しない場合、かつ端子ＳＴＢに外部から接地電圧が印加されない場合に、クランプ回路１３３は、電圧Ｖｓｔｂのレベルを所定レベルＶｎｏｒｍとするよう電圧を生成する。

＝＝＝＝＝コンパレータ１３４＝＝＝＝＝
コンパレータ１３４は、マイクロコントローラ１５ａからの信号ＥｘｔＳＴＢに基づいて、制御ＩＣ５０を“通常モード”で動作させるか、“低待機電力モード”で動作させるか、を判定する。

ここで、“通常モード”とは、負荷の状態が軽負荷でない場合において、制御ＩＣ５０が、図７に示すようにＮＭＯＳトランジスタ３２，３３を連続的にスイッチングする動作モードである。

一方、“低待機電力モード”とは、負荷の状態が軽負荷の際に、制御ＩＣ５０が、図８に示すようにＮＭＯＳトランジスタ３２，３３を連続的にスイッチングするスイッチング動作期間と、間欠的にスイッチングを停止する停止動作期間とを交互に繰り返す、いわゆるバーストモードでスイッチングする動作モードである。

なお、“通常モード”及び“低待機電力モード”は、制御ＩＣ５０が“通電モード”で動作する場合のＮＭＯＳトランジスタ３２，３３の駆動パターンを示すモードである。

具体的には、“外部モード”を示す信号Ｓｅが出力される場合、コンパレータ１３４は、所定レベルＶｔｈｓｔｂより高いレベルの電圧Ｖｓｔｂを検出すると、“通常モード”を指示する信号Ｓｃを出力し、後述の発振回路１０１に、“通常モード”でＮＭＯＳトランジスタ３２，３３をスイッチングする発振信号Ｖｏｓｃを出力させる。

一方、コンパレータ１３４は、所定レベルＶｔｈｓｔｂより低いレベルの電圧Ｖｓｔｂを検出すると、“低待機電力モード”を指示する信号Ｓｃを出力し、発振回路１０１に、“低待機電力モード”でＮＭＯＳトランジスタ３２，３３をスイッチングする発振信号Ｖｏｓｃを出力させる。なお、コンパレータ１３４は、「第１信号出力回路」又は「第２モード判定回路」に相当し、信号Ｓｃは、「第２信号」に相当する。また、所定レベルＶｔｈｓｔｂは、「第２電圧レベル」に相当し、判定回路７３及びコンパレータ１３４は、「モード選択回路」に相当する。

＝＝＝＝＝通信回路１３５＝＝＝＝＝
通信回路１３５は、力率改善ＩＣ１７５との連携機能を実現するため、端子ＳＴＢにパルス信号を出力する。具体的には、通信回路１３５は、交流電圧Ｖａｃの実効値を力率改善ＩＣ１７５に伝えるため、端子ＶＨに印加される整流電圧Ｖｒｅｃ１に基づいて交流電圧Ｖａｃの実効値を判定するための電圧Ｖｈを受け、この電圧Ｖｈに基づいて端子ＳＴＢにパルス信号を生成して出力する。なお、パルス信号は、所定レベルＶｓｔｏｐより低く、所定レベルＶｔｈｓｔｂより高い振幅レベルを有する。

この動作は通信回路１３５が電圧Ｖｈを受け、交流電圧Ｖａｃの実効値が高い（例えば、２００Ｖ）か、又は低い（例えば、１００Ｖ）かを示すパルス信号を生成し、インターフェース回路１８ａ（１８ｂ）を介して力率改善ＩＣ１７５に出力することで実行される。

また、“内部モード”を示す信号Ｓｅが出力されると、通信回路１３５は、負荷１４の状態に応じたパルス幅を有するパルス信号を出力する。なお、通信回路１３５は、「第２信号出力回路」又は「信号出力回路」に相当し、パルス信号は、「第３信号」に相当する。

＝＝＝リセット回路（ＲＥＳＥＴ）９０＝＝＝
図４に戻り、リセット回路（ＲＥＳＥＴ）９０は、電圧Ｖｃｃが低い場合に制御ＩＣ５０のデジタル部の回路をリセットし、制御ＩＣ５０のデジタル回路の動作を停止する。具体的には、リセット回路９０は、電圧Ｖｃｃのレベルが所定レベルＶｃｃｒｓｔに満たない場合、制御ＩＣ５０のデジタル回路をリセットする信号ｒｓｔ１を出力する。

一方、リセット回路９０は、電圧Ｖｃｃのレベルが所定レベルＶｃｃｒｓｔを超えると、制御ＩＣ５０のデジタル回路が動作を開始する信号ｒｓｔ１を出力する。本実施形態では、電圧Ｖｃｃが上昇し、リセット回路９０がデジタル部の回路のリセットを解除すると、上述した状態設定が実行される。

＝＝＝低電圧保護回路（ＵＶＬＯ）９１＝＝＝
低電圧保護回路（ＵＶＬＯ）９１は、電圧Ｖｃｃが低い場合に負荷検出回路１００、発振回路１０１、及び駆動回路１０２（後述）をリセットし、負荷検出回路１００、発振回路１０１、及び駆動回路１０２の動作を停止する。具体的には、低電圧保護回路９１は、電源電圧Ｖｃｃのレベルが所定レベルＶｃｃｏｎに満たない場合、負荷検出回路１００、発振回路１０１、及び駆動回路１０２をリセットする信号ｒｓｔ２を出力する。

一方、低電圧保護回路９１は、電圧Ｖｃｃのレベルが所定レベルＶｃｃｏｎを超えると、負荷検出回路１００、発振回路１０１、及び駆動回路１０２が動作を開始する信号ｒｓｔ２を出力する。本実施形態では、電圧Ｖｃｃが上昇し、低電圧保護回路９１が各種回路のリセットを解除すると、制御ＩＣ５０は、スイッチング動作を開始する。

＝＝＝内部電源（ＲＥＧ１）９２＝＝＝
内部電源（ＲＥＧ１）９２は、制御ＩＣ５０の起動時、電圧Ｖｃｃのレベルが上昇すると、駆動回路１０２（後述）が出力する駆動信号Ｖｄｒ１，Ｖｄｒ２用の電圧Ｖｒｅｇ１を生成する。具体的には、スイッチングすべき信号Ｓｂが判定回路７３によって出力され、電圧Ｖｃｃのレベルが接地レベルから上昇すると、内部電源９２は、徐々に内部で電圧Ｖｒｅｇ１を生成する。

その後、状態設定期間の完了を示す信号Ｓｄが設定回路７６によって出力されると、内部電源９２は、電圧Ｖｒｅｇ１を端子ＲＥＧに出力する。また、制御ＩＣ５０が“通電モード”で動作する場合、低電圧保護回路９１が、上述した信号ｒｓｔ２を出力すると、駆動回路１０２は、ＮＭＯＳトランジスタ３２，３３のスイッチングを開始する。

また、スイッチングを停止すべき信号Ｓｂが判定回路７３によって出力されると、内部電源９２は、電圧Ｖｒｅｇ１の生成を停止する。これにより、制御ＩＣ５０が“遮断モード”にある場合、駆動回路１０２は、ＮＭＯＳトランジスタ３２，３３のスイッチングを停止する。なお、内部電源９２は、「第１電源電圧生成回路」に相当し、電圧Ｖｒｅｇ１は、「第１電源電圧」に相当する。

＝＝＝内部電源（ＲＥＧ２）９３＝＝＝
内部電源（ＲＥＧ２）９３は、制御ＩＣ５０の起動時、電圧Ｖｃｃが上昇すると、状態設定を実行するための各種回路の電源として用いられる電圧Ｖｒｅｇ２を生成する。具体的には、スイッチングすべき信号Ｓｂが判定回路７３によって出力され、電圧Ｖｃｃのレベルが接地レベルから上昇すると、内部電源９３は、電圧Ｖｒｅｇ２を生成する。これにより、制御ＩＣ５０の各種回路（例えば、制御回路１２０、放電回路１３０、及び電流源１３１）は、制御ＩＣ５０が“通電モード”で動作する場合、電圧Ｖｒｅｇ２の供給を受けて動作する。

また、スイッチングを停止すべき信号Ｓｂが判定回路７３によって出力されると、内部電源９３は、電圧Ｖｒｅｇ２の生成を停止する。これにより、制御ＩＣ５０の各種回路は、制御ＩＣ５０が“遮断モード”にある場合、動作しない。なお、内部電源９３は、「第２電源電圧生成回路」に相当し、電圧Ｖｒｅｇ２は、「第２電源電圧」に相当する。

＝＝＝負荷検出回路１００＝＝＝
負荷検出回路１００は、端子ＩＳに印加され、負荷１４の消費電力に応じた電圧に基づいて、負荷１４の状態が軽負荷であるか重負荷であるかを検出する。負荷検出回路１００は、発振回路１０１及び通信回路１３５に、負荷１４の状態を示す電圧Ｖｃａを出力する。

ここで、負荷１４の消費電力は、負荷１４の状態が重負荷である場合、軽負荷である場合より大きい。したがって、端子ＩＳに印加される電圧Ｖｉｓは、負荷１４の消費電力に応じた電圧を示すため、負荷検出回路１００は、電圧Ｖｉｓが所定値より低い場合、負荷１４の状態が軽負荷であることを示す電圧Ｖｃａを出力する。

一方、負荷検出回路１００は、電圧Ｖｉｓが所定値より高い場合、負荷１４の状態が重負荷であることを示す電圧Ｖｃａを出力する。なお、電圧Ｖｃａは、負荷１４の状態が重負荷であるほど高くなる。なお、電圧Ｖｃａは、「第１信号」に相当する。

＝＝＝発振回路１０１＝＝＝
発振回路１０１は、入力される帰還電圧Ｖｆｂ＿ａに基づいて、図３のＮＭＯＳトランジスタ３２，３３をスイッチングするための発振信号Ｖｏｓｃを出力する電圧制御発振回路である。

また、発振回路１０１は、電圧Ｖｆｂ＿ａのレベルが低くなると、高い周波数の発振信号Ｖｏｓｃを出力する。ここで、負荷１４の状態が軽負荷となると、出力電圧Ｖｏｕｔ２は目的レベルより上昇する。すると、図３で示す、シャントレギュレータで構成される定電圧回路４３への内部入力が上昇し、出力を一定にさせるため、図示しないシャントレギュレータ内部のトランジスタに電流を多く流すようになる。

この結果、発光ダイオード４４にも電流が多く流れる。そして、フォトトランジスタ６２が、発光ダイオード４４からの光の増幅度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流すことで、帰還電圧Ｖｆｂ＿ａが低下する。

また、発振回路１０１が動作を開始する信号ｒｓｔ２が低電圧保護回路９１によって出力されると、発振回路１０１は、信号Ｓｃ又は電圧Ｖｃａに基づいて制御ＩＣ５０に“通常モード”または“低待機電力モード”でＮＭＯＳトランジスタ３２，３３をスイッチングさせる発信信号Ｖｏｓｃを出力する。

なお、発振回路１０１は、“外部モード”を示す信号Ｓｅが出力される場合、設定回路７６からの信号Ｓｃの論理レベルに基づいて動作する。

一方、発振回路１０１は、“内部モード”を示す信号Ｓｅが出力される場合、負荷検出回路１００からの電圧Ｖｃａの電圧レベルに基づいて動作する。

＜＜“内部モード”における駆動パターンの変更＞＞
そして、“内部モード”を示す信号Ｓｅが出力される場合、所定レベルＶｃａｓｔｂより高い電圧Ｖｃａが負荷検出回路１００によって出力されると、発振回路１０１は、“通常モード”でＮＭＯＳトランジスタ３２，３３をスイッチングする。

一方、所定レベルＶｃａｓｔｂより低い電圧Ｖｃａが負荷検出回路１００によって出力されると、発振回路１０１は、“低待機電力モード”でＮＭＯＳトランジスタ３２，３３をスイッチングする。

なお、発振回路１０１は、「発振回路」に相当し、“通常モード”は、「第３モード」に相当し、“低待機電力モード”は、「第４モード」に相当し、発振信号Ｖｏｓｃは、「駆動信号」に相当する。

＝＝＝駆動回路１０２＝＝＝
駆動回路１０２は、電圧Ｖｒｅｇ１が供給され、発振信号Ｖｏｓｃの周波数で、ＮＭＯＳトランジスタ３２，３３をスイッチング駆動する。具体的には、駆動回路１０２は、発振信号Ｖｏｓｃの周波数を有し、デューティ比が原則として一定（例えば、５０％）のパルス状の駆動信号Ｖｄｒ１，Ｖｄｒ２を、図７，８に示すようにＮＭＯＳトランジスタ３２，３３の夫々に出力する。なお、駆動回路１０２は、ＮＭＯＳトランジスタ３２，３３が同時にオンしないよう、デッドタイムを設けつつ、駆動信号Ｖｄｒ1と、駆動信号Ｖｄｒ２とを、相補的に変化させる。

ここで、“通常モード”の動作時において、出力電圧Ｖｏｕｔ２のレベルが目的レベルより上昇すると、帰還電圧Ｖｆｂ＿ａは低下するため、発振信号Ｖｏｓｃの周波数は高くなる。この結果、ＬＬＣ電流共振型の電源回路であるＤＣ－ＤＣコンバータ１３の出力電圧Ｖｏｕｔ２は低下する。

一方、出力電圧Ｖｏｕｔ２のレベルが目的レベルより低下すると、帰還電圧Ｖｆｂ＿ａは上昇するため、発振信号Ｖｏｓｃの周波数は低くなる。この結果、ＤＣ－ＤＣコンバータ１３の出力電圧Ｖｏｕｔ２は上昇する。したがって、“通常モード”の動作時においては、ＤＣ－ＤＣコンバータ１３は、目的レベルの出力電圧Ｖｏｕｔ２を生成することができる。

＜＜＜インターフェース回路１８ａの構成及び動作＞＞＞
図９は、インターフェース回路１８ａの一例を示す図である。上述した通り、インターフェース回路１８ａは、図１のマイクロコントローラ１５ａからの信号Ｗａｋｅｕｐ及び信号ＥｘｔＳＴＢに応じて、制御ＩＣ５０の動作の変更や、制御ＩＣ５０と、力率改善ＩＣ１７５との間の連携機能を実現する。

また、インターフェース回路１８ａは、コンデンサ１５０，１５４，１５９，１６２、抵抗１５１，１５５，１５６，１５８，１６１、ＮＭＯＳトランジスタ１５２，１５３，１５７，１６０を含んで構成される。

また、詳細は以下で説明するが、コンデンサ１５０，１５４、抵抗１５１，１５５，１５６、ＮＭＯＳトランジスタ１５２，１５３，１５７は、制御ＩＣ５０の端子ＳＴＢの電圧Ｖｓｔｂのレベルを設定する。一方、抵抗１５８，１６１、コンデンサ１５９，１６２、ＮＭＯＳトランジスタ１６０は、制御ＩＣ５０と、力率改善ＩＣ１７５との間の連携機能を実現する。

＝＝＝端子ＳＴＢの電圧Ｖｓｔｂのレベルを設定する回路＝＝＝
＜信号Ｗａｋｅｕｐに関係する回路の構成＞
コンデンサ１５０は、制御ＩＣ５０の端子ＳＴＢに接続される信号ラインＬ１と、接地との間に設けられ、制御ＩＣ５０の電流源７１からの電流Ｉａで充電される。なお、コンデンサ１５０は、「第２コンデンサ」に相当し、信号ラインＬ１は、「第１信号ライン」に相当する。

抵抗１５１は、抵抗値Ｒｓｔｂを有し、一端が信号ラインＬ１に接続され、他端がＮＭＯＳトランジスタ１５２を介して接地に接続される。また、上述したように、抵抗値ＲＳｔｂは、制御ＩＣ５０に“外部モード”又は“内部モード”を判定させるために設定される抵抗値である。

ＮＭＯＳトランジスタ１５２は、ゲート電極で図１のマイクロコントローラ１５ａからの信号Ｗａｋｅｕｐに基づいてオンオフされるスイッチである。なお、ＮＭＯＳトランジスタ１５２は、抵抗１５１に直列接続されている。

＝＝信号Ｗａｋｅｕｐがローレベル（以下、“Ｌ”レベルと称する）である場合の動作＝＝
ＮＭＯＳトランジスタ１５２は、ＤＣ－ＤＣコンバータ１３を停止させる“Ｌ”レベルの信号Ｗａｋｅｕｐを受けると、オフし、抵抗１５１を接地から切り離す。この場合、コンデンサ１５０は、抵抗１５１を介して放電されないため、電流源７１からの電流Ｉａで充電され、電圧Ｖｓｔｂのレベルは、図１０に示すように所定レベルＶｓｔｏｐより高くなる。この結果、判定回路７３は、制御ＩＣ５０を“遮断モード”にすべきことを判定する。

つまり、インターフェース回路１８ａは、図１１の信号Ｗａｋｅｕｐが“Ｌ”の段に示すように制御ＩＣ５０を“遮断モード”にする。なお、信号Ｗａｋｅｕｐが“Ｌ”レベルである場合、後述のＮＭＯＳトランジスタ１５３は、接地から切り離されるため、電圧Ｖｓｔｂのレベルは、信号ＥｘｔＳＴＢによって影響を受けない。

＝＝信号Ｗａｋｅｕｐがハイレベル（以下、“Ｈ”レベルと称する）である場合の動作＝＝
一方、ＮＭＯＳトランジスタ１５２は、ＤＣ－ＤＣコンバータ１３を動作させる（すなわち、“Ｈ”レベルの）信号Ｗａｋｅｕｐを受けると、オンし、ＮＭＯＳトランジスタ１５２に直列接続される抵抗１５１を接地に接続する。これにより、コンデンサ１５０は、抵抗１５１を介して放電され、電圧Ｖｓｔｂのレベルは、図１０に示すように所定レベルＶｓｔｏｐを下回る。この結果、判定回路７３は、制御ＩＣ５０を“通電モード”にすべきことを判定する。

これにより、制御ＩＣ５０は、図１１の信号Ｗａｋｅｕｐが“Ｈ”の段に示すように“通電モード”で動作する。なお、抵抗１５１は、「抵抗」に相当し、ＮＭＯＳトランジスタ１５２は、「第１スイッチ」に相当し、信号Ｗａｋｅｕｐは、「指示信号」に相当する。また、電流源７１は、「電流源」に相当する。

そして、抵抗１５１には、制御ＩＣ５０の起動の際に制御ＩＣ５０が状態設定期間にあると、電流Ｉｂの供給を指示する信号Ｓ２を受けた電流源１３１からの電流Ｉｂが流れ、所定の電圧が端子ＳＴＢに電圧Ｖｓｔｂとして生じる。その結果、アナログ・デジタル変換器１３２は、この所定の電圧をデジタル値Ｄｖｓｔｂに変換する。

その後、判定回路１２１が、デジタル値Ｄｖｓｔｂに応じて、“外部モード”又は“内部モード”の何れで駆動パターンを変化させるべきかを示す信号Ｓｅを出力する。具体的には、判定回路１２１は、抵抗１５１の抵抗値Ｒｓｔｂが、抵抗値Ｒａである場合、図６に示すように“外部モード”を示す信号Ｓｅを出力する。

一方、判定回路１２１は、抵抗１５１の抵抗値Ｒｓｔｂが、抵抗値Ｒｂである場合、図６に示すように“内部モード”を示す信号Ｓｅを出力する。

＜信号ＥｘｔＳＴＢに関係する回路の構成＞
ＮＭＯＳトランジスタ１５３は、信号ＥｘｔＳＴＢに基づいて、電圧Ｖｓｔｂのレベルを変化させるスイッチであり、ＮＭＯＳトランジスタ１５７（後述）と、ＮＭＯＳトランジスタ１５２との間に設けられる。ＮＭＯＳトランジスタ１５３は、ゲート電極でマイクロコントローラ１５ａからの信号ＥｘｔＳＴＢを受ける。

なお、以下では、信号ＥＸｔＳＴＢの論理レベルによってインターフェース回路１８ａがどのようなレベルの電圧Ｖｓｔｂを出力するかを説明する前に、端子ＲＥＧと、後述のＮＭＯＳトランジスタ１５７との関係について説明する。

＜端子ＲＥＧに関係する回路の構成＞
コンデンサ１５４は、端子ＲＥＧと、接地との間に設けられ、内部電源９２の出力電圧Ｖｒｅｇ１を安定させる。

抵抗１５５，１５６は、電圧Ｖｒｅｇ１を分圧し、その接続点において電圧Ｖｒｅｇ１＿ｄｉｖを生成する。

ＮＭＯＳトランジスタ１５７は、ゲート電極電圧Ｖｒｅｇ１＿ｄｉｖを受け、信号ラインＬ１と、ＮＭＯＳトランジスタ１５３との間に設けられ、ＮＭＯＳトランジスタ１５２，１５３を介して接地に接続される。また、ＮＭＯＳトランジスタ１５３及び１５７は、抵抗１５１に並列接続される。

そして、内部電源９２は、制御ＩＣ５０の状態設定期間が完了するまで電圧Ｖｒｅｇ１の出力を停止するため、ＮＭＯＳトランジスタ１５７は、オフする。そのため、ＮＭＯＳトランジスタ１５７は、信号ＥｘｔＳＴＢを受けるＮＭＯＳトランジスタ１５３が電圧Ｖｓｔｂのレベルに及ぼす影響をなくす。なお、ＮＭＯＳトランジスタ１５７は、「第２スイッチ」に相当し、ＮＭＯＳトランジスタ１５３は、「第３スイッチ」に相当する。

具体的には、内部電源９２は、制御ＩＣ５０の状態設定期間が完了するまで、接地電圧である電圧Ｖｒｅｇ１を出力するため、ＮＭＯＳトランジスタ１５７はオフし、状態設定期間中のＮＭＯＳトランジスタ１５３の影響をなくす。

その後、内部電源９２は、制御ＩＣ５０の状態設定期間が完了すると、電圧Ｖｒｅｇ１を出力し、ＮＭＯＳトランジスタ１５７はオンする。ＮＭＯＳトランジスタ１５７がオンすると、ＮＭＯＳトランジスタ１５２がオンしているため、ＮＭＯＳトランジスタ１５３のオンオフにより電圧Ｖｓｔｂのレベルは変化し、制御ＩＣ５０は、信号ＥｘｔＳＴＢに応じて動作モードを変化させる。

そして、図３のＮＭＯＳトランジスタ３２，３３の駆動パターンを指示する信号ＥｘｔＳＴＢが出力されると、ＮＭＯＳトランジスタ１５３は、オンオフし、図１０に示すように電圧Ｖｓｔｂを電圧Ｖｔｈｓｔｂより低く又は高く設定する。

また、信号Ｗａｋｅｕｐが“Ｌ”レベルであり、制御ＩＣ５０が“遮断モード”にある場合、ＮＭＯＳトランジスタ１５３は、接地から切り離されるため、電圧Ｖｓｔｂのレベルは、信号ＥｘｔＳＴＢによって影響を受けない。そのため、以下では、信号Ｗａｋｅｕｐがハイレベル“Ｈ”レベルであるため制御ＩＣ５０が“通電モード”である場合に信号ＥｘｔＳＴＢに応じてインターフェース回路１８ａがどのようなレベルの電圧Ｖｓｔｂを出力するかを説明する。

＝＝信号ＥｘｔＳＴＢが“Ｈ”レベルである場合の動作＝＝
具体的には、ＮＭＯＳトランジスタ３２，３３を“低待機電力モード”でスイッチングさせる（すなわち、“Ｈ”レベルの）信号ＥｘｔＳＴＢが出力されると、ＮＭＯＳトランジスタ１５３はオンする。この時、図５のクランプ回路１３３の動作に関わらず、図１０に示すように電圧Ｖｓｔｂのレベルは所定レベルＶｔｈｓｔｂより低くなる。

この時、コンパレータ１３４は、“低待機電力モード”を指示する信号Ｓｃを出力し、発振回路１０１に、“低待機電力モード”でＮＭＯＳトランジスタ３２，３３をスイッチングする発振信号Ｖｏｓｃを出力させる。

その結果、インターフェース回路１８ａは、図１１の信号ＥｘＴＳＴＢが“Ｈ”レベルである段に示すように制御ＩＣ５０にＮＭＯＳトランジスタ３２，３３を間欠スイッチングさせる。

＝＝信号ＥｘｔＳＴＢが“Ｌ”レベルである場合の動作＝＝
一方、ＮＭＯＳトランジスタ３２，３３を“通常モード”でスイッチングさせる（すなわち、“Ｌ”レベルの）信号ＥｘｔＳＴＢが出力されると、ＮＭＯＳトランジスタ１５３はオフする。この時、図１０に示すように電圧Ｖｓｔｂのレベルは所定レベルＶｔｈｓｔｂより高くなる。

この時、コンパレータ１３４は、“通常モード”を指示する信号Ｓｃを出力し、発振回路１０１に、“通常モード”でＮＭＯＳトランジスタ３２，３３をスイッチングする発振信号Ｖｏｓｃを出力させる。

その結果、インターフェース回路１８ａは、図１１の信号ＥｘＴＳＴＢが“Ｌ”レベルである段に示すように制御ＩＣ５０にＮＭＯＳトランジスタ３２，３３を連続スイッチングさせる。なお、インターフェース回路１８ａの連携機能については、後述する。

＝＝力率改善ＩＣ１７５側の回路＝＝
上述したように、抵抗１５８，１６１、コンデンサ１５９，１６２、ＮＭＯＳトランジスタ１６０は、制御ＩＣ５０と、力率改善ＩＣ１７５との間の連携機能を実現する。

抵抗１５８、コンデンサ１５９は、図５の通信回路１３５が出力するパルス信号のノイズを除去する低帯域通過フィルタを構成する。なお、パルス信号は、交流電圧Ｖａｃの実効値が１００Ｖである場合、期間Ｔ１のパルスを２回出力するよう構成され、交流電圧Ｖａｃの実効値が２００Ｖである場合、期間Ｔ１のパルスを１回出力するよう構成される。

ＮＭＯＳトランジスタ１６０は、低帯域通過フィルタの出力に応じてオンオフされ、通信回路１３５が出力するパルス信号に応じた電圧Ｓｉｇを力率改善ＩＣ１７５に出力する。

抵抗１６１は、端子ＲＴと、接地との間に設けられ、ＮＭＯＳトランジスタ１６０がオフする際に端子ＲＴの電圧を低下させる。

コンデンサ１６２は、端子ＲＴと、接地との間に設けられ、端子ＲＴの電圧を安定させる。

＜＜＜力率改善回路２２の概要＞＞＞
図１２は、力率改善回路２２の構成を示す図である。力率改善回路２２は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔ１を生成する昇圧チョッパー型の電源回路である。

力率改善回路２２は、全波整流回路１７０、コンデンサ１７１，１７４，１８３，１８４、トランス１７２、ダイオード１７３、力率改善ＩＣ１７５、ＮＭＯＳトランジスタ１７６、及び抵抗１８０～１８２を含んで構成される。

全波整流回路１７０は、印加される所定の交流電圧Ｖａｃを全波整流した整流電圧Ｖｒｅｃ２を、コンデンサ１７１と、トランス１７２の主コイルＬ５とに印加する。ここで、交流電圧Ｖａｃは、例えば、１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。

コンデンサ１７１は、整流電圧Ｖｒｅｃ２を平滑化する素子であり、トランス１７２は、主コイルＬ５と、主コイルＬ５に磁気的に結合された補助コイルＬ６とを有する。ここで、本実施形態では、補助コイルＬ６に生じる電圧が、主コイルＬ５に生じる電圧とは極性が逆になるよう、補助コイルＬ６は巻かれている。そして、端子ＺＣＤには、補助コイルＬ６で発生する電圧Ｖｚｃｄが印加される。

整流電圧Ｖｒｅｃ２は、主コイルＬ５に直接印加されているが、例えば、抵抗（不図示）等の素子を解して主コイルＬ５に印加されても良い。

また、主コイルＬ５は、ダイオード１７３、コンデンサ１７４、及びＮＭＯＳトランジスタ１７６とともに昇圧チョッパー回路を構成する。このため、コンデンサ１７４の充電電圧が直流の出力電圧Ｖｏｕｔ１となる。なお、出力電圧Ｖｏｕｔ１は、例えば、４００Ｖである。

力率改善ＩＣ１７５は、ＡＣ－ＤＣコンバータ１２の力率を改善しつつ、出力電圧Ｖｏｕｔ１のレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ１７６のスイッチングを制御する集積回路である。具体的には、力率改善ＩＣ１７５は、主コイルＬ５に流れるインダクタ電流ＩＬ、及び出力電圧Ｖｏｕｔ１に基づいて、ＮＭＯＳトランジスタ１７６を駆動する。

力率改善ＩＣ１７５の詳細については後述するが、力率改善ＩＣ１７５には、端子ＶＨ，ＶＣＣ，ＲＴ，ＦＢ，ＺＣＤ，ＣＯＭＰ，ＯＵＴが設けられている。なお、力率改善ＩＣ１７５には、上述した７つの端子ＶＨ，ＶＣＣ，ＲＴ，ＦＢ，ＺＣＤ，ＣＯＭＰ，ＯＵＴ以外にも端子が設けられているが、ここでは便宜上省略されている。

ＮＭＯＳトランジスタ１７６は、ＡＣ－ＤＣコンバータ１２のＤＣ－ＤＣコンバータ１３への電力を制御するためのトランジスタである。なお、本実施形態では、ＮＭＯＳトランジスタ１７６は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。ＮＭＯＳトランジスタ１７６は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタであっても良い。また、ＮＭＯＳトランジスタ１７６のゲート電極は、端子ＯＵＴからの信号により駆動されるように接続されている。

抵抗１８０，１８１は、出力電圧Ｖｏｕｔ１を分圧する分圧回路を構成し、ＮＭＯＳトランジスタ１７６をスイッチングする際に用いられる帰還電圧Ｖｆｂ＿ｂを生成する。なお、抵抗１８０，１８１が接続されるノードに生成される帰還電圧Ｖｆｂ＿ｂは、端子ＦＢに印加される。

抵抗１８２及びコンデンサ１８３，１８４は、詳細は後述するが、フィードバック制御される力率改善ＩＣ１７５の位相補償用の素子である。端子ＣＯＭＰと、接地との間に、抵抗１８２及びコンデンサ１８３が直列に設けられ、これらに対し並列にコンデンサ１８４が設けられている。

また、端子ＲＴには、インターフェース回路１８ａからのパルス信号が入力される。

＜＜＜力率改善ＩＣ１７５の詳細＞＞＞
図１３は、力率改善ＩＣ１７５の構成の一例を示す図である。力率改善ＩＣ１７５は、駆動回路１９０、信号検出回路１９１、抵抗１９２を含んで構成される。なお、図１３において、便宜上、図１２と異なる位置に端子を描いているが、夫々の端子に接続される配線、素子等は、図１２及び図１３で同じである。

＝＝＝駆動回路１９０＝＝＝
駆動回路１９０は、出力電圧Ｖｏｕｔ１に応じた帰還電圧Ｖｆｂ＿ｂに基づいて、ＮＭＯＳトランジスタ１７６をオンオフする駆動信号Ｖｄｒを生成する回路である。駆動回路１９０は、ゼロ電流検出回路２００、遅延回路２０１、パルス回路２０２、ターンオンタイマ回路２０３、ＯＲ回路２０４，２１３、誤差増幅回路２１０、発振回路２１１、コンパレータ２１２、ＳＲフリップフロップ２２０，及びバッファ回路２２１を含んで構成される。

＝＝＝＝ゼロ電流検出回路２００＝＝＝＝
ゼロ電流検出回路２００は、端子ＺＣＤの電圧Ｖｚｃｄに基づいて、インダクタ電流ＩＬの電流値が、ほぼゼロを示す“電流値Ｉａ”（以下、便宜上、「ほぼゼロ」を単にゼロと称する。）であるかを検出する回路である。なお、本実施形態のゼロ電流検出回路２００は、インダクタ電流ＩＬの電流値が、“ゼロ”である“電流値Ｉａ”であることを検出すると、“Ｈ”レベルの信号Ｖｚを出力する。また、ゼロ電流検出回路２００は、インダクタ電流ＩＬが“電流値Ｉａ”となる際の補助コイルＬ６の所定電圧と、電圧Ｖｚｃｄとを比較するコンパレータ（不図示）を含んで構成される。

＝＝＝＝遅延回路２０１＝＝＝＝
遅延回路２０１は、ゼロ電流検出回路２００から“Ｈ”レベルの信号Ｖｚが出力されると、所定時間だけ遅延させて出力する。

＝＝＝＝パルス回路２０２＝＝＝＝
パルス回路２０２は、遅延回路２０１から“Ｈ”レベルの信号Ｖｚが出力されると、Ｈレベルのパルス信号Ｖｐ１を出力する。

＝＝＝＝ターンオンタイマ回路２０３＝＝＝＝
ターンオンタイマ回路２０３は、力率改善ＩＣ１７５の起動時や、交流電圧Ｖａｃが遮断され、パルス信号Ｖｐ１が出力されない場合に、ＮＭＯＳトランジスタ１７６をオンするためのパルス信号Ｖｐ２を出力する。具体的には、パルス信号Ｖｐ１が所定期間出力されない場合、“Ｈ”レベルのパルス信号Ｖｐ２を所定周期毎に出力する。

＝＝＝＝ＯＲ回路２０４＝＝＝＝
ＯＲ回路２０４は、パルス信号Ｖｐ１，Ｖｐ２の論理和を演算して出力する。このため、本実施形態では、ＯＲ回路２０４からは、パルス信号Ｖｐ１または、パルス信号Ｖｐ２が、信号Ｖｐ３として出力される。

＝＝＝＝誤差増幅回路２１０＝＝＝＝
誤差増幅回路２１０は、端子ＦＢに印加される帰還電圧Ｖｆｂ＿ｂと、所定の基準電圧ＶＲＥＦ０又はＶＲＥＦ１との誤差を増幅する回路である。なお、基準電圧ＶＲＥＦ０を基に、出力電圧Ｖｏｕｔ１を所望の電圧となるように、抵抗１８０，１８１の比を調整する。

また、基準電圧ＶＲＥＦ０及びＶＲＥＦ１は、後述の信号検出回路１９１からの信号ｅｎｂに基づいて選択される。また、基準電圧ＶＲＥＦ１は、ＡＣ入力が高い(例えば、２００Ｖ)場合に、目的レベルより低い所定レベルの出力電圧Ｖｏｕｔ１を生成する際の基準電圧である。

また、誤差増幅回路２１０の出力と接地との間には、端子ＣＯＭＰを介して、位相補償用の抵抗１８２及びコンデンサ１８３，１８４が接続されている。ここで、誤差増幅回路２１０の出力と端子ＣＯＭＰとが接続されたノードの電圧を、電圧Ｖｅとする。

＝＝＝＝発振回路２１１＝＝＝＝
発振回路２１１は、ＳＲフリップフロップ２２０からの“Ｈ”レベルの信号Ｖｐ１が入力する毎に、振幅が徐々に大きくなるランプ波Ｖｒを出力する。

＝＝＝＝コンパレータ２１２＝＝＝＝
コンパレータ２１２は、電圧Ｖｅとランプ波Ｖｒとの大小を比較して、比較結果として信号Ｖｃ１を出力する。ここでは、電圧Ｖｅがコンパレータ２１２の反転入力端子に印加され、ランプ波Ｖｒがコンパレータ２１２の非反転入力端子に印加されている。このため、ランプ波Ｖｒのレベルが電圧Ｖｅのレベルより低い場合、信号Ｖｃ１は“Ｌ”レベルとなり、ランプ波Ｖｒのレベルが電圧Ｖｅのレベルより高くなると信号Ｖｃ１は“Ｈ”レベルとなる。

＝＝＝＝ＯＲ回路２１３＝＝＝＝
ＯＲ回路２１３は、信号Ｖｃ１と、信号検出回路１９１からの信号Ｖｓｂとの論理和を演算して出力する。このため、信号Ｖｃ１または信号Ｖｓｂが“Ｈ”レベルとなると、ＯＲ回路２１３からは“Ｈ”レベルの信号Ｖｐ４が出力される。

＝＝＝＝ＳＲフリップフロップ２２０＝＝＝＝
ＳＲフリップフロップ２２０のＳ入力には、信号Ｖｐ３が入力され、Ｒ入力には、信号Ｖｐ４が入力される。このため、ＳＲフリップフロップ２２０のＱ出力である駆動信号Ｖｑ１は、信号Ｖｐ３が“Ｈ”レベルになると“Ｈ”レベルとなる。一方、信号Ｖｐ４が“Ｈ”レベルになると、駆動信号Ｖｑ１は、“Ｌ”レベルになる。なお、ＳＲフリップフロップ２２０は、リセット優先で動作し、信号Ｖｐ４が“Ｈ”レベルである場合、信号Ｖｐ３にかかわらず、常に“Ｌ”レベルの信号Ｖｑ１を出力する。

＝＝＝＝バッファ回路２２１＝＝＝＝
バッファ回路２２１は、駆動信号Ｖｑ１に基づいてＮＭＯＳトランジスタ１７６を駆動する。具体的には、バッファ回路２２１は、入力される信号と同じ論理レベルの信号Ｖｄｒで、ゲート容量等の大きいＮＭＯＳトランジスタ１７６を駆動する。また、バッファ回路２２１は、“Ｈ”レベルの駆動信号Ｖｑ１に基づいて、ＮＭＯＳトランジスタ１７６をオンし、“Ｌ”レベルの駆動信号Ｖｑ１に基づいて、ＮＭＯＳトランジスタ１７６をオフする。

＝＝＝信号検出回路１９１＝＝＝
信号検出回路１９１は、制御ＩＣ５０が“内部モード”で動作し、制御ＩＣ５０が力率改善ＩＣ１７５を制御する場合の主要な機能を実現する。また、本実施形態は、制御ＩＣ５０が“外部モード”で動作する場合を説明する実施形態である。

そのため、本実施形態において、図５の通信回路１３５は、判定回路１２１が、“外部モード”を示す信号Ｓｅを出力すると、交流電圧Ｖａｃの実効値が高い（例えば、２００Ｖ）か、又は低い（例えば、１００Ｖ）かを示すパルス信号を、インターフェース回路１８ａを介して力率改善ＩＣ１７５に出力する。

そして、信号検出回路１９１は、端子ＲＴを介して入力されるパルス信号に基づいてＡＣ入力が１００Ｖであるか２００Ｖであるかを検出し、ＡＣ入力が１００Ｖ又は２００Ｖの何れであるかを示す信号ｅｎｂを出力する。なお、端子ＲＴには、内部電源(不図示)からの電源電圧Ｖｄｄにプルアップするための抵抗１９２が接続される。また、信号検出回路１９１のその他の機能については、後述する。

＜＜＜制御ＩＣ５０の動作＞＞＞
図１４は、制御ＩＣ５０の動作の一例を示す図である。なお、図１４は、制御ＩＣ５０の起動後、制御ＩＣ５０が、“外部モード”で駆動パターンを変更する場合の制御ＩＣ５０の動作の一例である。また、時刻ｔ０より前においては、マイクロコントローラ１５ａが、ＤＣ－ＤＣコンバータ１３を停止させる（すなわち、“Ｌ”レベルの）信号Ｗａｋｅｕｐを出力しているものとする。また、この際には、制御ＩＣ５０は、“遮断モード”にある。また、交流電圧Ｖａｃの実効値（すなわち、ＡＣ入力）は、１００Ｖであるものとする。

時刻ｔ０において、図１のマイクロコントローラ１５ａが、ＤＣ－ＤＣコンバータ１３を動作させる（すなわち、“Ｈ”レベルの）信号Ｗａｋｅｕｐを出力すると、図９のＮＭＯＳトランジスタ１５２はオンする。コンデンサ１５０は、抵抗１５１を介して放電され、端子ＳＴＢの電圧Ｖｓｔｂは、低下し始める。

時刻ｔ１において、電圧Ｖｓｔｂが低下し、所定レベルＶｓｔｏｐとなると、判定回路７３は、スイッチングすべき信号Ｓｂを出力する。これにより、制御回路８１は、充電回路８２に図３のコンデンサ６１の充電を開始させる信号Ｐｏｎを出力する。そして、電圧Ｖｃｃが上昇し始める。この時、制御ＩＣ５０は、“通電モード”に移行する。しかしながら、制御ＩＣ５０は、まだ初期設定が完了していないため、ＮＭＯＳトランジスタ３２，３３は、スイッチングされない。

時刻ｔ２において、電圧Ｖｃｃが所定レベルＶｃｃｒｓｔとなると、リセット回路９０は、制御ＩＣ５０の各種回路が動作を開始する信号ｒｓｔ１を出力する。そして、状態設定期間が開始され、図５の制御回路１２０は、コンデンサ１５０を放電する信号Ｓ１を出力し、放電回路１３０はコンデンサ１５０を放電する。その結果、電圧Ｖｓｔｂが接地電圧となる。

時刻ｔ３において、電圧Ｖｃｃが所定レベルＶｓｔｏｆｆとなると、制御回路８１は、充電回路８２にコンデンサ６１の充電を停止させる信号Ｐｏｎを出力する。以降、制御回路８１は、後述の時刻ｔ６となるまで、電圧Ｖｃｃが所定レベルＶｓｔｏｎとなると、充電回路８２に図３のコンデンサ６１の充電を開始させ、電圧Ｖｃｃが所定レベルＶｓｔｏｆｆとなると、充電を停止させる信号Ｐｏｎを出力する。

時刻ｔ４において、制御回路１２０が、コンデンサ１５０の放電を停止する信号Ｓ１を出力し、電流Ｉｂの供給を指示する信号Ｓ２を出力すると、図５の電流源１３１は、端子ＳＴＢを介して抵抗１５１に電流Ｉｂを供給する。その結果、電圧Ｖｓｔｂは、抵抗１５１の抵抗値Ｒｓｔｂに応じた電圧となる。なお、本実施形態では、抵抗１５１の抵抗値Ｒｓｔｂは、図６に示す抵抗値Ｒａであるものとする。

時刻ｔ５において、制御回路１２０が、デジタル値Ｄｖｓｔｂを取得すべきタイミングを示す信号Ｓ３を出力すると、判定回路１２１は、電圧Ｖｓｔｂのデジタル値Ｄｖｓｔｂを取り込む。その結果、判定回路１２１は、“外部モード”であることを判定し、“外部モード”を示す信号Ｓｅを出力する。

その後、制御回路１２０は、コンデンサ１５０を放電する信号Ｓ１を出力し、放電回路１３０は、コンデンサ１５０を放電する。その結果、電圧Ｖｓｔｂが接地電圧となる。

状態設定期間が完了する時刻ｔ６において、制御回路１２０が、制御ＩＣ５０の各種回路を初期設定する状態設定期間の完了を示す信号Ｓｄを出力すると、制御回路８１は、電圧Ｖｃｃが所定レベルＶｃｃｏｎとなるまで、充電回路８２にコンデンサ６１を充電させる。また、内部電源９２は、電圧Ｖｒｅｇ１を端子ＲＥＧに出力する。

そして、放電回路１３０は、制御回路１２０がコンデンサ１５０の放電を停止する信号Ｓ１を出力すると、コンデンサ１５０の放電を停止する。これにより、クランプ回路１３３は、電圧Ｖｓｔｂを電圧Ｖｎｏｒｍに維持し始める。

時刻ｔ７において、電圧Ｖｃｃが所定レベルＶｃｃｏｎを超えると、低電圧保護回路９１は、図４の負荷検出回路１００、発振回路１０１、及び駆動回路１０２が動作を開始する信号ｒｓｔ２を出力する。また、電圧Ｖｃｃが所定レベルＶｃｃｏｎとなったので、制御回路８１は、充電回路８２にコンデンサ６１の充電を停止させる信号Ｐｏｎを出力する。

また、発振回路１０１は、“通常モード”を指示する信号Ｓｃと、“外部モード”を示す信号Ｓｅとを受けると、駆動回路１０２にＮＭＯＳトランジスタ３２，３３を連続スイッチングさせるための発振信号Ｖｏｓｃを出力する。

そして、制御ＩＣ５０は、図３のＮＭＯＳトランジスタ３２，３３のスイッチングを開始し、以降、コンデンサ６１は、補助コイルＬ４からの電流で充電される。また、通信回路１３５は、ＡＣ入力が１００Ｖであるため、交流電圧Ｖａｃの実効値が低いことを示すパルス信号を、端子ＳＴＢを介して力率改善ＩＣ１７５に出力する。

時刻ｔ８において、マイクロコントローラ１５ａが、制御ＩＣ５０にＮＭＯＳトランジスタ３２，３３を“低待機電力モード”でスイッチングさせる（すなわち、“Ｈ”レベルの）信号ＥｘｔＳＴＢを出力すると、電圧Ｖｓｔｂのレベルは所定レベルＶｔｈｓｔｂより低くなる。その結果、コンパレータ１３４は、“低待機電力モード”を指示する信号Ｓｃを出力する。

そして、発振回路１０１は、“低待機電力モード”を指示する信号Ｓｃと、“外部モード”を示す信号Ｓｅとを受けると、駆動回路１０２にＮＭＯＳトランジスタ３２，３３を間欠スイッチングさせるための発振信号Ｖｏｓｃを出力する。

時刻ｔ９において、マイクロコントローラ１５ａが、制御ＩＣ５０にＮＭＯＳトランジスタ３２，３３を“通常モード”でスイッチングさせる（すなわち、“Ｌ”レベルの）信号ＥｘｔＳＴＢを出力すると、電圧Ｖｓｔｂのレベルは所定レベルＶｔｈｓｔｂより高くなる。その結果、コンパレータ１３４は、“通常モード”を指示する信号Ｓｃを出力する。

そして、発振回路１０１は、“通常モード”を指示する信号Ｓｃと、“外部モード”を示す信号Ｓｅとを受けると、駆動回路１０２にＮＭＯＳトランジスタ３２，３３を連続スイッチングさせるための発振信号Ｖｏｓｃを出力する。

時刻ｔ１０において、時刻ｔ７と同様に、通信回路１３５は、ＡＣ入力が１００Ｖであるため、交流電圧Ｖａｃの実効値が低いことを示すパルス信号を、端子ＳＴＢを介して力率改善ＩＣ１７５に出力する。

以上、制御ＩＣ５０が“外部モード”で駆動パターンを変化させる実施形態について説明した。また、制御ＩＣ５０は、信号Ｗａｋｅｕｐの論理レベルに応じて、起動回路７０以外の回路を停止させる“遮断モード”と、起動回路７０を含む回路を動作させる“通電モード”との間で動作モードを変更することができる。

そして、本実施形態では、インターフェース回路１８ａの構成により、制御ＩＣ５０は、起動後、信号ＥｘｔＳＴＢの論理レベルに応じて、ＮＭＯＳトランジスタ３２，３３を、“通常モード”又は“低待機電力モード”で適切にスイッチングすることができる。

これにより、制御ＩＣ５０が“遮断モード”にある場合に、制御ＩＣ５０は、自身の消費電力を低減することができる。また、制御ＩＣ５０が、“通電モード”で動作する場合でさえ、制御ＩＣ５０は、信号ＥｘｔＳＴＢの論理レベルに応じて、駆動パターンを“通常モード”又は“低待機電力モード”に変化させることができ、ＤＣ－ＤＣコンバータ１３の消費電力を低減できる。そして、制御ＩＣ５０が“遮断モード”にある場合の消費電力は、制御ＩＣ５０が“通常モード”又は“低待機電力モード”で動作する場合の消費電力よりも少ない。

＜＜＜インターフェース回路１８ｂの構成及び動作＞＞＞
図１５は、インターフェース（ＩＦ）回路１８ｂの一例を示す図である。インターフェース回路１８ｂは、“内部モード”で駆動パターンを変化させる場合使用され、図９のインターフェース回路１８ａからＮＭＯＳトランジスタ１５３，１５７、抵抗１５５，１５６削除した回路である。そのため、インターフェース回路１８ｂの構成についての詳細は説明しない。

＜＜信号Ｗａｋｅｕｐが“Ｌ”レベルである場合の動作＞＞
また、図９の場合と同様に、マイクロコントローラ１５ｂが、ＤＣ－ＤＣコンバータ１３を停止させる（すなわち、“Ｌ”レベルの）信号Ｗａｋｅｕｐを出力すると、端子ＳＴＢの電圧Ｖｓｔｂのレベルは、図１６に示すように所定レベルＶｓｔｏｐより高くなる。その結果、インターフェース回路１８ｂは、図１７の信号Ｗａｋｅｕｐが“Ｌ”の段に示すように制御ＩＣ５０を“遮断モード”とする。

＜＜信号Ｗａｋｅｕｐが“Ｈ”レベルである場合の動作＞＞
一方、マイクロコントローラ１５ｂが、ＤＣ－ＤＣコンバータ１３を動作させる（すなわち、“Ｈ”レベルの）信号Ｗａｋｅｕｐを出力すると、電圧Ｖｓｔｂのレベルは、図１６に示すように所定レベルＶｓｔｏｐより低くなる。その結果、インターフェース回路１８ｂは、図１７の信号Ｗａｋｅｕｐが“Ｈ”の段に示すように制御ＩＣ５０を“通電モード”で動作させる。

＜制御ＩＣ５０と、力率改善ＩＣ１７５との間の連携機能の説明＞
そして、図５の通信回路１３５は、“内部モード”で駆動パターンを変化させる場合、図１７に示すように、制御ＩＣ５０と、力率改善ＩＣ１７５との間の連携機能を実現するために、ＡＣ入力と、制御ＩＣ５０の動作モードとに応じて、パルス信号を力率改善ＩＣ１７５に出力する。

具体的には、通信回路１３５は、図１７に示すように、ＡＣ入力に応じてパルス信号に含まれるパルスの回数を変化させ（例えば、パルスの(ａ)及び（ｃ）を参照）、かつ、制御ＩＣ５０の動作モードに応じてパルスのパルス幅を変化させる（例えば、パルスの（ａ）及び（ｂ）を参照）。

そして、力率改善ＩＣ１７５は、(ａ)パルス幅がＴ１で、パルスの回数が２回であるパルス信号を受けると、ＡＣ入力が１００Ｖであることと、動作モードを連続スイッチングに変更すべきこととを検出する。また、力率改善ＩＣ１７５は、（ｂ）パルス幅がＴ２で、パルスの回数が２回であるパルス信号を受けると、ＡＣ入力が１００Ｖであることと、動作モードを間欠スイッチングに変更すべきであることとを検出する。

また、力率改善ＩＣ１７５は、（ｃ）パルス幅がＴ１で、パルスの回数が１回であるパルス信号を受けると、ＡＣ入力が２００Ｖであることと、動作モードを連続スイッチングに変更すべきこととを検出する。また、力率改善ＩＣ１７５は、（ｄ）パルス幅がＴ２で、パルスの回数が１回であるパルス信号を受けると、ＡＣ入力が２００Ｖであることと、動作モードを間欠スイッチングに変更すべきであることとを検出する。

更に、力率改善ＩＣ１７５は、（ｅ）パルス幅がＴ３で、連続パルスであるパルス信号を受けると、パルス信号を受けている間、スイッチングを停止する。また、力率改善ＩＣ１７５は、制御ＩＣ５０が“遮断モード”にある場合、停止する。なお、パルス幅Ｔ１～Ｔ３の大小関係は、Ｔ２＞Ｔ１＞Ｔ３である。

＜信号検出回路１９１の詳細＞
図１３の信号検出回路１９１は、制御ＩＣ５０からのパルス信号が入力される端子ＲＴの電圧Ｓｉｇを検出し、パルス信号のパルスの回数及びパルス幅に基づいて、ＡＣ入力と、スイッチングに関する指示を検出する。具体的には、上述したように、信号検出回路１９１は、パルス信号にパルスが２回含まれている場合、ＡＣ入力が１００Ｖであることを検出する。

そして、信号検出回路１９１は、パルス信号にパルスが１回含まれている場合、ＡＣ入力が２００Ｖであることを検出する。これにより、力率改善ＩＣ１７５は、自身がＡＣ入力を検出することなく、パルス信号で示されたＡＣ入力の種類に応じて動作を変更することができる。

また、信号検出回路１９１は、パルス信号のパルス幅がパルス幅Ｔ１である場合、制御ＩＣ５０が力率改善ＩＣ１７５に“連続スイッチング”するよう指示していることを検出する。この場合、信号検出回路１９１は、“Ｌ”レベルの信号ＶｓｂをＯＲ回路２１３に出力する。そして、力率改善ＩＣ１７５は、コンパレータ２１２が出力する信号Ｖｃ１に基づいて、信号Ｖｄｒを“Ｌ”レベルとする。

また、信号検出回路１９１は、パルス信号のパルス幅がパルス幅Ｔ２である場合、制御ＩＣ５０が力率改善ＩＣ１７５に“間欠スイッチング”するよう指示していることを検出する。この場合、信号検出回路１９１は、電圧Ｖｆｂ_ｂが所定レベルＶ１となると、“Ｈ”レベルの信号Ｖｓｂを出力し、電圧Ｖｆｂ_ｂが所定レベルＶ２に低下すると、“Ｌ”レベルの信号Ｖｓｂを出力する。

そのため、信号検出回路１９１は、電圧Ｖｆｂ_ｂが所定レベルＶ１に達すると、信号Ｖｄｒを“Ｌ”レベルとして、力率改善ＩＣ１７５にＮＭＯＳトランジスタ１７６をオフさせる。一方、信号検出回路１９１は、電圧Ｖｆｂ_ｂが低下して所定レベルＶ２になると、信号Ｖｃ１に基づいて、力率改善ＩＣ１７５にＮＭＯＳトランジスタ１７６を駆動させる。

更に、信号検出回路１９１は、パルス信号のパルス幅がパルス幅Ｔ３である場合、制御ＩＣ５０が、力率改善ＩＣ１７５にパルス信号を出力する間、スイッチングを停止するよう指示していることを検出する。この場合、信号検出回路１９１は、パルス信号が入力される間、“Ｈ”レベルの信号Ｖｓｂを出力し、信号Ｖｄｒを“Ｌ”レベルとし、力率改善ＩＣ１７５にＮＭＯＳトランジスタ１７６をオフさせる。

＜＜＜制御ＩＣ５０と、力率改善ＩＣ１７５との連携動作＞＞＞
図１８は、制御ＩＣ５０及び力率改善ＩＣ１５５の動作の一例を示す図である。なお、図１８は、制御ＩＣ５０の起動後、制御ＩＣ５０が、“内部モード”で駆動パターンを変更する場合の制御ＩＣ５０の動作の一例である。

また、時刻ｔ２０より前においては、マイクロコントローラ１５ｂが、ＤＣ－ＤＣコンバータ１３を停止させる（すなわち、“Ｌ”レベルの）信号Ｗａｋｅｕｐを出力しているものとする。また、この際には、制御ＩＣ５０は、“遮断モード”にある。また、交流電圧Ｖａｃの実効値（すなわち、ＡＣ入力）は、１００Ｖであるものとする。

また、インターフェース回路１８ｂにおいて、信号ＥｘｔＳＴＢ及び電圧Ｖｒｅｇ１＿ｄｉｖは入力として使用されていないため、図１８には図示していない。また、図１８の時刻ｔ２０から時刻ｔ２７までの制御ＩＣ５０の動作は、図１４の時刻ｔ０から時刻ｔ７までの制御ＩＣ５０の動作に以下の点を除いて対応する。

また、時刻ｔ２５において、判定回路１２１は、“内部モード”であることを判定し、“内部モード”を示す信号Ｓｅを出力するものとする。

また、力率改善ＩＣ１７５は、制御ＩＣ５０が“遮断モード”にある時刻ｔ２１より前においては、スイッチングを停止するものとする。また、力率改善ＩＣ１７５は、制御ＩＣ５０が“通電モード”に移行する時刻ｔ２１から、状態設定期間が完了し、連続スイッチングを開始する時刻ｔ２７までにおいては、スイッチングを停止するものとする。以上から、時刻ｔ２７以降の制御ＩＣ５０及び力率改善ＩＣ１５５の動作について以下で説明する。

時刻ｔ２７において、電圧Ｖｃｃのレベルが所定レベルＶｃｃｏｎを超えると、低電圧保護回路９１は、図４の負荷検出回路１００、発振回路１０１、及び駆動回路１０２が動作を開始する信号ｒｓｔ２を出力する。また、電圧Ｖｃｃのレベルが所定レベルＶｃｃｏｎとなるため、制御回路８１は、充電回路８２にコンデンサ６１の充電を停止させる信号Ｐｏｎを出力する。

また、発振回路１０１は、図１４の時刻ｔ７の場合と同様に動作する。そして、図１４の時刻ｔ７の場合と同様に、以降、コンデンサ６１は、補助コイルＬ４からの電流で充電される。また、通信回路１３５は、図１４の時刻ｔ７の場合と同様に動作する。

また、力率改善ＩＣ１７５は、電圧Ｖｃｃのレベルが所定レベルＶｃｃｏｎを超えることに応じて、連続スイッチングを開始する。

時刻ｔ２８において、図４の負荷検出回路１００は、図１の負荷１４の状態が軽負荷であることを示し、所定レベルＶｃａｓｔｂより低いレベルの電圧Ｖｃａを出力する。その結果、発振回路１０１は、負荷１４の状態が軽負荷であることを示す電圧Ｖｃａと、“内部モード”を示す信号Ｓｅとを受けると、駆動回路１０２に図３のＮＭＯＳトランジスタ３２，３３を間欠スイッチングさせるための発振信号Ｖｏｓｃを出力する。そして、図５の通信回路１３５は、パルス幅がＴ２のパルスを２回含むパルス信号を出力する。

時刻ｔ２９において、力率改善ＩＣ１７５は、パルス信号に基づいて、ＡＣ入力が１００Ｖであることと、間欠スイッチングすべきこととを検出する。そのため、力率改善ＩＣ１７５は、間欠スイッチングを開始する。

時刻ｔ３０において、図４の負荷検出回路１００は、図１の負荷１４の状態が重負荷であることを示し、所定レベルＶｃａｓｔｂより高いレベルの電圧Ｖｃａを出力する。その結果、発振回路１０１は、負荷１４の状態が重負荷であることを示す電圧Ｖｃａと、“内部モード”を示す信号Ｓｅとを受けると、駆動回路１０２にＮＭＯＳトランジスタ３２，３３を連続スイッチングさせるための発振信号Ｖｏｓｃを出力する。

時刻ｔ３１において、図５の通信回路１３５は、パルス幅がＴ１のパルスを２回含むパルス信号を出力する。

時刻ｔ３２において、力率改善ＩＣ１７５は、パルス信号に基づいて、ＡＣ入力が１００Ｖであることと、連続スイッチングすべきこととを検出する。そのため、力率改善ＩＣ１７５は、連続スイッチングを開始する。

以上、制御ＩＣ５０が“内部モード”で駆動パターンを変化させる実施形態について説明した。また、制御ＩＣ５０は、信号Ｗａｋｅｕｐの論理レベルに応じて、起動回路７０以外の回路を停止させる“遮断モード”と、起動回路７０を含む回路を動作させる“通電モード”との間で動作モードを変更することができる。

そして、本実施形態では、インターフェース回路１８ｂの構成により、制御ＩＣ５０は、起動後、負荷１４の状態に応じて、ＮＭＯＳトランジスタ３２，３３を、“通常モード”又は“低待機電力モード”で適切にスイッチングすることができる。

これにより、制御ＩＣ５０が“遮断モード”にある場合に、制御ＩＣ５０は、自身の消費電力を低減することができる。また、制御ＩＣ５０が、“通電モード”で動作する場合でさえ、制御ＩＣ５０は、負荷１４の状態に応じて、駆動パターンを“通常モード”又は“低待機電力モード”に変化させることができ、ＤＣ－ＤＣコンバータ１３の消費電力を低減できる。そして、制御ＩＣ５０が“遮断モード”にある場合の消費電力は、制御ＩＣ５０が“通常モード”又は“低待機電力モード”で動作する場合の消費電力よりも少ない。また、制御ＩＣ５０は、力率改善ＩＣ１７５と連携し、電源装置１０全体の消費電力を低減することができる。

＝＝＝まとめ＝＝＝
以上、本実施形態の電源装置１０について説明した。制御ＩＣ５０は、端子ＳＴＢと、判定回路７３と、内部電源９２と、駆動回路１０２とを備える。また、制御ＩＣ５０は、端子ＳＴＢの電圧レベル（電圧Ｖｓｔｂ）に基づいて内部電源９２を制御し、“遮断モード”で動作する場合、内部電源９２に電圧Ｖｒｅｇ１の生成を停止させることができる。そして、内部電源９２が電圧Ｖｒｅｇ１の生成を停止すると、制御ＩＣ５０は、電圧Ｖｒｅｇ１の供給を受けて動作する回路の動作を停止させることができる。これにより、消費電力をより低減することが可能な集積回路を提供することができる。

また、制御ＩＣ５０は、端子ＶＨと、定電圧源８０と、電流源７１とを含む。これにより、制御ＩＣ５０は、端子ＶＨに整流電圧Ｖｒｅｃ１が印加されている間、制御ＩＣ５０が“遮断モード”にある場合でさえ、電流源７１及び判定回路７３に電圧Ｖｓｔａｒｔｕｐを供給することができる。

また、制御ＩＣ５０は、端子ＶＣＣを含む。これにより、内部電源９２が、電圧Ｖｃｃに基づいて動作するため、制御ＩＣ５０は、“遮断モード”にある場合に電圧Ｖｃｃが低下することによって、内部電源９２が電圧Ｖｒｅｇ１の生成を停止することを促進する。

また、制御ＩＣ５０は、充電回路８２を含む。これにより、充電回路８２がコンデンサ６１の充電を停止するので、制御ＩＣ５０は、“遮断モード”にある場合に電圧Ｖｃｃが低下することによって、内部電源９２が電圧Ｖｒｅｇ１の生成を停止することを促進する。

また、制御ＩＣ５０は、負荷検出回路１００と、発振回路１０１と、判定回路１２１と、コンパレータ１３４とを含む。これにより、制御ＩＣ５０は、“外部モード”又は“内部モード”の何れかで、ＮＭＯＳトランジスタ３２，３３の駆動パターンを変化させることができる。

また、制御ＩＣ５０は、通信回路１３５を含む。これにより、制御ＩＣ５０は、“内部モード”で駆動パターンを変化させる場合、力率改善ＩＣ１７５にパルス信号を出力し、力率改善ＩＣ１７５と連携動作をすることができる。

また、制御ＩＣ５０は、端子ＲＥＧを含む。これにより、制御ＩＣ５０は、状態設定期間の間に、マイクロコントローラ１５ａから誤って信号ＥｘｔＳＴＢが入力されても、誤動作しない。

また、制御ＩＣ５０は、放電回路１３０と、制御回路１２０とを含む。これにより、制御ＩＣ５０は、状態設定期間の間に、抵抗１５１の抵抗値Ｒｓｔｂに応じた電圧を正確に判定することができる。

また、制御ＩＣ５０は、内部電源９３を含む。これにより、制御ＩＣ５０は、電圧Ｖｒｅｇ２が供給されて動作する回路を、“遮断モード”にある場合に停止させることができる。

また、制御ＩＣ５０は、ツェナーダイオード７２を含む。これにより、コンデンサ１５０が、電流源７１により充電されたとしても、電圧Ｖｓｔｂは、所定レベルを超えない。

また、制御ＩＣ５０は、端子ＳＴＢと、モード選択回路（判定回路７３及びコンパレータ１３４）とを備える。また、制御ＩＣ５０は、端子ＳＴＢの電圧レベル（電圧Ｖｓｔｂ）に基づいて“遮断モード”、“通常モード”又は“低待機電力モード”の何れかで動作できる。これにより、制御ＩＣ５０は、消費電力をより低減することが可能となる。

また、モード選択回路は、端子ＳＴＢの電圧レベルに基づいて制御ＩＣ５０の動作モードを変化させることができる。これにより、端子ＳＴＢの電圧レベルを検出するだけで、制御ＩＣ５０の動作モードを変更できる。

また、モード選択回路は、“遮断モード”時にも動作する判定回路７３と、“遮断モード”時に動作しないコンパレータ１３４とを備える。これにより、制御ＩＣ５０は、“遮断モード”時に消費電力を抑制しつつ、“通電モード”において、“通常モード”又は“低待機電力モード”の何れかで動作することができる。

また、制御ＩＣ５０は、負荷検出回路１００と、発振回路１０１と、設定回路７６とを備える。これにより、制御ＩＣ５０は、“外部モード”又は“内部モード”の何れかで、ＮＭＯＳトランジスタ３２，３３の駆動パターンを変化させることができる。

また、制御ＩＣ５０は、通信回路１３５を備える。また、通信回路１３５は、所定レベルＶｓｔｏｐより低く、所定レベルＶｔｈｓｔｂより高いパルス信号を出力する。これにより、端子ＳＴＢの電圧レベルがパルス信号によって変化したとしても、制御ＩＣ５０の動作モードの変更に影響を及ぼさない。

また、制御ＩＣ５０は、内部電源９２と、駆動回路１０２とを備える。また、制御ＩＣ５０は、端子ＳＴＢの電圧レベル（電圧Ｖｓｔｂ）に基づいて内部電源９２を制御し、“遮断モード”で動作する場合、内部電源９２に電圧Ｖｒｅｇ１の生成を停止させることができる。そして、内部電源９２が電圧Ｖｒｅｇ１の生成を停止すると、制御ＩＣ５０は、電圧Ｖｒｅｇ１の供給を受けて動作する回路の動作を停止させることができる。

また、ＤＣ－ＤＣコンバータ１３は、インターフェース回路１８ａを含む。インターフェース回路１８ａは、抵抗１５１と、ＮＭＯＳトランジスタ１５２，１５３，１５７とを含む。これにより、インターフェース回路１８ａは、ＮＭＯＳトランジスタ１５２，１５３，１５７のオンオフにより、制御ＩＣ５０の動作モードを設定する電圧を端子ＳＴＢに印加することができる。

また、ＮＭＯＳトランジスタ１５２のオンオフにより、インターフェース回路１８ａは、制御ＩＣ５０を“遮断モード”又は“通電モード”で動作させることができる。

また、ＮＭＯＳトランジスタ１５３，１５７のオンオフにより、インターフェース回路１８ａは、制御ＩＣ５０を“通常モード”又は“低待機電力モード”で動作させることができる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ 電源装置
１１ スイッチ
１２ ＡＣ－ＤＣコンバータ
１３ ＤＣ－ＤＣコンバータ
１４ 負荷
１５ａ，１５ｂ マイクロコントローラ
１６，３０，３１，４２，６１，６３，６４，６７，６８，１５０，１５４，１５９，１６２，１７１，１７４，１８３，１８４ コンデンサ
１７ フォトダイオード
１８ａ，１８ｂ インターフェース回路
２０，２１，４０，４１，６０，１７３ ダイオード
２２ 力率改善回路
３２，３３，１５２，１５３，１５７，１６０，１７６ ＮＭＯＳトランジスタ
３４，１７２ トランス
３５ 制御ブロック
４３ 定電圧回路
４４ 発光ダイオード
６２ フォトトランジスタ
６５，６６，７４，７５，１４２，１５１，１５５，１５６，１５８，１６１，１８０，１８１，１８２ 抵抗
７０ 起動回路
７１，１３１ 電流源
７２ ツェナーダイオード
７３ 判定回路
７６ 設定回路
８０ 定電圧源
８１，１２０ 制御回路
８２ 充電回路
９０ リセット回路
９１ 低電圧保護回路
９２，９３ 内部電源
１００ 負荷検出回路
１０１，２１１ 発振回路
１０２，１９０ 駆動回路
１１０ デジタル部
１１１ アナログ部
１２１ 判定回路
１３０ 放電回路
１３２ アナログ・デジタル変換器
１３３ クランプ回路
１３４，２１２ コンパレータ
１３５ 通信回路
１４０ オペアンプ
１４１ ＰＭＯＳトランジスタ
１７０ 全波整流回路
１９１ 信号検出回路
２００ ゼロ電流検出回路
２０１ 遅延回路
２０２ パルス回路
２０３ ターンオンタイマ回路
２０４，２１３ ＯＲ回路
２１０ 誤差増幅回路
２２０ ＳＲフリップフロップ
２２１ バッファ回路

Claims (20)

1. 電源回路に目的レベルの出力電圧を生成させるために、前記電源回路のパワートランジスタをスイッチング駆動する集積回路であって、
   前記集積回路の動作モードを指示する指示信号に基づいてオンオフする第１スイッチが接続される第１端子と、
   前記第１端子の電圧レベルに基づいて、前記集積回路を第１モードで動作させるか、前記第１モードより消費電力の大きい第２モードで動作させるか、を判定する第１判定回路と、
   前記集積回路を前記第１モードで動作させる場合、第１電源電圧の生成を停止し、前記集積回路を前記第２モードで動作させる場合、前記第１電源電圧を生成する第１電源電圧生成回路と、
   前記第１電源電圧が供給され、前記パワートランジスタを前記スイッチング駆動する駆動回路と、
   を備える集積回路。
2. 請求項１に記載の集積回路であって、
   交流電圧に応じた電圧が印加される第２端子と、
   前記第１及び第２モードに関わらず、前記第２端子に印加される電圧に基づいて、所定電圧を生成する定電圧源と、
   前記第１端子に対し、電流を供給する電流源と、
   を含み、
   前記電流源及び前記第１判定回路は、前記所定電圧が供給されると動作する、
   集積回路。
3. 請求項２に記載の集積回路であって、
   第１コンデンサが接続される第３端子を含み、
   前記パワートランジスタは、１次コイル、２次コイル、及び補助コイルを含むトランスの前記１次コイルに流れる電流を制御し、
   前記第１コンデンサには、前記補助コイルからの電流が充電され、
   前記第１電源電圧生成回路は、前記第１コンデンサの充電電圧に基づいて動作する、
   集積回路。
4. 請求項３に記載の集積回路であって、
   前記集積回路が起動する際、前記所定電圧に基づいて動作するとともに、前記第１コンデンサを充電する充電回路を含む、
   集積回路。
5. 請求項１～４の何れか一項に記載の集積回路であって、
   前記電源回路の負荷に応じた第１信号を出力する負荷検出回路と、
   前記第２モードに含まれる複数のモードのうち、第３モードと、前記第３モードにおける前記負荷の状態より軽負荷の際に用いられる第４モードと、の夫々に対応する発振信号を出力する発振回路と、
   前記第３モードと前記第４モードとの切り替えを、前記集積回路の内部で行う内部モードと、前記集積回路の外部で行う外部モードとを、前記第１端子の電圧レベルに基づいて判定する第２判定回路と、
   前記外部モードの際に、前記第１端子の電圧レベルに基づいて、前記第３及び第４モードの何れかに対応する第２信号を出力する第１信号出力回路と、
   を含み、
   前記第１端子には、前記第１スイッチに直列接続される抵抗が接続され、
   前記発振回路は、
   前記内部モードの際には、前記第１信号に基づいて前記発振信号を出力し、前記外部モードの際には、前記第２信号に基づいて前記発振信号を出力し、
   前記発振信号に基づいて前記駆動回路が前記パワートランジスタを前記スイッチング駆動する、
   集積回路。
6. 請求項５に記載の集積回路であって、
   前記内部モードの際に、前記第１信号に基づいて、前記第３及び第４モードの何れかに対応する第３信号を前記第１端子に出力する第２信号出力回路を含む、
   集積回路。
7. 請求項５または請求項６に記載の集積回路であって、
   前記第１電源電圧が印加される第４端子を含み、
   前記第１端子には、前記第４端子に前記第１電源電圧が印加されるとオンする第２スイッチと、前記第２スイッチに直列接続され、前記第３及び第４モードに応じてオンオフする第３スイッチと、が接続され、
   前記第２及び第３スイッチは、前記抵抗に並列接続される、
   集積回路。
8. 請求項５～７の何れか一項に記載の集積回路であって、
   前記第１端子に接続される第２コンデンサを放電する放電回路と、
   前記第２モードにおいて前記集積回路が起動する際、前記抵抗に電流が供給される前に前記第２コンデンサが放電されるよう、前記放電回路を制御する制御回路と、
   を含む集積回路。
9. 請求項８に記載の集積回路であって、
   前記集積回路を前記第１モードで動作させる場合、第２電源電圧の生成を停止し、前記集積回路を前記第２モードで動作させる場合、前記第２電源電圧を生成する第２電源電圧生成回路を含み、
   前記制御回路には、前記第２電源電圧が供給される、
   集積回路。
10. 請求項１～９の何れか一項に記載の集積回路であって、
    前記第１端子の電圧を所定レベルでクランプするクランプ素子を含む、
    集積回路。
11. 目的レベルの出力電圧を生成する電源回路であって、
    パワートランジスタと、
    前記パワートランジスタを駆動する集積回路と、
    前記集積回路の動作モードを指示する指示信号に基づいてオンオフする第１スイッチと、
    を備え、
    前記集積回路は、
    前記第１スイッチが接続される第１端子と、
    前記第１端子の電圧レベルに基づいて、前記集積回路を第１モードで動作させるか、前記第１モードより消費電力の大きい第２モードで動作させるか、を判定する第１判定回路と、
    前記集積回路を前記第１モードで動作させる場合、第１電源電圧の生成を停止し、前記集積回路を前記第２モードで動作させる場合、前記第１電源電圧を生成する第１電源電圧生成回路と、
    前記第１電源電圧が供給され、前記パワートランジスタをスイッチング駆動する駆動回路と、
    を含む電源回路。
12. 電源回路に目的レベルの出力電圧を生成させるために、前記電源回路のパワートランジスタをスイッチング駆動する集積回路であって、
    前記集積回路の動作モードを設定する外部回路が接続される第１端子と、
    前記第１端子の電圧レベルに基づいて、前記集積回路を、スイッチング動作を行わない遮断モード、連続的にスイッチング動作を行う通常モード、又はスイッチング動作期間と停止動作期間とを交互に繰り返す低待機電力モードの何れかで動作させるかを選択するモード選択回路と、
    を備える集積回路。
13. 請求項１２に記載の集積回路であって、
    前記モード選択回路は、
    前記第１端子の電圧レベルが第１電圧レベルよりも高い場合、前記集積回路を、前記遮断モードで動作させ、前記電圧レベルが前記第１電圧レベルと前記第１電圧レベルよりも低い第２電圧レベルとの間にある場合、前記集積回路を、前記通常モードで動作させ、前記電圧レベルが前記第２電圧レベルよりも低い場合、前記集積回路を、前記低待機電力モードで動作させる、
    集積回路。
14. 請求項１３に記載の集積回路であって、
    前記モード選択回路は、
    前記電圧レベルが前記第１電圧レベルより高い場合、前記集積回路を前記遮断モードで動作させることを判定する第１モード判定回路と、
    前記電圧レベルが前記第１電圧レベルより低く、前記第２電圧レベルより高い場合、前記集積回路を前記通常モードで動作させることを判定し、前記電圧レベルが前記第２電圧レベルより低い場合、前記集積回路を前記低待機電力モードで動作させることを判定する第２モード判定回路と、
    を備える集積回路。
15. 請求項１３又は請求項１４に記載の集積回路であって、
    前記集積回路の動作モードに応じた発振信号を出力する発振回路と、
    前記電源回路の負荷の状態を検出する負荷検出回路と、
    前記集積回路が起動しつつ前記発振回路の状態を設定する状態設定期間において、前記電圧レベルに基づいて、前記発振回路が前記電圧レベルに基づいて動作する外部モード、又は前記負荷検出回路からの出力に基づいて動作する内部モードの何れかで動作するよう、前記発振回路の状態を設定する設定回路と、
    を備え、
    前記発振回路は、前記発振回路が前記外部モードで動作する際、前記電圧レベルに応じた前記発振信号を出力し、前記発振回路が前記内部モードで動作する際、前記負荷検出回路からの出力に応じた前記発振信号を出力する、
    集積回路。
16. 請求項１５に記載の集積回路であって、
    前記第１電圧レベルより低く前記第２電圧レベルより高い振幅レベルの信号を前記第１端子に出力する信号出力回路、
    を備える集積回路。
17. 請求項１３～請求項１６の何れか一項に記載の集積回路であって、
    前記集積回路を前記遮断モードで動作させる場合、第１電源電圧の生成を停止し、前記集積回路を前記通常モード又は前記低待機電力モードで動作させる場合、前記第１電源電圧を生成する第１電源電圧生成回路と、
    前記第１電源電圧が供給され、前記パワートランジスタを前記スイッチング駆動する駆動回路と、
    を備える集積回路。
18. 目的レベルの出力電圧を生成する電源回路であって、
    前記パワートランジスタと、
    請求項１３～請求項１７の何れか一項に記載の集積回路と、
    前記外部回路と、
    を備え、
    前記外部回路は、
    前記第１端子に接続される第１信号ラインと、
    前記第１信号ラインに一端が接続される抵抗と、
    前記抵抗の他端と接地との間に接続される第１スイッチと、
    前記第１信号ラインと一端が接続され、前記集積回路の起動が完了した後、オンする第２スイッチと、
    前記第２スイッチの他端と前記抵抗の他端との間に接続される第３スイッチと、
    を含む電源回路。
19. 請求項１８に記載の電源回路であって、
    前記外部回路は、
    前記第１スイッチがオフすると、前記第１端子に前記第１電圧レベルより高いレベルの電圧を印加し、
    前記第１スイッチがオンすると、前記第１端子に前記第１電圧レベルより低いレベルの電圧を印加する、
    電源回路。
20. 請求項１９に記載の電源回路であって、
    前記外部回路は、更に、
    前記第１及び第２スイッチがオンし、前記第３スイッチがオフすると、前記第１端子に前記第１電圧レベルと前記第２電圧レベルとの間のレベルの電圧を印加し、
    前記第１、第２及び第３スイッチがオンすると、前記第１端子に前記第２電圧レベルよりも低いレベルの電圧を印加する、
    電源回路。

Images