JP2011223726A - 半導体集積回路及びそれを用いたdc−dcコンバータ - Google Patents
半導体集積回路及びそれを用いたdc−dcコンバータ Download PDFInfo
- Publication number
- JP2011223726A JP2011223726A JP2010089578A JP2010089578A JP2011223726A JP 2011223726 A JP2011223726 A JP 2011223726A JP 2010089578 A JP2010089578 A JP 2010089578A JP 2010089578 A JP2010089578 A JP 2010089578A JP 2011223726 A JP2011223726 A JP 2011223726A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switch circuit
- switch
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】外部信号との送受信が可能で、絶縁型であれば1次側と2次側に同じハードウェア構成のICを2つ使用することができ、かつ非絶縁型にも適用可能な、電源装置に利用できる半導体集積回路を用いる。
【選択図】図2
Description
ここで特許文献1に示されている絶縁型DC−DCコンバータの基本的な構成を図1に示す。
(a)パワー半導体素子の駆動を制御するとともに、双方向信号伝送機能を有するプログラマブルな半導体素子を提供できる。
(b)絶縁型/非絶縁型を問わず、様々なトポロジーの電源装置の制御回路として応用出来る。
(c)絶縁型DC−DCコンバータに利用した場合は、1次側と2次側に同じハードウェアの半導体素子を使用でき、制御ICの開発コストの低減、製造コストの削減に貢献できる。
図2は第1の実施形態に係る絶縁型DC−DCコンバータの制御に用いられる半導体集積回路(以下、制御ICと呼ぶ)101の内部ブロック図である。制御IC101は、少なくとも第1のスイッチング素子Q1と第1のダイオードD1の並列回路からなる第1のスイッチ回路S1、及び少なくとも第2のスイッチング素子Q2と第2のダイオードの並列回路からなる第2のスイッチ回路S2、とからなる直列回路と、少なくとも第3のスイッチング素子Q3と第3のダイオードD3の並列回路からなる第3のスイッチ回路S3、及び少なくとも第4のスイッチング素子Q4と第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とからなる直列回路と、を備え、各スイッチ回路S1〜S4のターンオン及びターンオフを制御する制御信号を出力するディジタル制御部を備える。
[時間t0〜t1区間における動作]
図5に、この区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。1次側制御IC101及び2次側制御IC102のディジタル制御部の駆動電源端子Vlogicには、図2に示すように、第9のスイッチ回路S9と第9のダイオードD9を介して、第1のスイッチ回路S1と第2のスイッチ回路S2との接続点に接続されているので、このようになる。
[時間t1における動作]
図6に、時間t1における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t1〜t2区間における動作]
図7に、時間t1〜t2区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t2における動作]
図8に、時間t2における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t2〜t3区間における動作]
図9に、時間t2〜t3区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t3〜t4区間における動作]
図10に、時間t3〜t4区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t4〜t5区間における動作]
図11に、時間t4〜t5区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t5における動作]
図12に、時間t5における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t5〜t6区間における動作]
図13に、時間t5〜t6区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t6における動作]
図14に、時間t6における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
時間t6において、1次側制御IC101内のディジタル制御部は、第3のスイッチ回路S3を、また2次側制御IC102内のディジタル制御部は、第7のスイッチ回路S7を、それぞれターンオフさせる。この動作により、1次側制御IC101内においては、第11のスイッチング素子Q11の入力容量Cissに蓄積されていた電荷が放電され、第11のスイッチング素子Q11がターンオフする。同時に2次側制御IC内においては、第13のスイッチング素子Q13の入力容量Cissに蓄積されていた電荷が放電され、第13のスイッチング素子Q13がターンオフする。
[時間t6〜t7区間における動作]
図15に、時間t6〜t7区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
[時間t7〜t8区間における動作]
図16に、時間t7〜t8区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
時間t7において、1次側制御IC101においては第4のスイッチ回路S4が、2次側制御IC102においては第8のスイッチ回路S8がそれぞれターンオンすると同時に、第2のスイッチ回路S2と第6のスイッチ回路S6がターンオフする。この動作によって時間t7〜t8の間、パルストランスPTの1次巻線Np2及び2次巻線Ns2にそれぞれ流れる電流は減少しながら、1次側制御IC101においては第4のダイオードD4、パルストランスPTの1次巻線Np2、第9のダイオードD9を介して第7のキャパシタC7を充電するように流れ、2次側制御IC102においては第8のダイオードD8、パルストランスPTの2次巻線Ns2、第10のダイオードD10を介して第8のキャパシタC8を充電するように流れる。
[時間t8以降における動作]
時間t8以降時間t1までの区間における動作は、上記[時間t0〜t1区間における動作]と同一の動作になる。
《第2の実施形態》
また、図17に、第2の直流電圧部Vdr2を駆動電圧源に接続せず、1次側制御IC101では第9のキャパシタC9、2次側制御IC102では第10のキャパシタC10に接続した場合の、1次側制御IC101及び2次側制御IC102の内部ブロック図を示す。1次側制御IC101を例に取ると、第1のスイッチ回路S1がオン状態である期間中に、第4のスイッチ回路S4のオン時間を可変させるとすると、第1の直流電圧部Vdr1からパルストランスPTの励磁インダクタンス、第4のスイッチ回路S4、第3のスイッチ回路S3、及び第9のキャパシタC9からなる回路は、昇圧チョッパ型コンバータになることが分かる。すなわち、第1の直流電圧部Vdr1から供給される電圧が変動の大きな直流電圧であった場合でも、第4のスイッチ回路S4のオン時間を制御することによって、第2の信号出力端子OUT2に印加される電圧値を一定に制御することができる。なお、これは2次側制御IC102にも適用できることは言うまでもない。
《非絶縁型降圧コンバータに適用した場合》
図18に図2で示した制御ICを用いた非絶縁型降圧DC−DCコンバータの実施形態に係る回路図を示す。
《非絶縁型昇圧コンバータに適用した場合》
図19に図2で示した制御ICを用いた非絶縁型昇圧DC−DCコンバータの実施形態に係る回路図を示す。
《非絶縁型SEPICコンバータに適用した場合》
図20に図2で示した制御ICを用いた非絶縁型SEPIC(Single Ended Primary Inductance Converter)DC−DCコンバータの実施形態に係る回路図を示す。
103、104…ランプ波形成回路
L1…第1のインダクタ
L2…第2のインダクタ
L3…第3のインダクタ
L4…第4のインダクタ
L5…第5のインダクタ
L6…第6のインダクタ
C1…第1のキャパシタ
C2…第2のキャパシタ
C3…第3のキャパシタ
C4…第4のキャパシタ
C5…第5のキャパシタ
C6…第6のキャパシタ
C7…第7のキャパシタ
C8…第8のキャパシタ
C9…第9のキャパシタ
C10…第10のキャパシタ
C11…第11のキャパシタ
C12…第12のキャパシタ
C13…第13のキャパシタ
C14…第14のキャパシタ
C15…第15のキャパシタ
C16…第16のキャパシタ
C17…第17のキャパシタ
C18…第18のキャパシタ
C19…第19のキャパシタ
C20…第20のキャパシタ
C21…第21のキャパシタ
C22…第22のキャパシタ
C23…第23のキャパシタ
C24…第24のキャパシタ
C25…第25のキャパシタ
Ciss…スイッチング素子のゲート−ソース間容量
D1…第1のダイオード
D2…第2のダイオード
D3…第3のダイオード
D4…第4のダイオード
D5…第5のダイオード
D6…第6のダイオード
D7…第7のダイオード
D8…第8のダイオード
D9…第9のダイオード
D10…第10のダイオード
D11…第11のダイオード
D12…第12のダイオード
D13…第13のダイオード
D14…第14のダイオード
D15…第15のダイオード
D16…第16のダイオード
D17…第17のダイオード
D18…第18のダイオード
D19…第19のダイオード
D20…第20のダイオード
D21…第21のダイオード
D22…第22のダイオード
ZD1…第1のツェナーダイオード
ZD2…第2のツェナーダイオード
ZD3…第3のツェナーダイオード
Q1…第1のスイッチング素子
Q2…第2のスイッチング素子
Q3…第3のスイッチング素子
Q4…第4のスイッチング素子
Q5…第5のスイッチング素子
Q6…第6のスイッチング素子
Q7…第7のスイッチング素子
Q8…第8のスイッチング素子
Q9…第9のスイッチング素子
Q10…第10のスイッチング素子
Q11…第11のスイッチング素子
Q12…第12のスイッチング素子
Q13…第13のスイッチング素子
Q14…第14のスイッチング素子
Q15…第15のスイッチング素子
Q16…第16のスイッチング素子
Q17…第17のスイッチング素子
Q18…第18のスイッチング素子
Q19…第19のスイッチング素子
Q20…第20のスイッチング素子
Q21…第21のスイッチング素子
Q22…第22のスイッチング素子
Q23…第23のスイッチング素子
Q24…第24のスイッチング素子
Q25…第25のスイッチング素子
Q26…第26のスイッチング素子
S1…第1のスイッチ回路
S2…第2のスイッチ回路
S3…第3のスイッチ回路
S4…第4のスイッチ回路
S5…第5のスイッチ回路
S6…第6のスイッチ回路
S7…第7のスイッチ回路
S8…第8のスイッチ回路
S9…第9のスイッチ回路
S10…第10のスイッチ回路
R1…第1の抵抗
R2…第2の抵抗
R3…第3の抵抗
R4…第4の抵抗
R5…第5の抵抗
R6…第6の抵抗
R7…第7の抵抗
R8…第8の抵抗
R9…第9の抵抗
R10…第10の抵抗
R11…第11の抵抗
R12…第12の抵抗
R13…第13の抵抗
R14…第14の抵抗
R15…第15の抵抗
R16…第16の抵抗
R17…第17の抵抗
R18…第18の抵抗
R19…第19の抵抗
T…トランス
PT…パルストランス
Np1…第1の1次巻線
Np2…第2の1次巻線
Np3…第3の1次巻線
Ns1…第1の2次巻線
Ns2…第2の2次巻線
Vin…入力電圧
Vdet…巻線電圧検出端子
Vdr1…第1の直流電圧部
Vdr2…第2の直流電圧部
Vout…出力端子
Vref1…リファレンス電圧
OUT1…第1の出力信号端子
OUT2…第2の信号出力端子
OUT3…第3の信号出力端子
FB1…帰還信号入力端子
COMP1…コンパレータ
GND…グランド端子
Claims (4)
- 所定の直流電圧が印加される第1の直流電圧部と、
第2の直流電圧部と、
基準電位に接続されるGND端子と、
第1のスイッチ回路S1と第2のスイッチ回路S2とからなる第1の直列回路と、
第3のスイッチ回路S3と第4のスイッチ回路S4とからなる第2の直列回路と、
該第1〜第4のスイッチ回路のオン/オフ動作を制御する制御部と、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2との接続点を外部に引き出すための第1の出力端子と、前記第3のスイッチ回路S3と前記第4のスイッチ回路S4の接続点を外部に引き出すための第2の出力端子と、を含む半導体集積回路であって、
前記第1の直列回路の一端は前記第1の直流電圧部Vdr1に接続され、
前記第2の直列回路の一端は前記第2の直流電圧部Vdr2に接続され、
前記第1の直列回路の他端と、前記第2の直列回路の他端が共に前記GND端子に対して接続され、
前記第1の出力端子と前記第2の出力端子との間にリアクタンス素子が接続され、
前記リアクタンス素子の両端電圧の変化を検出する巻線電圧検出手段(Vdet)と、
少なくとも前記第1のスイッチ回路S1がオン状態、かつ前記第2のスイッチ回路S2及び前記第3のスイッチ回路S3が共にオフ状態である時に、前記リアクタンス素子に正極性の電圧を印加し、もしくは前記第2のスイッチ回路(S2)がオン状態、かつ前記第1のスイッチ回路(S1)及び前記第4のスイッチ回路(S4)が共にオフ状態である時に、前記リアクタンス素子に負極性の電圧を印加することで、前記リアクタンス素子に励磁電流を流してパルス電圧を発生させ、該パルス電圧をエッジ信号として外部に送信すると共に、少なくとも前記第1のスイッチ回路S1及び前記第2のスイッチ回路S2が共にオフ状態である時に、前記リアクタンス素子に生じるパルス電圧を、前記巻線電圧検出端子によって検出することにより、外部からのエッジ信号を受信できるようにしたことを特徴とする半導体集積回路。 - 前記半導体集積回路はさらに、前記第1の直流電圧部から入力される電圧を出力する第3の出力端子と、
該第3の出力端子に、電圧を出力するか否かを制御するサブドライバ回路と、を備え、
前記サブドライバ回路のターンオン及びターンオフ動作は前記制御部によって制御され、
前記制御部は、前記第2の出力端子に生じる方形波電圧と、前記第3の出力端子に生じる方形波電圧が、共に低レベルである期間を挟んで互いに相補的な関係になるように前記第1〜第4のスイッチ回路及び前記サブドライバ回路を制御することを特徴とする請求項1に記載の半導体集積回路。 - 前記半導体集積回路が1次側制御回路及び2次側制御回路にそれぞれ用いられた絶縁型スイッチング電源装置であって、
直流電源と、
少なくとも1組の1次巻線及び2次巻線を有するトランスと、
前記直流電源から供給される直流電圧を前記1次巻線に印加させるか否かを制御する少なくとも1つの電力スイッチ素子と、
前記2次巻線に接続される少なくとも1つの同期整流回路を含む整流回路と、該整流回路の出力を平滑する出力フィルタ回路と、を少なくとも備え、
少なくとも1次巻線と2次巻線を有し、1次側に配置された前記半導体集積回路に該1次巻線を、2次側に配置された前記半導体集積回路に該2次巻線が接続された信号伝送トランスをリアクタンス素子として用いて、
前記1次側に配置された半導体集積回路と、前記2次側に配置された半導体集積回路との間で、パルス信号を双方向に伝送し、前記電力スイッチ素子及び前記同期整流器の駆動タイミングを制御することを特徴とする絶縁型スイッチング電源装置。 - 請求項1、もしくは請求項2に記載の半導体集積回路を制御回路に用い、
直流電源と、
少なくとも1つのインダクタンス素子と、
前記直流電源から供給される直流電圧を該インダクタンス素子に印加させるか否かを制御する少なくとも1つの電力スイッチ素子と、
少なくとも1つの同期整流器を含む整流回路と、
整流回路の出力を平滑する出力フィルタ回路と、を備える非絶縁型スイッチング電源装置であって、
前記電力スイッチ素子、もしくは前記同期整流器は電界効果トランジスタで構成されており、
該電界効果トランジスタのソース端子が該制御回路のグランド電位からフローティングされていて、該電界効果トランジスタのゲート−ソース間にエッジ信号から方形波信号への変換回路が接続され、
前記半導体集積回路からトランスを介して送信されるエッジ信号を前記変換回路にて変換された方形波信号で、該電界効果トランジスタが駆動されることを特徴とする非絶縁型スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010089578A JP5589518B2 (ja) | 2010-04-08 | 2010-04-08 | 半導体集積回路及びそれを用いたdc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010089578A JP5589518B2 (ja) | 2010-04-08 | 2010-04-08 | 半導体集積回路及びそれを用いたdc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223726A true JP2011223726A (ja) | 2011-11-04 |
JP5589518B2 JP5589518B2 (ja) | 2014-09-17 |
Family
ID=45039946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010089578A Active JP5589518B2 (ja) | 2010-04-08 | 2010-04-08 | 半導体集積回路及びそれを用いたdc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5589518B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011259673A (ja) * | 2010-06-11 | 2011-12-22 | Murata Mfg Co Ltd | 絶縁型スイッチング電源装置 |
WO2020213399A1 (ja) * | 2019-04-19 | 2020-10-22 | 富士電機株式会社 | スイッチング制御回路、スイッチング制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07337006A (ja) * | 1994-06-03 | 1995-12-22 | Toko Inc | 同期整流回路 |
JP2007209082A (ja) * | 2006-01-31 | 2007-08-16 | Murata Mfg Co Ltd | 双方向パルス信号伝送回路および絶縁型スイッチング電源装置 |
WO2008041399A1 (fr) * | 2006-10-02 | 2008-04-10 | Murata Manufacturing Co., Ltd. | Convertisseur cc-cc d'isolation à double extrémité |
JP2009093994A (ja) * | 2007-10-11 | 2009-04-30 | Iwasaki Electric Co Ltd | 高圧放電灯点灯装置及びプロジェクタ |
-
2010
- 2010-04-08 JP JP2010089578A patent/JP5589518B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07337006A (ja) * | 1994-06-03 | 1995-12-22 | Toko Inc | 同期整流回路 |
JP2007209082A (ja) * | 2006-01-31 | 2007-08-16 | Murata Mfg Co Ltd | 双方向パルス信号伝送回路および絶縁型スイッチング電源装置 |
WO2008041399A1 (fr) * | 2006-10-02 | 2008-04-10 | Murata Manufacturing Co., Ltd. | Convertisseur cc-cc d'isolation à double extrémité |
JP2009093994A (ja) * | 2007-10-11 | 2009-04-30 | Iwasaki Electric Co Ltd | 高圧放電灯点灯装置及びプロジェクタ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011259673A (ja) * | 2010-06-11 | 2011-12-22 | Murata Mfg Co Ltd | 絶縁型スイッチング電源装置 |
WO2020213399A1 (ja) * | 2019-04-19 | 2020-10-22 | 富士電機株式会社 | スイッチング制御回路、スイッチング制御方法 |
JPWO2020213399A1 (ja) * | 2019-04-19 | 2021-10-21 | 富士電機株式会社 | スイッチング制御回路、スイッチング制御方法 |
JP7004113B2 (ja) | 2019-04-19 | 2022-01-21 | 富士電機株式会社 | スイッチング制御回路、スイッチング制御方法 |
US11233448B2 (en) | 2019-04-19 | 2022-01-25 | Fuji Electric Co., Ltd. | Switching control circuit and switching control method |
Also Published As
Publication number | Publication date |
---|---|
JP5589518B2 (ja) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107979288B (zh) | 强迫式零电压开关反激变换器 | |
JP5494154B2 (ja) | 絶縁型スイッチング電源装置 | |
CN107979287B (zh) | 用于主开关切换转换的零电压开关式逆变器 | |
JP5170165B2 (ja) | 絶縁型スイッチング電源装置 | |
EP2421137B1 (en) | Switching power supply unit | |
US8040702B2 (en) | DC/DC power converting apparatus | |
JP6201586B2 (ja) | Dc/dcコンバータ | |
CN115864858B (zh) | 一种辅助电源、电源系统和电子装置 | |
CN116131624A (zh) | 一种电源电路、电源系统和电子装置 | |
US8111053B2 (en) | DC-DC converter | |
TWI650927B (zh) | 用於主開關切換轉換的零電壓開關式返馳變換器 | |
US9490717B2 (en) | Switching power supply circuit | |
JP5644954B2 (ja) | 絶縁型スイッチング電源装置 | |
Rodriguez et al. | A novel adaptive synchronous rectification system for low output voltage isolated converters | |
JP5589518B2 (ja) | 半導体集積回路及びそれを用いたdc−dcコンバータ | |
US7113413B1 (en) | Control circuit with tracking turn on/off delay for a single-ended forward converter with synchronous rectification | |
JP3346543B2 (ja) | スイッチング電源装置 | |
US9564819B2 (en) | Switching power supply circuit | |
JP5012905B2 (ja) | 絶縁型dc−dcコンバータ | |
JP4172569B2 (ja) | スイッチング電源装置 | |
EP2239835B1 (en) | Converter device and corresponding method | |
KR20150070898A (ko) | 직류-직류 컨버터 및 이의 스위칭 방법 | |
TWI762415B (zh) | 可升降壓的雙向直流-直流諧振轉換器及其控制方法 | |
Zhang et al. | A new current-source gate driver for a buck voltage regulator | |
CN116941173A (zh) | 开关电源装置和电力供应系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5589518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |