JP2007209082A - 双方向パルス信号伝送回路および絶縁型スイッチング電源装置 - Google Patents

Abstract

【課題】１つのパルストランスを用いて双方向の信号伝送を行う双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置を構成する。
【解決手段】パルストランス４８の1次側に1次側パルス信号送信部７１と1次側パルス信号受信部７２とを備え、２次側に２次側パルス信号送信部８１と２次側パルス信号受信部８２とを備え、１次側パルス信号入力端３８から入力したパルス信号をパルストランス４８を介して１次回路から２次回路に伝送し、２次側パルス信号受信部８２で受信し、２次側パルス信号入力端５１から入力したパルス信号をパルストランス４８を介して２次回路から１次回路に伝送し、１次側パルス信号受信部７２で受信する。これにより１つのパルストランスを用いてパルス信号の１次−２次間で双方向にパルス信号を伝送する。
【選択図】図２

Description

この発明は、１つのパルストランスを用いて１次−２次間でパルス信号を双方向に伝送する双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置に関するものである。

従来の同期整流型のフォワードコンバータが特許文献１に開示されている。図１にその特許文献１に開示されている同期整流型のフォワードコンバータの回路を示す。

この図１に示す回路では、トランス１０４の１次側の主スイッチ素子１０２がオンすると２次側の整流側同期整流素子１０５がトランス１０４の２次巻線１０４ｂに発生する電圧によってオンし、逆に、転流側同期整流素子１０６がオフする。ここで転流側同期整流素子１０６がオフするタイミングが遅れると、２つのスイッチ素子１０５，１０６を通る短絡経路が形成されてしまうので、トランス１０４の３次巻線１０４ｃに直列にスイッチ素子１０７を設け、１次側の主スイッチ素子１０２をオンするタイミングで、パルストランス１１１を介した制御信号でスイッチ素子１０７をオンさせるように構成している。

この構成によって、１次側の主スイッチ素子１０２がオンする直前に転流側同期整流素子１０６の寄生容量の電荷がスイッチ素子１０７を介して引き抜かれ、転流側同期整流素子１０６が速やかにオフするので短絡が防止される。
特許第３３３９４５２号公報

通常、１つのパルストランス（１つのコアに、１次側用と２次側用にそれぞれ１つ以上の巻線を設けた絶縁トランス）を用いた信号伝送回路においては、上記特許文献１に示されているように一方通行の信号伝送が行われる。１次側の回路から２次側の回路へ信号伝送するだけでなく、２次側の回路から１次側の回路へも信号伝送が必要な場合は、それぞれに個別のパルストランスを用いることになる。

しかし、パルストランスの数が増えれば当然ながら回路基板の面積が増え、その分のコストが上昇し、装置全体が大型化する。特に、安全規格で定められた１次−２次間耐圧を満たす高耐圧パルストランスが必要な場合は絶縁構造に工夫が必要であり、形状が大きく、高価であるので尚更である。

そこで、この発明の目的は、１つのパルストランスを用いて双方向の信号伝送を行う双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置を提供することにある。

上記課題を解決するために、この発明の双方向パルス信号伝送回路は次のように構成する。
パルストランスの１次側に１次側パルス信号送信部（７１）と１次側パルス信号受信部（７２）とを備え、前記パルストランスの２次側に２次側パルス信号送信部（８１）と２次側パルス信号受信部（８２）とを備え、
前記１次側パルス信号送信部（７１）は前記パルストランスの１次側コイルに１次側パルス信号を入力する回路からなり、
前記１次側パルス信号受信部（７２）は前記１次側パルス信号送信部（７１）からの前記１次側パルス信号が入力されていない状態で前記パルストランスの１次側コイルに発生する信号を入力する回路からなり、
前記２次側パルス信号送信部（８１）は前記パルストランスの２次側コイルに２次側パルス信号を入力する回路からなり、
前記２次側パルス信号受信部（８２）は前記２次側パルス信号送信部（８１）からの前記２次側パルス信号が入力されていない状態で前記パルストランスの２次側コイルに発生する信号を入力する回路で構成する。
このようにして１つのパルストランスを用いて１次−２次間でパルス信号を双方向に伝送可能とする。

前記パルストランスの１次側コイルと２次側コイルの少なくとも一方は単一の巻線であってもよい、すなわち１次側コイルに1次側パルス信号送信部と1次側パルス信号受信部の両方を接続してもよく、または２次側コイルに２次側パルス信号送信部と２次側パルス信号受信部の両方を接続してもよい。

前記１次側パルス信号および前記２次側パルス信号は、例えば所定周期でのタイミング（位相）に情報を持つ。

また、前記１次側パルス信号および前記２次側パルス信号は、例えば所定周期で互いに異なるタイミング（位相）で生じるものとする。

また、この発明の絶縁型スイッチング電源装置は次のように構成する。
少なくとも１次側コイルと２次側コイルとを有する電力伝送トランスと、該電力伝送トランスの１次側コイルに対する直流入力または交流成分を含む直流入力をスイッチングして交流に変換する主スイッチ素子を有する1次回路と、前記電力伝送トランスの２次側コイルからの出力を整流平滑する整流平滑回路と、請求項１〜４のうちいずれかに記載の双方向パルス信号伝送回路とを備え、
前記双方向パルス信号伝送回路で、前記１次回路で発生した制御信号（タイミング信号）を前記２次回路へ伝送し、前記２次回路で発生した制御信号を前記１次回路へ伝送する。

この発明によれば、次のような効果を奏する。
１つのパルストランスを、１次側から２次側への１次側パルス信号の伝送と、２次側から１次側への２次側パルス信号の伝送とに兼用するので、本来２個のパルストランスが必要な１次−２次間双方向のパルス信号伝送を１個のパルストランスで実現できる。その結果、双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置の小型・低コスト化が可能となる。

《第１の実施形態》
第１の実施形態に係る双方向パルス信号伝送回路について図２・図３を基に説明する。
図２は第１の実施形態に係る双方向パルス信号伝送回路の回路図、図３はその各点の波形図である。

この双方向パルス信号伝送回路は、１次巻線（１次側コイル）４８Ａおよび２次巻線（２次側コイル）４８Ｂを有するパルストランス４８を備えている。このパルストランス４８の１次側には、１次側電源端子３７、１次側パルス信号入力端３８、１次側グランド３９、１次側パルス信号出力端４０を設けている。またパルストランス４８の２次側には、２次側電源端子５０、２次側パルス信号入力端５１、２次側グランド５２および２次側パルス信号出力端４９を設けている。

図２に示すように、1次側電源入力端子３７と１次側グランド３９との間にＮＰＮトランジスタ４５とＰＮＰトランジスタ４６の直列回路を接続している。このＮＰＮトランジスタ４５とＰＮＰトランジスタ４６のベース同士を共通に接続し、その接続点と１次側パルス信号入力端３８との間にコンデンサ４１および抵抗４２の並列回路を接続している。ＰＮＰトランジスタ４６のエミッタ・コレクタ間にはコレクタからエミッタへの方向を順方向とするダイオード６３を接続している。

上記２つのトランジスタ４５，４６の接続点と１次側パルス信号出力端４０との間にパルストランス４８の１次巻線４８Ａを接続している。１次側パルス信号出力端４０と１次側グランド３９との間にはＮチャンネルＭＯＳＦＥＴ４７を接続している。このＦＥＴ４７のゲートと１次側パルス信号入力端３８との間にはコンデンサ４３を接続し、ＦＥＴ４７のゲートと１次側グランド３９との間に抵抗４４を接続している。

この例では、パルストランス４８の１次側の回路と２次側の回路は対称形をなしている。すなわち、２次側電源端子５０と２次側グランド５２との間にＮＰＮトランジスタ５４とＰＮＰトランジスタ５５の直列回路を接続している。このＮＰＮトランジスタ５４とＰＮＰトランジスタ５５のベース同士を共通に接続し、その接続点と２次側パルス信号入力端５１との間にコンデンサ５６および抵抗５７の並列回路を接続している。ＰＮＰトランジスタ５５のエミッタ・コレクタ間にはコレクタからエミッタへの方向を順方向とするダイオード６４を接続している。上記２つのトランジスタ５４，５５の接続点と２次側パルス信号出力端４９との間にパルストランス４８の２次巻線４８Ｂを接続している。２次側パルス信号出力端４９と２次側グランド５２との間にはＮチャンネルＭＯＳＦＥＴ５３を接続している。このＦＥＴ５３のゲートと２次側パルス信号入力端５１との間にはコンデンサ５８を接続し、ＦＥＴ５３のゲートと２次側グランド５２との間に抵抗５９を接続している。

まず、１次側パルス信号出力端４０と１次側グランド３９との間、および、２次側パルス信号出力端４９と２次側グランド５２との間にはそれぞれ所定の負荷が接続されているものとする。

１次側パルス信号入力端３８と２次側パルス信号入力端５１のどちらからもパルス信号が入力されていない状態においては、ＮＰＮトランジスタ４５，５４はベース電位が低いのでいずれもオフ状態である。また、1次側パルス信号出力端４０から１次側パルス信号入力端３８を見たとき、ＰＮＰトランジスタ４６のエミッタ−ベース間は順方向である。同様に、２次側パルス信号出力端４９から２次側パルス信号入力端５１を見たとき、ＰＮＰトランジスタ５５のエミッタ−ベース間は順方向である。そのため、1次側パルス信号出力端４０および２次側パルス信号出力端４９の電位はいずれもグランドレベルである。また、ＦＥＴ４７，５３は、それらのゲート電位がグランドレベルであるのでいずれもオフ状態である。

ここで、1次側パルス信号入力端３８からパルス信号が入力されると、信号がＨレベル（ハイレベル）の間だけトランジスタ４５がオンになる。コンデンサ４３および抵抗４４を介してパルス信号が印加されることによってＦＥＴ４７も一時的にオンになる。トランジスタ４６は、エミッタ電位が上昇するものの、ベース電位も上昇するためにオフのままである。そのため、１次側電源端子３７からトランジスタ４５、１次巻線（１次側コイル）４８Ａ、ＦＥＴ４７を経由する電流が流れる。

なお、この電流が流れても１次側パルス信号出力端４０の電位はグランドレベルのままである。すなわちパルス信号を受信することはない。

また、１次巻線４８Ａの両端電圧（１次側パルス信号出力端４０を基準にした電圧）は、その１次巻線４８Ａに電流が流れている間だけＨレベルになる。

一方、１次巻線４８Ａに流れる電流によって２次巻線（２次側コイル）４８Ｂには、グランドからトランジスタ５５に並列に接続されたダイオード６４を介して２次側パルス信号出力端４９に至る電流が流れる。なお、このときトランジスタ５４、ＦＥＴ５３はオフのままである。その結果、２次側パルス信号出力端４９にパルス電圧が発生する。

なお、２次巻線４８Ｂの両端電圧（２次側パルス信号出力端４９を基準にした電圧）は、反対側（トランジスタ５５のエミッタ）の電位がグランドレベルであるので、電流が流れている間だけ負の電圧になる。

この双方向パルス信号伝送回路は１次―２次が対称形であるため、２次側から１次側へのパルス信号伝送時も上述の場合と同じ動作になる。したがって、２次側パルス信号入力端５１からパルス信号が入力されている間は、１次巻線４８Ａの両端電圧（１次側パルス信号出力端４０を基準にした電圧）は、反対側（トランジスタ４６のエミッタ）の電位がグランドレベルであるので、電流が流れている間だけ負の電圧になる。

また、２次巻線４８Ｂの両端電圧（２次側パルス信号出力端４９を基準にした電圧）は２次巻線４８Ｂに電流が流れている間だけＨレベルになる。

このように、１次巻線４８Ａと２次巻線４８Ｂの両端電圧は、パルス信号の伝送方向が逆になると逆極性（逆方向の波形変化）のパルス状になる。

次に、図３の各部電圧波形に従って回路動作を説明する。
タイミングｔ１において、1次側パルス信号入力端３８から1次パルス信号が入力されると、上述したとおり、２次側パルス信号出力端４９に、１次回路から伝送されたパルス信号が出力される。

タイミングｔ２において、２次側パルス信号入力端５１からパルス信号が入力されると、上述したとおり、１次側パルス信号出力端４０に、２次回路から伝送されたパルス信号が出力される。

前述の動作により、１次側回路の１次側パルス信号送信部から送信されたパルス信号が２次側回路の２次側パルス信号出力端に出力され、２次側回路の２次側パルス信号送信部から送信されたパルス信号が１次側回路の１次側パルス信号出力端に出力されるので、１つのパルストランス４８で１次−２次間の双方向伝送が可能である。

但し、１次回路から２次回路にパルス信号を伝送しても、ＮチャネルＭＯＳＦＥＴ５３がオンしていると、ＰＮＰトランジスタ５５→パルストランスの２次巻線４８Ｂ→ＮチャネルＭＯＳＦＥＴ５３のループで短絡するので、２次側パルス信号出力端４９からパルス信号を出力できない。同様に、２次回路から１次回路にパルス信号を伝送しても、ＮチャネルＭＯＳＦＥＴ４７がオンしていると、ＰＮＰトランジスタ４６→パルストランス１次巻線４８Ａ→ＮチャネルＭＯＳＦＥＴ４７のループで短絡するので、１次側パルス信号出力端４０からパルス信号を出力できない。すなわち、１次回路から２次回路に伝送するパルス信号と、２次回路から１次回路に伝送するパルス信号との発生タイミングが重なってしまうと、伝送できなくなるので、互いの位相をずらして伝送する。

なお、図３に示したように、１次回路から２次回路に伝送する信号と、２次回路から１次回路に伝送する信号はパルストランス４８に対して逆極性になっている。1次側パルス信号入力端３８からパルス信号が入力されない期間において、パルストランスの１次巻線４８Ａは、ＮチャネルＭＯＳＦＥＴ４７のソースからドレイン方向には、ＮチャネルＭＯＳＦＥＴ４７の寄生ダイオード→パルストランス１次巻線４８Ａ→ＰＮＰトランジスタ４６の流路があり、短絡されている。同様に、２次側パルス信号入力端５１からパルス信号が入力されていない期間において、パルストランス２次巻線４８Ｂは、ＮチャネルＭＯＳＦＥＴ５３のソースからドレイン方向には、ＮチャネルＭＯＳＦＥＴ５３の寄生ダイオード→パルストランス２次巻線４８Ｂ→ＰＮＰトランジスタ５５の流路があり、短絡されている。このようにパルス信号を発生しない期間は、パルス信号の送信部側のパルストランス４８のコイル両端が短絡されるので、外来ノイズの影響を受けにくくなる。

この第１の実施形態で示した双方向パルス信号伝送回路において、１次回路から２次回路へ伝送するパルス信号、および２次回路から１次回路へ伝送するパルス信号の伝送タイミングを所定周期に対する特定のタイミングを指定するタイミング信号として使用できる。

また、1次側電源端子３７と２次側電源端子５０の電圧を調整可能に構成すれば、１次側から２次側へ伝送するパルス信号と２次側から１次側へ伝送するパルス信号の振幅が調整できるので、振幅変調によって１次−２次間の情報交換を行うことも可能である。

《第２の実施形態》
次に、第２の実施形態に係る絶縁スイッチ電源装置について図４・図５を基に説明する。
図４は第２の実施形態に係る絶縁スイッチ電源装置の回路図、図５はその各点の波形図である。

この第２の実施形態は、フォワードコンバータの制御回路に第１の実施形態で示した双方向パルス信号伝送回路を備え、主スイッチのオンタイミングを１次回路から２次回路に伝送し、主スイッチをオフすべきタイミングを２次回路から１次回路に伝送するようにしたものである。

電力伝送トランス４には１次巻線４Ａ、２次巻線４Ｂ、３次巻線４Ｃを備えている。１次巻線４Ａには直列に主スイッチ素子５を接続し、入力端子１，２の間にコンデンサ３を接続している。電力伝送トランス４の２次巻線４Ｂには直列にチョークコイル９および整流スイッチ素子６を接続し、出力端子１０，１１の間には平滑コンデンサ１２を接続している。また、チョークコイル９と平滑コンデンサ１２とともにループを構成し、チョークコイル９の励磁エネルギの放出時の転流経路となる位置に転流スイッチ素子７を設けている。

図４に示すように、直流入力電源の＋入力１と−入力（グランド）２との間に電力伝送トランス４の１次巻線４Ａおよび主スイッチ素子５の直列回路を接続している。また、この２つの入力１−２の間にコンデンサ３を接続している。

主スイッチ素子５のゲートにはＡＮＤゲート２０、インバータ１４，１５、ＮＯＲゲート６０、ＭＯＳＦＥＴ４７，２１、コンデンサ１９，４３，６２、抵抗１６，１８，２３，６１，４４、ダイオード１７，２２からなる１次側の制御回路を接続している。

上記インバータ１４，１５、コンデンサ１９、抵抗１６，１８、ダイオード１７によって発振回路（マルチバイブレータ）１３を構成している。

抵抗６１およびコンデンサ６２からなる積分回路とＮＯＲゲート６０で１次側パルス信号を生成している。また、この１次側パルス信号をコンデンサ４３と抵抗４４を介してＦＥＴ４７のゲートに印加することによってパルストランス４８の１次巻線４８Ａの電流経路を構成している。このような矩形波状のパルス信号であっても２次側に伝えられればＭＯＳＦＥＴ６５をオンできる。

出力端子１０−１１の間には、コンパレータ３０、ＡＮＤゲート２９、基準電圧源３６、コンデンサ３２，３３，５８、抵抗３１，３４，３５，５９、ＦＥＴ５３からなる２次側の制御回路を設けている。

直流入力電源の＋入力１−入力２の間に直流電圧が入力されると、主スイッチ素子５がスイッチング動作して直流が交流に変換され、電力伝送トランス４の１次巻線４Ａから２次巻線４Ｂに交流電力が伝送される。図５の（１）は主スイッチ素子５のドレイン電圧、（２）はそのドレイン電流、（３）はそのゲート電圧の波形である。２次整流回路では整流スイッチ素子６、転流スイッチ素子７が相補的なタイミングで駆動されて交流を整流し、チョークコイル９の１次巻線９Ａ、平滑コンデンサ１２で平滑されて再度直流電力に変換され、＋出力１０、−出力１１から出力される。

詳細な動作は次に述べるとおりである。
１次側の制御回路において、発振回路１３は最大デューティ比で発振する（図５の（４），（５）参照）。

図５に示したタイミングｔ１において、インバータ１４の出力電圧（図５の（５）参照）がＨレベルからＬレベルに反転し、ＮＯＲゲート６０の第１入力がＬになるが、第２入力もＬレベルなので、ＮＯＲゲート６０出力電圧はＬレベルからＨレベルに反転する（図５の（６），（７）参照）。

ＮＯＲゲート６０の出力電圧がＨレベルになると、コンデンサ４３を通してＮチャネルＭＯＳＦＥＴ４７のゲートが充電されてオンし、ＮＯＲゲート６０出力→パルストランスの１次巻線４８Ａ→ＦＥＴ４７→−入力２の経路で電流が流れる。これにより、パルストランス４８の３次巻線４８Ｃに現れるパルス信号電圧により、ＮチャネルＭＯＳＦＥＴ６５のゲートが充電される。

このＦＥＴ６５がオンすると、主スイッチ素子５のオフ期間に転流スイッチ素子７のゲートに蓄積された電荷が放電されてオフする。インバータ１４の出力電圧のＨレベルからＬレベルへの反転により、インバータ１５の出力電圧、すなわちＡＮＤゲート２０の第１入力（図５の（４）参照）がＬレベルからＨレベルに反転する。ＡＮＤゲート２０の第２入力であるＮチャネルＭＯＳＦＥＴ２１のドレイン電圧はインバータ１４の出力電圧がＨレベルの期間にダイオード２２、抵抗２３を通して充電されてＨレベルになっているので、ＡＮＤゲート２０の出力電圧がＬレベルからＨレベルに反転し、主スイッチ素子５がオンする。

インバータ１４のＨ→Ｌ反転がインバータ１５→ＡＮＤゲート２０→主スイッチ素子５の経路で伝搬される間に、ＮＯＲゲート６０→パルストランス４８→ＦＥＴ６５→転流スイッチ素子７の経路でパルス信号も伝搬されて転流スイッチ素子７がオフするので、主スイッチ素子５のオン直前に転流スイッチ素子７がオフし、整流スイッチ素子６と転流スイッチ素子７によるループでの短絡電流が発生せず、高効率動作が可能になる。

インバータ１５のＬ→Ｈ反転の後、抵抗６１、コンデンサ６２の時定数回路を経てＮＯＲゲート６０の第２入力がＬレベルからＨレベルに反転し（図５の（６）参照）、ＮＯＲゲート６０の出力がＨレベルからＬレベルに反転し、パルス信号が消滅する。

一方、２次側においてはコンパレータ３０の出力が反転するとＡＮＤゲート２９の出力がＬからＨに反転する。ＡＮＤゲート２９の出力はこれ自身としてはステップ状の信号である（これによってＦＥＴ５３がオフするとローレベルに戻るので波形的にはパルス状に見える。）。この信号をコンデンサ５８と抵抗５９を介してＦＥＴ５３に印加することによって、一時的に２次巻線４８Ｂの電流経路を作っている。そのため、２次側から１次側へはパルス状の信号が伝送されることになる。１次側に伝えられた信号はＦＥＴ２１のゲートに印加され、ＦＥＴ２１がオンするのでＡＮＤゲート２０の出力がローレベルになりＦＥＴ５がオフする。

２次側の制御回路において、コンパレータ３０が出力電圧と基準電圧源３６の分圧電圧とを比較する。コンパレータ３０の反転入力(−)には、チョークコイル９の１次巻線９Ａの両端電圧（図５の（８）参照）を抵抗３１、コンデンサ３２で積分したランプ電圧がコンデンサ３３を介して重畳されており、主スイッチ素子５のオン期間は漸減する。コンパレータ３０の非反転入力(＋)に入力された出力電圧はリプル成分を含むので、主スイッチ素子５のオン期間には漸増する（図５の（９）参照）。

主スイッチ素子５のオン期間のタイミングｔ２において、コンパレータ３０の非反転入力(＋)が反転入力(−)を上回ると、コンパレータ３０の出力電圧がＬレベルからＨレベルに反転する（図５の（１０）参照）。ＡＮＤゲート２９のもう一方に入力されたチョークコイル９の２次巻線９Ｂの電圧（図５の（１１）参照）は主スイッチ素子５のオン期間中はＨレベルなので、コンパレータ３０の出力電圧Ｌ→Ｈ反転に伴ってＡＮＤゲート２９がオンし（図５の（１２）参照）、ＦＥＴ５３もコンデンサ５８を通してゲートが充電されてオンするので、ＡＮＤゲート２９→パルストランスの２次巻線４８Ｂ→ＦＥＴ５３→コンバータの−出力１１の経路で電流が流れてパルストランス４８の１次巻線４８Ａにパルス信号が発生する。

パルストランス４８の各巻線の巻き方向により、ｔ２で発生するパルス信号はｔ１で発生するパルス信号とは逆の極性になる。（図５の（１３）参照）
ｔ２で発生したパルス信号は２次回路から１次回路に伝送され、ＮＯＲゲート６０→パルストランスの１次巻線４８Ａ→ＮチャネルＭＯＳＦＥＴ２１のゲートの経路で電流が流れてＦＥＴ２１がオンする。ＦＥＴ２１がオンすると、出力容量に蓄積された電荷が放電して、ドレイン電圧がＨレベルからＬレベルになるので、ＡＮＤゲート２０の出力電圧がＨレベルからＬレベルに反転する（図５の（３）参照）。すなわち、主スイッチ素子５のオン期間は、オン期間開始からコンパレータ３０の非反転入力(＋)が反転入力(−)を上回るまでの期間として定義され、出力電圧が減少するとオン期間が長くなり、出力電圧が増加するとオン期間が短くなるように作用する。このため、出力電圧に応じてパルス幅制御が行われて出力電圧が安定化される。

この第２の実施形態では、伝統的な誤差アンプとフォトカプラを用いる代わりに、コンパレータとパルストランスを用いて制御しており、入力電圧、出力電流の変動に対して高速応答化できる特長がある。さらに絶対最大定格温度が１００℃程度で、ＣＴＲ経年劣化の問題があるフォトカプラが不要であるので、動作周囲温度が広く、高信頼性のスイッチング電源装置を構成できる。

なお、この発明は第１・第２の実施形態に限定されるものではなく、様々な応用が可能である。１次−２次間の双方向パルス信号伝送回路の用途は、第２の実施形態で示した主スイッチ素子のオン・オフタイミングの伝送に限定されず、振幅変調した誤差信号を２次回路から１次回路に伝送し、復調した誤差信号を基に主スイッチ素子をＰＷＭ制御するように構成してもよい。

また、出力過電圧保護、出力低電圧保護、過熱保護等、保護動作に係わる信号を１次−２次間で伝送してもよい。

また、１スイッチング周期に第１・第２のパルス信号を１回ずつ伝送するのではなく、複数のパルス信号を伝送してもよい。

更に、１次回路から２次回路に伝送する第１のパルス信号と、２次回路から１次回路に伝送する第２のパルス信号とを、トランスに対して同極性になるよう構成してもよい。

第１の実施形態では、１次側コイルとして１つの１次巻線４８Ａ、２次側コイルとして１つの２次巻線４８Ｂを有するパルストランス４８を用いた例を示し、第２の実施形態では、１次側コイルとして１つの１次巻線４８Ａ、２次側コイルとして２つの２次巻線４８Ｂ，４８Ｃを有するパルストランス４８を用いた例を示したが、この発明はこれらに限定されるものではない。例えば複数の１次側コイルと複数の２次側コイルを有するパルストランスを用い、そのコイル数に応じたパルス信号送信部・受信部を設けるように構成してもよい。

特許文献１に係る絶縁型スイッチング電源装置の構成を示す回路図である。 第１の実施形態に係る双方向パルス信号伝送回路の構成を示す回路図である。 同双方向パルス信号伝送回路の主要部の波形図である。 第２の実施形態に係る絶縁型スイッチング電源装置の回路図である。 同絶縁型スイッチング電源装置の主要部の波形図である。

符号の説明

１−絶縁型スイッチング電源装置の＋入力端子
２−絶縁型スイッチング電源装置の−入力端子
４−電力伝送トランス
４Ａ−1次巻線（１次側コイル）
４Ｂ−２次巻線（２次側コイル）
４Ｃ−３次巻線
５−主スイッチ素子
６−整流スイッチ素子
７−転流スイッチ素子
９−チョークコイル
１０−絶縁型スイッチング電源装置の＋出力端子
１１−絶縁型スイッチング電源装置の−出力端子
１３−発振回路
３６−基準電圧源
３７−1次側電源端子
３８−1次側パルス信号入力端
３９−１次側グランド
４０−１次側パルス信号出力端
４８−パルストランス
４８Ａ−１次巻線（１次側コイル）
４８Ｂ−２次巻線（２次側コイル）
４８Ｃ−３次巻線（２次側コイル）
４９−２次側パルス信号出力端
５０−２次側電源端子
５１−２次側パルス信号入力端
５２−２次側グランド
７１−1次側パルス信号送信部
７２−1次側パルス信号受信部
８１−２次側パルス信号送信部
８２−２次側パルス信号受信部

Claims (5)

1. パルストランスの１次側に１次側パルス信号送信部と１次側パルス信号受信部とを備え、前記パルストランスの２次側に２次側パルス信号送信部と２次側パルス信号受信部とを備え、
   前記１次側パルス信号送信部は前記パルストランスの１次側コイルに１次側パルス信号を入力する回路からなり、
   前記１次側パルス信号受信部は前記１次側パルス信号送信部からの前記１次側パルス信号が入力されていない状態で前記パルストランスの１次側コイルに発生する信号を入力する回路からなり、
   前記２次側パルス信号送信部は前記パルストランスの２次側コイルに２次側パルス信号を入力する回路からなり、
   前記２次側パルス信号受信部は前記２次側パルス信号送信部からの前記２次側パルス信号が入力されていない状態で前記パルストランスの２次側コイルに発生する信号を入力する回路からなり、
   １つのパルストランスを用いて１次−２次間でパルス信号を双方向に伝送することを特徴とする双方向パルス信号伝送回路。
2. 前記パルストランスの１次側コイルと２次側コイルの少なくとも一方は単一の巻線である請求項１に記載の双方向パルス信号伝送回路。
3. 前記１次側パルス信号および前記２次側パルス信号は、所定周期でのタイミングに情報を持つものである請求項１または２に記載の双方向パルス信号伝送回路。
4. 前記１次側パルス信号および前記２次側パルス信号は、所定周期で互いに異なるタイミングで生じるものである請求項３に記載の双方向パルス信号伝送回路。
5. 少なくとも１次側コイルと２次側コイルとを有する電力伝送トランスと、該電力伝送トランスの１次側コイルに対する直流入力または交流成分を含む直流入力をスイッチングして交流に変換する主スイッチ素子を有する1次回路と、前記電力伝送トランスの２次側コイルからの出力を整流平滑する整流平滑回路と、請求項１〜４のうちいずれか１項に記載の双方向パルス信号伝送回路とを備え、
   前記双方向パルス信号伝送回路で、前記１次回路で発生した制御信号を前記２次回路へ伝送し、前記２次回路で発生した制御信号を前記１次回路へ伝送するようにしたことを特徴とする絶縁型スイッチング電源装置。

Images