JP2002044946A

JP2002044946A - スイッチング電源装置

Info

Publication number: JP2002044946A
Application number: JP2000224640A
Authority: JP
Inventors: Masakazu Takagi; 雅和高木
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2000-07-25
Filing date: 2000-07-25
Publication date: 2002-02-08

Abstract

(57)【要約】【課題】簡単な回路で、容易に同期整流型スイッチング
電源装置に適用できる、損失の少ないスイッチング電源
装置を提供する。【解決手段】スナバコンデンサ５１は、入力巻線１１の
フライバック電圧を充電するよう、ダイオード５２を介
して入力巻線１１と並列に接続されるとともに、インダ
クタ５３と、スナバスイッチ５４とを介して、主スイッ
チング素子２と並列に接続される。制御回路８は、主ス
イッチング素子２と、スナバスイッチ５１とのオン、オ
フを制御する回路である。制御信号発生回路８１は、オ
ン信号をスナバスイッチ５４に出力するとともに、遅延
回路８２を介して主スイッチング素子２にオン信号を供
給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、損失の少ないＬＣ
スナバ回路を用いたスイッチング電源装置に関する。

【０００２】

【従来の技術】スイッチング電源装置は、電力変換用変
圧器の入力巻線を通して供給される直流電圧を、スイッ
チング素子によってスイッチングし、スイッチング出力
を、電力変換用変圧器の出力巻線に接続された出力整流
回路及び出力平滑回路によって任意の直流出力電圧に変
換するようになっている。

【０００３】スイッチング素子は、そのスイッチング動
作を行う際、素子固有のスイッチング時間を有してお
り、そのスイッチング時間において、電流と電圧との重
なりを生じ、損失が発生する。また、スイッチング素
子、電力変換用変圧器及びその他の回路要素は、寄生容
量や、寄生インダクタンスを有している。これらの寄生
容量や、寄生インダクタンスは、スイッチングの際の電
圧サージや電流サージの原因となり、同様に、損失を発
生させる。

【０００４】これらの損失は、スイッチング周波数に比
例して発生するため、スイッチング電源装置の高周波化
を阻害する大きな要因となっている。このため、本質的
に損失の少ない、共振現象を利用したＬＣスナバ回路が
提案されている。特開平１１−２７５８５９号公報に開
示された技術は、上述の、共振現象を利用した損失の少
ないスナバ回路用いたスイッチング電源装置に関する。
この公報の図３には、従来のスナバ回路の例として、コ
ンデンサとダイオードとの直列回路を変圧器の入力巻線
間に接続し、インダクタとダイオードとの直列回路を、
コンデンサを介してスイッチング素子の両端間に接続し
た回路が記載されている。

【０００５】この回路の動作は、同公報の図４を参照し
て説明されている通りであり、前記コンデンサをフライ
バック電圧で充電するが、通常フライバック電圧は低い
電圧に設定されるため、損失低減の効果が十分得られな
い旨の課題が提示されている。同公報に記載された発明
は、この課題を解決するスイッチング電源装置を提供す
るものであるが、本発明とはその構成を異にしている。

【０００６】他方、スイッチング電源装置の損失を低減
するため、整流回路の整流素子に着目した提案もなされ
ている。整流素子としては従来から、整流ダイオードが
多用されてきたが、整流ダイオードと比較して、電圧降
下のより小さいＦＥＴ等の制御電極付スイッチ素子を用
いて整流回路を構成し、損失の低減を図った同期整流型
スイッチング電源装置が提案されている。

【０００７】同期整流型スイッチング電源装置の従来技
術の一例としては、本発明者等により提案された特開平
１１−２３５０２９号公報に開示された発明がある。こ
の発明の課題は、スイッチング素子と、整流回路のスイ
ッチング素子の作動遅れ時間の相違による損失及びノイ
ズの発生を抑制できるスイッチング電源装置を提供する
ことにある。

【０００８】以上のように、スイッチング電源装置の損
失の低減は、スイッチング電源装置の動作周波数の高周
波化に伴う損失の増大を含め、極めて重要な問題となっ
ている。

【０００９】

【発明が解決しようとする課題】本発明の課題は、損失
の少ないスイッチング電源装置を提供することである。

【００１０】本発明のもう一つの課題は、簡単な回路
で、容易に同期整流型スイッチング電源装置に適用でき
る損失の少ないスナバ回路を提供することである。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るスイッチング電源装置は、変圧器
と、主スイッチング素子と、整流回路と、平滑回路と、
スナバ回路と、制御回路とを含む。前記変圧器は、入力
巻線と、出力巻線とを含んでいる。前記主スイッチング
素子は、前記入力巻線を通して供給される直流入力電圧
をスイッチングする。前記整流回路は、前記出力巻線に
誘起する電圧を整流して出力する。前記平滑回路は、前
記整流回路から出力される整流電圧を平滑して出力す
る。

【００１２】前記スナバ回路は、コンデンサと、ダイオ
ードと、インダクタと、スナバスイッチとを含む。前記
コンデンサは、前記入力巻線のフライバック電圧を充電
するよう、前記ダイオードを介して前記入力巻線と並列
に接続されるとともに、前記インダクタと、前記スナバ
スイッチとを介して前記主スイッチング素子と並列に接
続される。

【００１３】前記制御回路は、制御信号発生回路と、遅
延回路とを含む。前記制御信号発生回路は、オン信号を
スナバスイッチに出力するとともに、前記遅延回路を介
して前記主スイッチング素子にオン信号を出力する。

【００１４】上述した本発明のスイッチング電源装置
は、変圧器の入力巻線を通して供給される直流入力電圧
を、スイッチング素子によってスイッチングして、変圧
器の出力巻線にスイッチング出力を発生し、スイッチン
グ出力を整流回路、平滑回路によって、整流、平滑し、
直流出力電圧に変換することができる。

【００１５】本発明のスイッチング電源装置は、更に、
スナバ回路と、制御回路とを含む。前記スナバ回路は、
コンデンサと、ダイオードと、インダクタと、スナバス
イッチとを含む。前記コンデンサは、前記入力巻線のフ
ライバック電圧を充電するよう、前記ダイオードを介し
て前記入力巻線と並列に接続される。従って、前記スナ
バコンデンサは、前記主スイッチング素子のオフ期間
に、前記変圧器の入力巻線に発生するフライバック電圧
で充電される。フライバック電圧は、通常、入力電圧よ
り低い電圧に設定されている。このため、前記スナバコ
ンデンサは、入力電圧より低い電圧に充電される。

【００１６】前記スナバコンデンサは、更に、前記イン
ダクタと、前記スナバスイッチとを介して、前記主スイ
ッチング素子と並列に接続される。この構成は、前記ス
ナバスイッチがオンとなることにより、前記入力巻線を
介して前記スナバコンデンサと、インダクタとの直列共
振回路が構成され、前記スナバスイッチを介して、共振
電流が流れ、スナバコンデンサが直流入力電圧よりも高
い電圧に充電されることを意味する。更に、前記主スイ
ッチング素子がオンとなることにより、前記スナバコン
デンサと前記インダクタとで直列共振回路が構成され、
前記主スイッチング素子と前記スナバスイッチとを介し
て共振電流が流れ、その共振の半周期で前記スナバコン
デンサの極性が反転することを意味する。

【００１７】前記制御回路は、前記主スイッチング素子
と、前記スナバスイッチとのオン、オフを制御する回路
であり、制御信号発生回路と、遅延回路とを含む。前記
制御信号発生回路は、オン信号をスナバスイッチに出力
するとともに、前記遅延回路を介して前記主スイッチン
グ素子にオン信号を出力する。このため、前記主スイッ
チング素子に供給されるオン信号は、前記スナバスイッ
チに供給されるオン信号より遅れた信号となる。従っ
て、前記スナバスイッチは、前記主スイッチング素子の
オンに先立ちオンとなる。

【００１８】前記スナバスイッチがオンになると、前記
スナバコンデンサと前記インダクタとによる共振が始ま
り、前記スナバコンデンサは、入力電圧より高い電圧に
充電される。

【００１９】その後、前記主スイッチング素子がオンと
なると、前記スナバコンデンサに蓄積された電荷は、前
記主スイッチング素子と、前記スナバスイッチと前記イ
ンダクタとを介して流れ、前記インダクタと共振するこ
とにより、その共振の半周期で前記スナバコンデンサを
逆方向に充電する。前記スナバコンデンサは入力電圧に
達するまで充電される。このため、前記スナバコンデン
サの電圧は、入力電圧とほぼ等しい値の電圧で、その極
性を反転した電圧となり、前記主スイッチング素子の次
のオフ期間迄保持される。前記スナバコンデンサに保持
された電圧は、前記主スイッチング素子が次のオフ期間
に移行するとき、前記主スイッチング素子に加わる電圧
を、ほぼ零ボルトから緩やかに立ち上がる電圧にする。
このため、本発明のスイッチング電源装置は、損失が少
ない。

【００２０】前記制御回路は、更に、第２の遅延回路
と、信号変換回路とを含むことができる。前記主スイッ
チング素子に出力されるオン信号を、前記第２の遅延回
路にも供給し、遅延したオン信号を前記信号変換回路で
オフ信号に変換し、スナバスイッチをオフ制御すれば、
前記主スイッチング素子のオンタイミングを基準とし
て、共振周期を考慮したスナバスイッチのオフタイミン
グを容易に設定できる。

【００２１】前記遅延回路は、抵抗とコンデンサとを含
む時定数回路で構成できる。抵抗とコンデンサは、極め
て廉価な部品であり、簡単かつ低価格の遅延回路が構成
できる。

【００２２】本発明は、更に同期整流型スイッチング電
源装置についても開示する。同期整流型スイッチング電
源装置は、特開平１１―２３５０２９号公報に開示され
るように、整流回路のスイッチ手段に制御信号が入力さ
れるタイミングよりも、一次側のスイッチ手段に制御信
号が入力されるタイミングが遅くなるように調整するこ
とにより、損失及びノイズの発生を抑制できる。

【００２３】従って、同期整流素子を、前記制御信号発
生回路から出力される信号と同期してスイッチング制御
することにより、簡単な回路構成で、損失及びノイズの
発生を抑制した同期整流型スイッチング電源装置を提供
することができる。

【００２４】本発明の他の目的、構成および利点につい
ては、添付図面を参照して、更に詳しく説明する。図面
は単なる例示に過ぎない。

【００２５】

【発明の実施の形態】図１は本発明に係るスイッチング
電源装置の一実施例を示す電気回路図である。図示され
たスイッチング電源装置は、変圧器１と、主スイッチン
グ素子２と、整流回路３と、平滑回路４と、スナバ回路
５と、制御回路８とを含んでいる。参照符号６は出力電
圧検出回路、７は絶縁結合回路である。

【００２６】変圧器１は、入力巻線１１と、出力巻線１
２とを含んでいる。主スイッチング素子２はＦＥＴ（電
界効果トランジスタ）で構成され、そのドレイン電極２
１が入力巻線１１を介して入力端子Ｔ１に接続され、ソ
ース電極２２が入力端子Ｔ２に接続される。主スイッチ
ング素子２は、入力巻線１１を通して供給される直流入
力電圧Ｖｉｎをスイッチングすればよく、バイポーラト
ランジスタ等の半導体スイッチ素子で構成してもよい。

【００２７】直流入力電圧Ｖｉｎは、直流電圧源Ｅから
入力端子Ｔ１、Ｔ２に供給される。直流電圧源Ｅは、バ
ッテリ等の直流電源または交流を直流に変換する各種の
ＡＣ／ＤＣ電源装置等によって構成される。

【００２８】整流回路３は、少なくとも一つの整流用ス
イッチ素子を含み、変圧器１の出力巻線１２に誘起する
電圧を整流して出力する。整流回路３の構成は、コンバ
ータの型式によって適宜選択可能であり、フォワードコ
ンバータであれば、フォワード方向の誘起電圧を整流す
るスイッチ素子とともに、転流用スイッチ素子を付加す
ればよい。整流用スイッチ素子はダイオード等の単方向
導伝素子や、ＦＥＴまたはバイポーラトランジスタ等の
制御電極を有する素子のいずれでも用いることができ
る。制御電極を有する素子を用いれば、同期整流回路を
構成できる。

【００２９】平滑回路４は、整流回路３から出力される
整流電圧を平滑して出力する。平滑回路４は、コンデン
サやチョークコイル等を組み合わせて構成される。

【００３０】スナバ回路５は、スナバコンデンサ５１
と、ダイオード５２と、インダクタ５３と、スナバスイ
ッチ５４とを含む。スナバコンデンサ５１は、入力巻線
１１のフライバック電圧を充電するよう、ダイオード５
２を介して入力巻線１１と並列に接続される。スナバコ
ンデンサ５１は、更に、インダクタ５３とスナバスイッ
チ５４とを介して主スイッチング素子２と並列に接続さ
れる。

【００３１】具体的には、スナバコンデンサ５１は、そ
の一端ａが主スイッチング素子２のドレイン電極２１と
入力巻線１１の一端との接続点に接続され、他端ｂがダ
イオード５２を介して入力巻線１１の他端に接続され
る。インダクタ５３は、その一端がスナバコンデンサ５
１の他端ｂに接続され、他端が、ＦＥＴで構成されるス
ナバスイッチ５４の主電極を介して主スイッチング素子
２のソース電極２２に接続される。

【００３２】出力電圧検出回路６は、通常用いられる回
路であって、出力端子Ｔ３、Ｔ４の電圧を検出して基準
電圧と比較し、出力制御情報を絶縁結合回路７を介して
制御回路８に出力する。

【００３３】絶縁結合回路７は、入力側と出力側とを電
気的に絶縁する回路であり、トランスやフォトカプラ等
で構成される。

【００３４】制御回路８は、制御信号発生回路８１と、
遅延回路８２と、駆動回路８４、８５と、オン保持回路
８６とを含み、出力電圧検出回路６から絶縁結合回路７
を介して供給される前記出力制御情報に基づき、主スイ
ッチング素子２のオン・オフを制御して、出力端子Ｔ
３、Ｔ４に安定化した電圧を出力するよう構成される。

【００３５】制御回路８は、更に、スナバスイッチ５４
のオン・オフを制御するよう構成される。制御信号発生
回路８１は、遅延回路８２を介して主スイッチング素子
２にオン信号を出力するとともに、スナバスイッチ５４
にもオン信号を出力する。具体的には、制御信号発生回
路８１は、前記出力制御情報に基づく主スイッチング素
子２のオンデューティーに対応する幅の制御パルスＳ１
を出力するよう構成される。制御パルスＳ１は、その前
縁がオン信号、その後縁がオフ信号に対応する。制御信
号発生回路８１は、遅延回路８２を介して駆動回路８４
から主スイッチング素子２にオン信号Ｓ３を供給すると
ともに、駆動回路８５とオン保持回路８６とを介してス
ナバスイッチ５４にオン信号Ｓ２を供給する。オン保持
回路８６はスナバスイッチ５４を所定時間オン状態に維
持するための回路である。

【００３６】上述したスイッチング電源装置において、
変圧器１の入力巻線１１を通して供給される直流入力電
圧Ｖｉｎは、スイッチング素子２によってスイッチング
され、変圧器１の出力巻線１２に高周波電圧を誘起させ
る。変圧器１の出力巻線１２に誘起した電圧は、整流回
路３、平滑回路４によって、整流、平滑され、直流出力
電圧Ｖｏに変換される。直流出力電圧Ｖｏは出力端子Ｔ
３、Ｔ４から負荷Ｌに供給される。

【００３７】直流出力電圧Ｖｏの値は出力電圧検出回路
６により検出されて、検出結果が基準電圧と比較され、
比較結果が出力制御情報として制御回路８に出力され
る。制御回路８は、前記出力制御情報にもとづく主スイ
ッチング素子２のオンデューティーに対応する幅の制御
パルスＳ１を制御信号発生回路８１から出力し、遅延回
路８２と駆動回路８４とを介して主スイッチング素子２
のゲート電極２３に供給しオン・オフ制御する。これに
より、出力端子Ｔ３、Ｔ４には安定した直流出力電圧Ｖ
ｏが得られる。制御回路８はまた、スナバ回路５のスナ
バスイッチ５４にオン信号を出力する。次に、図２を参
照してスナバ回路５の動作を説明する。

【００３８】図２は、図１に示した実施例のスイッチン
グ電源装置をフォワード方式で構成した場合のスイッチ
ング動作を説明するタイムチャートである。図２（ａ）
は制御パルスＳ１の波形図、図２（ｂ）はスナバスイッ
チ５４に供給されるオン信号Ｓ２の波形図、図２（ｃ）
は主スイッチング素子２に供給されるオン信号Ｓ３の波
形図、図２（ｄ）は主スイッチング素子２のドレイン−
ソース間電圧Ｖｄｓの波形図を示している。図２（ａ）
〜（ｃ）において、信号Ｓ１〜Ｓ３の高レベルを論理値
１で示し、低レベルを論理値０で示してあり、論理値１
がオン信号に対応する。

【００３９】時刻ｔ０以前の主スイッチング素子２のオ
フ期間において、スナバコンデンサ５１は、その主スイ
ッチング素子２のドレイン電極２１側を正極性として変
圧器１の入力巻線１１に発生したフライバック電圧で充
電されている。フライバック電圧は通常直流入力電圧Ｖ
ｉｎより低い値に設定されるため、この時のスナバコン
デンサ５１は、直流入力電圧Ｖｉｎよりも低い値に充電
されている。

【００４０】時刻ｔ０に至ると、制御信号発生回路８１
から制御パルスＳ１がその前縁をオン信号として出力さ
れる。主スイッチング素子２は、オン信号Ｓ３が遅延回
路８２と駆動回路８４とを介して供給されるため、オフ
状態を維持するが、スナバスイッチ５４は、駆動回路８
５からオン信号Ｓ２が供給されるため、直ちにオンとな
り、オン保持回路８６により所定時間オン状態を維持す
る。この結果、スナバコンデンサ５１とインダクタ５３
とによる共振が始まり、スナバスイッチ５４を介して共
振電流が流れ、スナバコンデンサ５１は、主スイッチン
グ素子２のドレイン電極２１側を正極性として、直流入
力電圧Ｖｉｎより高い電圧に充電される。充電に要する
時間は、入力巻線１１のインピーダンスにより異なる
が、スナバコンデンサ５１とインダクタ５３との共振周
期の１／４〜１／２に相当する時間があればよく、この
ため、遅延回路８２の遅延時間は、スナバコンデンサ５
１とインダクタ５３との共振周期の１／４〜１／２に設
定すればよい。

【００４１】遅延回路８２により設定された遅延時間が
経過し、時刻ｔ１に至ると、遅延回路８２を介して駆動
回路８４から主スイッチング素子２にオン信号Ｓ３が供
給される。主スイッチング素子２がオンとなると、スナ
バコンデンサ５１とインダクタ５３とによる共振電流
が、主スイッチング素子２とスナバスイッチ５４とを介
して流れる。

【００４２】この共振電流は、共振の半周期に相当する
時刻ｔ２でスナバコンデンサ５１を逆方向に充電し、そ
の極性を反転させる。この時、スナバコンデンサ５１の
電圧は、主スイッチング素子２のドレイン電極２１側を
負極性として、直流入力電圧Ｖｉｎに達するまで充電さ
れ、次のオフ期間が開始される時刻ｔ３の直前まで保持
される。

【００４３】スナバスイッチ５４は、そのオン状態を少
なくとも主スイッチング素子２がオンとなる時刻ｔ１迄
維持すればよく、その後更に、共振の半周期に相当する
時刻ｔ２迄保持してもよい。時刻ｔ２以前にスナバスイ
ッチ５４がオフしたときは、ＦＥＴの内臓ダイオードを
介して共振電流が流れるが、スナバスイッチ５４と並列
に別のダイオードを接続してもよい。本実施例では、ス
ナバスイッチ５４は時刻ｔ２までオン状態が保持され
る。

【００４４】時刻ｔ３に至り、主スイッチング素子２が
ターンオフを開始すると、主スイッチング素子２のドレ
イン電流Ｉｄは、所定のスイッチング時間をもって減少
を開始する。同時に、図２（ｄ）に示す如く、主スイッ
チング素子２のドレイン−ソース間電圧Ｖｄｓも上昇を
開始するが、その電圧は、ほぼ零ボルトから緩やかに立
ち上がる電圧となる。すなわち、スナバコンデンサ５１
の電圧は、時刻ｔ３の直前において、主スイッチング素
子２のドレイン電極２１側を負極性として、直流入力電
圧Ｖｉｎとほぼ等しい値に充電されている。このため、
主スイッチング素子２がオフ期間に移行する時刻ｔ３
で、主スイッチング素子２のドレイン−ソース間に加わ
る電圧は、直流入力電圧Ｖｉｎから、この直流入力電圧
Ｖｉｎとほぼ等しい値に充電されたスナバコンデンサ５
１の電圧を差し引いたほぼ零ボルトの電圧となる。

【００４５】続いて、時刻ｔ３以降は、変圧器１の入力
巻線１１に発生するフライバック電圧をスナバコンデン
サ５１が吸収して緩やかに立ち上がる電圧となる。この
ため、主スイッチング素子２のターンオフ時間におい
て、主スイッチング素子２の電流と電圧との重なりが少
なくなり、損失を低減できる。

【００４６】図２（ｄ）のドレイン−ソース間電圧Ｖｄ
ｓにおける破線はスナバコンデンサ５１が直流入力電圧
Ｖｉｎより低い電圧に充電された従来のスナバ回路の例
を示している。このように、本発明は、スイッチング素
子２がオフしたとき、そのドレイン．ソース間電圧Ｖｄ
ｓがほぼ零ボルトから緩やかに立ち上がる電圧となるた
め、損失及びノイズの少ないスイッチング電源装置を提
供することができる。また、スナバスイッチ５４の制御
も、制御回路８に遅延回路８２を付加するだけの簡単な
回路で構成できる。

【００４７】図３は本発明に係るスイッチング電源装置
の別の実施例を示す電気回路図である。図示されたスイ
ッチング電源装置は、制御回路８の構成を除き、図１に
図示した実施例と基本的に同一であるため、制御回路８
についてのみ説明する。

【００４８】制御回路８は、図１に図示した制御信号発
生回路８１と、遅延回路８２（以下第一の遅延回路８２
と云う）と、駆動回路８４、８５以外に、第２の遅延回
路８３と、信号変換回路８７とを含む。第２の遅延回路
８３は、スナバコンデンサ５１とインダクタ５３とによ
る共振の半周期に相当する遅延時間を有し、主スイッチ
ング素子２のオン信号が供給されて、遅延されたオン信
号Ｓ４を信号変換回路８７に供給する。信号変換回路８
７は供給されたオン信号Ｓ４をオフ信号に変換し、スナ
バスイッチ５４に出力する。

【００４９】図４は図３に示したスイッチング電源装置
をフォワード方式で構成した場合のスイッチング動作を
説明するタイムチャートである。図４（ａ）〜（ｃ）に
示された参照符号Ｓ１〜Ｓ３、及び、図４（ｅ）に示さ
れた参照符号Ｖｄｓは、図２の場合と同じである。図４
（ｄ）は遅延された信号Ｓ４の波形図である。

【００５０】図４において、時刻ｔ０に制御信号発生回
路８１から制御パルスＳ１がその前縁をオン信号として
出力される。主スイッチング素子２は、オン信号Ｓ３が
遅延回路８２を介して供給されるため、オフ状態を維持
するが、スナバスイッチ５４は、駆動回路８５を介して
オン信号Ｓ２が供給されるため、直ちにオンとなる。

【００５１】時刻ｔ１に至ると、遅延回路８２から遅延
された信号が出力される。この信号は、駆動回路８４を
介して主スイッチング素子２のオン信号Ｓ３として出力
されるとともに、第２の遅延回路８３にも供給される。
第２の遅延回路８３は、共振の半周期に相当する遅延時
間を有し、時刻ｔ２で、遅延されたオン信号Ｓ４を信号
変換回路８７に供給する。信号変換回路８７は供給され
たオン信号Ｓ４をオフ信号に変換し、時刻ｔ２にスナバ
スイッチ５４をオフ制御する。

【００５２】スナバ回路５の動作は図１に図示した実施
例と同様であり、損失及びノイズを低減する効果があ
る。また、本実施例では、主スイッチング素子２のオン
タイミングを基準として、スナバスイッチ５４のオフタ
イミングを設定するため、主スイッチング素子２のオン
期間の始めに流れる共振電流の共振周期にもとづくスナ
バスイッチ５４のオン期間が正確に設定できる。

【００５３】図５は本発明に係るスイッチング電源装置
の更に別の実施例を示す電気回路図である。図におい
て、図１及び図３に現れた構成部分と同一の構成部分に
ついては、同一の参照符号を付してある。この実施例の
特徴は、フォワード方式の同期整流型スイッチング電源
装置としたことにある。このため、同期整流素子３１、
３２の駆動回路１０１、１０２および駆動信号伝送回路
９を備える点で、図３に図示した実施例と異なってい
る。また、整流回路３、平滑回路４、遅延回路８２、８
３および信号変換回路８７のそれぞれの構成がより具体
的に示してあるが、その他の点は図３に図示した実施例
と同様である。以下、図３に図示した実施例と異なる部
分を主体に説明する。まず、第一の遅延回路８２は、抵
抗ＲとコンデンサＣとの時定数回路にダイオードを組み
合わせたオンディレー回路で構成され、第２の遅延回路
８３は抵抗ＲとコンデンサＣとの時定数回路で構成され
ている。

【００５４】信号変換回路８７は制御信号発生回路８１
からスナバスイッチ５４の駆動回路８５に至る信号ライ
ンとグランドとの間に接続された三端子スイッチ素子で
なり、その制御電極に第２の遅延回路８３の出力を供給
するように構成される。

【００５５】信号伝送回路９はパルストランス９１で構
成され、その一次巻線９１１に制御信号発生回路８１か
ら出力される制御パルスＳ１が供給され、その二次巻線
９１２に電気的に絶縁された制御パルスを伝送する。

【００５６】二次巻線９１２には、駆動回路１０１、１
０２が接続されるとともに、ダイオードＤ１とコンデン
サＣ１とで構成された整流平滑回路９１３が付加され、
制御パルスを駆動信号として駆動回路１０１、１０２に
供給するとともに、整流平滑してコンデンサＣ１に蓄
え、その電圧を駆動回路１０１、１０２の動作電圧源と
している。駆動回路１０１、１０２は論理値１（高レベ
ル）の制御信号が供給されたときオン信号を出力する駆
動回路１０１と論理値０（低レベル）の制御信号が供給
されたときオン信号を出力する反転型駆動回路１０２と
で構成される。

【００５７】一般に、フォワード方式のスイッチング電
源装置は、主スイッチング素子２のオン期間に変圧器１
の二次巻線１２に誘起する電圧を、フォワード方向整流
素子を介してチョークコイル４１に蓄えるとともに負荷
Ｌに供給し、チョークコイル４１に蓄えられたエネルギ
ーを、主スイッチング素子２のオフ期間にフライホイー
ル整流素子を介して負荷Ｌに放出する。このため、主ス
イッチング素子２のオン期間に、フライホイール方向整
流素子をオフさせると共に、フォワード方向整流素子を
導通させ、主スイッチング素子２のオフ期間にフォワー
ド方向整流素子をオフさせ、フライホイール方向整流素
子を導通させる。本発明では、フライホイール方向の同
期整流素子３２のスイッチング遅れ時間を考慮して、主
スイッチング素子２のオン期間に先立ち、反転型駆動回
路１０２によりフライホイール方向の同期整流素子３２
をオフ駆動する。

【００５８】図６は図５に図示した実施例のスイッチン
グ動作を説明するタイムチャートである。図６（ａ）〜
（ｃ）に示された参照符号Ｓ１〜Ｓ３は図２及び図４と
同じである。図６（ｄ）は同期整流素子３２に供給され
るオン信号Ｓ５の波形図、図６（ｅ）は同期整流素子３
２に供給されるオン信号Ｓ７の波形図、図６（ｆ）は第
２の遅延回路８３に含まれるコンデンサの電位Ｓ４の波
形図、図６（ｇ）は遅延回路８２に含まれるコンデンサ
の電位Ｓ６の波形図である。

【００５９】図６において、時刻ｔ０に制御信号発生回
路８１から制御パルスＳ１が出力される。制御パルスＳ
１は遅延回路８２、スナバスイッチ５４の駆動回路８５
およびパルストランス９１の一次巻線９１１に供給され
る。主スイッチング素子２は、制御パルスＳ１が遅延回
路８２を介して供給されるため、オフ状態を維持する
が、スナバスイッチ５４は、駆動回路８５からオン信号
Ｓ２が供給され、直ちにオンとなる。同時に、パルスト
ランス９１の二次巻線９１２及び駆動回路１０１を介し
てフォワード方向の同期整流素子３１にも、オン信号Ｓ
５が供給される。

【００６０】フライホイール方向の同期整流素子３２は
反転型駆動回路１０２を介して駆動されるためオフ駆動
され、素子固有のスイッチング遅れ時間をもって完全に
オフとなる。その後、時刻ｔ１に至って、遅延回路８２
のコンデンサの電位Ｓ６がレベルＶｔｈまで上昇する
と、駆動回路８４からオン信号Ｓ３が主スイッチング素
子２及び第２の遅延回路８３に供給され、主スイッチン
グ素子２がオンとなる。このとき、フライホイール方向
の同期整流素子３２は完全にオフしており、短絡電流の
発生を完全に防止できる。しかも、フォワード方向の同
期整流素子３１は完全に導通しており、変圧器１の二次
巻線１２に誘起した電圧を、チョークコイル４１に蓄え
るとともに負荷Ｌに供給する。

【００６１】その後、時刻ｔ２に至ると、第２の遅延回
路８３のコンデンサの電位Ｓ４がレベルＶｔｈまで上昇
し、信号変換回路８７の三端子スイッチ素子を導通させ
る。このため、スナバスイッチ５４の駆動回路８５に供
給される制御信号のレベルが低下し、駆動回路８５から
出力されるオン信号Ｓ２のレベルが低下し、スナバスイ
ッチ５４がオフとなる。

【００６２】その後、時刻ｔ３に至って、制御信号発生
回路８１から出力される制御パルスＳ１が低レベルとな
ると、遅延回路８２のコンデンサの電位Ｓ６が低下し、
主スイッチング素子２の駆動回路８４の駆動信号Ｓ３が
低レベルとなり主スイッチング素子２がオフとなる。同
時に、パルストランス９１の二次巻線９１２の出力が低
下する。このため、フォワード方向の同期整流素子３１
の駆動回路１０１の駆動信号Ｓ５が低レベルとなり、逆
に、フライホイール方向の同期整流素子３２の駆動回路
１０２の駆動信号Ｓ７が高レベルとなり、両方向の同期
整流素子３１、３２は、そのオン・オフが入れ替わる。
このため、主スイッチ素子２のオン期間にチョークコイ
ル４１に蓄えられていたエネルギーは、主スイッチング
素子２のオフ期間において、フライホイール方向の同期
整流素子３２を介して負荷Ｌに放出される。

【００６３】この間のスナバ回路５の動作は、前述の実
施例と同様である。したがって、第一の遅延回路８２の
遅延時間は、スナバ回路５の動作を基準とすると、スナ
バコンデンサ５１とインダクタ５３との共振周期の１／
４〜１／２に設定するのが好ましい。一方、主スイッチ
ング素子２とフライホイール方向の同期整流素子３２の
スイッチング制御に着目すると、主スイッチング素子２
に対するフライホイール方向の同期整流素子３２のスイ
ッチング遅れ時間により決定されるのが好ましい。この
ため、フライホイール方向の同期整流素子３２のスイッ
チング遅れ時間にもとづき、スナバコンデンサ５１とイ
ンダクタ５３の定数を選定し、共振周期を設定すれば、
両者にとって好ましい、最適な遅れ時間を一個の遅延回
路８２で設定することができる。遅延回路８２、８３は
本実施例では抵抗ＲおよびコンデンサＣを主要素として
構成される。抵抗およびコンデンサは極めて廉価な部品
であり、遅延回路８２、８３が低価格で構成できる。

【００６４】また、第２の遅延回路８３は、前述の実施
例と同様スナバスイッチ５４のオン時間を所定時間維持
するための回路であり、遅延回路以外のオン保持回路で
あってもよい。

【００６５】

【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。（ａ）損失の少ないスイッチング電源装置を提供するこ
とができる。（ｂ）簡単な回路で、容易に同期整流型スイッチング電
源装置に適用できる損失の少ないスナバ回路を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源装置の一実施例
を示す電気回路図である。

【図２】図１に図示した実施例のスイッチング電源装置
をフォワード方式で構成した場合のスイッチング動作を
説明するタイムチャートである。

【図３】本発明に係るスイッチング電源装置の別の実施
例を示す電気回路図である。

【図４】図３に図示した実施例のスイッチング電源装置
をフォワード方式で構成した場合のスイッチング動作を
説明するタイムチャートである。

【図５】本発明に係るスイッチング電源装置の更に別の
実施例を示す電気回路図である。

【図６】図５に図示した実施例のスイッチング動作を説
明するタイムチャートである。

【符号の説明】

１変圧器２主スイッチング素子３整流回路４平滑回路５スナバ回路８制御回路１１入力巻線１２出力巻線５１スナバコンデンサ５２ダイオード５３インダクタ５４スナバスイッチ８１制御信号発生回路８２、８３遅延回路８６オン保持回路

Claims

【特許請求の範囲】

【請求項１】変圧器と、主スイッチング素子と、整流
回路と、平滑回路と、スナバ回路と、制御回路とを含む
スイッチング電源装置であって、前記変圧器は、入力巻線と、出力巻線とを含んでおり、前記主スイッチング素子は、前記入力巻線を通して供給
される直流入力電圧をスイッチングし、前記整流回路は、前記出力巻線に誘起する電圧を整流し
て出力し、前記平滑回路は、前記整流回路から出力される整流電圧
を平滑して出力し、前記スナバ回路は、スナバコンデンサと、ダイオード
と、インダクタと、スナバスイッチとを含み、前記スナバコンデンサは、前記入力巻線のフライバック
電圧によって充電されるように、前記ダイオードを介し
て前記入力巻線と並列に接続されるとともに、前記イン
ダクタと、前記スナバスイッチとを介して、前記主スイ
ッチング素子と並列に接続されており、前記制御回路は、前記主スイッチング素子と、前記スナ
バスイッチとのオン、オフを制御する回路であって、制
御信号発生回路と、遅延回路とを含み、前記制御信号発生回路は、オン信号を前記スナバスイッ
チに供給するとともに、前記遅延回路を介して前記主ス
イッチング素子にオン信号を供給するスイッチング電源
装置。
【請求項２】請求項１に記載されたスイッチング電源
装置であって、前記制御回路は、更に、第２の遅延回路と、信号変換回
路とを含み、前記第２の遅延回路は、前記主スイッチング素子に出力
されるオン信号が供給され、遅延したオン信号を前記信
号変換回路に供給し、前記信号変換回路は、遅延したオン信号をオフ信号に変
換し、スナバスイッチに出力するスイッチング電源装
置。
【請求項３】請求項１または２の何れかに記載された
スイッチング電源装置であって、前記遅延回路は、抵抗とコンデンサとを含む時定数回路
であるスイッチング電源装置。
【請求項４】請求項１乃至３の何れかに記載されたス
イッチング電源装置であって、前記整流回路は、少なくとも一つの同期整流素子を含
み、前記同期整流素子は、前記制御信号発生回路から出力さ
れるオン信号と同期してオン制御されるスイッチング電
源装置。
【請求項５】請求項４に記載されたスイッチング電源
装置であって、制御信号発生回路から出力されるオン信号は、パルスト
ランスを介して供給されるスイッチング電源装置。