JP5494154B2 - 絶縁型スイッチング電源装置 - Google Patents
絶縁型スイッチング電源装置 Download PDFInfo
- Publication number
- JP5494154B2 JP5494154B2 JP2010089589A JP2010089589A JP5494154B2 JP 5494154 B2 JP5494154 B2 JP 5494154B2 JP 2010089589 A JP2010089589 A JP 2010089589A JP 2010089589 A JP2010089589 A JP 2010089589A JP 5494154 B2 JP5494154 B2 JP 5494154B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switch
- primary
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 89
- 230000008054 signal transmission Effects 0.000 claims description 71
- 230000001360 synchronised effect Effects 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000009499 grossing Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 230000001172 regenerating effect Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 2
- 230000008929 regeneration Effects 0.000 claims description 2
- 238000011069 regeneration method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 36
- 238000001514 detection method Methods 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 6
- 230000007175 bidirectional communication Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、１次−２次間の双方向通信、低損失なスイッチング素子の駆動、及び該双方向通信手段の経路から電力を得る手法を実現するディジタル制御回路と、それを用いたスイッチング電源装置に関するものである。
絶縁型スイッチング電源装置では、１次回路と２次回路とで異なるグランド電位に対応したり、安全規格を満たすために、トランスで１次−２次間を絶縁する。２次側の出力電圧や出力電流を制御する場合、それらを検出して１次側にフィードバックし、１次側のスイッチング回路を制御することになるが、このフィードバック回路にも１次−２次間の絶縁が求められる。
また、２次側に同期整流回路を採用する場合、メインスイッチと転流側同期整流器が共にオン状態となって貫通電流が流れるのを防ぐために、メインスイッチのターンオン直前に、２次側同期整流回路の転流側同期整流器をターンオフさせる動作が必要となり、メインスイッチのターンオン直前のタイミングを示す信号を１次側から２次側に伝送し、２次側同期整流器のスイッチングタイミングを制御する必要がある。（特許文献１参照）
ここで特許文献１に示されている絶縁型ＤＣ−ＤＣコンバータの基本的な構成を図１に示す。
ここで特許文献１に示されている絶縁型ＤＣ−ＤＣコンバータの基本的な構成を図１に示す。
図１において、メインスイッチ２は、１次制御部５から出力される制御信号に応じてスイッチング制御される。１次制御部５は、出力電圧Ｖｏを絶縁回路１０を介して検出し、これに基づいてメインスイッチ２のデューティ比を制御する信号Ｃ１を出力する。さらに制御信号Ｃ１は、駆動回路７、８及びトランス９を介して２次側にも伝達されて制御信号Ｃ２となり、かかる制御信号Ｃ２は２次制御部２１に供給される。２次制御部２１に供給された制御信号Ｃ２は、駆動回路１３の入力端及びトランジスタ１５のゲート電極に印加され、これによって整流側同期整流器３はメインスイッチ２と同相に駆動され、転流側同期整流器４はメインスイッチ２と逆相に駆動される。
ここで、駆動回路７、８及びトランス９が介在することによって生じる制御信号Ｃ１と制御信号Ｃ２との間のタイミングのズレ、及び転流側同期整流器を構成するＭＯＳＦＥＴのターンオフ遅延時間は、メインスイッチのターンオンタイミングを遅延させる遅延回路１１によって調整されている。
図１に示されているように、２次側に同期整流回路を用いる場合、出力電圧検出信号を１次側にフィードバックさせる手段を含め、１次−２次間を絶縁した状態で信号を伝達させる手段が少なくとも２つ必要になり、回路構成が複雑になるという問題がある。
また、別の問題としては、メインスイッチや２次側の同期整流器にＭＯＳＦＥＴを用いる場合、入力容量に蓄積される電荷は、１スイッチング周期毎に放電されており、ＭＯＳＦＥＴのダイサイズを大きくするにつれて、また、スイッチング周波数が高くなるにつれて駆動損失が増大するという問題がある。
さらに別の問題としては、近年は制御回路にディジタル制御回路を内蔵したＩＣ等が現れているが、ディジタル制御回路を低損失化するため、ディジタル制御回路を駆動する電圧はメインスイッチを駆動する電圧にはより低い電圧になるのが一般的である。例えば、メインスイッチを駆動させる駆動電圧は１０Ｖ程度必要であるのに対し、ディジタル制御ＩＣの駆動電圧は２Ｖ程度である。単一の電源電圧から２つの駆動電圧を得るためにリニアレギュレータ等を使うと、リニアレギュレータの導通損失が顕著になり、一方でディジタル制御回路の駆動電圧を供給するためのスイッチングレギュレータを設けると、回路構成が複雑化する問題がある。
そこで、この発明の目的は、１次−２次間の双方向通信、低損失なスイッチング素子の駆動、及び該双方向通信手段の経路からディジタル制御回路の駆動電圧を得る手法を実現するディジタル制御回路と、それを用いたスイッチング電源装置を提供することにある。
本発明の絶縁型スイッチング電源装置は、直流入力電源と、少なくとも１次巻線と２次巻線を含む電力伝送トランスと、前記電力伝送トランスの１次巻線に印加される直流電圧をスイッチング制御する少なくとも１つの主スイッチング素子と、前記電力伝送トランスの２次巻線に接続される、少なくとも１つの整流スイッチ素子を含む整流回路、及び平滑回路とを有し、前記平滑回路から出力電圧を取り出す電力変換回路が構成されて前記主スイッチング素子の時比率によって入出力変換比を制御する絶縁型スイッチング電源装置であって、前記電力変換回路の動作を制御する制御回路を備え、前記制御回路は１次制御部と２次制御部との間に接続された、少なくとも１次巻線及び２次巻線を有するタイミング信号伝送トランスとで構成され、前記１次制御部には前記タイミング信号伝送トランスを駆動する少なくとも１つの１次駆動スイッチと、前記１次駆動スイッチの駆動タイミングを制御する１次ディジタル制御部と、前記タイミング信号伝送トランスの出力電圧の変化を検出する巻線電圧検出部が設けられ、前記２次制御部には前記タイミング信号伝送トランスを駆動する少なくとも１つの２次駆動スイッチと、前記２次駆動スイッチの駆動タイミングを制御する２次ディジタル制御部と、前記タイミング信号伝送トランスの出力電圧の変化を検出する巻線電圧検出部が設けられ、前記タイミング信号伝送トランスは、前記１次制御部から出力される、前記主スイッチング素子をターンオンさせる直前のタイミングを示す信号、または前記主スイッチング素子をターンオフさせる直前のタイミングを示す信号を１次回路から２次回路に伝送し、前記２次制御部から出力される、前記整流スイッチ素子をターンオンさせる直前のタイミングを示す信号、または前記整流スイッチ素子をターンオフさせる直前のタイミングを示す信号を２次回路から１次回路に伝送し、前記１次駆動スイッチ、及び２次駆動スイッチが、前記タイミング信号伝送トランスをリアクタンス素子として用いる補助スイッチング電源回路を構成し、前記補助スイッチング電源回路が電圧変換、もしくは主スイッチング素子の駆動エネルギーの回生を行う事を特徴とする。
さらには、前記１次制御部、もしくは前記２次制御部は、電圧値の異なる第１の直流電圧部と、第２の直流電圧部とを備え、前記補助スイッチング電源回路に第１の直流電圧部の直流電圧が入力され、電圧変換して第２の直流電圧部の電圧を出力する事を特徴とする。
さらには、前記第１の直流電圧部の電圧と、前記第２の直流電圧部の電圧のうち、低い方の直流電圧が前記１次ディジタル制御部、もしくは前記２次ディジタル制御部に供給される事を特徴とする。
さらには、前記主スイッチング素子が前記１次制御部に接続され、前記整流スイッチ素子が前記２次制御部に接続され、少なくとも一方が電界効果トランジスタで構成されており、前記補助スイッチング電源回路が電圧共振のスイッチング動作を行う事で前記主スイッチング素子、もしくは整流スイッチ素子の駆動エネルギーの少なくとも一部を回生する事を特徴とする。
さらには、前記１次駆動スイッチは、第１のスイッチ回路と第２のスイッチ回路とからなる第１の直列回路と、第３のスイッチ回路と第４のスイッチ回路とからなる第２の直列回路と、を含み、前記１次ディジタル制御部が、前記第１〜第４のスイッチ回路のターンオン及びターンオフ動作を制御するように構成され、該第１の直列回路は、一端が前記第１の直流電圧部に接続され、他端が所定の１次回路の基準電位に接続されており、該第２の直列回路は、一端が前記第２の直流電圧部に接続され、他端が所定の１次回路の基準電位に接続されており、前記第１のスイッチ回路と前記第２のスイッチ回路との接続点と、前記第３のスイッチ回路と前記第４のスイッチ回路との接続点との間には、前記タイミング信号伝送トランスの１次巻線が接続されていることを特徴とする。
さらには、前記２次制御部は、第５のスイッチ回路と第６のスイッチ回路とからなる第３の直列回路と、第７のスイッチ回路と第８のスイッチ回路とからなる第４の直列回路と、を含み、前記２次ディジタル制御部は、第５〜第８のスイッチ回路のターンオン及びターンオフ動作を制御するように構成され、該第３の直列回路は、一端が第３の直流電圧部に接続され、他端が所定の２次回路の基準電位に接続されており、該第４の直列回路は、一端が第４の直流電圧部に接続され、他端が所定の２次回路の基準電位に接続されており、前記第５のスイッチ回路と前記第６のスイッチ回路との接続点と、前記第７のスイッチ回路と前記第８のスイッチ回路との接続点との間には、前記タイミング信号伝送トランスの２次巻線が接続されていることを特徴とする。
さらには、第９の整流素子と第９のスイッチング素子からなる直列回路が、前記第１のスイッチ回路と前記第２のスイッチ回路との接続点と、第５の直流電圧部との間に接続され、前記主スイッチング素子の駆動エネルギーを回生させる期間において、該直列回路から回生される電力を取り出し、前記第５の直流電圧部に供給するようにしたことを特徴とする。
さらには、第１０の整流素子と第１０のスイッチング素子からなる直列回路が、前記第５のスイッチ回路と前記第６のスイッチ回路との接続点と、第６の直流電圧部との間に接続され、前記整流スイッチ素子の駆動エネルギーを回生させる期間において、該直列回路から回生される電力を取り出し、前記第６の直流電圧部に供給するようにしたことを特徴とする。
さらには、前記第５の直流電圧部から取り出した電力を、前記１次制御部のディジタル制御部の駆動電力として利用することを特徴とする。
さらには、前記第６の直流電圧部から取り出した電力を、前記２次制御部のディジタル制御部の駆動電力として利用することを特徴とする。
さらには、前記絶縁型スイッチング電源装置は、フォワードコンバータであって、前記整流スイッチ素子は第１及び第２の同期整流器とからなり、前記主スイッチング素子がターンオンする直前に前記第２の同期整流器をターンオフさせるように制御されることを特徴とする。
さらには、前記電力伝送トランスの１次巻線に対して、または前記主スイッチング素子に対して並列に接続される、共振用キャパシタと副スイッチング素子の直列回路からなるアクティブクランプ回路を有し、前記副スイッチング素子は前記主スイッチング素子と、デッドタイムを挟んで相補的に動作するように、前記１次制御部内のディジタル制御部によって制御されることを特徴とする。
本発明は、
（ａ）メインスイッチや同期整流器の入力容量の充放電エネルギーを、１スイッチング周期毎に回生させることにより、メインスイッチや同期整流器のダイサイズを大きくした時でも、また、スイッチング周波数が上昇した時でも駆動損失を抑えることができる。
（ｂ）１次側のスイッチング素子のターンオンタイミングを、１次側から２次側、もしくは２次側から１次側に伝送する手段と、かつ１次側のスイッチング素子のターンオフタイミングを、１次側から２次側、もしくは２次側から１次側に伝送するための手段を、１つのパルストランスで実現できる。
（ｃ）２つの異なる駆動電圧を必要とする電源装置において、一方の駆動電圧から他方の駆動電圧を本発明の回路が本質的に備えるスイッチングレギュレータ機能を利用して生成することにより、電源装置の回路効率を高め、かつ別個にスイッチングレギュレータを構成するよりも回路構成を簡略化することができる。
（ｄ）ソフトウェアの変更により１次側と２次側に同じハードウェアのＩＣを用いることが可能となり、ＩＣの製造コストを下げることができる。
（ａ）メインスイッチや同期整流器の入力容量の充放電エネルギーを、１スイッチング周期毎に回生させることにより、メインスイッチや同期整流器のダイサイズを大きくした時でも、また、スイッチング周波数が上昇した時でも駆動損失を抑えることができる。
（ｂ）１次側のスイッチング素子のターンオンタイミングを、１次側から２次側、もしくは２次側から１次側に伝送する手段と、かつ１次側のスイッチング素子のターンオフタイミングを、１次側から２次側、もしくは２次側から１次側に伝送するための手段を、１つのパルストランスで実現できる。
（ｃ）２つの異なる駆動電圧を必要とする電源装置において、一方の駆動電圧から他方の駆動電圧を本発明の回路が本質的に備えるスイッチングレギュレータ機能を利用して生成することにより、電源装置の回路効率を高め、かつ別個にスイッチングレギュレータを構成するよりも回路構成を簡略化することができる。
（ｄ）ソフトウェアの変更により１次側と２次側に同じハードウェアのＩＣを用いることが可能となり、ＩＣの製造コストを下げることができる。
《第１の実施形態》
図２は第１の実施形態に係る絶縁型スイッチング電源装置に用いられる制御ＩＣ１０１の内部ブロック図である。制御ＩＣ１０１は、少なくとも第１のスイッチング素子Ｑ１と第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１、及び少なくとも第２のスイッチング素子Ｑ２と第２のダイオードの並列回路からなる第２のスイッチ回路Ｓ２、とからなる直列回路と、少なくとも第３のスイッチング素子Ｑ３と第３のダイオードＤ３の並列回路からなる第３のスイッチ回路Ｓ３、及び少なくとも第４のスイッチング素子Ｑ４と第４のダイオードＤ４の並列回路からなる第４のスイッチ回路Ｓ４とからなる直列回路と、を備え、各スイッチ回路Ｓ１〜Ｓ４のターンオン及びターンオフを制御する制御信号を出力するディジタル制御部を備える。
図２は第１の実施形態に係る絶縁型スイッチング電源装置に用いられる制御ＩＣ１０１の内部ブロック図である。制御ＩＣ１０１は、少なくとも第１のスイッチング素子Ｑ１と第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１、及び少なくとも第２のスイッチング素子Ｑ２と第２のダイオードの並列回路からなる第２のスイッチ回路Ｓ２、とからなる直列回路と、少なくとも第３のスイッチング素子Ｑ３と第３のダイオードＤ３の並列回路からなる第３のスイッチ回路Ｓ３、及び少なくとも第４のスイッチング素子Ｑ４と第４のダイオードＤ４の並列回路からなる第４のスイッチ回路Ｓ４とからなる直列回路と、を備え、各スイッチ回路Ｓ１〜Ｓ４のターンオン及びターンオフを制御する制御信号を出力するディジタル制御部を備える。
第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２の接続点と、第３のスイッチ回路Ｓ３と第４のスイッチ回路Ｓ４の接続点には、両者間にインダクタンス素子を接続するための第１のパルス信号端子ＰＳ１及び第２のパルス信号端子ＰＳ２が設けられている。また、第１のスイッチ回路Ｓ１及び第２のスイッチ回路Ｓ２とからなる直列回路と、第３のスイッチ回路Ｓ３及び第４のスイッチ回路Ｓ４とからなる直列回路は、それぞれの一端が共通接続されて接地端子ＧＮＤに接続され他端はそれぞれ第１の直流電圧部Ｖｄｒ１及び第２の直流電圧部Ｖｄｒ２に接続されている。すなわち、各スイッチ回路Ｓ１〜Ｓ４はフルブリッジ型を形成することとなるので、ハイサイド側スイッチとなる第１のスイッチ回路Ｓ１及び第３のスイッチ回路Ｓ３は、ハイサイドドライバとしてのバッファを介してディジタル制御部からの制御信号が伝達される。
さらに、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２の接続点には、該接続点の電位を検出するための巻線電圧検出部Ｖｄｅｔ１が設けられ、第３のスイッチ回路Ｓ３と第４のスイッチ回路Ｓ４の接続点には、ディジタル制御部から出力される信号により第１のスイッチ回路Ｓ１及び第４のスイッチ回路Ｓ４がオン、第２のスイッチ回路Ｓ２及び第３のスイッチ回路Ｓ３がオフ状態となった時に、第１のパルス信号端子ＰＳ１及び第２のパルス信号端子ＰＳ２を介して、第１の直流電圧部Ｖｄｒ１から供給されるエネルギーを第１のドライブ信号として出力するための第１のドライブ信号出力端子ＤＲ１が設けられ、ディジタル制御部に入力されるように構成されている。
さらに、例えば第２の直流電圧部Ｖｄｒ２から電力を得て、ディジタル制御部から出力される信号により第２のドライブ信号を出力するためのサブドライバＳｕｂｄｒと、該第２のドライブ信号が出力される第２のドライブ信号出力端子ＤＲ２を備えている。
さらに、第１の比較器ＣＯＭＰ１、該第１の比較器ＣＯＭＰ１に入力される第１の基準電圧源Ｖｒｅｆ１を備え、該第１の比較器の出力信号がディジタル制御部に入力される構成になっている。
さらに、制御ＩＣの駆動電源端子Ｖｃｃと、該ディジタル制御部の第１の駆動電源端子ＤＲＰＷＲ１がそれぞれ設けられているが、一般的にディジタル制御回路の駆動電圧は０．８Ｖ〜３．３Ｖ程度と低く、パワー半導体素子の駆動電圧は５Ｖ〜１５Ｖ程度と高いため、供給される電源電圧が１種類の場合は、制御ＩＣの駆動電源端子Ｖｃｃから供給される電圧を、ディジタル制御部の駆動電圧までリニアレギュレータを介して降圧して供給するように構成されている。
さらに、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２の接続点と、該ディジタル制御部の第１の駆動電源端子ＤＲＰＷＲ１との間が、第９のダイオードＤ９と第９のスイッチ回路Ｓ９を介して接続されており、第９のスイッチ回路Ｓ９は該ディジタル制御部によって制御される。
図３に図２で示した制御ＩＣを用いた絶縁型ＤＣ−ＤＣコンバータ装置の第１の実施形態に係る回路図を示す。
直流入力電源Ｖｉｎの両端に対して、電力伝送トランスＴの１次巻線Ｎｐ１と、第１１のスイッチング素子Ｑ１１と第１の抵抗Ｒ１とからなる直列回路が接続されており、該第１１のスイッチング素子Ｑ１１に対して、第１のキャパシタＣ１とＰチャネルＭＯＳＦＥＴで形成された第１２のスイッチング素子Ｑ１２とからなる直列回路が並列に接続されている。
電力伝送トランスＴの２次巻線Ｎｓ１の両端に対しては、整流用同期整流器として機能する第１３のスイッチング素子Ｑ１３及び転流用同期整流器として機能する第１４のスイッチング素子Ｑ１４とからなる同期整流回路が接続され、第１のインダクタＬ１及び第４のキャパシタＣ４とからなる平滑回路を介して直流電圧が出力端子Ｖｏｕｔに出力される。
１次側制御ＩＣ１０１は、駆動電源端子Ｖｃｃ、第１の直流電圧部Ｖｄｒ１、第２の直流電圧部Ｖｄｒ２に駆動電圧を得て、第１１のスイッチング素子Ｑ１１を制御するために、第１１のスイッチング素子Ｑ１１の制御端子と第１のドライブ信号出力端子ＤＲ１とが接続され、第１２のスイッチング素子Ｑ１２を制御するために、第１２のスイッチング素子Ｑ１２の制御端子と第２のドライブ信号出力端子ＤＲ２とが第３のキャパシタＣ３及び第１３のダイオードＤ１３とからなるレベルシフト回路を介して接続され、第１の抵抗Ｒ１を電流検出抵抗として第１１のスイッチング素子Ｑ１１に流れる電流を検出するために、第１１のスイッチング素子Ｑ１１と第１の抵抗Ｒ１との接続点が第１の帰還信号入力端子ＦＢ１に接続され、第１のパルス信号端子ＰＳ１及び第２のパルス信号端子ＰＳ２には、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２の両端が接続されている。また、接地端子ＧＮＤがＧＮＤラインに接続されている。
２次側制御ＩＣ１０２は、電力伝送トランスＴの２次巻線Ｎｓ１に生じる電圧を整流平滑した出力電圧から駆動電源端子Ｖｃｃ、第３の直流電圧部Ｖｄｒ３、第４の直流電圧部Ｖｄｒ４に駆動電圧を得て、第１３のスイッチング素子Ｑ１３を制御するために、第１３のスイッチング素子Ｑ１３の制御端子と第３のドライブ信号出力端子ＤＲ３とが接続され、第１４のスイッチング素子Ｑ１４を制御するために、第１４のスイッチング素子Ｑ１４の制御端子と第４のドライブ信号出力端子ＤＲ４とが接続され、出力電圧を第５の抵抗Ｒ５と第６の抵抗Ｒ６とで分圧したものと、第１のインダクタＬ１に流れる電流を検出するための、第２の抵抗Ｒ２、第３の抵抗Ｒ３、第４のキャパシタＣ４、及び第５のキャパシタＣ５とからなるランプ波形成回路１０３からのランプ波信号とを合成したものが第２の帰還信号入力端子ＦＢ２に入力されるように接続され、第３のパルス信号端子ＰＳ３及び第４のパルス信号端子ＰＳ４には、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２の両端が接続されている。なお、第６のキャパシタＣ６は平滑コンデンサとして機能する。
少なくとも第１のスイッチ回路Ｓ１〜第８のスイッチ回路Ｓ８の各スイッチ回路は、ＭＯＳＦＥＴで構成することによって、第１のダイオードＤ１〜第８のダイオードＤ８をＭＯＳＦＥＴのボディダイオードで代替させることができる。特にパワー半導体素子である第１１のスイッチング素子Ｑ１１〜第１４のスイッチング素子Ｑ１４に関しては、ＭＯＳＦＥＴに限らず、ＢＪＴ（バイポーラジャンクショントランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等も適用できる。なお、図３においては、第１２のスイッチング素子Ｑ１２にのみＰチャネル型ＦＥＴが用いられ、他のスイッチング素子にはＮチャネル型ＦＥＴが用いられているが、必要に応じて適宜使い分ければよい。
なお、詳細は後述するが、１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２には同一のハードウェアのＩＣを利用することができる。
図４に、第１１のスイッチング素子Ｑ１１の１スイッチング周期における、第１〜第４のスイッチング素子Ｑ１〜Ｑ４、及び第１１のスイッチング素子Ｑ１１のゲート−ソース間電圧、及びタイミング信号伝送トランスＰＴの１次巻線Ｎｐ２の両端電圧の各波形図を示す。
第１１のスイッチング素子Ｑ１１の１スイッチング周期をｔ０〜ｔ８の計１０区間に分けて各部の動作を説明する。
［時間ｔ０〜ｔ１区間における動作］
図５に、この区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。回路動作を理解しやすくするために、図２のブロック図と比較して、Ｖｃｃ、ＤＲＰＷＲ１、ＰＯＵＴ、ＦＢ１、ＤＲ２、ＣＯＭＰ１、ディジタル制御部、第９のダイオードＤ９及び第１０のダイオードＤ１０、第９のスイッチング素子Ｑ９及び第１０のスイッチング素子Ｑ１０を省略している。また、第１の電源電圧供給端子Ｖｄｒ１と第２の電源電圧供給端子Ｖｄｒ２は共に共通の駆動電源端子Ｖｃｃに接続されているものとする。さらに、第１のスイッチ回路Ｓ１〜第８のスイッチ回路Ｓ８のゲート端子は、省略したディジタル制御部から出力される信号によって制御されるものとする。１次側制御ＩＣ１０１と２次側制御ＩＣ１０２は同一のハードウェアを有するものを使用している。
［時間ｔ０〜ｔ１区間における動作］
図５に、この区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。回路動作を理解しやすくするために、図２のブロック図と比較して、Ｖｃｃ、ＤＲＰＷＲ１、ＰＯＵＴ、ＦＢ１、ＤＲ２、ＣＯＭＰ１、ディジタル制御部、第９のダイオードＤ９及び第１０のダイオードＤ１０、第９のスイッチング素子Ｑ９及び第１０のスイッチング素子Ｑ１０を省略している。また、第１の電源電圧供給端子Ｖｄｒ１と第２の電源電圧供給端子Ｖｄｒ２は共に共通の駆動電源端子Ｖｃｃに接続されているものとする。さらに、第１のスイッチ回路Ｓ１〜第８のスイッチ回路Ｓ８のゲート端子は、省略したディジタル制御部から出力される信号によって制御されるものとする。１次側制御ＩＣ１０１と２次側制御ＩＣ１０２は同一のハードウェアを有するものを使用している。
この時、第１のスイッチ回路Ｓ１、第２のスイッチ回路Ｓ２、及び第３のスイッチ回路Ｓ３はオフ、第４のスイッチ回路Ｓ４はオン状態となっている。これにより、１次側制御ＩＣ１０１における第１のドライブ信号出力端子ＤＲ１に接続されている第１１のスイッチング素子Ｑ１１のゲート−ソース間は第４のスイッチ回路Ｓ４がオンしていることによりショート状態となり、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓには電荷が蓄積されていない。すなわち第１１のスイッチング素子Ｑ１１はオフ状態である。
なお、第１２のスイッチング素子Ｑ１２は、クランプ回路用スイッチであり、実質的に第１１のスイッチング素子Ｑ１１と、デッドタイムを挟んで相補的に動作するため、オン状態になる。
２次側制御ＩＣ１０２内においても同様で、第５のスイッチ回路Ｓ５、第６のスイッチ回路Ｓ６及び第７のスイッチ回路Ｓ７はオフ、第８のスイッチ回路Ｓ８はオン状態となっている。これにより、２次側制御ＩＣ１０２における第１のドライブ信号出力端子ＤＲ１に接続されている第１３のスイッチング素子Ｑ１３のゲート−ソース間は第８のスイッチ回路Ｓ８がオンしていることによりショート状態となり、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓには電荷が蓄積されていない。すなわち整流側同期整流器として機能する第１３のスイッチング素子Ｑ１３はオフ状態である。
なお、転流側同期整流器として機能する第１４のスイッチング素子Ｑ１４は、第１３のスイッチング素子Ｑ１３とはデッドタイムを挟んで相補的に動作するため、オン状態である。
［時間ｔ１における動作］
図６に、時間ｔ１における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ１における動作］
図６に、時間ｔ１における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ１において、１次側制御ＩＣ１０１内の第１のスイッチ回路Ｓ１をターンオンさせる。すると、第１の電源電圧供給端子Ｖｄｒ１から供給される電流が第１のスイッチ回路Ｓ１、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第４のスイッチ回路Ｓ４を介して流れる。タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２が励磁されることによって、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２には電圧が生じるので、２次側制御ＩＣ１０２において、第５のスイッチ回路Ｓ５と第６のスイッチ回路Ｓ６の接続点に位置する第２の巻線電圧検出部Ｖｄｅｔ２には正のパルス電圧が発生し、これを検出する。
［時間ｔ１〜ｔ２区間における動作］
図７に、時間ｔ１〜ｔ２区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ１〜ｔ２区間における動作］
図７に、時間ｔ１〜ｔ２区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
２次側制御ＩＣ１０２内のディジタル制御部は、第２の巻線電圧検出部Ｖｄｅｔ２に電圧が入力されたことに応じて、第５のスイッチ回路Ｓ５をターンオンさせる。この動作により、２次側制御ＩＣ１０２においても、第４の電源電圧供給端子Ｖｄｒ４から供給される電流が、第５のスイッチ回路Ｓ５、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第８のスイッチ回路Ｓ８を介して流れる。
［時間ｔ２における動作］
図８に、時間ｔ２における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ２における動作］
図８に、時間ｔ２における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ２において、１次側制御ＩＣ１０１内のディジタル制御部は、第４のスイッチ回路Ｓ４を、また２次側制御ＩＣ１０２内のディジタル制御部は、第８のスイッチ回路Ｓ８を、それぞれターンオフさせる。この動作により、１次側制御ＩＣ１０１内においては、第１の電源電圧供給端子Ｖｄｒ１から供給される電流が、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓに流れて電荷が充電され、第１１のスイッチング素子Ｑ１１がターンオンする。同時に２次側制御ＩＣ１０２内においては、第４の電源電圧供給端子Ｖｄｒ４から供給される電流が、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓに流れて電荷が充電され、第１３のスイッチング素子Ｑ１３がターンオンする。
［時間ｔ２〜ｔ３区間における動作］
図９に、時間ｔ２〜ｔ３区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ２〜ｔ３区間における動作］
図９に、時間ｔ２〜ｔ３区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ２〜ｔ３において、第１１のスイッチング素子Ｑ１１及び第１３のスイッチング素子Ｑ１３のターンオンが終了すると、１次側制御ＩＣ１０１内において第１の電源電圧供給端子Ｖｄｒ１から供給される電流は、第１のスイッチング素子Ｑ１、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第３のダイオードＤ３を介してＶｄｒ１に還流する。また、２次側制御ＩＣ１０２内においても同様に、第４の電源電圧供給端子Ｖｄｒ４から供給される電流は、第５のスイッチ回路Ｓ５、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第７のダイオードＤ７を介して還流する。
［時間ｔ３〜ｔ４区間における動作］
図１０に、時間ｔ３〜ｔ４区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ３〜ｔ４区間における動作］
図１０に、時間ｔ３〜ｔ４区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ３において、１次側制御ＩＣ１０１においては第１のスイッチ回路Ｓ１が、２次側制御ＩＣ１０２においては第５のスイッチ回路Ｓ５がそれぞれターンオフする。この動作によって時間ｔ３〜ｔ４の間、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２にそれぞれ流れる電流は減少しながら、１次側制御ＩＣ１０１においては第２のダイオードＤ２、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第３のダイオードＤ３を介して流れ、２次側制御ＩＣ１０２においては第６のダイオードＤ６、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第７のダイオードＤ７を介して流れ、タイミング信号伝送トランスＰＴに蓄えられた電磁エネルギーをＶｄｒ３、Ｖｄｒ４に回生する。
［時間ｔ４〜ｔ５区間における動作］
図１１に、時間ｔ４〜ｔ５区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ４〜ｔ５区間における動作］
図１１に、時間ｔ４〜ｔ５区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
その後、時間ｔ４において、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２に流れる電流がゼロに近づき、１次側制御ＩＣ１０１における第２のダイオードＤ２、及び第３のダイオードＤ３と、２次側制御ＩＣ１０２における第６のダイオードＤ６、及び第７のダイオードＤ７のそれぞれに順方向電流が流れなくなると、１次側制御ＩＣ１０１における第３のスイッチ回路Ｓ３及び２次側制御ＩＣ１０２における第７のスイッチ回路Ｓ７をそれぞれターンオンさせる。この動作により、第１１のスイッチング素子Ｑ１１及び第１３のスイッチング素子Ｑ１３のゲート電位は、駆動電源端子Ｖｃｃから供給される電圧値に維持されることとなり、常にオン状態が維持されることになる。
［時間ｔ５における動作］
図１２に、時間ｔ５における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ５における動作］
図１２に、時間ｔ５における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ５において、２次側制御ＩＣ１０２内の第６のスイッチ回路Ｓ６をターンオンさせる。すると、第３の電源電圧供給端子Ｖｄｒ３から供給される電流が第７のスイッチ回路Ｓ７、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第６のスイッチ回路Ｓ６を介して流れる。タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２が励磁されることによって、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２には電圧が生じるので、１次側制御ＩＣ１０１において、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２の接続点に位置する第１の巻線電圧検出部Ｖｄｅｔ１には負のパルス電圧が発生し、これを検出する。
［時間ｔ５〜ｔ６区間における動作］
図１３に、時間ｔ５〜ｔ６区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ５〜ｔ６区間における動作］
図１３に、時間ｔ５〜ｔ６区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
１次側制御ＩＣ１０１内のディジタル制御部は、第１の巻線電圧検出部Ｖｄｅｔ１に電圧が入力されたことに応じて、第２のスイッチ回路Ｓ２をターンオンさせる。この動作により、１次側制御ＩＣ１０１においても、第２の電源電圧供給端子Ｖｄｒ２から供給される電流が、第３のスイッチ回路Ｓ３、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第２のスイッチ回路Ｓ２を介して流れる。
［時間ｔ６における動作］
図１４に、時間ｔ６における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ６において、１次側制御ＩＣ１０１内のディジタル制御部は、第３のスイッチ回路Ｓ３を、また２次側制御ＩＣ１０２内のディジタル制御部は、第７のスイッチ回路Ｓ７を、それぞれターンオフさせる。この動作により、１次側制御ＩＣ１０１内においては、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１１のスイッチング素子Ｑ１１がターンオフする。同時に２次側制御ＩＣ内においては、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１３のスイッチング素子Ｑ１３がターンオフする。
［時間ｔ６〜ｔ７区間における動作］
図１５に、時間ｔ６〜ｔ７区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ６における動作］
図１４に、時間ｔ６における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ６において、１次側制御ＩＣ１０１内のディジタル制御部は、第３のスイッチ回路Ｓ３を、また２次側制御ＩＣ１０２内のディジタル制御部は、第７のスイッチ回路Ｓ７を、それぞれターンオフさせる。この動作により、１次側制御ＩＣ１０１内においては、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１１のスイッチング素子Ｑ１１がターンオフする。同時に２次側制御ＩＣ内においては、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１３のスイッチング素子Ｑ１３がターンオフする。
［時間ｔ６〜ｔ７区間における動作］
図１５に、時間ｔ６〜ｔ７区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ６〜ｔ７において、第１１のスイッチング素子Ｑ１１及び第１３のスイッチング素子Ｑ１３のゲート−ソース間電圧が０Ｖに到達すると、１次側制御ＩＣ１０１内において、第４のダイオードＤ４、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第２のスイッチ回路Ｓ２を介してＧＮＤに向かって電流が還流する。また、２次側制御ＩＣ１０２内においても同様に、第８のダイオードＤ８、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第６のスイッチ回路Ｓ６を介してＧＮＤに向かって電流が還流する。
［時間ｔ７〜ｔ８区間における動作］
図１６に、時間ｔ７〜ｔ８区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ７において、１次側制御ＩＣ１０１においては第４のスイッチ回路Ｓ４が、２次側制御ＩＣ１０２においては第８のスイッチ回路Ｓ８がそれぞれターンオンすると同時に、第２のスイッチ回路Ｓ２と第６のスイッチ回路Ｓ６がターンオフする。この動作によって時間ｔ７〜ｔ８の間、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２にそれぞれ流れる電流は減少しながら、１次側制御ＩＣ１０１においては第４のダイオードＤ４、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第１のダイオードＤ１を介して流れ、２次側制御ＩＣ１０２においては第８のダイオードＤ８、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第５のダイオードＤ５を介して流れ、タイミング信号伝送トランスＰＴ１に蓄積された電磁エネルギーが回生される。
［時間ｔ８以降における動作］
時間ｔ８以降時間ｔ１までの区間における動作は、上記［時間ｔ０〜ｔ１区間における動作］と同一の動作になる。
［時間ｔ７〜ｔ８区間における動作］
図１６に、時間ｔ７〜ｔ８区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ７において、１次側制御ＩＣ１０１においては第４のスイッチ回路Ｓ４が、２次側制御ＩＣ１０２においては第８のスイッチ回路Ｓ８がそれぞれターンオンすると同時に、第２のスイッチ回路Ｓ２と第６のスイッチ回路Ｓ６がターンオフする。この動作によって時間ｔ７〜ｔ８の間、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２にそれぞれ流れる電流は減少しながら、１次側制御ＩＣ１０１においては第４のダイオードＤ４、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第１のダイオードＤ１を介して流れ、２次側制御ＩＣ１０２においては第８のダイオードＤ８、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第５のダイオードＤ５を介して流れ、タイミング信号伝送トランスＰＴ１に蓄積された電磁エネルギーが回生される。
［時間ｔ８以降における動作］
時間ｔ８以降時間ｔ１までの区間における動作は、上記［時間ｔ０〜ｔ１区間における動作］と同一の動作になる。
上述した動作により、１次側制御ＩＣから出力される、１次側のメインスイッチに相当する第１１のスイッチング素子Ｑ１１をターンオンさせる直前のタイミングを示す信号を、タイミング信号伝送トランスＰＴを介して２次側に伝送し、２次側の同期整流回路における整流側同期整流器に相当する第１３のスイッチング素子Ｑ１３をターンオンさせるためのタイミング信号として利用するとともに、２次側の同期整流回路における転流側同期整流器をターンオフさせる。メインスイッチのターンオン直前のタイミングで転流側同期整流器がターンオフされる事で、メインスイッチと転流側同期整流器の同時オンによる貫通電流の発生が防止される。２次側制御ＩＣから出力される、整流側同期整流器に相当する第１３のスイッチング素子Ｑ１３をターンオフさせる直前のタイミングを示す信号を、タイミング信号伝送トランスＰＴを介して１次側に伝送し、１次側のメインスイッチに相当する第１１のスイッチング素子Ｑ１１をターンオフさせるためのタイミング信号として利用できる。また、前述の例とは逆に整流側同期整流器のターンオン直前のタイミングを示す信号を２次側から１次側に伝送する事もできるし、メインスイッチのターンオフ直前のタイミングを示す信号を１次側から２次側に伝送する事もできる。１次側と２次側の内、先に送出された信号が優先して実行される。すなわち、１つのパルストランスＰＴを用いた完全な双方向通信が可能となる。
なお、時間ｔ０〜ｔ２の区間及び時間ｔ４〜ｔ６の区間における動作は、第１１のスイッチング素子Ｑ１１と第１２のスイッチング素子Ｑ１２が共にオフである期間（デッドタイム）、及び第１３のスイッチング素子Ｑ１３と第１４のスイッチング素子Ｑ１４が共にオフである期間（デッドタイム）を作るための動作であるが、デッドタイムを作る手段を別に設ければ、第３のスイッチ回路Ｓ３と第４のスイッチ回路Ｓ４、及び第７のスイッチ回路Ｓ７と第８のスイッチ回路Ｓ８は常にオフ、すなわち単なるダイオードに置き換えてもよい。
第１の実施形態に係る発明は、上述した（ａ）、（ｂ）、（ｄ）の効果を有する。
《第２の実施形態》
図１７に図２で示した制御ＩＣを用いた絶縁型ＤＣ−ＤＣコンバータ装置の第２の実施形態に係る回路図を示す。
《第２の実施形態》
図１７に図２で示した制御ＩＣを用いた絶縁型ＤＣ−ＤＣコンバータ装置の第２の実施形態に係る回路図を示す。
図３で示した第１の実施形態との相違点は、１次側制御ＩＣ１０１の第５の直流電圧部ＤＲＰＷＲ１に第７のキャパシタＣ７が接続されている点と、２次側制御ＩＣ１０２の第６の直流電圧部ＤＲＰＷＲ２に第８のキャパシタＣ８が接続されている点である。
図１８に、第１１のスイッチング素子Ｑ１１の１スイッチング周期における、第１〜第５のスイッチング素子Ｑ１〜Ｑ５、及び第１１のスイッチング素子Ｑ１１のゲート−ソース間電圧、及びタイミング信号伝送トランスＰＴの１次巻線Ｎｐ２の両端電圧の各波形図を示す。
第１１のスイッチング素子Ｑ１１の１スイッチング周期をｔ０〜ｔ８の計１０区間に分けて各部の動作を説明する。
［時間ｔ０〜ｔ１区間における動作］
図１９に、この区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２のディジタル制御部の駆動電源として利用される第５の直流電圧部ＤＲＰＷＲ１及び第６の直流電圧部ＤＲＰＷＲ２には、図２に示すように、第９のスイッチ回路Ｓ９と第９のダイオードＤ９を介して、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２との接続点に接続されているので、このようになる。
［時間ｔ０〜ｔ１区間における動作］
図１９に、この区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２のディジタル制御部の駆動電源として利用される第５の直流電圧部ＤＲＰＷＲ１及び第６の直流電圧部ＤＲＰＷＲ２には、図２に示すように、第９のスイッチ回路Ｓ９と第９のダイオードＤ９を介して、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２との接続点に接続されているので、このようになる。
この時、第１のスイッチ回路Ｓ１、第２のスイッチ回路Ｓ２、及び第３のスイッチ回路Ｓ３はオフ、第４のスイッチ回路Ｓ４はオン状態となっている。これにより、１次側制御ＩＣ１０１における第１のドライブ信号出力端子ＤＲ１に接続されている第１１のスイッチング素子Ｑ１１のゲート−ソース間は第４のスイッチ回路Ｓ４がオンしていることによりショート状態となり、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓには電荷が蓄積されていない。すなわち第１１のスイッチング素子Ｑ１１はオフ状態である。
図１８に示す波形図の通り、Ｐチャネル型ＦＥＴである第１２のスイッチング素子Ｑ１２のソース−ゲート間電圧は負電位になっているので、オン状態である。
２次側制御ＩＣ１０２内においても同様で、第５のスイッチ回路Ｓ５、第６のスイッチ回路Ｓ６及び第７のスイッチ回路Ｓ７はオフ、第８のスイッチ回路Ｓ８はオン状態となっている。これにより、２次側制御ＩＣ１０２における第３のドライブ信号出力端子ＤＲ３に接続されている第１３のスイッチング素子Ｑ１３のゲート−ソース間は第８のスイッチ回路Ｓ８がオンしていることによりショート状態となり、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓには電荷が蓄積されていない。すなわち整流側同期整流器として機能する第１３のスイッチング素子Ｑ１３はオフ状態である。
なお、転流側同期整流器として機能する第１４のスイッチング素子Ｑ１４は、第１３のスイッチング素子Ｑ１３とはデッドタイムを挟んで相補的に動作するため、オン状態である。
［時間ｔ１における動作］
図２０に、時間ｔ１における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ１における動作］
図２０に、時間ｔ１における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ１において、１次側制御ＩＣ１０１内の第１のスイッチ回路Ｓ１をターンオンさせる。すると、第１の電源電圧供給端子Ｖｄｒ１から供給される電流が第１のスイッチ回路Ｓ１、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第４のスイッチ回路Ｓ４を介して流れる。タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２が励磁されることによって、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２には電圧が生じるので、２次側制御ＩＣ１０２において、第５のスイッチ回路Ｓ５と第６のスイッチ回路Ｓ６の接続点に位置する第２の巻線電圧検出部Ｖｄｅｔ２には正のパルス電圧が発生し、これを検出する。
［時間ｔ１〜ｔ２区間における動作］
図２１に、時間ｔ１〜ｔ２区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ１〜ｔ２区間における動作］
図２１に、時間ｔ１〜ｔ２区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
２次側制御ＩＣ１０２内のディジタル制御部は、第２の巻線電圧検出部Ｖｄｅｔ２に電圧が入力されたことに応じて、第５のスイッチ回路Ｓ５をターンオンさせる。この動作により、２次側制御ＩＣ１０２においても、第４の電源電圧供給端子Ｖｄｒ４から供給される電流が、第５のスイッチ回路Ｓ５、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第８のスイッチ回路Ｓ８を介して流れる。
［時間ｔ２における動作］
図２２に、時間ｔ２における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ２における動作］
図２２に、時間ｔ２における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ２において、１次側制御ＩＣ１０１内のディジタル制御部は、第４のスイッチ回路Ｓ４を、また２次側制御ＩＣ１０２内のディジタル制御部は、第８のスイッチ回路Ｓ８を、それぞれターンオフさせる。この動作により、１次側制御ＩＣ１０１内においては、第１の電源電圧供給端子Ｖｄｒ１から供給される電流が、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓに流れて電荷が充電され、第１１のスイッチング素子Ｑ１１がターンオンする。同時に２次側制御ＩＣ１０２内においては、第４の電源電圧供給端子Ｖｄｒ４から供給される電流が、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓに流れて電荷が充電され、第１３のスイッチング素子Ｑ１３がターンオンする。
［時間ｔ２〜ｔ３区間における動作］
図２３に、時間ｔ２〜ｔ３区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ２〜ｔ３区間における動作］
図２３に、時間ｔ２〜ｔ３区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ２〜ｔ３において、第１１のスイッチング素子Ｑ１１及び第１３のスイッチング素子Ｑ１３のターンオンが終了すると、１次側制御ＩＣ１０１内において第１の電源電圧供給端子Ｖｄｒ１から供給される電流は、第１のスイッチ回路Ｓ１、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第３のダイオードＤ３を介して第１の電源電圧供給端子Ｖｄｒ１に還流する。また、２次側制御ＩＣ１０２内においても同様に、第４の電源電圧供給端子Ｖｄｒ４から供給される電流は、第５のスイッチ回路Ｓ５、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第７のダイオードＤ７を介して還流する。
［時間ｔ３〜ｔ４区間における動作］
図２４に、時間ｔ３〜ｔ４区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ３〜ｔ４区間における動作］
図２４に、時間ｔ３〜ｔ４区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ３において、１次側制御ＩＣ１０１においては第１のスイッチ回路Ｓ１が、２次側制御ＩＣ１０２においては第５のスイッチ回路Ｓ５がそれぞれターンオフする。この動作によって時間ｔ３〜ｔ４の間、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２にそれぞれ流れる電流は減少しながら、１次側制御ＩＣ１０１においては第２のダイオードＤ２、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第３のダイオードＤ３を介して流れ、２次側制御ＩＣ１０２においては第６のダイオードＤ６、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第７のダイオードＤ７を介して流れ、タイミング信号伝送トランスＰＴ１に蓄積された電磁エネルギーが回生される。
［時間ｔ４〜ｔ５区間における動作］
図２５に、時間ｔ４〜ｔ５区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ４〜ｔ５区間における動作］
図２５に、時間ｔ４〜ｔ５区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
その後、時間ｔ４において、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２に流れる電流がゼロに近づき、１次側制御ＩＣ１０１における第２のダイオードＤ２、及び第３のダイオードＤ３と、２次側制御ＩＣ１０２における第６のダイオードＤ６、及び第７のダイオードＤ７のそれぞれに順方向電流が流れなくなると、１次側制御ＩＣ１０１における第３のスイッチ回路Ｓ３及び２次側制御ＩＣ１０２における第７のスイッチ回路Ｓ７をそれぞれターンオンさせる。この動作により、第１１のスイッチング素子Ｑ１１及び第１３のスイッチング素子Ｑ１３のゲート電位は、駆動電源端子Ｖｃｃから供給される電圧値に維持されることとなり、常にオン状態が維持されることになる。
［時間ｔ５における動作］
図２６に、時間ｔ５における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ５における動作］
図２６に、時間ｔ５における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ５において、２次側制御ＩＣ１０２内の第６のスイッチ回路Ｓ６をターンオンさせる。すると、第３の電源電圧供給端子Ｖｄｒ３から供給される電流が第７のスイッチ回路Ｓ７、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第６のスイッチ回路Ｓ６を介して流れる。タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２が励磁されることによって、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２には電圧が生じるので、１次側制御ＩＣ１０１において、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２の接続点に位置する第１の巻線電圧検出部Ｖｄｅｔ１には負のパルス電圧が発生し、これを検出する。
［時間ｔ５〜ｔ６区間における動作］
図２７に、時間ｔ５〜ｔ６区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ５〜ｔ６区間における動作］
図２７に、時間ｔ５〜ｔ６区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
１次側制御ＩＣ１０１内のディジタル制御部は、第１の巻線電圧検出部Ｖｄｅｔ１に電圧が入力されたことに応じて、第２のスイッチ回路Ｓ２をターンオンさせる。この動作により、１次側制御ＩＣ１０１においても、第２の電源電圧供給端子Ｖｄｒ２から供給される電流が、第３のスイッチ回路Ｓ３、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第２のスイッチ回路Ｓ２を介して流れる。
この期間の途中で、第９のスイッチ回路Ｓ９及び第１０のスイッチ回路Ｓ１０もターンオンさせる。ｔ５〜ｔ６区間の時間長さを調整するとタイミング信号伝送トランスＰＴに蓄える電磁エネルギーの量を変更できる。従ってｔ５〜ｔ６区間の時間長さの制御によって１次側制御ＩＣ１０１内、及び２次側制御ＩＣ１０２内のディジタル制御部に与える駆動電圧を制御できる。
［時間ｔ６における動作］
図２８に、時間ｔ６における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ６において、１次側制御ＩＣ１０１内のディジタル制御部は、第３のスイッチ回路Ｓ３を、また２次側制御ＩＣ１０２内のディジタル制御部は、第７のスイッチ回路Ｓ７を、それぞれターンオフさせる。この動作により、１次側制御ＩＣ１０１内においては、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１１のスイッチング素子Ｑ１１がターンオフする。同時に２次側制御ＩＣ内においては、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１３のスイッチング素子Ｑ１３がターンオフする。
［時間ｔ６〜ｔ７区間における動作］
図２９に、時間ｔ６〜ｔ７区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
［時間ｔ６における動作］
図２８に、時間ｔ６における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ６において、１次側制御ＩＣ１０１内のディジタル制御部は、第３のスイッチ回路Ｓ３を、また２次側制御ＩＣ１０２内のディジタル制御部は、第７のスイッチ回路Ｓ７を、それぞれターンオフさせる。この動作により、１次側制御ＩＣ１０１内においては、第１１のスイッチング素子Ｑ１１の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１１のスイッチング素子Ｑ１１がターンオフする。同時に２次側制御ＩＣ内においては、第１３のスイッチング素子Ｑ１３の入力容量Ｃｉｓｓに蓄積されていた電荷が放電され、第１３のスイッチング素子Ｑ１３がターンオフする。
［時間ｔ６〜ｔ７区間における動作］
図２９に、時間ｔ６〜ｔ７区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ６〜ｔ７において、第１１のスイッチング素子Ｑ１１及び第１３のスイッチング素子Ｑ１３のゲート−ソース間電圧が０Ｖに到達すると、１次側制御ＩＣ１０１内において、第４のダイオードＤ４、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第２のスイッチ回路Ｓ２を介してＧＮＤに向かって電流が還流する。また、２次側制御ＩＣ１０２内においても同様に、第８のダイオードＤ８、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第６のスイッチ回路Ｓ６を介してＧＮＤに向かって電流が還流する。
［時間ｔ７〜ｔ８区間における動作］
図３０に、時間ｔ７〜ｔ８区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ７において、１次側制御ＩＣ１０１においては第４のスイッチ回路Ｓ４が、２次側制御ＩＣ１０２においては第８のスイッチ回路Ｓ８がそれぞれターンオンすると同時に、第２のスイッチ回路Ｓ２と第６のスイッチ回路Ｓ６がターンオフする。この動作によって時間ｔ７〜ｔ８の間、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２にそれぞれ流れる電流は減少しながら、１次側制御ＩＣ１０１においては第４のダイオードＤ４、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第９のダイオードＤ９を介して第７のキャパシタＣ７を充電するように流れ、２次側制御ＩＣ１０２においては第８のダイオードＤ８、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第１０のダイオードＤ１０を介して第８のキャパシタＣ８を充電するように流れる。
［時間ｔ７〜ｔ８区間における動作］
図３０に、時間ｔ７〜ｔ８区間における１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２内の簡略化した回路ブロック図を示す。
時間ｔ７において、１次側制御ＩＣ１０１においては第４のスイッチ回路Ｓ４が、２次側制御ＩＣ１０２においては第８のスイッチ回路Ｓ８がそれぞれターンオンすると同時に、第２のスイッチ回路Ｓ２と第６のスイッチ回路Ｓ６がターンオフする。この動作によって時間ｔ７〜ｔ８の間、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２及び２次巻線Ｎｓ２にそれぞれ流れる電流は減少しながら、１次側制御ＩＣ１０１においては第４のダイオードＤ４、タイミング信号伝送トランスＰＴの１次巻線Ｎｐ２、第９のダイオードＤ９を介して第７のキャパシタＣ７を充電するように流れ、２次側制御ＩＣ１０２においては第８のダイオードＤ８、タイミング信号伝送トランスＰＴの２次巻線Ｎｓ２、第１０のダイオードＤ１０を介して第８のキャパシタＣ８を充電するように流れる。
上述した動作によって、第１１のスイッチング素子Ｑ１１、第１３のスイッチング素子Ｑ１３の駆動エネルギーを、１次側制御ＩＣ１０１、２次側制御ＩＣ１０２のデジタル制御回路を駆動する電力として回生させることができる。なお、この期間の途中で第９のスイッチ回路Ｓ９及び第１０のスイッチ回路Ｓ１０をターンオフすれば第７のキャパシタＣ７及び第８のキャパシタＣ８を充電するエネルギーを制限する事ができる。その後、第９のスイッチ回路Ｓ９及び第１０のスイッチ回路Ｓ１０のターンオフ時点でまだ回生されていないタイミング信号伝送トランスＰＴの電磁エネルギーは第１のダイオードＤ１及び第５のダイオードＤ５を介して第１の電源電圧供給端子Ｖｄｒ１及び第３の電源電圧供給端子Ｖｄｒ３に回生される。この方法でも第５の直流電圧部ＤＲＰＷＲ１及び第６の直流電圧部ＤＲＰＷＲ２の電圧を目標値に安定化するよう制御できる。
［時間ｔ８以降における動作］
時間ｔ８以降時間ｔ１までの区間における動作は、上記［時間ｔ０〜ｔ１区間における動作］と同一の動作になる。
［時間ｔ８以降における動作］
時間ｔ８以降時間ｔ１までの区間における動作は、上記［時間ｔ０〜ｔ１区間における動作］と同一の動作になる。
上述した動作により、第２の実施形態は、第１の実施形態で示した効果に加えて、回生するエネルギーを制御ＩＣ内のディジタル制御部の駆動電圧源として利用することができる。すなわち、例えば第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、第１３のスイッチング素子Ｑ１３、および第１４のスイッチング素子Ｑ１４のゲート駆動電圧が１０Ｖ程度であって、１次側制御ＩＣ１０１及び２次側制御ＩＣ１０２のディジタル制御部の駆動電圧が１．８Ｖ程度である場合などに、タイミング信号伝送トランスＰＴの励磁インダクタンスをエネルギー蓄積素子として利用することで、リニアレギュレータによる降圧ではなく、スイッチングレギュレータとして任意の電圧を生成することができ、回路効率を高めることができる。また、１次−２次間の信号伝送に用いるタイミング信号伝送トランスＰＴをエネルギー蓄積素子としても兼用しており、かつ、スイッチング素子Ｓ１〜Ｓ１０とその駆動、制御回路が集積化されているため、別個にスイッチングレギュレータを構成するより簡略な回路構成となる。
第２の実施形態に係る発明は、上述した（ａ）、（ｂ）、（ｃ）、（ｄ）の効果を有する。
《第３の実施形態》
図３１に図２で示した制御ＩＣを用いた絶縁型ＤＣ−ＤＣコンバータ装置の第３の実施形態に係る回路図を示す。
《第３の実施形態》
図３１に図２で示した制御ＩＣを用いた絶縁型ＤＣ−ＤＣコンバータ装置の第３の実施形態に係る回路図を示す。
図１７で示した第２の実施形態との相違点は、第２の電源電圧供給端子Ｖｄｒ２及び第４の電源電圧供給端子Ｖｄｒ４が駆動電源端子Ｖｃｃに接続されず、１次側制御ＩＣ１０１では第９のキャパシタＣ９、２次側制御ＩＣ１０２では第１０のキャパシタＣ１０にそれぞれ接続されている点である。図３１の１次側制御ＩＣ１０１を例に取ると、第１のスイッチ回路Ｓ１がオン状態である期間中に、第４のスイッチ回路Ｓ４のオン時間を可変させるとすると、第１の電源電圧供給端子Ｖｄｒ１からタイミング信号伝送トランスＰＴの励磁インダクタンス、第４のスイッチ回路Ｓ４、第３のスイッチ回路Ｓ３、及び第９のキャパシタＣ９からなる回路は、昇圧チョッパ型コンバータになることが分かる。すなわち、第１の電源電圧供給端子Ｖｄｒ１から供給される電圧が変動の大きな直流電圧であった場合でも、第４のスイッチ回路Ｓ４のオン時間を制御することによって、第１のドライブ信号出力端子ＤＲ１に印加される電圧値を一定に制御することができる。なお、これは２次側制御ＩＣ１０２にも適用できることは言うまでもない。
第３の実施形態に係る発明は、上述した（ａ）、（ｂ）、（ｃ）、（ｄ）の効果を有する。
１０１、１０２…制御ＩＣ
１０３…ランプ波形成回路
Ｌ１…第１のインダクタ
Ｌ２…第２のインダクタ
Ｌ３…第３のインダクタ
Ｃ１…第１のキャパシタ
Ｃ２…第２のキャパシタ
Ｃ３…第３のキャパシタ
Ｃ４…第４のキャパシタ
Ｃ５…第５のキャパシタ
Ｃ６…第６のキャパシタ
Ｃｉｓｓ…スイッチング素子のゲート−ソース間容量
Ｄ１…第１のダイオード
Ｄ２…第２のダイオード
Ｄ３…第３のダイオード
Ｄ４…第４のダイオード
Ｄ５…第５のダイオード
Ｄ６…第６のダイオード
Ｄ７…第７のダイオード
Ｄ８…第８のダイオード
Ｄ９…第９のダイオード
Ｄ１０…第１０のダイオード
Ｄ１１…第１１のダイオード
Ｄ１２…第１２のダイオード
Ｄ１３…第１３のダイオード
Ｑ１…第１のスイッチング素子
Ｑ２…第２のスイッチング素子
Ｑ３…第３のスイッチング素子
Ｑ４…第４のスイッチング素子
Ｑ５…第５のスイッチング素子
Ｑ６…第６のスイッチング素子
Ｑ７…第７のスイッチング素子
Ｑ８…第８のスイッチング素子
Ｑ９…第９のスイッチング素子
Ｑ１０…第１０のスイッチング素子
Ｑ１１…第１１のスイッチング素子
Ｑ１２…第１２のスイッチング素子
Ｑ１３…第１３のスイッチング素子
Ｑ１４…第１４のスイッチング素子
Ｓ１…第１のスイッチ回路
Ｓ２…第２のスイッチ回路
Ｓ３…第３のスイッチ回路
Ｓ４…第４のスイッチ回路
Ｓ５…第５のスイッチ回路
Ｓ６…第６のスイッチ回路
Ｓ７…第７のスイッチ回路
Ｓ８…第８のスイッチ回路
Ｓ９…第９のスイッチ回路
Ｓ１０…第１０のスイッチ回路
Ｒ１…第１の抵抗
Ｒ２…第２の抵抗
Ｒ３…第３の抵抗
Ｒ４…第４の抵抗
Ｒ５…第５の抵抗
Ｔ…電力伝送トランス
ＰＴ…タイミング信号伝送トランス
Ｎｐ１…第１の１次巻線
Ｎｐ２…第２の１次巻線
Ｎｐ３…第３の１次巻線
Ｎｓ１…第１の２次巻線
Ｎｓ２…第２の２次巻線
ＰＳ１…第１のパルス信号端子
ＰＳ２…第２のパルス信号端子
ＰＳ３…第３のパルス信号端子
ＰＳ４…第４のパルス信号端子
Ｖｉｎ…入力電圧
Ｖｄｅｔ１…第１の巻線電圧検出部
Ｖｄｅｔ２…第２の巻線電圧検出部
Ｖｄｒ１…第１の直流電圧部
Ｖｄｒ２…第２の直流電圧部
Ｖｄｒ３…第３の直流電圧部
Ｖｄｒ４…第４の直流電圧部
Ｖｃｃ…駆動電源端子
ＤＲＰＷＲ１…第５の直流電圧部
ＤＲＰＷＲ２…第６の直流電圧部
ＤＲ１…第１のドライブ信号出力端子
ＤＲ２…第２のドライブ信号出力端子
ＤＲ３…第３のドライブ信号出力端子
ＤＲ４…第４のドライブ信号出力端子
ＦＢ１…第１の帰還信号入力端子
ＦＢ２…第２の帰還信号入力端子
１０３…ランプ波形成回路
Ｌ１…第１のインダクタ
Ｌ２…第２のインダクタ
Ｌ３…第３のインダクタ
Ｃ１…第１のキャパシタ
Ｃ２…第２のキャパシタ
Ｃ３…第３のキャパシタ
Ｃ４…第４のキャパシタ
Ｃ５…第５のキャパシタ
Ｃ６…第６のキャパシタ
Ｃｉｓｓ…スイッチング素子のゲート−ソース間容量
Ｄ１…第１のダイオード
Ｄ２…第２のダイオード
Ｄ３…第３のダイオード
Ｄ４…第４のダイオード
Ｄ５…第５のダイオード
Ｄ６…第６のダイオード
Ｄ７…第７のダイオード
Ｄ８…第８のダイオード
Ｄ９…第９のダイオード
Ｄ１０…第１０のダイオード
Ｄ１１…第１１のダイオード
Ｄ１２…第１２のダイオード
Ｄ１３…第１３のダイオード
Ｑ１…第１のスイッチング素子
Ｑ２…第２のスイッチング素子
Ｑ３…第３のスイッチング素子
Ｑ４…第４のスイッチング素子
Ｑ５…第５のスイッチング素子
Ｑ６…第６のスイッチング素子
Ｑ７…第７のスイッチング素子
Ｑ８…第８のスイッチング素子
Ｑ９…第９のスイッチング素子
Ｑ１０…第１０のスイッチング素子
Ｑ１１…第１１のスイッチング素子
Ｑ１２…第１２のスイッチング素子
Ｑ１３…第１３のスイッチング素子
Ｑ１４…第１４のスイッチング素子
Ｓ１…第１のスイッチ回路
Ｓ２…第２のスイッチ回路
Ｓ３…第３のスイッチ回路
Ｓ４…第４のスイッチ回路
Ｓ５…第５のスイッチ回路
Ｓ６…第６のスイッチ回路
Ｓ７…第７のスイッチ回路
Ｓ８…第８のスイッチ回路
Ｓ９…第９のスイッチ回路
Ｓ１０…第１０のスイッチ回路
Ｒ１…第１の抵抗
Ｒ２…第２の抵抗
Ｒ３…第３の抵抗
Ｒ４…第４の抵抗
Ｒ５…第５の抵抗
Ｔ…電力伝送トランス
ＰＴ…タイミング信号伝送トランス
Ｎｐ１…第１の１次巻線
Ｎｐ２…第２の１次巻線
Ｎｐ３…第３の１次巻線
Ｎｓ１…第１の２次巻線
Ｎｓ２…第２の２次巻線
ＰＳ１…第１のパルス信号端子
ＰＳ２…第２のパルス信号端子
ＰＳ３…第３のパルス信号端子
ＰＳ４…第４のパルス信号端子
Ｖｉｎ…入力電圧
Ｖｄｅｔ１…第１の巻線電圧検出部
Ｖｄｅｔ２…第２の巻線電圧検出部
Ｖｄｒ１…第１の直流電圧部
Ｖｄｒ２…第２の直流電圧部
Ｖｄｒ３…第３の直流電圧部
Ｖｄｒ４…第４の直流電圧部
Ｖｃｃ…駆動電源端子
ＤＲＰＷＲ１…第５の直流電圧部
ＤＲＰＷＲ２…第６の直流電圧部
ＤＲ１…第１のドライブ信号出力端子
ＤＲ２…第２のドライブ信号出力端子
ＤＲ３…第３のドライブ信号出力端子
ＤＲ４…第４のドライブ信号出力端子
ＦＢ１…第１の帰還信号入力端子
ＦＢ２…第２の帰還信号入力端子
Claims (12)
- 直流入力電源と、
少なくとも１次巻線と２次巻線を含む電力伝送トランスと、
前記電力伝送トランスの１次巻線に印加される直流電圧をスイッチング制御する少なくとも１つの主スイッチング素子と、
前記電力伝送トランスの２次巻線に接続される、少なくとも１つの整流スイッチ素子を含む整流回路、及び平滑回路と、を有し、
前記平滑回路から出力電圧を取り出す電力変換回路が構成されて前記主スイッチング素子の時比率によって入出力変換比を制御する絶縁型スイッチング電源装置であって、
前記電力変換回路の動作を制御する制御回路を備え、前記制御回路は１次制御部と２次制御部との間に接続された、少なくとも１次巻線及び２次巻線を有するタイミング信号伝送トランスとで構成され、
前記１次制御部には前記タイミング信号伝送トランスを駆動する少なくとも１つの１次駆動スイッチと、前記１次駆動スイッチの駆動タイミングを制御する１次ディジタル制御部と、前記タイミング信号伝送トランスの出力電圧の変化を検出する巻線電圧検出部が設けられ、
前記２次制御部には前記タイミング信号伝送トランスを駆動する少なくとも１つの２次駆動スイッチと、前記２次駆動スイッチの駆動タイミングを制御する２次ディジタル制御部と、前記タイミング信号伝送トランスの出力電圧の変化を検出する巻線電圧検出部が設けられ、
前記タイミング信号伝送トランスは、前記１次制御部から出力される、前記主スイッチング素子をターンオンさせる直前のタイミングを示す信号、または前記主スイッチング素子をターンオフさせる直前のタイミングを示す信号を１次回路から２次回路に伝送し、前記２次制御部から出力される、前記整流スイッチ素子をターンオンさせる直前のタイミングを示す信号、または前記整流スイッチ素子をターンオフさせる直前のタイミングを示す信号を２次回路から１次回路に伝送し、
前記１次駆動スイッチ、及び２次駆動スイッチが、前記タイミング信号伝送トランスをリアクタンス素子として用いる補助スイッチング電源回路を構成し、前記補助スイッチング電源回路が電圧変換、もしくは主スイッチング素子の駆動エネルギーの回生を行う事を特徴とする絶縁型スイッチング電源装置。 - 前記１次制御部、もしくは前記２次制御部は、電圧値の異なる第１の直流電圧部と、第２の直流電圧部とを備え、
前記補助スイッチング電源回路に第１の直流電圧部の直流電圧が入力され、電圧変換して第２の直流電圧部の電圧を出力する事を特徴とする請求項１に記載の絶縁型スイッチング電源装置。 - 前記第１の直流電圧部の電圧と、前記第２の直流電圧部の電圧のうち、低い方の直流電圧が前記１次ディジタル制御部、もしくは前記２次ディジタル制御部に供給される事を特徴とする請求項２に記載の絶縁型スイッチング電源装置。
- 前記主スイッチング素子が前記１次制御部に接続され、前記整流スイッチ素子が前記２次制御部に接続され、
少なくとも一方が電界効果トランジスタで構成されており、
前記補助スイッチング電源回路が電圧共振のスイッチング動作を行う事で前記主スイッチング素子、もしくは整流スイッチ素子の駆動エネルギーの少なくとも一部を回生する事を特徴とする請求項１に記載の絶縁型スイッチング電源装置。 - 前記１次駆動スイッチは、第１のスイッチ回路と第２のスイッチ回路とからなる第１の直列回路と、第３のスイッチ回路と第４のスイッチ回路とからなる第２の直列回路と、を含み、
前記１次ディジタル制御部が、前記第１〜第４のスイッチ回路のターンオン及びターンオフ動作を制御するように構成され、
該第１の直列回路は、一端が前記第１の直流電圧部に接続され、他端が所定の１次回路の基準電位に接続されており、
該第２の直列回路は、一端が前記第２の直流電圧部に接続され、他端が所定の１次回路の基準電位に接続されており、
前記第１のスイッチ回路と前記第２のスイッチ回路との接続点と、前記第３のスイッチ回路と前記第４のスイッチ回路との接続点との間には、前記タイミング信号伝送トランスの１次巻線が接続されていることを特徴とする請求項２乃至４に記載の絶縁型スイッチング電源装置。 - 前記２次制御部は、第５のスイッチ回路と第６のスイッチ回路とからなる第３の直列回路と、第７のスイッチ回路と第８のスイッチ回路とからなる第４の直列回路と、を含み、
前記２次ディジタル制御部は、第５〜第８のスイッチ回路のターンオン及びターンオフ動作を制御するように構成され、
該第３の直列回路は、一端が第３の直流電圧部に接続され、他端が所定の２次回路の基準電位に接続されており、
該第４の直列回路は、一端が第４の直流電圧部に接続され、他端が所定の２次回路の基準電位に接続されており、
前記第５のスイッチ回路と前記第６のスイッチ回路との接続点と、前記第７のスイッチ回路と前記第８のスイッチ回路との接続点との間には、前記タイミング信号伝送トランスの２次巻線が接続されていることを特徴とする請求項２乃至５に記載の絶縁型スイッチング電源装置。 - 第９の整流素子と第９のスイッチング素子からなる直列回路が、前記第１のスイッチ回路と前記第２のスイッチ回路との接続点と、第５の直流電圧部との間に接続され、
前記主スイッチング素子の駆動エネルギーを回生させる期間において、該直列回路から回生される電力を取り出し、前記第５の直流電圧部に供給するようにしたことを特徴とする請求項５乃至６に記載の絶縁型スイッチング電源装置。 - 第１０の整流素子と第１０のスイッチング素子からなる直列回路が、前記第５のスイッチ回路と前記第６のスイッチ回路との接続点と、第６の直流電圧部との間に接続され、
前記整流スイッチ素子の駆動エネルギーを回生させる期間において、該直列回路から回生される電力を取り出し、前記第６の直流電圧部に供給するようにしたことを特徴とする請求項６乃至７に記載の絶縁型スイッチング電源装置。 - 前記第５の直流電圧部から取り出した電力を、前記１次制御部のディジタル制御部の駆動電力として利用することを特徴とする請求項７に記載の絶縁型スイッチング電源装置。
- 前記第６の直流電圧部から取り出した電力を、前記２次制御部のディジタル制御部の駆動電力として利用することを特徴とする請求項８に記載の絶縁型スイッチング電源装置。
- 前記絶縁型スイッチング電源装置は、フォワードコンバータであって、
前記整流スイッチ素子は第１及び第２の同期整流器とからなり、
前記主スイッチング素子がターンオンする直前に前記第２の同期整流器をターンオフさせるように制御されることを特徴とする請求項１乃至１０に記載の絶縁型スイッチング電源装置。 - 前記電力伝送トランスの１次巻線に対して、または前記主スイッチング素子に対して並列に接続される、共振用キャパシタと副スイッチング素子の直列回路からなるアクティブクランプ回路を有し、
前記副スイッチング素子は前記主スイッチング素子と、デッドタイムを挟んで相補的に動作するように、前記１次制御部内のディジタル制御部によって制御されることを特徴とする請求項１１に記載の絶縁型スイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010089589A JP5494154B2 (ja) | 2010-04-08 | 2010-04-08 | 絶縁型スイッチング電源装置 |
| US13/081,529 US8374002B2 (en) | 2010-04-08 | 2011-04-07 | Isolated switching power supply apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010089589A JP5494154B2 (ja) | 2010-04-08 | 2010-04-08 | 絶縁型スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011223727A JP2011223727A (ja) | 2011-11-04 |
| JP5494154B2 true JP5494154B2 (ja) | 2014-05-14 |
Family
ID=45039947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010089589A Expired - Fee Related JP5494154B2 (ja) | 2010-04-08 | 2010-04-08 | 絶縁型スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8374002B2 (ja) |
| JP (1) | JP5494154B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8897038B2 (en) | 2012-07-31 | 2014-11-25 | Dialog Semiconductor Inc. | Switching power converter dynamic load detection |
| US8854842B2 (en) * | 2012-12-11 | 2014-10-07 | Dialog Semiconductor Inc. | Digital communication link between secondary side and primary side of switching power converter |
| US9178437B2 (en) * | 2012-12-31 | 2015-11-03 | General Electric Company | Apparatus and method for avoiding transformer saturation |
| US9391529B2 (en) * | 2013-03-04 | 2016-07-12 | Semiconductor Components Industries, Llc | Power converter including a secondary synchronous rectification control module |
| US9318963B2 (en) | 2013-03-13 | 2016-04-19 | Dialog Semiconductor Inc. | Switching power converter with secondary to primary messaging |
| US9379625B2 (en) | 2013-12-26 | 2016-06-28 | Dialog Semiconductor Inc. | Current meter for load modulation communication receiver architecture |
| CN103872919A (zh) * | 2014-02-28 | 2014-06-18 | 台达电子企业管理（上海）有限公司 | 直流-直流变换器及直流-直流变换系统 |
| US20170117813A1 (en) * | 2015-10-21 | 2017-04-27 | Quanta Computer Inc. | Method and system for testing a power supply unit |
| US9825546B2 (en) * | 2016-03-30 | 2017-11-21 | Infineon Technologies Austria Ag | Circuits and methods for auxiliary secondary supply generation with self-starting primary side driver in isolated power converters |
| US10186976B2 (en) * | 2017-06-12 | 2019-01-22 | Power Integrations, Inc. | Peak switching and optimal SR drive timing control |
| JP7166843B2 (ja) * | 2018-08-28 | 2022-11-08 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP7168422B2 (ja) * | 2018-11-22 | 2022-11-09 | ローム株式会社 | 絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器 |
| US11114945B2 (en) * | 2019-08-22 | 2021-09-07 | Cypress Semiconductor Corporation | Secondary-controlled active clamp implementation for improved efficiency |
| TWI746294B (zh) * | 2020-11-27 | 2021-11-11 | 宏碁股份有限公司 | 低損耗之電源供應器 |
| CN113162426B (zh) * | 2021-04-21 | 2023-02-17 | 深圳南云微电子有限公司 | 隔离变换器的控制方法及控制器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683528A (en) * | 1985-07-22 | 1987-07-28 | Intersil, Inc. | Pulse position modulated regulation for power supplies |
| US5841641A (en) * | 1996-05-01 | 1998-11-24 | Compaq Computer Corporation | Protected zero-crossing detection using switching transistor's on-resistance |
| JP3271525B2 (ja) | 1996-07-29 | 2002-04-02 | 株式会社村田製作所 | 共振ドライブ回路 |
| US6301135B1 (en) * | 1999-03-01 | 2001-10-09 | Texas Instruments Incorporated | Isolated switching-mode power supply control circuit having secondary-side controller and supervisory primary-side controller |
| JP2002272097A (ja) | 2001-03-09 | 2002-09-20 | Tdk Corp | スイッチング電源装置 |
| KR100568319B1 (ko) * | 2004-10-22 | 2006-04-05 | 삼성전기주식회사 | 동기 정류기를 갖는 플라이백 컨버터 |
| WO2007018227A1 (ja) | 2005-08-11 | 2007-02-15 | Murata Manufacturing Co., Ltd. | 絶縁型スイッチング電源装置 |
| JP4821339B2 (ja) * | 2006-01-31 | 2011-11-24 | 株式会社村田製作所 | 双方向パルス信号伝送回路および絶縁型スイッチング電源装置 |
| CN101517878B (zh) | 2006-10-02 | 2012-02-08 | 株式会社村田制作所 | 双端绝缘型dc-dc转换器 |
| JP4947147B2 (ja) * | 2007-07-18 | 2012-06-06 | 株式会社村田製作所 | 絶縁型ｄｃ−ｄｃコンバータ |
-
2010
- 2010-04-08 JP JP2010089589A patent/JP5494154B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-07 US US13/081,529 patent/US8374002B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8374002B2 (en) | 2013-02-12 |
| US20120081927A1 (en) | 2012-04-05 |
| JP2011223727A (ja) | 2011-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5494154B2 (ja) | 絶縁型スイッチング電源装置 | |
| JP5170165B2 (ja) | 絶縁型スイッチング電源装置 | |
| US7952892B2 (en) | DC converters with constant and variable duty ratio switching | |
| US8040702B2 (en) | DC/DC power converting apparatus | |
| US7193396B2 (en) | DC converters having buck or boost configurations | |
| EP2421137B1 (en) | Switching power supply unit | |
| CN104396132B (zh) | 开关电源装置 | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| US9793810B2 (en) | Control method for zero voltage switching buck-boost power converters | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| CN115864858A (zh) | 一种辅助电源、电源系统和电子装置 | |
| WO2001052395A1 (fr) | Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant | |
| CN116131624A (zh) | 一种电源电路、电源系统和电子装置 | |
| US9564819B2 (en) | Switching power supply circuit | |
| US7400519B2 (en) | Switching power supply | |
| JP4619769B2 (ja) | 電源装置 | |
| JP2016077042A (ja) | スイッチング電源装置 | |
| JP6284238B2 (ja) | スイッチング電源装置 | |
| JP6455412B2 (ja) | プッシュプル型ｄｃ／ｄｃコンバータ | |
| JP5589518B2 (ja) | 半導体集積回路及びそれを用いたｄｃ−ｄｃコンバータ | |
| KR100774145B1 (ko) | 자기 구동 동기 정류기를 갖는 전력 컨버터 | |
| JP2018085873A (ja) | ゼロボルトスイッチング方式のスイッチング電源装置 | |
| TWI762415B (zh) | 可升降壓的雙向直流-直流諧振轉換器及其控制方法 | |
| JP2005295627A (ja) | 全波整流平滑回路およびスイッチング電源装置 | |
| JP5042880B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5494154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |