JP2005295627A - 全波整流平滑回路およびスイッチング電源装置 - Google Patents

Abstract

【課題】より少ない損失で交流電圧を全波整流平滑化する。
【解決手段】全波整流平滑回路１０２の整流素子は、MOSFET１８１、１８３、２３１、および２３３の４つのｎチャネルMOSFETにより構成される。MOSFET１８１はコンデンサ１４１の両端の電圧を分圧した駆動電圧によりスイッチングされ、MOSFET２３１はコンデンサ１９１の両端の電圧を分圧した駆動電圧によりスイッチングされる。MOSFET１８３は接続点A２と接続点A４の電圧を分圧した駆動電圧によりスイッチングされ、MOSFET２３３は接続点A１と接続点A４の電圧を分圧した駆動電圧によりスイッチングされる。本発明は、定電圧直流電源に適用することができる。
【選択図】図２

Description

本発明は、全波整流平滑回路およびスイッチング電源装置に関し、特に、電力損失を低減するようにした全波整流平滑回路およびスイッチング電源装置に関する。

従来より、スイッチング電源装置の小型化、軽量化、および高効率化するために、スイッチング電源装置の電力の損失を低減することが重要な課題となっている。特に、スイッチング電源装置に設けられ、交流電圧を全波整流平滑化する全波整流平滑回路は電力の損失が大きく、全波整流平滑回路の損失の低減は重要な課題となっている。

図１は、ダイオードを使用した一般的な全波整流平滑回路の例を示している。

全波整流平滑回路２は、ダイオード１１乃至１４およびコンデンサ１５により構成される。ダイオード１１のアノードは、ダイオード１２のカソードに接続され、ダイオード１１のカソードは、ダイオード１３のカソードおよび平滑用のコンデンサ１５の一端に接続されている。ダイオード１２のアノードは、ダイオード１４のアノードおよびコンデンサ１５の他の一端に接続され、ダイオード１３のアノードは、ダイオード１４のカソードに接続されている。

交流電源１の一端はダイオード１１のアノードに接続され、交流電源１の他の一端はダイオード１４のカソードに接続され、交流電源１は全波整流平滑回路２に交流電圧を供給する。全波整流平滑回路２のコンデンサ１５の両端には負荷３が接続され、全波整流平滑回路２の出力電圧、すなわちコンデンサ１５の両端電圧が負荷３に印加される。

交流電源１から入力された交流電圧は、ダイオード１１のアノードの電位がダイオード１３のアノードの電位より高いとき、ダイオード１１およびダイオード１４を介してコンデンサ１５の両端に印加され、ダイオード１３のアノードの電位がダイオード１１のアノードの電位より高いとき、ダイオード１３およびダイオード１２を介してコンデンサ１５の両端に印加され、入力電圧が全波整流される。さらに、全波整流された電圧はコンデンサ１５により平滑化され、脈流を含んだ直流電圧が負荷３に供給される。

しかしながら、ダイオードは順方向の電圧降下が大きく、電力の損失が大きいため、ダイオードの替わりに、オン抵抗が少ないｐチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）とｎチャネルMOSFETを組み合わせて整流素子に用いた全波整流平滑回路が提案されている（例えば、特許文献１）。
特開平０９−１３１０６４号公報

一般的に、同一の形状、耐圧、および定格電流のMOSFETでは、ｎチャネルMOSFETの方が、ｐチャネルMOSFETよりもオン抵抗が小さいため、全波整流平滑回路をより低損失化するためには、全ての整流素子をｎチャネルMOSFETにすることが望ましい。しかしながら、特許文献１に記載されている発明では、ｐチャネルMOSFETとｎチャネルMOSFETを組み合わせた全波整流平滑回路しか開示されていない。

また、特許文献１に記載された発明では、ｐチャネルMOSFETをｎチャネルMOSFETに置き換えようとした場合、ｎチャネルMOSFETに駆動電圧を供給するためのチャージポンプ回路が必要となり、さらに、チャージポンプ回路に所定の電圧を入力する電源やチャージポンプ回路を入力電圧と同じ周波数で制御するための制御回路などが必要となり、電力の損失が大きくなるとともに、全波整流平滑回路が大きくなってしまうという課題があった。

本発明は、このような状況に鑑みてなされたものであり、全ての整流素子にｎチャネルMOSFETを用いて、より少ない損失で入力された交流電圧を全波整流平滑化できるようにしたものである。

本発明の全波整流平滑回路は、交流電源から入力された交流電圧を全波整流平滑化する全波整流平滑回路であって、ソースが交流電源の第１の端子に接続された第１のｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）と、ドレインが交流電源の第１の端子に接続された第２のｎチャネルMOSFETと、ドレインが第１のｎチャンネルMOSFETのドレインに接続され、ソースが交流電源の第２の端子に接続された第３のｎチャネルMOSFETと、ドレインが交流電源の第２の端子に接続され、ソースが第２のｎチャネルMOSFETのソースに接続された第４のｎチャネルMOSFETと、第１の端子が第３のｎチャネルMOSFETのドレインと接続され、第２の端子が第４のｎチャネルMOSFETのソースに接続され、第１乃至第４のｎチャネルMOSFETにより全波整流された電圧を平滑化する第１のコンデンサと、第１のコンデンサの第１の端子と交流電源の第１の端子の間の電圧によりチャージされる第２のコンデンサと、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第２のコンデンサの両端の電圧を分圧した第１の駆動電圧を第１のｎチャネルMOSFETに印加する第１の駆動回路と、交流電源の第２の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第２の駆動電圧を第２のｎチャネルMOSFETに印加する第１の分圧回路と、第１のコンデンサの第１の端子と交流電源の第２の端子の間の電圧によりチャージされる第３のコンデンサと、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第３のコンデンサの両端の電圧を分圧した第３の駆動電圧を第３のｎチャネルMOSFETに印加する第２の駆動回路と、交流電源の第１の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第４の駆動電圧を第４のｎチャネルMOSFETに印加する第２の分圧回路とを含むことを特徴とする。

第１の駆動回路は、例えば、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧が所定の電圧になったときスイッチングするスイッチング素子を含み、スイッチング素子のオンまたはオフにより駆動電圧を制御するようにすることができる。また、第１の駆動回路は、例えば、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧を所定の電圧と比較して、第１の駆動電圧を出力するコンパレータにより構成される。

第２の駆動回路は、例えば、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧が所定の電圧になったときスイッチングするスイッチング素子を含み、スイッチング素子のオンまたはオフにより駆動電圧を制御するようにすることができる。また、第２の駆動回路は、例えば、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧を所定の電圧と比較して、第３の駆動電圧を出力するコンパレータにより構成される。

本発明の全波整流平滑回路によれば、第１のｎチャネルMOSFETのソースが交流電源の第１の端子に接続され、第２のチャネルMOSFETのドレインが交流電源の第１の端子に接続され、第３のｎチャネルMOSFETのドレインが第１のｎチャンネルMOSFETのドレインに接続され、ソースが交流電源の第２の端子に接続され、第４のｎチャネルMOSFETのドレインが交流電源の第２の端子に接続され、ソースが第２のｎチャネルMOSFETのソースに接続され、第１のコンデンサの第１の端子が第３のｎチャネルMOSFETのドレインと接続され、第２の端子が第４のｎチャネルMOSFETのソースに接続され、第１乃至第４のｎチャネルMOSFETにより全波整流された電圧が平滑化され、第２のコンデンサが第１のコンデンサの第１の端子と交流電源の第１の端子の間の電圧によりチャージされ、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第２のコンデンサの両端の電圧を分圧した第１の駆動電圧が第１のｎチャネルMOSFETに印加され、交流電源の第２の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第２の駆動電圧が第２のｎチャネルMOSFETに印加され、第３のコンデンサが第１のコンデンサの第１の端子と交流電源の第２の端子の間の電圧によりチャージされ、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第３のコンデンサの両端の電圧を分圧した第３の駆動電圧が第３のｎチャネルMOSFETに印加され、交流電源の第１の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第４の駆動電圧が第４のｎチャネルMOSFETに印加される。

従って、全波整流平滑回路の整流素子を全てｎチャネルMOSFETにより構成することができ、全波整流平滑回路の電力の損失をより低減することができる。

本発明の全波整流平滑回路は、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧が第１の基準電圧以下になったとき、第１の駆動電圧を第１のｎチャネルMOSFETに印加し、第２の駆動回路は、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧が第２の基準電圧以下になったとき、第３の駆動電圧を第３のｎチャネルMOSFETに印加するようにすることができる。

従って、第１のｎチャネルMOSFETのスイッチングを、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧が第１の基準電圧以下になったか否かにより制御することができるようになる。また、第２のｎチャネルMOSFETのスイッチングを、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧が第２の基準電圧以下になったか否かにより制御することができるようになる。

本発明の全波整流平滑回路は、第１の駆動回路は、第１のスイッチング素子を含み、第２の駆動回路は、第２のスイッチング素子を含み、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧を分圧した第５の駆動電圧を第１のスイッチング素子に印加する第３の分圧回路と、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧を分圧した第６の駆動電圧を第２のスイッチング素子に印加する第４の分圧回路とをさらに含み、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧が第１の基準電圧以下となったとき、第５の駆動電圧が第１のスイッチング素子をオフする電圧となり、第１のスイッチング素子がオフされたとき、第１の駆動回路は、第１の駆動電圧を第１のｎチャネルMOSFETに印加し、交流電源の第２の端子と第１のコンデンサの第２の端子の間の電圧が第２の基準電圧以下となったとき、第６の駆動電圧が第２のスイッチング素子をオフする電圧となり、第２のスイッチング素子がオフされたとき、第２の駆動回路は、第３の駆動電圧を第３のｎチャネルMOSFETに印加するようにすることができる。

第１のスイッチング素子および第２のスイッチング素子は、例えば、MOSFETやバイポーラトランジスタなどにより構成される。

従って、特殊な部品を用いることなく、安価かつ容易に全波整流平滑回路を構成することができる。

本発明のスイッチング電源装置は、交流電源が出力する交流電圧を全波整流平滑化した電圧をスイッチングして出力するスイッチング電源装置であって、ソースが交流電源の第１の端子に接続された第１のｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）と、ドレインが交流電源の第１の端子に接続された第２のｎチャネルMOSFETと、ドレインが第１のｎチャンネルMOSFETのドレインに接続され、ソースが交流電源の第２の端子に接続された第３のｎチャネルMOSFETと、ドレインが交流電源の第２の端子に接続され、ソースが第２のｎチャネルMOSFETのソースに接続された第４のｎチャネルMOSFETと、第１の端子が第３のｎチャネルMOSFETのドレインと接続され、第２の端子が第４のｎチャネルMOSFETのソースに接続され、第１乃至第４のｎチャネルMOSFETにより全波整流された電圧を平滑化する第１のコンデンサと、第１のコンデンサの第１の端子と交流電源の第１の端子の間の電圧によりチャージされる第２のコンデンサと、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第２のコンデンサの両端の電圧を分圧した第１の駆動電圧を第１のｎチャネルMOSFETに印加する第１の駆動回路と、交流電源の第２の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第２の駆動電圧を第２のｎチャネルMOSFETに印加する第１の分圧回路と、第１のコンデンサの第１の端子と交流電源の第２の端子の間の電圧によりチャージされる第３のコンデンサと、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第３のコンデンサの両端の電圧を分圧した第３の駆動電圧を第３のｎチャネルMOSFETに印加する第２の駆動回路と、交流電源の第１の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第４の駆動電圧を第４のｎチャネルMOSFETに印加する第２の分圧回路とを含むことを特徴とする。

第１の駆動回路は、例えば、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧が所定の電圧になったときスイッチングするスイッチング素子を含み、スイッチング素子のオンまたはオフにより駆動電圧を制御するようにすることができる。また、第１の駆動回路は、例えば、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧を所定の電圧と比較して、第１の駆動電圧を出力するコンパレータにより構成される。

第２の駆動回路は、例えば、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧が所定の電圧になったときスイッチングするスイッチング素子を含み、スイッチング素子のオンまたはオフにより駆動電圧を制御するようにすることができる。また、第２の駆動回路は、例えば、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧を所定の電圧と比較して、第３の駆動電圧を出力するコンパレータにより構成される。

本発明のスイッチング電源によれば、第１のｎチャネルMOSFETのソースが交流電源の第１の端子に接続され、第２のチャネルMOSFETのドレインが交流電源の第１の端子に接続され、第３のｎチャネルMOSFETのドレインが第１のｎチャンネルMOSFETのドレインに接続され、ソースが交流電源の第２の端子に接続され、第４のｎチャネルMOSFETのドレインが交流電源の第２の端子に接続され、ソースが第２のｎチャネルMOSFETのソースに接続され、第１のコンデンサの第１の端子が第３のｎチャネルMOSFETのドレインと接続され、第２の端子が第４のｎチャネルMOSFETのソースに接続され、第１乃至第４のｎチャネルMOSFETにより全波整流された電圧が平滑化され、第２のコンデンサが第１のコンデンサの第１の端子と交流電源の第１の端子の間の電圧によりチャージされ、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第２のコンデンサの両端の電圧を分圧した第１の駆動電圧が第１のｎチャネルMOSFETに印加され、交流電源の第２の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第２の駆動電圧が第２のｎチャネルMOSFETに印加され、第３のコンデンサが第１のコンデンサの第１の端子と交流電源の第２の端子の間の電圧によりチャージされ、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第３のコンデンサの両端の電圧を分圧した第３の駆動電圧が第３のｎチャネルMOSFETに印加され、交流電源の第１の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第４の駆動電圧が第４のｎチャネルMOSFETに印加される。

従って、スイッチング電源装置の整流素子を全てｎチャネルMOSFETにより構成することができ、スイッチング電源装置の電力の損失をより低減することができる。

以上のように、本発明の全波整流平滑回路によれば、入力された交流電圧を全波整流平滑化することができる。また、本発明の全波整流平滑回路によれば、電力の損失をより低減することができる。

また、本発明のスイッチング電源によれば、所定の直流電圧を出力することができる。また、本発明のスイッチング電源によれば、電力の損失をより低減することができる。

図２は、本発明を適用した全波整流平滑回路１０２の回路構成例を示す図である。

全波整流平滑回路１０２は、交流電源１０１および負荷１０３に接続され、全波整流平滑回路１０２は、交流電源１０１から入力された交流の入力電圧Vinを全波整流平滑化し、全波整流平滑化した直流の出力電圧Voutを負荷１０３に出力する。

全波整流平滑回路１０２は、チャージアップ回路１１１、分圧回路１１２、駆動回路１１３、分圧回路１１４、スイッチング回路１１５、チャージアップ回路１１６、分圧回路１１７、駆動回路１１８、分圧回路１１９、スイッチング回路１２０、およびコンデンサ１２１により構成される。

なお、全波整流平滑回路１０２において、交流電源１０１の一端、MOSFET１８１のソース、およびMOSFET１８３のドレインの接続点を接続点A1、交流電源１０１の他の一端、MOSFET２３１のソース、およびMOSFET２３３のドレインの接続点を接続点A2とする。接続点Ａ１と接続点Ａ２の電位差は、交流電源１０１から入力される入力電圧Vinと等しい。また、コンデンサ１２１とMOSFET２３１のドレインの接続点を接続点Ａ３、コンデンサ１２１とMOSFET２３３のソースの接続点を接続点Ａ４とする。接続点Ａ３と接続点Ａ４の電位差は、負荷１０３に印加される出力電圧Voutと等しい。

また、以下、入力電圧Vinにおいて、接続点Ａ１の電位が接続点Ａ２の電位より高くなるサイクルを正のサイクル、接続点Ａ２の電位が接続点Ａ１の電位より高くなるサイクルを負のサイクル、接続点Ａ１の電位が上昇する方向を正の方向、接続点Ａ２の電位が上昇する方向を負の方向とする。

チャージアップ回路１１１は、コンデンサ１４１およびダイオード１４２により構成される。コンデンサ１４１の一端は、ダイオード１４２のカソードおよび駆動回路１１３の抵抗１６３の一端に接続されている。コンデンサ１４１の他の一端は、交流電源１０１の一端、分圧回路１１２の抵抗１５１の一端、駆動回路１１３のMOSFET１６１のソースおよび抵抗１６２の一端、スイッチング回路１１５のMOSFET１８１のソース、ダイオード１８２のアノード、MOSFET１８３のドレイン、およびダイオード１８４のカソード、並びに、分圧回路１１９の抵抗２２２の一端に接続されている。

ダイオード１４２のアノードは、分圧回路１１２の抵抗１５２の一端、スイッチング回路１１５のMOSFET１８１のドレインおよびダイオード１８２のカソード、スイッチング回路１２０のMOSFET２３１のドレインおよびダイオード２３２のカソード、分圧回路１１７の抵抗２０２の一端、チャージアップ回路１１６のダイオード１９２のアノード、並びに、コンデンサ１２１の一端に接続されている。

コンデンサ１４１と駆動回路１１３の抵抗１６３の時定数は、入力電圧Vinの周期に比べて十分大きな値に設計されており、コンデンサ１４１の放電時間は入力電圧Vinの周期に比べて十分長いため、コンデンサ１４１は入力電圧Vinのピーク値とほぼ等しい電圧に常にチャージされる。

分圧回路１１２は、抵抗１５１および１５２により構成され、接続点Ａ３と接続点Ａ１の間に印加された電圧を分圧した駆動電圧を駆動回路１１３のMOSFET１６１のゲート−ソース間に印加する。抵抗１５１の一端であって、チャージアップ回路１１１のコンデンサ１４１の一端に接続されている一端とは異なる他の一端は、抵抗１５２の一端であって、分圧回路１１１のダイオード１４２のアノードに接続されている一端とは異なる他の一端、および駆動回路１１３のMOSFET１６１のゲートに接続されている。

駆動回路１１３は、MOSFET１６１および抵抗１６２乃至１６４により構成され、スイッチング回路１１５のMOSFET１８１のゲート−ソース間に駆動電圧を印加する。MOSFET１６１はｎチャネルMOSFETであり、MOSFET１６１のドレインは、抵抗１６３の一端であって、分圧回路１１１のダイオード１４２のカソードと接続されている一端とは異なる他の一端、および抵抗１６４の一端に接続されている。抵抗１６２の一端であって、分圧回路１１１のコンデンサ１４１の一端と接続されている一端とは異なる他の一端は、抵抗１６４の他の一端、およびスイッチング回路１１５のMOSFET１８１のゲートに接続されている。

分圧回路１１４は、抵抗１７１および１７２により構成され、接続点A２と接続点A4の間に印加された電圧を分圧した駆動電圧をMOSFET１８３のゲート−ソース間に印加する。抵抗１７１の一端は、抵抗１７２の一端、およびスイッチング回路１１５のMOSFET１８３のゲートに接続されている。抵抗１７１の他の一端は、スイッチング回路１１５のMOSFET１８３のソースおよびダイオード１８４のアノード、スイッチング回路１２０のMOSFET２３３のソースおよびダイオード２３４のアノード、分圧回路１１９の抵抗２２１の一端、およびコンデンサ１２１の一端であって、チャージアップ回路１１６のダイオード１９２のアノードと接続されている一端とは異なる他の一端と接続され、さらに接地されている。

抵抗１７２の他の一端は、交流電源１０１の一端であって、チャージアップ回路１１１のコンデンサ１４１の一端に接続されている一端とは異なる他の一端、スイッチング回路１２０のMOSFET２３１のソース、ダイオード２３２のアノード、MOSFET２３３のドレイン、およびダイオード２３４のカソード、駆動回路１１８の抵抗２１２の一端およびMOSFET２１１のソース、分圧回路１１７の抵抗２０１の一端、並びにチャージアップ回路１１６のコンデンサ１９１の一端に接続されている。

スイッチング回路１１５は、MOSFET１８１および１８３、並びに、ダイオード１８２および１８４により構成される。MOSFET１８１および１８３は、ｎチャネルMOSFETからなる全波整平滑回路１０２の整流素子である。ダイオード１８２はMOSFET１８１のボディダイオードであり、ダイオード１８４はMOSFET１８３のボディダイオードである。なお、ダイオード１８２および１８４は、MOSFET１８１および１８３のボディダイオードではなく、外付けのダイオードとしてもよい。

チャージアップ回路１１６は、コンデンサ１９１およびダイオード１９２により構成される。コンデンサ１９１の一端であって、分圧回路１１７の抵抗２０１の一端に接続されている一端とは異なる他の一端は、ダイオード１９２のカソード、および駆動回路１１８の抵抗２１３の一端と接続されている。

コンデンサ１９１と駆動回路１１８の抵抗２１３の時定数は、入力電圧Vinの周期に比べて十分大きな値に設計されており、コンデンサ１９１の放電時間は入力電圧Vinの周期に比べて十分長いため、コンデンサ１９１は入力電圧Vinのピーク値とほぼ等しい電圧に常にチャージされる。

分圧回路１１７は、抵抗２０１および２０２により構成され、接続点Ａ３と接続点Ａ２の間に印加された電圧を分圧した駆動電圧を駆動回路１１８のMOSFET２１１のゲート−ソース間に印加する。抵抗２０１の一端であって、チャージアップ回路１１６のコンデンサ１９１の一端に接続されている一端と異なる他の一端は、抵抗２０２の一端であって、チャージアップ回路１１６のダイオード１９２のアノードに接続されている一端とは異なる他の一端、および駆動回路１１８のMOSFET２１１のゲートに接続されている。

駆動回路１１８は、MOSFET２１１および抵抗２１２乃至２１４により構成され、スイッチング回路１２０のMOSFET２３１のゲート−ソース間に駆動電圧を印加する。MOSFET２１１はｎチャネルMOSFETであり、MOSFET２１１のドレインは、抵抗２１３の一端であって、チャージアップ回路１１６のダイオード１９２のカソードと接続されている一端とは異なる他の一端、および抵抗２１４の一端に接続されている。抵抗２１２の一端であって、MOSFET２１１のソースに接続されている一端とは異なる他の一端は、抵抗２１４の他の一端、およびスイッチング回路１２０のMOSFET２３１のゲートに接続されている。

分圧回路１１９は、抵抗２２１および抵抗２２２により構成され、接続点A１と接続点A4の間に印加された電圧を分圧した駆動電圧を、MOSFET２３３のゲート−ソース間に印加する。抵抗２２１の一端であって、コンデンサ１２１の一端に接続されている一端とは異なる他の一端は、抵抗２２２の一端であって、スイッチング回路１１５のMOSFET１８３のドレインに接続されている一端とは異なる他の一端、およびスイッチング回路１２０のMOSFET２３３のゲートに接続されている。

スイッチング回路１２０は、MOSFET２３１および２３３、並びに、ダイオード２３２および２３４により構成される。MOSFET２３１および２３３は、ｎチャネルMOSFETからなる全波整平滑回路１０２の整流素子である。ダイオード２３２はMOSFET２３１のボディダイオードであり、ダイオード２３４はMOSFET２３３のボディダイオードである。なお、ダイオード２３２および２３４は、MOSFET２３１および２３３のボディダイオードではなく、外付けのダイオードとしてもよい。

コンデンサ１２１の両端には負荷１０３が接続されており、コンデンサ１０１は、交流電源１０１から入力された入力電圧VinがMOSFET１８１、１８３、２３１、および２３３により全波整流された電圧を平滑化し、負荷１０３に供給する。

次に、図３および４を参照して、交流電源１０１により入力電圧Vinが入力されてから十分な時間が経過した後の全波整流平滑回路１０２の定常状態における動作について説明する。なお、現時点において、交流電圧１０１から入力される入力電圧Vinがほぼ０V、かつ正のサイクルに入る前であり、MOSFET１６１およびMOSFET２１１がオンされており、コンデンサ１２１が十分充電され、コンデンサ１４１およびコンデンサ１９１が入力電圧Vinのピーク値とほぼ等しい電圧に充電されている状態とする。

入力電圧Vinが正のサイクルに入り、接続点Ａ１の電位が上昇し、接続点Ａ１と接続点Ａ３の電位差が小さくなるに伴い、抵抗１５１の両端の電圧、すなわち、MOSFET１６１のゲート−ソース間の電圧が下降する。そして、接続点Ａ１と接続点Ａ３の電位差が所定の電圧（基準電圧）以下となり、抵抗１５１の両端の電圧がMOSFET１６１のスレッショルド電圧より小さくなったとき、MOSFET１６１はオフされる。

MOSFET１６１がオフされると、コンデンサ１４１、抵抗１６３、MOSFET１６１、コンデンサ１４１の経路で流れていた電流が流れなくなり、図３の矢印２６１で示されるように、コンデンサ１４１、抵抗１６３、抵抗１６４、抵抗１６２、コンデンサ１４１の経路で流れる電流が増大する。そして、コンデンサ１４１の両端の電圧を分圧した抵抗１６２の両端の電圧、すなわち、MOSFET１８１のゲート−ソース間の電圧が上昇する。このとき、抵抗１６２の両端の電圧は、MOSFET１８１のスレッショルド電圧以上かつMOSFET１８１のゲート−ソース間の定格電圧以下の電圧となるように設計されており、MOSFET１８１がオンされる。

また、接続点Ａ１の電位の上昇に伴い、接続点Ａ１と接続点Ａ２の電位差（入力電圧Vin）により、図３の矢印２６２で示されるように、交流電源１０１、抵抗２２２、抵抗２２１、ダイオード２３４、交流電源１０１の経路で電流が流れ、抵抗２２１の両端の電圧、すなわち、MOSFET２３３のゲート−ソース間の電圧が上昇する。そして、入力電圧Vinが正の方向に上昇するに従い、接続点A１と接続点A４の電位差が所定の電圧以上となり、抵抗２２１の両端の電圧がMOSFET２３３のスレッショルド電圧以上になったとき、MOSFET２３３がオンされる。

さらに入力電圧Vinが正の方向に上昇し、接続点A１の電位が接続点Ａ３の電位を上回ったとき、図３の矢印２６３で示されるように、交流電源１０１、MOSFET１８１、コンデンサ１２１、MOSFET２３３、交流電源１０１の経路で電流が流れ、コンデンサ１２１が充電される。

また、図３の矢印２６４で示されるように、交流電源１０１、MOSFET１８１、ダイオード１９２、コンデンサ１９１、交流電源１０１の経路で電流が流れ、コンデンサ１９１が充電される。上述したように、コンデンサ１９１と抵抗２１３の時定数は、入力電圧Vinの周期に比べて十分大きな値に設定されており、コンデンサ１９１の両端の電圧がほとんど降下しないまま、入力電圧Vinのピーク値付近の電圧によりコンデンサ１９１の充電が繰り返され、コンデンサ１９１の両端の電圧は、入力電圧Vinのピーク値にほぼ等しい電圧に常にチャージされる。

入力電圧Vinが正のピーク値に達した後、接続点Ａ１の電位が下降し、接続点Ａ１の電位が接続点Ａ３の電位より低くなったとき、上述した図３の矢印２６３および２６４の経路の電流は流れなくなる。

そして、接続点Ａ１と接続点Ａ４の電位差が所定の電圧より小さくなり、抵抗２２１の両端の電圧が、MOSFET２３３のスレッショルド電圧未満になったとき、MOSFET２３３がオフされる。

また、接続点Ａ１の電位が下降し、接続点Ａ１と接続点Ａ３の電位差が所定の電圧より大きくなり、抵抗１５１の両端の電圧がMOSFET１６１のスレッショルド電圧以上になったとき、MOSFET１６１がオンされる。MOSFET１６１がオンされると、コンデンサ１４１、抵抗１６３、MOSFET１６１、コンデンサ１４１の経路で電流が流れるようになり、MOSFET１８１のゲート−ソース間がほぼ短絡状態となり、MOSFET１８１のゲート−ソース間の電圧がほぼ０Ｖとなり、MOSFET１８１はオフされる。

次に、入力電圧Vinが負のサイクルに入り、接続点Ａ２の電位が上昇し、接続点Ａ２と接続点Ａ３の電位差が小さくなるに従い、抵抗２０１の両端の電圧、すなわち、MOSFET２１１のゲート−ソース間の電圧が下降する。そして、接続点Ａ２と接続点Ａ３の電位差が所定の電圧（基準電圧）以下となり、抵抗２０１の両端の電圧がMOSFET２１１のスレッショルド電圧より小さくなったとき、MOSFET２１１がオフされる。

MOSFET２１１がオフされると、コンデンサ１９１、抵抗２１３、MOSFET２１１、コンデンサ１９１の経路で流れていた電流が流れなくなり、図４の矢印２７１で示されるように、コンデンサ１９１、抵抗２１３、抵抗２１４、抵抗２１２、コンデンサ１９１の経路で流れる電流が増大する。そして、コンデンサ１９１の両端の電圧を分圧した抵抗２１２の両端の電圧、すなわち、MOSFET２３１のゲート−ソース間の電圧が上昇する。このとき、抵抗２１２の両端の電圧はMOSFET２３１のスレッショルド電圧以上かつMOSFET２３１のゲート−ソース間の定格電圧以下の電圧となるように設計されており、MOSFET２３１がオンされる。

また、接続点Ａ２の電位の上昇に伴い、接続点Ａ２と接続点Ａ１の電位差（入力電圧Vin）により、図４の矢印２７２で示されるように、交流電源１０１、抵抗１７２、抵抗１７１、ダイオード１８４、交流電源１０１の経路で電流が流れ、抵抗１７１の両端の電圧、すなわち、MOSFET１８３のゲート−ソース間の電圧が上昇する。そして、入力電圧Vinが負の方向に上昇するに従い、接続点A２と接続点A４の電位差が所定の電圧以上となり、抵抗１７１の両端の電圧がMOSFET１８３のスレッショルド電圧以上になったとき、MOSFET１８３がオンされる。

さらに入力電圧Vinが負の方向に上昇し、接続点A２の電位が接続点Ａ３の電位を上回ったとき、図４の矢印２７３で示されるように、交流電源１０１、MOSFET２３１、コンデンサ１２１、MOSFET１８３、交流電源１０１の経路で電流が流れ、コンデンサ１２１が充電される。

また、図４の矢印２７４で示されるように、交流電源１０１、MOSFET２３１、ダイオード１４２、コンデンサ１４１、交流電源１０１の経路で電流が流れ、コンデンサ１４１が充電される。上述したように、コンデンサ１４１と抵抗１６３の時定数は、入力電圧Vinの周期に比べて十分大きな値に設定されており、コンデンサ１４１の両端の電圧がほとんど降下しないまま、入力電圧Vinのピーク値付近の電圧によりコンデンサ１４１の充電が繰り返され、コンデンサ１４１の両端の電圧は、入力電圧Vinのピーク値にほぼ等しい電圧に常にチャージされる。

入力電圧Vinが負のピーク値に達した後、接続点Ａ２の電位が下降し、接続点Ａ２の電位が接続点Ａ３の電位より低くなったとき、上述した図４の矢印２７３および２７４で示される経路の電流は流れなくなる。

そして、接続点Ａ２と接続点Ａ４の電位差が所定の電圧より小さくなり、抵抗１７１の両端の電圧が、MOSFET１８３のスレッショルド電圧未満になったとき、MOSFET１８３がオフされる。

また、接続点Ａ２の電位が下降し、接続点Ａ２と接続点Ａ３の電位差が所定の電圧より大きくなり、抵抗２０１の両端の電圧がMOSFET２１１のスレッショルド電圧以上になったとき、MOSFET２１１がオンされる。MOSFET２１１がオンされると、コンデンサ１９１、抵抗２１３、MOSFET２１１、コンデンサ１９１の経路で電流が流れるようになり、MOSFET２３１のゲート−ソース間がほぼ短絡状態となり、MOSFET２３１のゲート−ソース間の電圧がほぼ０Ｖとなり、MOSFET２３１はオフされる。

上述したようにMOSFET１８１、１８３、２３２、および２３４により入力電圧Vinが全波整流された電圧は、コンデンサ１２１により平滑化され、負荷１０３に出力される。

その後、再び入力電圧Vinが正のサイクルに入り、上述した動作が繰り返される。

このように、全波整流平滑回路１０２は、整流素子にｎチャネルMOSFETのみを用いて、交流電圧を全波整流平滑化することができ、電力の損失を低減することができる。

なお、全波整流平滑回路１０２の整流素子を、ｎチャネルMOSFETを２つ以上並列に接続して設けることにより、電力の損失をより低減することができる。また、MOSFET１６１および２１１に、ｐチャネルMOSFETやバイポーラトランジスタなどｎチャネルMOSFET以外のトランジスタを用いるようにしてもよい。さらに、分圧回路１１２、１１４、１１７、および１１９をコンパレータにより構成するようにしてもよい。この場合、例えば、分圧回路１１２をコンパレータにより構成した場合、コンパレータは接続点A3と接続点A1の電位を比較して、接続点A3と接続点A1の電位差が所定の値になったとき、コンパレータによりMOSFET１６１に駆動電圧が印加される。

図５は、全波整流平滑回路１０２を用いたスイッチング電源装置３０１の回路構成例を示す図である。なお、図５では、図２と対応する部分については同じ符号を付してあり、その説明は繰り返しになるので省略する。

スイッチング電源装置３０１は、フライバック方式のスイッチング電源装置であり、交流電源１０１、全波整流平滑回路１０２、および出力回路３１１により構成される。

交流電源１０１から入力された交流電圧は、図３および図４を参照して上述したように、全波整流平滑回路１０２により全波整流平滑化され、出力回路３１１に供給される。出力回路３１１は、全波整流平滑化された電圧を所定の直流電圧に変換して、出力端子３２７−１および３２７−２に接続された外部の電力機器に出力する。

出力回路３１１は、トランス３２１、ダイオード３２２、コンデンサ３２３、制御回路３２４、駆動回路３２５、MOSFET３２６、並びに出力端子３２７−１および３２７−２により構成される。

トランス３２１の一次巻線の一端は、全波整流平滑回路１０２のコンデンサ１２１の接地されている一端とは異なる他の一端に接続され、トランス３２１の一次巻線の他の一端は、MOSFET３２６のドレインに接続されている。トランス３２１の二次巻線の一端はダイオード３２２のアノードに接続され、トランス３２１の二次巻線の他の一端は、コンデンサ３２３の一端、および出力端子３２７−２に接続され、さらに接地されている。トランス３２１は、スイッチング電源装置３０１の交流電源１０１と出力端子３２７−１および３２７−２との間を絶縁するとともに、全波整流平滑回路１０２から出力された電圧を所定の電圧に変圧する。

ダイオード３２２のカソードは、コンデンサ３２３の一端であって、トランス３２１の二次巻線の一端と接続されている一端とは異なる他の一端、および出力端子３２７−１に接続されている。

制御回路３２４は、出力端子３２７−１および３２７−２に接続され、スイッチング電源装置３０１の出力電圧を監視し、スイッチング電源装置３０１の出力電圧が所定の電圧になるように、制御信号を駆動回路３２５に供給する。

駆動回路３２５は、制御回路３２４から供給された制御信号に基づいて、MOSFET３２６を駆動する駆動信号をMOSFET３２６のゲートに供給する。

MOSFET３２６は、ｎチャネルMOSFETであり、ソースが接地されている。MOSFET３２６は、駆動回路３２５から供給された駆動信号により、オンまたはオフにスイッチングされる。なお、MOSFET３２６に、ｐチャネルMOSFETやバイポーラトランジスタなどｎチャネルMOSFET以外のトランジスタを用いるようにしてもよい。

次に、スイッチング電源装置３０１の動作について説明する。

交流電源１０１から入力された入力電圧Vinは、全波整流平滑回路１０２により全波整流平滑化され、出力回路３１１に供給される。全波整流平滑回路１０２から供給された全波整流平滑化された直流電圧は、トランス３２１により変圧され、出力される。トランス３２１から出力された電圧は、ダイオード３２２およびコンデンサ３２３により平滑化され、出力端子３２７−１および３２７−２から、外部の電力機器に出力される。制御回路３２４は、出力電圧を監視し、出力電圧が所定の直流電圧となるように、駆動回路３２５に制御信号を供給する。駆動回路３２５は、制御信号に基づいて、駆動回路３２５に駆動信号を供給し、MOSFET３２６は、駆動信号によりオンまたはオフされ、出力電圧が所定の電圧になるように全波整流平滑回路１０２から出力された直流電圧がスイッチングされる。

このように、スイッチング電源装置に全波整流平滑回路１０２を適用することにより、スイッチング電源装置の電力の損失を低減することができる。

なお、以上では、本発明を適用した全波整流平滑回路１０２をフライバック方式のスイッチング電源装置に適用する例を示したが、もちろん、フォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式など、交流電圧を全波整流平滑化した電圧をスイッチングする他の方式のスイッチング電源装置に適用することも可能である。

図６は、図２の全波整流平滑回路１０２において、MOSFET１８３および２３４がオンされるタイミングを遅らせて、MOSFET１８３および２３４が同時にオンすることによる短絡状態がより発生しにくくなるようにした全波整流平滑回路４０１の回路構成例を示している。なお、図６では、図２と対応する部分については同じ符号を付してあり、その説明は繰り返しになるので省略する。

全波整流平滑回路４０１は、図２の全波整流平滑回路２０２と比較して、分圧回路１１４および１１９が、分圧回路４１１および４１２に置き換わっている点が異なる。

分圧回路４１１は、図２の全波整流平滑回路２０２の分圧回路１１４に、ツェナーダイオード４２１を追加して設けた回路である。ツェナーダイオード４２１のアノードはMOSFET２３３のドレインに接続され、ツェナーダイオード４２１のカソードは抵抗１７２の一端であって、抵抗１７１と接続されている一端とは異なる他の一端と接続されている。

分圧回路４１２は、図２の全波整流平滑回路２０２の分圧回路１１９に、ツェナーダイオード４３１を追加して設けた回路である。ツェナーダイオード４３１のアノードはMOSFET１８４のドレインに接続され、ツェナーダイオード４３１のカソードは抵抗２２２の一端であって、抵抗２２１と接続されている一端とは異なる他の一端と接続されている。

全波整流平滑回路４０１では、入力電圧Vinが正のサイクルのとき、ツェナーダイオード４３１の働きにより、入力電圧Vinが所定の電圧になるまで、図６の矢印４５１で示される交流電源１０１、ツェナーダイオード４３１、抵抗２２２、抵抗２２１、ダイオード２３４、交流電源１０１の経路には電流が流れない。従って、抵抗２２１の両端の電圧、すなわち、MOSFET２３３のゲート−ソース間に電圧が印加されるのを遅らせることができ、MOSFET２３３がオンされるタイミングを遅らせることができる。これにより、MOSFET１８３がオフされる前に、MOSFET２３３がオンされ、交流電源１０１、MOSFET２３３、MOSFET１８３、交流電源１０１の経路で短絡電流が流れ、MOSFET１８３やMOSFET２３３が破壊されるのを防止することができる。ツェナーダイオード４２１も、ツェナーダイオード４３１と同様に、MOSFET１８３がオンされるタイミングを遅らせる働きをする。

図７は、図６の全波整流平滑回路４０１において、MOSFET１８３および２３３のターンオフをより高速にするようにした全波整流平滑回路５０１の回路構成例を示している。なお、図７では、図６と対応する部分については同じ符号を付してあり、その説明は繰り返しになるので省略する。

全波整流平滑回路５０１は、図６の全波整流平滑回路４０１と比較して、分圧回路４１１および４１２が、分圧回路５１１および５１２に置き換わっている点が異なる。

分圧回路５１１は、図６の全波整流平滑回路４０１の分圧回路４１１に、抵抗５２１およびダイオード５２２を追加して設けた回路である。抵抗５２１の一端はMOSFET１８３のゲートに接続され、抵抗５２１の他の一端はダイオード５２２のアノードと接続されている。ダイオード５２２のカソードは、ツェナーダイオード４２１のアノードと接続されている。

分圧回路５１２は、図６の全波整流平滑回路４０１の分圧回路４１２に、抵抗５３１およびダイオード５３２を追加して設けた回路である。抵抗５３１の一端はMOSFET２３３のゲートに接続され、抵抗５３１の他の一端はダイオード５３２のアノードと接続されている。ダイオード５３２のカソードは、ツェナーダイオード４３１のアノードと接続されている。

分圧回路５１１において、抵抗５２１とダイオード５２２を、抵抗１７２とツェナーダイオード４２１を並列に接続することにより、ツェナーダイオード４２１（ダイオード５２２）の順方向の抵抗値が小さくなる。従って、MOSFET１８３をオフさせるときに、MOSFET１８３のゲート−ソース間に蓄積されている電荷をより高速に引き抜くことができるようになり、MOSFET１８３のターンオフ時間を短くすることができる。なお、分圧回路５２２も同様に、抵抗５３１およびダイオード５３２により、MOSFET２３３のターンオフ時間をより短くすることができる。

以上のように、第１のｎチャネルMOSFETのソースを交流電源の第１の端子に接続し、第２のｎチャネルドレインを交流電源の第１の端子に接続し、第３のｎチャネルMOSFETのドレインを第１のｎチャンネルMOSFETのドレインに接続し、ソースを交流電源の第２の端子に接続し、第４のｎチャネルMOSFETのドレインを交流電源の第２の端子に接続し、ソースを第２のｎチャネルMOSFETのソースに接続し、第１のコンデンサの第１の端子を第３のｎチャネルMOSFETのドレインと接続し、第２の端子を第４のｎチャネルMOSFETのソースに接続し、第１のコンデンサにより第１乃至第４のｎチャネルMOSFETにより全波整流された電圧を平滑化し、第１のコンデンサの第１の端子と交流電源の第１の端子の間の電圧により第２のコンデンサをチャージし、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第２のコンデンサの両端の電圧を分圧した第１の駆動電圧を第１のｎチャネルMOSFETに印加し、交流電源の第２の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第２の駆動電圧を第２のｎチャネルMOSFETに印加し、第１のコンデンサの第１の端子と交流電源の第２の端子の間の電圧により第３のコンデンサをチャージし、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第３のコンデンサの両端の電圧を分圧した第３の駆動電圧を第３のｎチャネルMOSFETに印加し、交流電源の第１の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第４の駆動電圧を第４のｎチャネルMOSFETに印加するようにした場合には、入力された交流電圧を全波整流平滑化することができる。また、電力の損失をより低減することができる。

以上のように、第１のｎチャネルMOSFETのソースを交流電源の第１の端子に接続し、第２のｎチャネルドレインを交流電源の第１の端子に接続し、第３のｎチャネルMOSFETのドレインを第１のｎチャンネルMOSFETのドレインに接続し、ソースを交流電源の第２の端子に接続し、第４のｎチャネルMOSFETのドレインを交流電源の第２の端子に接続し、ソースを第２のｎチャネルMOSFETのソースに接続し、第１のコンデンサの第１の端子を第３のｎチャネルMOSFETのドレインと接続し、第２の端子を第４のｎチャネルMOSFETのソースに接続し、第１のコンデンサにより第１乃至第４のｎチャネルMOSFETにより全波整流された電圧を平滑化し、第１のコンデンサの第１の端子と交流電源の第１の端子の間の電圧により第２のコンデンサをチャージし、交流電源の第１の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第２のコンデンサの両端の電圧を分圧した第１の駆動電圧を第１のｎチャネルMOSFETに印加し、交流電源の第２の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第２の駆動電圧を第２のｎチャネルMOSFETに印加し、第１のコンデンサの第１の端子と交流電源の第２の端子の間の電圧により第３のコンデンサをチャージし、交流電源の第２の端子と第１のコンデンサの第１の端子の間の電圧に基づいて、第３のコンデンサの両端の電圧を分圧した第３の駆動電圧を第３のｎチャネルMOSFETに印加し、交流電源の第１の端子と第１のコンデンサの第２の端子の間の電圧を分圧した第４の駆動電圧を第４のｎチャネルMOSFETに印加するようにした場合には、所定の直流電圧を出力することができる。また、電力の損失をより低減することができる。

従来のDC/DCコンバータの回路の基本構成を示す図である。 本発明を適用した全波整流平滑回路の構成例を示す図である。 本発明を適用した全波整流平滑回路の動作を説明する図である。 本発明を適用した全波整流平滑回路の動作を説明する図である。 本発明を適用したスイッチング電源の回路の構成例を示す図である。 本発明を適用した全波整流平滑回路の構成例を示す図である。 本発明を適用した全波整流平滑回路の構成例を示す図である。

符号の説明

２ 全波整流平滑回路
１０１ 交流電源
１０２ 全波整流平滑回路
１１１ チャージアップ回路
１１２ 分圧回路
１１３ 駆動回路
１１４ 分圧回路
１１５ スイッチング回路
１１６ チャージアップ回路
１１７ 分圧回路
１１８ 駆動回路
１１９ 分圧回路
１２０ スイッチング回路
１２１ コンデンサ
１４２ ダイオード
１５１，１５２ 抵抗
１６１ MOSFET
１６２，１６３，１６４，１７１，１７２ 抵抗
１８１ MOSFET
１８２ ダイオード
１８３ MOSFET
１８４ ダイオード
１９１ コンデンサ
１９２ ダイオード
２０１，２０２ 抵抗
２１１ MOSFET
２１２，２１３，２１４，２２１，２２２ 抵抗
２３１ MOSFET
２３２ ダイオード
２３３ MOSFET
２３４ ダイオード
３０１ スイッチング電源装置
３１１ 出力回路
３２１ トランス
３２２ ダイオード
３２３ コンデンサ
３２４ 制御回路
３２５ 駆動回路
３２６ MOSFET
３２７ 出力端子
４０１ 全波整流平滑回路
４１１，４１２ 分圧回路
４２１，４３１ ツェナーダイオード
５０１ 全波整流平滑回路
５１１，５１２ 分圧回路
５２２，５３２ ダイオード

Claims (4)

1. 交流電源から入力された交流電圧を全波整流平滑化する全波整流平滑回路において、
   ソースが前記交流電源の第１の端子に接続された第１のｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）と、
   ドレインが前記交流電源の前記第１の端子に接続された第２のｎチャネルMOSFETと、
   ドレインが前記第１のｎチャンネルMOSFETのドレインに接続され、ソースが前記交流電源の第２の端子に接続された第３のｎチャネルMOSFETと、
   ドレインが前記交流電源の前記第２の端子に接続され、ソースが前記第２のｎチャネルMOSFETのソースに接続された第４のｎチャネルMOSFETと、
   第１の端子が前記第３のｎチャネルMOSFETのドレインと接続され、第２の端子が前記第４のｎチャネルMOSFETのソースに接続され、前記第１乃至第４のｎチャネルMOSFETにより全波整流された電圧を平滑化する第１のコンデンサと、
   前記第１のコンデンサの前記第１の端子と前記交流電源の前記第１の端子の間の電圧によりチャージされる第２のコンデンサと、
   前記交流電源の前記第１の端子と前記第１のコンデンサの前記第１の端子の間の電圧に基づいて、前記第２のコンデンサの両端の電圧を分圧した第１の駆動電圧を前記第１のｎチャネルMOSFETに印加する第１の駆動回路と、
   前記交流電源の第２の端子と前記第１のコンデンサの前記第２の端子の間の電圧を分圧した第２の駆動電圧を前記第２のｎチャネルMOSFETに印加する第１の分圧回路と、
   前記第１のコンデンサの前記第１の端子と前記交流電源の前記第２の端子の間の電圧によりチャージされる第３のコンデンサと、
   前記交流電源の前記第２の端子と前記第１のコンデンサの前記第１の端子の間の電圧に基づいて、前記第３のコンデンサの両端の電圧を分圧した第３の駆動電圧を前記第３のｎチャネルMOSFETに印加する第２の駆動回路と、
   前記交流電源の第１の端子と前記第１のコンデンサの前記第２の端子の間の電圧を分圧した第４の駆動電圧を前記第４のｎチャネルMOSFETに印加する第２の分圧回路と
   を含むことを特徴とする全波整流平滑回路。
2. 前記第１の駆動回路は、前記交流電源の前記第１の端子と前記第１のコンデンサの前記第１の端子の間の電圧が第１の基準電圧以下になったとき、前記第１の駆動電圧を前記第１のｎチャネルMOSFETに印加し、
   前記第２の駆動回路は、前記交流電源の前記第２の端子と前記第１のコンデンサの前記第１の端子の間の電圧が第２の基準電圧以下になったとき、前記第３の駆動電圧を前記第３のｎチャネルMOSFETに印加する
   ことを特徴とする請求項１に記載の全波整流平滑回路。
3. 前記第１の駆動回路は、第１のスイッチング素子を含み、
   前記第２の駆動回路は、第２のスイッチング素子を含み、
   前記交流電源の前記第１の端子と前記第１のコンデンサの前記第１の端子の間の電圧を分圧した第５の駆動電圧を前記第１のスイッチング素子に印加する第３の分圧回路と、
   前記交流電源の前記第２の端子と前記第１のコンデンサの前記第１の端子の間の電圧を分圧した第６の駆動電圧を前記第２のスイッチング素子に印加する第４の分圧回路とをさらに含み、
   前記交流電源の前記第１の端子と前記第１のコンデンサの前記第１の端子の間の電圧が前記第１の基準電圧以下となったとき、前記第５の駆動電圧が前記第１のスイッチング素子をオフする電圧となり、前記第１のスイッチング素子がオフされたとき、前記第１の駆動回路は、前記第１の駆動電圧を前記第１のｎチャネルMOSFETに印加し、
   前記交流電源の前記第２の端子と前記第１のコンデンサの前記第２の端子の間の電圧が前記第２の基準電圧以下となったとき、前記第６の駆動電圧が前記第２のスイッチング素子をオフする電圧となり、前記第２のスイッチング素子がオフされたとき、前記第２の駆動回路は、前記第３の駆動電圧を前記第３のｎチャネルMOSFETに印加する
   ことを特徴とする請求項２に記載の全波整流平滑回路。
4. 交流電源が出力する交流電圧を全波整流平滑化した電圧をスイッチングして出力するスイッチング電源装置において、
   ソースが前記交流電源の第１の端子に接続された第１のｎチャネルMOSFETと、
   ドレインが前記交流電源の前記第１の端子に接続された第２のｎチャネルMOSFETと、
   ドレインが前記第１のｎチャンネルMOSFETのドレインに接続され、ソースが前記交流電源の第２の端子に接続された第３のｎチャネルMOSFETと、
   ドレインが前記交流電源の前記第２の端子に接続され、ソースが前記第２のｎチャネルMOSFETのソースに接続された第４のｎチャネルMOSFETと、
   第１の端子が前記第３のｎチャネルMOSFETのドレインと接続され、第２の端子が前記第４のｎチャネルMOSFETのソースに接続され、前記第１乃至第４のｎチャネルMOSFETにより全波整流された電圧を平滑化する第１のコンデンサと、
   前記第１のコンデンサの前記第１の端子と前記交流電源の前記第１の端子の間の電圧によりチャージされる第２のコンデンサと、
   前記交流電源の前記第１の端子と前記第１のコンデンサの前記第１の端子の間の電圧に基づいて、前記第２のコンデンサの両端の電圧を分圧した第１の駆動電圧を前記第１のｎチャネルMOSFETに印加する第１の駆動回路と、
   前記交流電源の第２の端子と前記第１のコンデンサの前記第２の端子の間の電圧を分圧した第２の駆動電圧を前記第２のｎチャネルMOSFETに印加する第１の分圧回路と、
   前記第１のコンデンサの前記第１の端子と前記交流電源の前記第２の端子の間の電圧によりチャージされる第３のコンデンサと、
   前記交流電源の前記第２の端子と前記第１のコンデンサの前記第１の端子の間の電圧に基づいて、前記第３のコンデンサの両端の電圧を分圧した第３の駆動電圧を前記第３のｎチャネルMOSFETに印加する第２の駆動回路と、
   前記交流電源の第１の端子と前記第１のコンデンサの前記第２の端子の間の電圧を分圧した第４の駆動電圧を前記第４のｎチャネルMOSFETに印加する第２の分圧回路と
   を含むことを特徴とするスイッチング電源装置。

Images