JP2010178519A

JP2010178519A - 全波整流回路

Info

Publication number: JP2010178519A
Application number: JP2009018917A
Authority: JP
Inventors: Goro Nakao; 悟朗中尾; Masanobu Nakajo; 雅暢中條
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 2009-01-30
Filing date: 2009-01-30
Publication date: 2010-08-12
Anticipated expiration: 2029-01-30
Also published as: JP5298892B2

Abstract

【課題】安価な回路構成で、かつ、確実に全波整流を実現する。
【解決手段】位相検知回路１１７は、交流電源１０２の第１の端子１０２ａの電圧がツェナーダイオード１７２により設定された電圧を超える位相となったとき、ツェナーダイオード１７２が電流を流してフォトダイオード１７３を発光させる。制御回路１１８のフォトトランジスタ１８５が、フォトダイオード１７３の光を受光すると、制御回路１１８のトランジスタ１１８をオンにさせて、チャージポンプ回路１１５によりNch-MOSFET１１１のゲート−ソース間の電圧を上昇させる。Nch-MOSFET１１１のゲート−ソース間の電圧が所定の電圧よりも高いとき、Nch-MOSFET１１１はオンされるので、ソースからドレインに電流を流す。本発明は、全波整流回路に適用することができる。
【選択図】図９

Description

本発明は、全波整流回路に関し、特に、電力損失を低減すると共に、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）を保護することにより動作の安定性を向上させるようにした全波整流回路に関する。

従来より、スイッチング電源装置を小型化、軽量化、および高効率化するために、スイッチング電源装置の電力損失を低減することが重要な課題となっていた。特に、スイッチング電源装置に設けられ、交流電圧を全波整流する全波整流回路は電力損失が大きく、全波整流回路の損失の低減は重要な課題となっている。

この課題に対応すべく、入力電源より、出力側へ流れる電流をPch-MOSFET（ｐチャンネルMOSFET）で整流し、負荷側から入力電源に帰還する電流はNch-MOSFET（ｎチャンネルMOSFET）よりで整流し、全波同期整流を実現している（例えば、特許文献１）。

また、使用するMOSFET全てをPch型のものよりもオン抵抗の小さなNch型のものとすることにより、電力損失を低減させるようにするものが提案されている（例えば、特許文献２）。

特開平９−１３１０６４号公報特開２００５−２９５６２７号公報

しかしながら、特許文献１の技術においては、Pch-MOSFETはNch-MOSFETもオン抵抗が大きく、Nch-MOSFETを用いる時よりもロスが大きくなってしまうおそれがある。また、コンパレータを4つ用いたとしても、ゲート−ソース間の耐電圧を超えた電圧がMOSFETに印加される可能性があった。

また、特許文献２の技術においては、Nch-MOSFETで構成されており、Pch-MOSFETを用いる時よりもロスは少なくなるが、回路構成では交流電源から出力側へ流れる電流を整流するMOSFETは入力位相が逆になってからオフする制御方法をとっているため貫通電流が流れる可能性があった。

本発明はこのような状況に鑑みてなされたものであり、特に、全波整流回路の主要構成部をNch-MOSFETのみで構成し、全波同期整流において、安価な回路構成で、かつ、確実に全波整流を実現することができる。

本発明の一側面の全波整流回路は、交流電源から入力された交流電圧を全波整流する全波整流回路であって、ソースが前記交流電源の第１の端子に接続された第１のｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）と、ドレインが前記交流電源の前記第１の端子に接続された第２のｎチャネルMOSFETと、ドレインが前記第１のｎチャンネルMOSFETのドレインに接続され、ソースが前記交流電源の第２の端子に接続された第３のｎチャネルMOSFETと、ドレインが前記交流電源の前記第２の端子に接続され、ソースが前記第２のｎチャネルMOSFETのソースに接続された第４のｎチャネルMOSFETと、前記交流電源の第１の端子の電圧よりも高い電圧を生成する第１のチャージポンプ回路と、前記交流電源の第２の端子の電圧よりも高い電圧を生成する第２のチャージポンプ回路と、前記交流電源の第１の端子に接続された交流電圧の位相を検知する第１の位相検知回路と、前記交流電源の第２の端子に接続された交流電圧の位相を検知する第２の位相検知回路と、前記第１の位相検知回路の検知結果に基づき、前記第１のｎチャネルMOSFETをオンする第１の制御回路と、前記第２の位相検知回路の検知結果に基づき、前記第３のｎチャネルMOSFETをオンする第２の制御回路とを含む。

前記交流電源の第２の端子と前記第２及び第４のnチャネルMOSFETのソースの間の電圧を分圧した第１の駆動電圧を前記第２のｎチャネルMOSFETに印加する第１の分圧回路と、前記交流電源の第１の端子と前記第２及び第４のnチャネルMOSFETのソースの間の電圧を分圧した第２の駆動電圧を前記第４のｎチャネルMOSFETに印加する第２の分圧回路とをさらに含ませるようにすることができる。

前記第１のチャージポンプ回路には、アノードが前記第１のｎチャネルMOSFETのドレインに接続され、カソードと前記交流電源の第１の端子との間に第１のコンデンサが接続された第１のダイオードを含ませ、前記第２のチャージポンプ回路には、アノードが前記第３のｎチャネルMOSFETのドレインに接続され、カソードと前記交流電源の第２の端子との間に第２のコンデンサが接続された第２のダイオードを含ませるよにすることができる。

前記第１の位相検知回路には、前記交流電源の第１の端子と前記第２及び第４のｎチャネルMOSFETのソースとの間に第１のツェナーダイオードおよび第１のフォトカプラを含ませるよにすることができ、前記第１のフォトカプラには、前記第２及び第４のｎチャネルMOSFETのソースと第１の端子との電圧が、前記第１のツェナーダイオードのツェナー電圧で決定される電圧よりも高いとき発光させるようにすることができ、前記第２の位相検知回路には、前記交流電源の第２の端子と前記第２及び第４のｎチャネルMOSFETのソースとの間に第２のツェナーダイオードおよび第２のフォトカプラを含ませるようにすることができ、前記第２のフォトカプラには、第２及び第４のｎチャネルMOSFETのソースと第２の端子との電圧が、前記第２のツェナーダイオードのツェナー電圧で決定される電圧よりも高いとき発光させるようにすることができる。

前記第１の制御回路には、コレクタが、前記第１のチャージポンプ回路に接続され、エミッタが、前記第１のｎチャネルMOSFETのゲートに接続され、ベースと前記交流電源の第１の端子との間に前記第１のツェナーダイオードが接続された第１のNPNトランジスタと、コレクタが、前記第１のチャージポンプ回路と接続された抵抗の一端に接続され、エミッタが、前記第１のNPNトランジスタのベースと接続された第１のフォトトランジスタを含ませるようにすることができ、前記第２の制御回路には、コレクタが、前記第２のチャージポンプ回路に接続され、エミッタが、前記第３のｎチャネルMOSFETのゲートに接続され、ベースと交流電源の第２の端子との間に前記第２のツェナーダイオードが接続された第２のNPNトランジスタと、コレクタが、第２のチャージポンプ回路と接続された抵抗の一端に接続され、エミッタが、前記第２のNPNトランジスタのベースと接続された第２のフォトトランジスタとを含ませるようにすることができる。

本発明の一側面の全波整流回路においては、交流電源から入力された交流電圧を全波整流する全波整流回路であって、第１のｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）のソースが前記交流電源の第１の端子に接続され、第２のｎチャネルMOSFETのドレインが前記交流電源の前記第１の端子に接続され、第３のｎチャネルMOSFETのドレインが前記第１のｎチャンネルMOSFETのドレインに接続され、ソースが前記交流電源の第２の端子に接続され、第４のｎチャネルMOSFETが、ドレインが前記交流電源の前記第２の端子に接続され、ソースが前記第２のｎチャネルMOSFETのソースに接続され、第１のチャージポンプ回路により、前記交流電源の第１の端子の電圧よりも高い電圧が生成され、第２のチャージポンプ回路により、前記交流電源の第２の端子の電圧よりも高い電圧が生成され、第１の位相検知回路により、前記交流電源の第１の端子に接続された交流電圧の位相が検知され、第２の位相検知回路により、前記交流電源の第２の端子に接続された交流電圧の位相が検知され、第１の制御回路により、前記第１の位相検知回路の検知結果に基づき、前記第１のｎチャネルMOSFETがオンされ、第２の制御回路により、前記第２の位相検知回路の検知結果に基づき、前記第３のｎチャネルMOSFETがオンされる。

すなわち、本発明の全波整流回路は、前記第１の位相検知回路の検知結果に基づき、前記第１のｎチャネルMOSFETがオンされ、前記第２の位相検知回路の検知結果に基づき、前記第３のｎチャネルMOSFETがオンされるので、交流電源の位相が正から負に、または、負から正に切り替わる前後の位相を検出して、位相が切り替わる前に第１のｎチャネルMOSFETおよび第３のｎチャネルMOSFETをオフの状態とすることで、ゲート−ソース間電圧を放電させ、ゲート−ソース間の電圧が放電したタイミングでオンの状態とすることができる。この結果、第１のｎチャネルMOSFETおよび第３のｎチャネルMOSFETに過大な耐電圧を越える電圧が印加されない状態とすることができるので、電力損失を低減すると共に、動作の安定性を向上させることが可能となる。

本発明によれば、ｎチャネルMOSFETのみで全波整流を実現することができ、MOSFETを保護することが可能となるので、電力損失を低減すると共に、動作の安定性を向上させることが可能となる。

本発明を適用した全波整流回路の動作を説明する概略図である。図１の交流電源より出力される電圧の波形を示す図である。 MOSFETの動作特性を説明する図である。 MOSFETの動作特性を説明する図である。 MOSFETをオフにするタイミングを説明する図である。 MOSFETのゲート−ソース間電圧の放電特性を説明する図である。本発明を適用した全波整流回路の一実施の形態の構成例を示す図である。図７の全波整流回路の動作を説明するための波形図である。図７の全波整流回路の動作を説明する図である。

図１は、本発明を適用した全波整流回路の動作状況を説明するための概略図を示している。

全波整流回路１は、主に４個のN型MOSFET（Metal Oxide Semiconductor Field Effect Transistor）（以下、単にNch-MOSFETと称する）により構成され、全体の動作の概略は、この４個のNch-MOSFETの動作により表現することができる。

図１の全波整流回路１においては、４個の各Nch-MOSFET１１乃至１４は、それぞれダイオードの回路記号により表現されているが、ダイオードの極性が、オンの状態におけるNch-MOSFET１１乃至１４のソース−ドレイン方向の極性を示している。

すなわち、Nch-MOSFET１１のソースは、交流電源２の第１の端子２ａに接続され、ドレインが負荷３に接続されている。Nch-MOSFET１４のソースは、負荷３に接続され、ドレインが交流電源２の第２の端子２ｂに接続されている。Nch-MOSFET１３のソースは交流電源２の第２の電源２ｂに接続されており、ドレインは、負荷３に接続されている。Nch-MOSFET１２のソースは負荷３に接続されており、ドレインは、交流電源２の第２の端子２ｂに接続されている。

交流電源２は、第２の端子を基準とした場合、第１の端子より図２で示されるような波形の電圧を発生する。図２は、横軸が交流電源２の発生する電圧の位相を示しており、縦軸が電圧を示している。図２においては、期間Ａが、正のサイクルであり、期間Ｂが負のサイクルである。尚、図１の全波整流回路１におけるNch-MOSFET１１乃至１４は、後述する図７のNch-MOSFET１０１乃至１０４に対応するものである。

次に、全波整流回路１の動作の概略について説明する。

図２における0°乃至180°の位相で示されるように、期間Ａで示される正のサイクルが開始されると、Nch-MOSFET１１，１４がオンの状態となり、電流は、経路２１で示されるように交流電源２の第１の端子２ａ、Nch-MOSFET１１、負荷３、Nch-MOSFET１４、および交流電源２の第２の端子２ｂの順に流れる。

また、図２における180°乃至360°の位相で示されるように、負のサイクルが開始されると、Nch-MOSFET１２，１３がオンの状態となり、電流は、経路２２で示されるように交流電源２の第２の端子２ｂ、Nch-MOSFET１３、負荷３、Nch-MOSFET１２、および交流電源２の第１の端子２ａの順に流れる。

以上のような動作により全波整流回路１は、負荷３に対して全波整流した電力を供給する。

したがって、本願における全波整流回路は、Nch-MOSFET１１乃至１４が、上述したような動作を実現できる構成とする必要がある。そこで、Nch-MOSFET１１乃至１４を上述したように動作させるように制御するに当たり、次に、Nch-MOSFET１１乃至１４の詳細な動作特性について説明する。

図３の左部は、Nch-MOSFET１１乃至１４の動作特性を説明する回路図である。図３の回路は、直流電源Ｅ１、抵抗Ｒ１、ダイオードＤ１、Nch-MOSFETと等価の回路Ｑ１、およびNch-MOSFETのゲート−ソース間の電圧を制御する制御回路Ｃから構成されている。

電源Ｅ１の正極は抵抗Ｒ１の一方の端部に接続され、負極はダイオードＤ１のアノード、Nch-MOSFETと等価の回路Ｑ１におけるソース、および制御回路Ｃの他方の端部に接続されている。抵抗Ｒ１の一方の端部は、直流電源Ｅ１の正極に接続されており、他方の端部は、ダイオードＤ１のカソード、回路Ｑ１のドレインに接続されている。ダイオードＤ１のカソードは、抵抗Ｒ１の他方の端部、および回路Ｑ１のドレインに接続されており、アノードは、直流電源Ｅ１の負極、回路Ｑ１のソース、および制御回路Ｃの他方の端部に接続されている。回路Ｑ１のドレインは、ダイオードＤ１のカソード、および抵抗Ｒ１の他方の端部に接続されており、ソースが、直流電源Ｅ１の負極、ダイオードＤ１のアノード、および制御回路Ｃの他方の端部に接続されており、ゲートが制御回路Ｃの一方の端部に接続されている。制御回路Ｃの一方の端部は、回路Ｑ１のゲートに接続されており、他方の端部が回路Ｑ１のソース、ダイオードＤ１のアノード、および直流電源Ｅ１の負極に接続されている。

ここで、図３におけるダイオードＤ１は、Nch-MOSFETの内部に等価的に存在するもので、一般にボディダイオードと呼ばれるものである。したがって、Nch-MOSFETの等価回路は、現実的な動作を考えると、回路Ｑ１とダイオードＤ１とが並列に接続された回路となる。

ところで、Nch-MOSFETは、ゲート−ソース間電位Ｖｇｓが所定のスレッシュホールド電圧よりも低いとき、ドレイン−ソース間に電流を流さず、ダイオードＤ１に電流を流す。そして、ゲート−ソース間電位Ｖｇｓが所定のスレッシュホールド電圧以上となったとき、Nch-MOSFETは、ドレインからソース方向へと電流を流す。ただし、図３で示されるように、直流電源Ｅ１が接続されている場合、ダイオードＤ１は、逆バイアスとなるため非道通となり、電流が流れない状態となる。

したがって、図３の右部の最上段で示されるように、制御回路Ｃがゲート−ソース間電圧Ｖｇｓを発生させた場合、ゲート−ソース間電圧Ｖｇｓが所定のスレッシュホールド電圧よりも高い、上に凸の波形のとき、図３の右部の中段で示されるように、抵抗Ｒ１に電流Ｉｄが流れる。しかしながら、このときダイオードＤ１は、逆バイアスであるため、図３の右部の最下段で示されるように電流Ｉｂは０となる。

尚、図３の右部は、最上段がゲート−ソース間電圧Ｖｇｓの、中段が、抵抗Ｒ１を流れる電流Ｉｄの電流値の、最下段が、ダイオードＤ１を流れる電流Ｉｂの電流値の、それぞれの時間方向の変化を示している。

一方、図４の左部で示されるように、直流電源Ｅ１の極性を反転させた直流電源Ｅ２につなぎ変えた場合、ダイオードＤ１に対して、順バイアスであるため、図４の右部の最上段、および中段で示されるように、制御回路Ｃによりゲート−ソース間電圧Ｖｇｓが図３における場合と同様に制御されると、ゲート−ソース間電圧Ｖｇｓが下に凸の波形となっているタイミングにおいて、図４の最下段で示されるように、ダイオードＤ１に流れる電流Ｉｂの波形が上に凸のとなり、順方向に電流を流していることが示される。

したがって、図３，図４を参照して説明したようなNch-MOSFETの特性によれば、上述した図１の全波整流回路１においては、図２における交流電源２の出力電圧の位相が、０°乃至１８０°のタイミングにおいて、Nch-MOSFET１１，１４のゲートに電圧を印加し、１８０°乃至３６０°のタイミングにおいて、Nch-MOSFET１２，１３のゲートに電圧を印加できればよいことになる。

しかしながら、Nch-MOSFETには、入力容量が存在するため、ゲートへの印加電圧を位相と完全に同期したタイミングで行うとゲート−ソース間の残電圧により本来オンの状態としたくないNch-MOSFETがオンの状態のまま位相が反転するため、貫通電流が発生する可能性がある。

そこで、交流電源２の電圧位相が反転する0°近傍、および180°近傍の前後のタイミングにおいて、いずれのNch-MOSFETもオンとならないように制御することが望ましい。

すなわち、交流電源２の電圧位相が反転する0°近傍、および180°近傍の前後のタイミングとは、例えば、図５で示されるように、（360−α）°乃至（0＋α）°および（180−α）°乃至（180＋α）°で示される期間２×Δｔである。したがって、正のサイクルを期間Ａに代えて期間Ａ’とし、負のサイクルを期間Ｂに代えて期間Ｂ’とすることが望ましい。

例えば、Nch-MOSFETの入力容量を8000pF、ゲート−ソース間の抵抗を10kΩ、オン時のゲート電圧を10V、ゲートスレッシュホールド電圧が2Vであるとし、図６で示されるような放電カーブであるものとすれば、Δｔ=1mSあれば、Nch-MOSFETは確実にオフの状態となる。

また、交流電源２の入力周波数は50Hz乃至60Hzが一般的であるので、例えば、α＝30°とすれば、期間Δtは1ms以上に設定することができることになる。

そこで、上述した全波整流回路１の基本構成に加えて、Nch-MOSFETの動作特性を踏まえて、上述した期間Δｔを設けられる構成とすれば、上述の問題を解決しつつ、電力損失の低い全波整流回路が実現されることになる。

次に、図７を参照して、これらの問題を解決すべく構成された本発明の全波整流回路について説明する。

図７は、本発明を適用した全波整流回路の一実施の形態の構成例を示す図である。尚、図７における全波整流回路１０１、交流電源１０２、負荷１０３、およびNch-MOSFET１１１乃至１１４は、上述した図１の全波整流回路１、交流電源回路２、負荷３、およびNch-MOSFET１１乃至１４に対応するものであり、同一のものである。

全波整流回路１０１は、Nch-MOSFET１１１乃至１１４、チャージポンプ回路１１５，１１６、位相検知回路１１７，制御回路１１８，放電回路１１９，位相検知回路１２０、制御回路１２１、放電回路１２２、および分圧回路１２３，１２４より構成されている。

Nch-MOSFET１１１乃至１１４は、それぞれ上述したボディダイオードであるダイオードＤ１に対応するダイオード１１１ａ乃至１１４ａを備えている。尚、Nch-MOSFETの回路図において、ボディダイオードについては、内蔵されるものであり、通常の回路図には記載されないものであるが、説明の便宜上、ここでは図示するものとする。

Nch-MOSFET１１１のソースは、位相検知回路１１７の抵抗１７１の一方の端部、チャージポンプ回路１１５のコンデンサ１５２の他方の端部、制御回路１１８のツェナーダイオード１８１のアノード、抵抗１８４の他方の端部、放電回路１１９の抵抗１９１の一方の端部、Nch-MOSFET１１２のドレイン、分圧回路１２４の抵抗２４３の一方の端部、および交流電源１０２の第１の端子１０２ａに接続されている。また、Nch-MOSFET１１１のドレインは、チャージポンプ回路のダイオード１５１のアノード、Nch-MOSFET１１３のドレイン、チャージポンプ回路１１６のダイオード１６１のアノード、および負荷１０３の一方の端部に接続されている。Nch-MOSFET１１１のゲートは、放電回路１１９のダイオード１９１の他方の端部、および制御回路１１８のトランジスタ１８２のエミッタに接続されている。

Nch-MOSFET１１２のソースは、分圧回路１２３のツェナーダイオード２３１のアノード、抵抗２３２の一方の端部、Nch-MOSFET１１４のソース、分圧回路１２４の抵抗２４２の一方の端部、ツェナーダイオード２４１のアノード、位相検知回路１１７のフォトダイオード１７３のカソード、負荷１０３の他方の端部、および位相検知回路１２０のフォトダイオード２０３のカソードに接続されている。Nch-MOSFET１１２のドレインは、位相検知回路１１７の抵抗１７１の一方の端部、チャージポンプ回路１１５のコンデンサ１５２の他方の端部、制御回路１１８のツェナーダイオード１８１のアノード、抵抗１８４の他方の端部、放電回路１１９の抵抗１９１の一方の端部、Nch-MOSFET１１１のソース、分圧回路１２４の抵抗２４３の一方の端部、および電源１０２の第１の端子１０２ａに接続されている。Nch-MOSFET１１２のゲートは、分圧回路１２３のツェナーダイオード２３１のカソード、抵抗２３２の他方の端部、および抵抗２３３の一方の端部に接続されている。

Nch-MOSFET１１３のソースは、放電回路１２２の抵抗２２１の他方の端部、チャージポンプ回路１１６のコンデンサ１６２の他方の端部、Nch-MOSFET１１４のドレイン、分圧回路１２３の抵抗２３３の他方の端部、位相検知回路１２０の抵抗２０１の他方の端部、制御回路１２１の抵抗２１４の他方の端部、ツェナーダイオード２１１のアノード、および交流電源１０２の第２の端子１０２ｂに接続されている。Nch-MOSFET１１３のドレインは、Nch-MOSFET１１１のドレイン、チャージポンプ回路１１５のダイオード１５１のアノード、チャージポンプ回路１１６のダイオード１６１のアノード、および負荷１０３の一方の端部に接続されている。Nch-MOSFET１１３のゲートは、放電回路１２２の抵抗２２１の他方の端部、およびチャージポンプ回路１１６のコンデンサ１６２の他方の端部に接続されている。

Nch-MOSFET１１４のソースは、分圧回路１２３のツェナーダイオード２３１のアノード、抵抗２３２の一方の端部、Nch-MOSFET１１２のソース、分圧回路１２４の抵抗２４２の一方の端部、ツェナーダイオード２４１のアノード、位相検知回路１１７のフォトダイオード１７３のカソード、負荷１０３の他方の端部、および位相検知回路１２０のフォトダイオード２０３のカソードに接続されている。Nch-MOSFET１１４のドレインは、放電回路１２２の抵抗２２１の他方の端部、チャージポンプ回路のコンデンサ１６２の他方の端部、Nch-MOSFET１１３のソース、分圧回路１２３の抵抗２３３の他方の端部、位相検知回路１２０の抵抗２０１の他方の端部、制御回路１２１の抵抗２１４の他方の端部、ツェナーダイオード２１１のアノード、および交流電源１０２の第２の端子１０２ｂに接続されている。Nch-MOSFET１１４のゲートは、分圧回路１２４のツェナーダイオード２４１のカソード、抵抗２４２の他方の端部、および抵抗２４３の他方の端部に接続されている。

チャージポンプ回路１１５は、ダイオード１５１、およびコンデンサ１５２より構成されており、交流電源１０２の第１の端子１０２ａより供給されてくる、Nch-MOSFET１１１のソース側の電圧よりも、Nch-MOSFET１１１のゲート側の電圧を上昇させて、Nch-MOSFET１１１のゲート−ソース間電圧を上昇させる。ダイオード１５１のカソードは、コンデンサ１５２の一方の端部、制御回路１１８のトランジスタ１８２のコレクタ、および抵抗１８３の一方の端部に接続されている。ダイオード１５１のアノードは、Nch-MOSFET１１１のドレイン、Nch-MOSFET１１３のドレイン、チャージポンプ回路１１６のダイオード１６１のアノード、および負荷１０３の一方の端部に接続されている。コンデンサ１５２の一方の端部は、ダイオード１５１のカソード、制御回路１１８のトランジスタ１８２のコレクタ、および抵抗１８３の一方の端部に接続されている。コンデンサ１５２の他方の端部は、位相検知回路１１７の抵抗１７１の一方の端部、Nch-MOSFET１１１のソース、制御回路１１８のツェナーダイオード１８１のアノード、抵抗１８４の他方の端部、放電回路１１９の抵抗１９１の一方の端部、Nch-MOSFET１１２のドレイン、分圧回路１２４の抵抗２４３の一方の端部、および交流電源１０２の第１の端子１０２ａに接続されている。

チャージポンプ回路１１６は、ダイオード１６１、およびコンデンサ１６２より構成されており、Nch-MOSFET１１３のソース側の電圧よりも、Nch-MOSFET１１３のゲート側の電圧を上昇させて、Nch-MOSFET１１３のゲート−ソース間電圧を上昇させる。ダイオード１６１のカソードは、コンデンサ１６２の一方の端部、制御回路１２１のトランジスタ２１２のコレクタ、および抵抗２１３の一方の端部に接続されている。ダイオード１６１のアノードは、Nch-MOSFET１１１のドレイン、Nch-MOSFET１１３のドレイン、チャージポンプ回路１１５のダイオード１５１のアノード、および負荷１０３の一方の端部に接続されている。コンデンサ１６２の一方の端部は、ダイオード１６１のカソード、制御回路１２１のトランジスタ２１２のコレクタ、および抵抗２１３の一方の端部に接続されている。コンデンサ１６２の他方の端部は、放電回路１２２の抵抗２２１の他方の端部、Nch-MOSFET１１３のソース、Nch-MOSFET１１４のドレイン、分圧回路１２３の抵抗２３３の他方の端部、制御回路１２１のツェナーダイオード２１１のアノード、抵抗２１４の他方の端部、位相検知回路１２０の抵抗２０１の他方の端部、および交流電源１０２の第２の端子１０２ｂに接続されている。

位相検知回路１１７は、抵抗１７１、ツェナーダイオード１７２、およびフォトダイオード１７３より構成されており、ツェナーダイオード１７２の設定電圧（ツェナー電圧）により、交流電源１０２の第１の端子１０２ａより出力される電圧の位相を検出し、所定の位相範囲においてのみ、フォトダイオード１７３を発光させ、制御回路１１８のフォトトランジスタ１８５の受光部に受光させる。

抵抗１７１の一方の端部は、Nch-MOSFET１１１のソース、チャージポンプ回路１１５のコンデンサ１５２の他方の端部、制御回路１１８のツェナーダイオード１８１のアノード、抵抗１８４の他方の端部、放電回路１１９の抵抗１９１の一方の端部、Nch-MOSFET１１２のドレイン、分圧回路１２４の抵抗２４３の一方の端部、および交流電源１０２の第１の端子１０２ａに接続されている。また、抵抗１７１の他方の端部は、ツェナーダイオード１７２のカソードに接続されている。ツェナーダイオード１７２のカソードは、抵抗１７１の他方の端部に接続されており、アノードは、フォトダイオード１７３のアノードに接続されている。フォトダイオード１７３のアノードは、ツェナーダイオード１７２のアノードに接続されている。また、フォトダイオード１７３のカソードは、Nch-MOSFET１１２のソース、分圧回路１２３のツェナーダイオード２３１のアノード、抵抗２３２の一方の端部、Nch-MOSFET１１４のソース、分圧回路１２４の抵抗２４２の一方の端部、ツェナーダイオード２４１のアノード、負荷１０３の他方の端部、およびフォトダイオード２０３のカソードに接続されている。

制御回路１１８は、ツェナーダイオード１８１、ＮＰＮ型のトランジスタ１８２、抵抗１８３，１８４、およびフォトトランジスタ１８５より構成されており、フォトトランジスタ１８５が、フォトダイオード１７３より発生された光を受光することによりオンすると共に、ツェナーダイオード１８１により設定される電圧（ツェナー電圧）よりも高くなると、トランジスタ１８２がオンされる。トランジスタ１８２がオンすると、チャージポンプ回路１１５を動作させ、Nch-MOSFET１１１のゲート−ソース間の電圧を上昇させる。

ツェナーダイオード１８１のアノードは、位相検知回路１１７の抵抗１７１の一方の端部、チャージポンプ回路１１５のコンデンサ１５２の他方の端部、Nch-MOSFET１１１のソース、抵抗１８４の他方の端部、放電回路１１９の抵抗１９１の一方の端部、Nch-MOSFET１１２のドレイン、分圧回路１２４の抵抗２４３の一方の端部、および交流電源１０２の第１の端子１０２ａに接続されている。ツェナーダイオード１８１のカソードは、トランジスタ１８２のベース、抵抗１８４の一方の端部、およびフォトトランジスタ１８５のエミッタに接続されている。

トランジスタ１８２のコレクタは、チャージポンプ回路１１５のコンデンサ１５２の一方の端部、ダイオード１５１のカソード、および抵抗１８３の一方の端部に接続されている。トランジスタ１８２のエミッタは、Nch-MOSFET１１１のゲート、および放電回路１１９の抵抗１９１の一方の端部に接続されている。トランジスタ１８２のベースは、ツェナーダイオード１８１のカソード、抵抗１８４の一方の端部、およびフォトトランジスタ１８５のエミッタに接続されている。

抵抗１８３の一方の端部は、トランジスタ１８２のコレクタ、チャージポンプ回路１１５のコンデンサ１５２の一方の端部、およびダイオード１５１のカソードに接続されており、他方の端部は、フォトトランジスタ１８５のコレクタと接続されている。

抵抗１８４の他方の端部は、位相検知回路１１７の抵抗１７１の一方の端部、チャージポンプ回路１１５のコンデンサ１５２の一方の端部、Nch-MOSFET１１１のソース、ツェナーダイオード１８１のアノード、放電回路１１９の抵抗１９１の一方の端部、Nch-MOSFET１１２のドレイン、分圧回路１２４の抵抗２４３の一方の端部、および交流電源１０２の第１の端子１０２ａに接続されている。抵抗１８４の一方の端部は、トランジスタ１８２のベース、ツェナーダイオード１８１のカソード、およびフォトトランジスタ１８５のエミッタに接続されている。

フォトトランジスタ１８５は、受光部が位相検知回路１１７のフォトダイオード１７３の発光部と対向している。また、フォトトランジスタ１８５のコレクタは、抵抗１８３の他方の端部に接続されている。さらに、フォトトランジスタ１８５のエミッタは、トランジスタ１８２のベース、ツェナーダイオード１８１のカソード、および抵抗１８４の一方の端部に接続されている。

放電回路１１９は、抵抗１９１から構成されており、Nch-MOSFET１１１のゲート−ソース間の電圧を放電する。抵抗１９１の一方の端部は、位相検知回路１１７の抵抗１７１の一方の端部、チャージポンプ回路１１５のコンデンサ１５２の他方の端部、制御回路１１８のツェナーダイオード１８１のアノード、抵抗１８４の他方の端部、Nch-MOSFET１１１のソース、Nch-MOSFET１１２のドレイン、分圧回路１２４の抵抗２４３の一方の端部、および交流電源１０２の第１の端子１０２ａに接続されている。また、抵抗１９１の他方の端部は、Nch-MOSFET１１１のゲート、および制御回路１１８のトランジスタ１１８のエミッタに接続されている。

位相検知回路１２０は、抵抗２０１、ツェナーダイオード２０２、およびフォトダイオード２０３より構成されており、ツェナーダイオード２０２の設定電圧（ツェナー電圧）により、交流電源１０２の第２の端子１０２ｂより出力される電圧の位相を検出し、所定の位相範囲においてのみ、フォトダイオード２０３を発光させ、制御回路１２１のフォトトランジスタ２１５の受光部に受光させる。

抵抗２０１の他方の端部は、Nch-MOSFET１１３のソース、チャージポンプ回路１１６のコンデンサ１６２の他方の端部、制御回路１２１のツェナーダイオード２１１のアノード、抵抗２１４の他方の端部、放電回路１２２の抵抗２１１の他方の端部、Nch-MOSFET１１４のドレイン、分圧回路１２４の抵抗２３３の他方の端部、および交流電源１０２の第２の端子１０２ｂに接続されている。また、抵抗２０１の一方の端部は、ツェナーダイオード２０２のカソードに接続されている。ツェナーダイオード２０２のカソードは、抵抗２０１の一方の端部に接続されており、アノードは、フォトダイオード２０３のアノードに接続されている。また、フォトダイオード２０３のカソードは、Nch-MOSFET１１２のソース、分圧回路１２３のツェナーダイオード２３１のアノード、抵抗２３２の一方の端部、Nch-MOSFET１１４のソース、分圧回路１２４の抵抗２４２の一方の端部、ツェナーダイオード２４１のアノード、負荷１０３の他方の端部、およびフォトダイオード１７３のカソードに接続されている。

制御回路１２１は、ツェナーダイオード２１１、ＮＰＮ型のトランジスタ２１２、抵抗２１３，２１４、およびフォトトランジスタ２１５より構成されており、フォトトランジスタ２１５が、フォトダイオード２０３より発生された光を受光することによりオンすると共に、ツェナーダイオード２１１により設定される電圧（ツェナー電圧）よりも高くなると、トランジスタ２１２がオンされる。トランジスタ２１２がオンすると、チャージポンプ回路１１６を動作させ、Nch-MOSFET１１３のゲート−ソース間の電圧を上昇させる。

ツェナーダイオード２１１のアノードは、位相検知回路１２０の抵抗２０１の他方の端部、チャージポンプ回路１１６のコンデンサ１６２の他方の端部、Nch-MOSFET１１３のソース、抵抗２１４の他方の端部、放電回路１２２の抵抗２２１の他方の端部、Nch-MOSFET１１４のドレイン、分圧回路１２３の抵抗２３３の他方の端部、および交流電源１０２の第２の端子１０２ｂに接続されている。ツェナーダイオード２１１のカソードは、トランジスタ２１２のベース、抵抗２１４の一方の端部、およびフォトトランジスタ２１５のエミッタに接続されている。

トランジスタ２１２のコレクタは、チャージポンプ回路１１６のコンデンサ１６２の一方の端部、ダイオード１６１のカソード、および抵抗２１３の一方の端部に接続されている。トランジスタ２１２のエミッタは、Nch-MOSFET１１３のゲート、および放電回路１２２の抵抗２２１の一方の端部に接続されている。トランジスタ２１２のベースは、ツェナーダイオード２１１のカソード、抵抗２１４の一方の端部、およびフォトトランジスタ２１５のエミッタに接続されている。

抵抗２１３の一方の端部は、トランジスタ２１２のコレクタ、チャージポンプ回路１１６のコンデンサ１６２の一方の端部、およびダイオード１６１のカソードに接続されており、他方の端部は、フォトトランジスタ２１５のコレクタと接続されている。

抵抗２１４の他方の端部は、位相検知回路１２０の抵抗２０１の他方の端部、チャージポンプ回路１１６のコンデンサ１６２の他方の端部、Nch-MOSFET１１３のソース、ツェナーダイオード２１１のアノード、放電回路１２２の抵抗２２１の他方の端部、Nch-MOSFET１１４のドレイン、分圧回路１２３の抵抗２３３の他方の端部、および交流電源１０２の第２の端子１０２ｂに接続されている。抵抗２１４の一方の端部は、トランジスタ２１２のベース、ツェナーダイオード２１１のカソード、およびフォトトランジスタ２１５のエミッタに接続されている。

フォトトランジスタ２１５は、受光部が位相検知回路１２０のフォトダイオード２０３の発光部と対向している。また、フォトトランジスタ２１５のコレクタは、抵抗２１３の他方の端部に接続されている。さらに、フォトトランジスタ２１５のエミッタは、トランジスタ２１２のベース、ツェナーダイオード２１１のカソード、および抵抗２１４の一方の端部に接続されている。

放電回路１２２は、抵抗２１１から構成されており、Nch-MOSFET１１３のゲート−ソース間の電圧を放電する。抵抗２１１の他方の端部は、位相検知回路１２０の抵抗２０１の他方の端部、チャージポンプ回路１１６のコンデンサ１６２の他方の端部、制御回路１２１のツェナーダイオード２１１のアノード、抵抗２１４の他方の端部、Nch-MOSFET１１３のソース、Nch-MOSFET１１４のドレイン、分圧回路１２３の抵抗２３３の他方の端部、および交流電源１０２の第２の端子１０２ｂに接続されている。また、抵抗２２１の一方の端部は、Nch-MOSFET１１３のゲート、および制御回路１２１のトランジスタ２１２のエミッタに接続されている。

分圧回路１２３は、ツェナーダイオード２３１、および抵抗２３２，２３３より構成されており、交流電源１０２の第１の端子１０２ｂの電圧とNch-MOSFET１１２のソースの電圧とを、抵抗２３２，２３３により分圧して、分圧した電圧をNch-MOSFET１１２のゲートに印加する。

ツェナーダイオード２３１のアノードは、Nch-MOSFET１１２のソース、抵抗２３２の一方の端部、Nch-MOSFET１１４のソース、分圧回路１２４の抵抗２４２の一方の端部、ツェナーダイオード２４１のアノード、位相検知回路１１７のフォトダイオード１７３のカソード、負荷１０３の他方の端部、および位相検知回路１２０のフォトダイオード２０３のカソードに接続されている。ツェナーダイオード２３１のカソードは、Nch-MOSFET１１２のゲート、抵抗２３２の他方の端部、および抵抗２３３の一方の端部に接続されている。

抵抗２３２の一方の端部は、Nch-MOSFET１１２のソース、ツェナーダイオード２３１のアノード、Nch-MOSFET１１４のソース、分圧回路１２４の抵抗２４２の一方の端部、ツェナーダイオード２４１のアノード、位相検知回路１１７のフォトダイオード１７３のカソード、負荷１０３の他方の端部、および位相検知回路１２０のフォトダイオード２０３のカソードに接続されている。抵抗２３２の他方の端部は、Nch-MOSFET１１２のゲート、ツェナーダイオード２３１のカソード、および抵抗２３３の一方の端部に接続されている。

抵抗２３３の一方の端部は、Nch-MOSFET１１２のゲート、ツェナーダイオード２３１のカソード、および抵抗２３２の他方の端部に接続されている。抵抗２３３の他方の端部は、放電回路１２２の抵抗２２１の他方の端部、チャージポンプ回路１１６のコンデンサ１６２の他方の端部、Nch-MOSFET１１４のドレイン、Nch-MOSFET１１３のソース、位相検知回路１２０の抵抗２０１の他方の端部、制御回路１２１の抵抗２１４の他方の端部、ツェナーダイオード２１１のアノード、および交流電源１０２の第２の端子１０２ｂに接続されている。

分圧回路１２４は、ツェナーダイオード２４１、および抵抗２４２，２４３より構成されており、交流電源１０２の第２の端子１０２ａの電圧とNch-MOSFET１１４のソースの電圧とを、抵抗２３２，２３３により分圧して、分圧した電圧をNch-MOSFET１１４のゲートに印加する。

ツェナーダイオード２４１のアノードは、Nch-MOSFET１１４のソース、抵抗２４２の一方の端部、Nch-MOSFET１１２のソース、分圧回路１２３の抵抗２３２の一方の端部、ツェナーダイオード２３１のアノード、位相検知回路１２０のフォトダイオード２０３のカソード、負荷１０３の他方の端部、および位相検知回路１１７のフォトダイオード１７３のカソードに接続されている。ツェナーダイオード２４１のカソードは、Nch-MOSFET１１４のゲート、抵抗２４２の他方の端部、および抵抗２４３の他方の端部に接続されている。

抵抗２４２の一方の端部は、Nch-MOSFET１１２のソース、Nch-MOSFET１１４のソース、分圧回路１２３のツェナーダイオード２３１のアノード、抵抗２３２の一方の端部、ツェナーダイオード２４１のアノード、位相検知回路１１７のフォトダイオード１７３のカソード、負荷１０３の他方の端部、および位相検知回路１２０のフォトダイオード２０３のカソードに接続されている。抵抗２４２の他方の端部は、Nch-MOSFET１１４のゲート、ツェナーダイオード２４１のカソード、および抵抗２４３の他方の端部に接続されている。

抵抗２４３の一方の端部は、位相検知回路１１７の抵抗１７１の一方の端部、チャージポンプ回路１１５のコンデンサ１５２の他方の端部、制御回路１１８のツェナーダイオード１８１のアノード、抵抗１８４の他方の端部、放電回路１１９の抵抗１９１の一方の端部、Nch-MOSFET１１２のドレイン、Nch-MOSFET１１１のソース、および交流電源１０２の第１の端子１０２ａに接続されている。抵抗２４３の他方の端部は、Nch-MOSFET１１４のゲート、抵抗２４２の他方の端部、およびツェナーダイオード２４１のカソードに接続されている。

次に、図８の波形図を参照して、図７の全波整流回路１０１の全波整流処理の動作について説明する。図８は、図２における波形と同様に、交流電源１０２における、第２の端子１０２ｂを基準とした、第１の端子１０２ａより発生される電圧の波形であり、１サイクル分の波形を０°乃至３６０°の位相で表現したものである。

位相Ｔ０乃至Ｔ１において、第１の端子１０２ａより出力される電圧が正のサイクルに入るタイミング直後であるため、位相検知回路１１７においては、ツェナーダイオード１７２により設定された電圧を超えないため、電流を流さない。このため、フォトダイオード１７３においても電流が流れないため、フォトダイオード１７３は発光しない。このため、制御回路１１８のフォトトランジスタ１８５も光を受光しないので、オフの状態となる。したがって、チャージポンプ回路１１５が動作しないため、Nch-MOSFET１１１のゲート−ソース間電圧が上昇しないため、Nch-MOSFET１１１は、オフの状態となる。

一方、交流電源１０２の第１の端子１０２ａの電圧と、Nch-MOSFET１１４のソース電圧とが十分に小さいので、分圧回路１２４により分圧された電圧も十分に小さいので、Nch-MOSFET１１４のゲートへの印加電圧も低いため、Nch-MOSFET１１４もオフの状態となる。

したがって、位相Ｔ０乃至Ｔ１においては、Nch-MOSFET１１１のボディダイオードであるダイオード１１１ａには、交流電源１０２の第１の端子１０２ａから負荷１０３の方向に帰還電流が流れる。また、Nch-MOSFET１１４のボディダイオードであるダイオード１１４ａには、負荷１０３から交流電源１０２の第２の端子１０２ｂの方向に帰還電流が流れる。

結果として、図９の経路３０１で示されるように、交流電源１０２の第１の端子１０２ａ、Nch-MOSFET１１１のダイオード１１１ａ、負荷１０３、Nch-MOSFET１１４のダイオード１１４ａ、および交流電源１０２の第２の端子１０２ｂの順序で帰還電流が流れる。

位相Ｔ１乃至Ｔ２において、例えば、位相検知回路１１７におけるツェナーダイオード１７２の設定電圧が、図８におけるＶ１乃至Ｖ２の範囲におけるいずれかである場合、位相検知回路１１７においては、位相Ｔ１乃至Ｔ２のいずれかのタイミングでツェナー電圧を超えることになるため、ツェナーダイオード１７２が電流を流すことにより、フォトダイオード１７３が発光する。

フォトダイオード１７３が発光することにより、制御回路１１８のフォトトランジスタ１８５は、その光を受光することによりオンされる。フォトトランジスタ１８５がオンされることにより、制御回路１１８のトランジスタ１８２がオンされる。トランジスタ１８２がオンされることにより、チャージポンプ回路１１５が動作を開始し、Nch-MOSFET１１１のゲート−ソース間電圧が上昇する。

そして、Nch-MOSFET１１１のゲート−ソース間電圧が所定の電圧値を越えると、Nch-MOSFET１１１がオンの状態となり、ソースからドレインに電流を流す。この動作により、ボディダイオードであるダイオード１１１ａに流れていた電流が停止する。

一方、交流電源１０２の第１の端子１０２ａの電圧が上昇することにより、交流電源１０２の第１の端子１０２ａの電圧と、Nch-MOSFET１１４のソース電圧と電位差が大きくなるため、分圧回路１２４により分圧された電圧も徐々に大きくなり、Nch-MOSFET１１４のゲートへの印加電圧が所定の電圧を越えると、Nch-MOSFET１１４もオンの状態となり、ソースからドレインに電流を流す。この動作により、ボディダイオードであるダイオード１１４ａに流れていた電流が停止する。

したがって、位相Ｔ１乃至Ｔ２においては、交流電源１０２の第１の端子１０２ａからの出力電圧の上昇に伴って、ツェナーダイオード１７２により設定されるツェナー電圧で規定される、いずれかのタイミングでNch-MOSFET１１１のボディダイオードであるダイオード１１１ａ経由で、交流電源１０２の第２の端子１０２ａから負荷１０３の方向に帰還電流が流れている状態から、Nch-MOSFET１１１のソースからドレイン経由で帰還電流が流れる状態に切り替わる。同様に、位相Ｔ１乃至Ｔ２においては、分圧回路１２４における抵抗２４２，２４３により設定される分圧電圧により規定される、いずれかのタイミングでNch-MOSFET１１４のボディダイオードであるダイオード１１４ａ経由で、負荷１０３から交流電源１０２の第２の端子１０２ｂの方向に帰還電流が流れている状態から、Nch-MOSFET１１４のソースからドレイン経由で、帰還電流が流れている状態に切り替わる。

位相Ｔ２乃至Ｔ３においては、交流電源１０２の第１の端子１０２ａの電圧がＶ２よりも高い状態が維持されているため、Nch-MOSFET１１１のソースからドレイン経由で、交流電源１０２の第２の端子１０２ａから負荷１０３の方向に帰還電流が流れ続ける。同様に、Nch-MOSFET１１４のソースからドレイン経由で、負荷１０３から交流電源１０２の第２の端子１０２ｂの方向に帰還電流が流れ続ける。

尚、この間も、交流電源１０２の第１の端子１０２ａより出力され続ける電圧がピークを迎えるまでは、チャージポンプ回路１１５は、Nch-MOSFET１１１のソース−ゲート間電圧を昇圧し続けるが、ツェナーダイオード１８１は、Nch-MOSFET１１１のソース−ゲート間電圧が所定の電圧を超えると電流が流れるため、電圧の上昇を抑制することができるので、Nch-MOSFET１１１のソース−ゲート間に過大な電圧が印加されることによる破壊からNch-MOSFET１１１を保護することが可能となる。

位相Ｔ３乃至Ｔ４においては、位相Ｔ１乃至Ｔ２における動作と逆の動作となる。すなわち、位相検知回路１１７においては、位相Ｔ３乃至Ｔ４のいずれかのタイミングでツェナー電圧よりも小さくなるため、ツェナーダイオード１７２が電流を停止することにより、フォトダイオード１７３の発光が停止する。

フォトダイオード１７３の発光が停止することにより、制御回路１１８のフォトトランジスタ１８５は、その光を受光することができないのでオフされる。フォトダイオード１７３がオフされることにより、制御回路１１８のトランジスタ１８２がオフされる。トランジスタ１８２がオフされることにより、チャージポンプ回路１１５の動作が停止し、Nch-MOSFET１１１のゲート−ソース間電圧が下降する。

そして、Nch-MOSFET１１１のゲート−ソース間電圧が所定の電圧値よりも小さくなると、Nch-MOSFET１１１がオフの状態となり、ソースからドレイン経由の電流を停止する。この動作により、ボディダイオードであるダイオード１１１ａに電流が流れる。

一方、交流電源１０２の第１の端子１０２ａの電圧が下降することにより、交流電源１０２の第１の端子１０２ａの電圧と、Nch-MOSFET１１４のソース電圧と電位差が小さくなるため、分圧回路１２４により分圧された電圧も徐々に小さくなり、Nch-MOSFET１１４のゲートへの印加電圧が所定の電圧より小さくなると、Nch-MOSFET１１４もオフの状態となり、ソースからドレイン経由の電流が停止する。この動作により、ボディダイオードであるダイオード１１４ａに電流が流れる。

したがって、位相Ｔ３乃至Ｔ４においては、交流電源１０２の第１の端子１０２ａからの出力電圧の下降に伴って、ツェナーダイオード１７２により設定されるツェナー電圧で規定される、いずれかのタイミングでNch-MOSFET１１１のソースからドレイン経由で、交流電源１０２の第２の端子１０２ａから負荷１０３の方向に帰還電流が流れている状態から、Nch-MOSFET１１１のダイオード１１１経由で帰還電流が流れる状態に切り替わる。同様に、位相Ｔ３乃至Ｔ４においては、分圧回路１２４における抵抗２４２，２４３により設定される分圧電圧により規定される、いずれかのタイミングでNch-MOSFET１１４のソースからドレイン経由で、負荷１０３から交流電源１０２の第２の端子１０２ｂの方向に帰還電流が流れている状態から、Nch-MOSFET１１４のダイオード１１４ａ経由で、帰還電流が流れている状態に切り替わる。

位相Ｔ４乃至Ｔ５において、第１の端子１０２ａより出力される電圧が正のサイクルを終了するため、位相検知回路１１７においては、ツェナーダイオード１７２により設定された電圧を超えないため、フォトダイオード１７３は発光しない。このため、制御回路１１８のフォトトランジスタ１８５も光を受光しないので、オフの状態となる。したがって、チャージポンプ回路１１５が動作しないため、Nch-MOSFET１１１のゲート−ソース間電圧が上昇しないため、Nch-MOSFET１１１は、オフの状態となる。

さらに、Nch-MOSFET１１１のソース−ゲート間電圧が、放電回路１１９の抵抗１９１を介して放電されることにより、電位差がなくなる。このとき、図６を参照して説明したように、放電に必要とされる時間に対応して、ツェナーダイオード１７２のツェナー電圧が設定されているので、位相Ｔ５のタイミング、すなわち、位相が１８０°となるまでには、完全に放電される。このため、ソース−ゲート間の残電圧が残されている状態で、位相が切り替わることにより発生する貫通電流を抑制することが可能となる。

したがって、位相Ｔ４乃至Ｔ５においては、Nch-MOSFET１１１のボディダイオードであるダイオード１１１ａには、交流電源１０２の第１の端子１０２ａから負荷１０３の方向に帰還電流が流れる。また、Nch-MOSFET１１４のボディダイオードであるダイオード１１４ａには、負荷１０３から交流電源１０２の第２の端子１０２ｂの方向に帰還電流が流れる。いずれの帰還電流も徐々に減少し、位相Ｔ５において、帰還電流は０となる。

結果として、図９の経路３０１で示されるように、交流電源１０２の第１の端子１０２ａ、Nch-MOSFET１１１、負荷１０３、Nch-MOSFET１１４、および交流電源１０２の第２の端子１０２ｂの順序の帰還電流は、位相Ｔ０乃至Ｔ５において流れることとなる。

位相Ｔ５乃至Ｔ６において、第１の端子１０２ａより出力される電圧が負のサイクルに入るタイミング直後であるため、位相検知回路１２０においては、ツェナーダイオード２０２により設定された電圧を超えないため、フォトダイオード２０３は発光しない。このため、制御回路１２１のフォトトランジスタ２１５も光を受光しないので、オフの状態となる。したがって、チャージポンプ回路１１６が動作しないため、Nch-MOSFET１１３のゲート−ソース間電圧が上昇しないため、Nch-MOSFET１１３は、オフの状態となる。

一方、交流電源１０２の第２の端子１０２ｂの電圧と、Nch-MOSFET１１２のソース電圧とが十分に小さいので、分圧回路１２３により分圧された電圧も十分に小さいので、Nch-MOSFET１１２のゲートへの印加電圧も低いため、Nch-MOSFET１１２もオフの状態となる。

したがって、位相Ｔ５乃至Ｔ６においては、Nch-MOSFET１１３のボディダイオードであるダイオード１１３ａには、交流電源１０２の第２の端子１０２ｂから負荷１０３の方向に帰還電流が流れる。また、Nch-MOSFET１１２のボディダイオードであるダイオード１１２ａには、負荷１０３から交流電源１０２の第１の端子１０２ａの方向に帰還電流が流れる。

結果として、図９の経路３０２で示されるように、交流電源１０２の第２の端子１０２ｂ、Nch-MOSFET１１３のダイオード１１３ａ、負荷１０３、Nch-MOSFET１１２のダイオード１１２ａ、および交流電源１０２の第１の端子１０２ａの順序で帰還電流が流れる。

位相Ｔ６乃至Ｔ７において、例えば、位相検知回路１２０におけるツェナーダイオード２０２の設定電圧が、図８におけるＶ１乃至Ｖ２の範囲におけるいずれかである場合、位相検知回路１２０においては、位相Ｔ６乃至Ｔ７のいずれかのタイミングでツェナー電圧を超えることになるため、ツェナーダイオード２０２が電流を流すことにより、フォトダイオード２０３が発光する。

フォトダイオード２０３が発光することにより、制御回路１２１のフォトトランジスタ２１５は、その光を受光することによりオンされる。フォトトランジスタ２１５がオンされることにより、制御回路１２１のトランジスタ２１２がオンされる。トランジスタ２１２がオンされることにより、チャージポンプ回路１１６が動作を開始し、Nch-MOSFET１１３のゲート−ソース間電圧が上昇する。

そして、Nch-MOSFET１１３のゲート−ソース間電圧が所定の電圧値を越えると、Nch-MOSFET１１３がオンの状態となり、ソースからドレインに電流を流す。この動作により、ボディダイオードであるダイオード１１３ａに流れていた電流が停止する。

一方、交流電源１０２の第２の端子１０２ｂの電圧が上昇することにより（交流電源１０２の第１の端子１０２ａの電圧が下降にすることにより）、交流電源１０２の第２の端子１０２ｂの電圧と、Nch-MOSFET１１２のソース電圧と電位差が大きくなるため、分圧回路１２４により分圧された電圧も徐々に大きくなり、Nch-MOSFET１１２のゲートへの印加電圧が所定の電圧を越えると、Nch-MOSFET１１２もオンの状態となり、ソースからドレインに電流を流す。この動作により、ボディダイオードであるダイオード１１２ａに流れていた電流が停止する。

したがって、位相Ｔ６乃至Ｔ７においては、交流電源１０２の第２の端子１０２ｂからの出力電圧の上昇に伴って（交流電源１０２の第１の端子１０２ａからの出力電圧の下降に伴って）、ツェナーダイオード２０２により設定されるツェナー電圧で規定される、いずれかのタイミングでNch-MOSFET１１３のボディダイオードであるダイオード１１３ａ経由で、交流電源１０２の第２の端子１０２ｂから負荷１０３の方向に帰還電流が流れている状態から、Nch-MOSFET１１３のソースからドレイン経由で帰還電流が流れる状態に切り替わる。同様に、位相Ｔ６乃至Ｔ７においては、分圧回路１２３における抵抗２３２，２３３により設定される分圧電圧により規定される、いずれかのタイミングでNch-MOSFET１１２のボディダイオードであるダイオード１１２ａ経由で、負荷１０３から交流電源１０２の第１の端子１０２ａの方向に帰還電流が流れている状態から、Nch-MOSFET１１２のソースからドレイン経由で、帰還電流が流れている状態に切り替わる。

位相Ｔ７乃至Ｔ８においては、交流電源１０２の第２の端子１０２ｂの電圧がＶ２よりも高い状態が維持されているため、Nch-MOSFET１１３のソースからドレイン経由で、交流電源１０２の第２の端子１０２ｂから負荷１０３の方向に帰還電流が流れ続ける。同様に、Nch-MOSFET１１２のソースからドレイン経由で、負荷１０３から交流電源１０２の第１の端子１０２ａの方向に帰還電流が流れ続ける。

尚、この間も、交流電源１０２の第２の端子１０２ｂより出力され続ける電圧がピークを迎えるまでは、チャージポンプ回路１１６は、Nch-MOSFET１１３のソース−ゲート間電圧を昇圧し続けるが、ツェナーダイオード２１１は、Nch-MOSFET１１３のソース−ゲート間電圧が所定の電圧を超えると電流が流れるため、電圧の上昇を抑制することができるので、Nch-MOSFET１１３のソース−ゲート間に過大な電圧が印加されることによる破壊からNch-MOSFET１１３を保護することが可能となる。

位相Ｔ８乃至Ｔ９においては、位相Ｔ６乃至Ｔ７における動作と逆の動作となる。すなわち、位相検知回路１２０においては、位相Ｔ８乃至Ｔ９のいずれかのタイミングでツェナー電圧よりも小さくなるため、ツェナーダイオード２０２が電流を停止することにより、フォトダイオード２０３の発光が停止する。

フォトダイオード２０３の発光が停止することにより、制御回路１２１のフォトトランジスタ２１５は、その光を受光することができないのでオフされる。フォトダイオード２０３がオフされることにより、制御回路１２１のトランジスタ２１２がオフされる。トランジスタ２１２がオフされることにより、チャージポンプ回路１１６の動作が停止し、Nch-MOSFET１１３のゲート−ソース間電圧が下降する。

そして、Nch-MOSFET１１３のゲート−ソース間電圧が所定の電圧値よりも小さくなると、Nch-MOSFET１１３がオフの状態となり、ソースからドレイン経由の電流を停止する。この動作により、ボディダイオードであるダイオード１１３ａに電流が流れる。

一方、交流電源１０２の第１の端子１０２ａの電圧が下降することにより（第２の端子１０２ｂの電圧が上昇することにより）、交流電源１０２の第２の端子１０２ｂの電圧と、Nch-MOSFET１１２のソース電圧と電位差が小さくなるため、分圧回路１２３により分圧された電圧も徐々に小さくなり、Nch-MOSFET１１２のゲートへの印加電圧が所定の電圧より小さくなると、Nch-MOSFET１１２もオフの状態となり、ソースからドレイン経由の電流が停止する。この動作により、ボディダイオードであるダイオード１１２ａに電流が流れる。

したがって、位相Ｔ８乃至Ｔ９においては、交流電源１０２の第１の端子１０２ａからの出力電圧の下降に伴って、ツェナーダイオード２０２により設定されるツェナー電圧で規定される、いずれかのタイミングでNch-MOSFET１１３のソースからドレイン経由で、交流電源１０２の第２の端子１０２ｂから負荷１０３の方向に帰還電流が流れている状態から、Nch-MOSFET１１３のダイオード１１３ａ経由で帰還電流が流れる状態に切り替わる。同様に、位相Ｔ８乃至Ｔ９においては、分圧回路１２３における抵抗２３２，２２３により設定される分圧電圧により規定される、いずれかのタイミングでNch-MOSFET１１２のソースからドレイン経由で、負荷１０３から交流電源１０２の第１の端子１０２ａの方向に帰還電流が流れている状態から、Nch-MOSFET１１４のダイオード１１４ａ経由で、帰還電流が流れている状態に切り替わる。

位相Ｔ９乃至Ｔ０において、第１の端子１０２ａより出力される電圧が負のサイクル終了するため、位相検知回路１２０においては、ツェナーダイオード２０２により設定された電圧を超えないため、フォトダイオード２０３は発光しない。このため、制御回路１２１のフォトトランジスタ２１５も光を受光しないので、オフの状態となる。したがって、チャージポンプ回路１１６が動作しないため、Nch-MOSFET１１３のゲート−ソース間電圧が上昇しないため、Nch-MOSFET１１３は、オフの状態となる。

さらに、Nch-MOSFET１１３のソース−ゲート間電圧が、放電回路１２２の抵抗２２１を介して放電されることにより、電位差がなくなる。このとき、図６を参照して説明したように、放電に必要とされる時間に対応して、ツェナーダイオード２０２のツェナー電圧が設定されているので、位相Ｔ０のタイミング、すなわち、位相が０°となるまでには、完全に放電される。このため、ソース−ゲート間の残電圧が残されている状態で、位相が切り替わることにより発生する貫通電流を抑制することが可能となる。

したがって、位相Ｔ９乃至Ｔ０においては、Nch-MOSFET１１３のボディダイオードであるダイオード１１３ａには、交流電源１０２の第２の端子１０２ｂから負荷１０３の方向に帰還電流が流れる。また、Nch-MOSFET１１２のボディダイオードであるダイオード１１２ａには、負荷１０３から交流電源１０２の第１の端子１０２ａの方向に帰還電流が流れる。いずれの帰還電流も徐々に減少し、位相Ｔ０において、帰還電流は０となる。

結果として、図９の経路３０２で示されるように、交流電源１０２の第２の端子１０２ｂ、Nch-MOSFET１１３、負荷１０３、Nch-MOSFET１１２、および交流電源１０２の第１の端子１０２ａの順序の帰還電流は、位相Ｔ５乃至Ｔ０において流れることとなる。

そして、以降、同様の処理が繰り返される。

ところで、全波整流回路の電力損失は、図１で示される実際の回路図で示されるダイオードで構成された場合、平均電流×VF（順方向降下電圧）で決定され、例えば交流電圧がAC100Vで負荷を200Wとすると、平均電流が約1A程度になり、VF=1.1Vとすると、1（A）×1.1（V）=1.1Wであり、４個のダイオードによるトータルのロスは4.4W程度になる。

一方、本発明のNch-MOSFETからなる全波整流回路を用いた同期整流では、Nch-MOSFETのロスは実効値電流×実効値電流×オン抵抗で決定され、前記と同じ条件で、実効値電流は約1.5A程度になり、オン抵抗を50mΩとすると、1.5×1.5×0.05≒0.11Wであり、MOSFET４つトータルのロスは0.44W程度とり、3.96Wのロス低減が可能となる。

また、例えば、スイッチング電源に入力される交流電圧がAC24Vの場合、Nch-MOSFETの耐圧は60Vで良いので、オン抵抗が更に低いものを使用することが可能となる。一方、ダイオードのVFはダイオードの耐圧を下げたとしても極端には下がらず約0.6V程度である。ダイオードのVFを0.6V、MOSFETのオン抵抗を4ｍΩとすると、9.3W程度のロス低減が可能となる。

以上の如く、本発明によれば、電力損失を低減すると共に、ｎチャネルMOSFETを保護することができるので、動作の安定性を向上させることが可能となる。

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

１０１全波整流回路１０１
１１１乃至１１４ Nch-MOSFET
１１５，１１６チャージポンプ回路
１１７位相検知回路
１１８制御回路
１１９放電回路
１２０位相検知回路
１２１制御回路
１２２放電回路１２２
１２３，１２４分圧回路

Claims

交流電源から入力された交流電圧を全波整流する全波整流回路において、
ソースが前記交流電源の第１の端子に接続された第１のｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）と、
ドレインが前記交流電源の前記第１の端子に接続された第２のｎチャネルMOSFETと、
ドレインが前記第１のｎチャンネルMOSFETのドレインに接続され、ソースが前記交流電源の第２の端子に接続された第３のｎチャネルMOSFETと、
ドレインが前記交流電源の前記第２の端子に接続され、ソースが前記第２のｎチャネルMOSFETのソースに接続された第４のｎチャネルMOSFETと、
前記交流電源の第１の端子の電圧よりも高い電圧を生成する第１のチャージポンプ回路と、
前記交流電源の第２の端子の電圧よりも高い電圧を生成する第２のチャージポンプ回路と、
前記交流電源の第１の端子に接続された交流電圧の位相を検知する第１の位相検知回路と、
前記交流電源の第２の端子に接続された交流電圧の位相を検知する第２の位相検知回路と、
前記第１の位相検知回路の検知結果に基づき、前記第１のｎチャネルMOSFETをオンする第１の制御回路と、
前記第２の位相検知回路の検知結果に基づき、前記第３のｎチャネルMOSFETをオンする第２の制御回路と
を含む全波整流回路。
前記交流電源の第２の端子と前記第２及び第４のnチャネルMOSFETのソースの間の電圧を分圧した第１の駆動電圧を前記第２のｎチャネルMOSFETに印加する第１の分圧回路と、
前記交流電源の第１の端子と前記第２及び第４のnチャネルMOSFETのソースの間の電圧を分圧した第２の駆動電圧を前記第４のｎチャネルMOSFETに印加する第２の分圧回路とをさらに含む
請求項１に記載の全波整流回路。
前記第１のチャージポンプ回路は、
アノードが前記第１のｎチャネルMOSFETのドレインに接続され、カソードと前記交流電源の第１の端子との間に第１のコンデンサが接続された第１のダイオードを含み、
前記第２のチャージポンプ回路は、
アノードが前記第３のｎチャネルMOSFETのドレインに接続され、カソードと前記交流電源の第２の端子との間に第２のコンデンサが接続された第２のダイオードを含む
請求項１または２に記載の全波整流回路。
前記第１の位相検知回路は、
前記交流電源の第１の端子と前記第２及び第４のｎチャネルMOSFETのソースとの間に第１のツェナーダイオードおよび第１のフォトカプラを含み、
前記第１のフォトカプラは、前記第２及び第４のｎチャネルMOSFETのソースと第１の端子との電圧が、前記第１のツェナーダイオードのツェナー電圧で決定される電圧よりも高いとき発光し、
前記第２の位相検知回路は、
前記交流電源の第２の端子と前記第２及び第４のｎチャネルMOSFETのソースとの間に第２のツェナーダイオードおよび第２のフォトカプラを含み、
前記第２のフォトカプラは、第２及び第４のｎチャネルMOSFETのソースと第２の端子との電圧が、前記第２のツェナーダイオードのツェナー電圧で決定される電圧よりも高いとき発光する
請求項１乃至３のいずれかに記載の全波整流回路。
前記第１の制御回路は、
コレクタが、前記第１のチャージポンプ回路に接続され、エミッタが、前記第１のｎチャネルMOSFETのゲートに接続され、ベースと前記交流電源の第１の端子との間に前記第１のツェナーダイオードが接続された第１のNPNトランジスタと、
コレクタが、前記第１のチャージポンプ回路と接続された抵抗の一端に接続され、エミッタが、前記第１のNPNトランジスタのベースと接続された第１のフォトトランジスタを含み、
前記第２の制御回路は、
コレクタが、前記第２のチャージポンプ回路に接続され、エミッタが、前記第３のｎチャネルMOSFETのゲートに接続され、ベースと交流電源の第２の端子との間に前記第２のツェナーダイオードが接続された第２のNPNトランジスタと、
コレクタが、第２のチャージポンプ回路と接続された抵抗の一端に接続され、エミッタが、前記第２のNPNトランジスタのベースと接続された第２のフォトトランジスタとを含む
請求項１乃至４のいずれかに記載の全波整流回路。